KR102657140B1 - 반도체 메모리 장치 및 이의 동작 방법 - Google Patents

반도체 메모리 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR102657140B1
KR102657140B1 KR1020190175710A KR20190175710A KR102657140B1 KR 102657140 B1 KR102657140 B1 KR 102657140B1 KR 1020190175710 A KR1020190175710 A KR 1020190175710A KR 20190175710 A KR20190175710 A KR 20190175710A KR 102657140 B1 KR102657140 B1 KR 102657140B1
Authority
KR
South Korea
Prior art keywords
overdrive
voltage
bit line
section
bit
Prior art date
Application number
KR1020190175710A
Other languages
English (en)
Other versions
KR20210083090A (ko
Inventor
이희주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190175710A priority Critical patent/KR102657140B1/ko
Priority to US16/917,499 priority patent/US11462274B2/en
Priority to CN202010788268.1A priority patent/CN113053439B/zh
Publication of KR20210083090A publication Critical patent/KR20210083090A/ko
Application granted granted Critical
Publication of KR102657140B1 publication Critical patent/KR102657140B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 반도체 메모리 장치 및 이의 동작 방법에 관한 것으로, 반도체 메모리 장치는 다수의 워드라인들과 다수의 비트라인들에 연결된 메모리 블록; 상기 메모리 블록에 대한 프로그램 동작 또는 리드 동작을 수행하기 위한 주변 회로; 및 상기 프로그램 동작 또는 리드 동작 중 비트라인 프리차지 동작 시 워드라인 오버드라이브 구간과 비트라인 오버드라이브 구간이 중첩되도록 상기 주변 회로를 제어하는 제어 로직을 포함한다.

Description

반도체 메모리 장치 및 이의 동작 방법{Semiconductor memory device and method of operating the same}
본 발명은 전자 장치에 관한 것으로, 특히 반도체 메모리 장치 및 이의 동작 방법에 관한 것이다.
반도체 장치 중 특히 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
불휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 불휘발성 메모리 장치가 사용된다. 불휘발성 메모리 장치에는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash memory), PRAM(Phase change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다. 플래시 메모리는 노어 타입과 낸드 타입으로 구분된다.
플래시 메모리는 데이터의 프로그램과 소거가 자유로운 RAM의 장점과 전원 공급이 차단되어도 저장된 데이터를 보존할 수 있는 ROM의 장점을 가진다. 플래시 메모리는 디지털 카메라, PDA(Personal Digital Assistant) 및 MP3 플레이어와 같은 휴대용 전자기기의 저장 매체로 널리 사용되고 있다.
플래시 메모리 장치는 메모리 스트링이 반도체 기판에 수평하게 형성된 2차원 반도체 메모리 장치와, 메모리 스트링이 반도체 기판에 수직으로 형성된 3차원 반도체 메모리 장치로 구분될 수 있다.
3차원 반도체 메모리 장치는 2차원 반도체 장치의 집적도 한계를 해소하기 위하여 고안된 메모리 장치로써, 반도체 기판 상에 수직으로 형성된 다수의 메모리 스트링들을 포함한다. 메모리 스트링들은 비트라인과 소스 라인 사이에 직렬로 연결된 드레인 선택 트랜지스터, 메모리 셀들 및 소스 선택 트랜지스터를 포함한다.
본 발명의 실시 예는 반도체 메모리 장치의 동작 시 비트라인들의 프리차지 동작 시간을 개선할 수 있는 반도체 메모리 장치 및 이의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 반도체 메모리 장치는 다수의 워드라인들과 다수의 비트라인들에 연결된 메모리 블록; 상기 메모리 블록에 대한 프로그램 동작 또는 리드 동작을 수행하기 위한 주변 회로; 및 상기 프로그램 동작 또는 리드 동작 중 비트라인 프리차지 동작 시 워드라인 오버드라이브 구간과 비트라인 오버드라이브 구간이 중첩되도록 상기 주변 회로를 제어하는 제어 로직을 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치는 다수의 워드라인들과 다수의 비트라인들에 연결된 메모리 블록; 상기 다수의 워드라인들 및 상기 다수의 비트라인들에 설정 전압을 인가하기 위한 주변 회로; 및 비트라인 프리차지 동작 시 상기 다수의 워드라인들 중 선택된 워드라인에 제1 오버드라이브 전압을 인가하는 워드라인 오버드라이브 구간과 상기 다수의 비트라인들에 제2 오버드라이브 전압을 인가하는 비트라인 오버드라이브 구간이 일부 중첩되도록 상기 주변 회로를 제어하는 제어 로직을 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법은 워드라인 오버드라이브 구간에서 선택된 워드라인에 제1 오버드라이브 전압을 인가하는 단계; 비트라인 오버드라이브 구간에서 비트라인들에 제2 오버드라이브 전압을 인가하는 단계; 상기 워드라인 오버드라이브 구간 이후, 상기 선택된 워드라인에 제1 타겟 전압을 인가하는 단계; 및 상기 비트라인 오버드라이브 구간 이 후, 상기 비트라인들을 제2 타겟 전압으로 프리차지하는 단계를 포함하며, 상기 워드라인 오버드라이브 구간과 상기 비트라인 오버드라이브 구간은 일부 중첩된다.
본 기술에 따르면, 워드라인의 오버 드라이브 구간과 비트라인들의 오버 드라이브 구간을 일부 중첩시켜 비트라인들의 프리차지 동작을 빠르게 수행함으로써, 반도체 메모리 장치의 동작 시간을 개선할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 블록도이다.
도 2는 본 발명의 실시 예에 따른 반도체 메모리 장치를 설명하기 위한 도면이다.
도 3은 3차원으로 구성된 메모리 블록들을 설명하기 위한 도면이다.
도 4는 도 3에 도시된 어느 하나의 메모리 블록을 구체적으로 설명하기 위한 회로도이다.
도 5는 도 4에 도시된 메모리 스트링들을 설명하기 위한 회로도이다.
도 6은 도 2의 페이지 버퍼들에 포함된 비트라인 프리차지 회로를 설명하기 위한 회로도이다.
도 7은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 순서도이다.
도 8은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 동작 전압들의 파형도이다.
도 9는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 10은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 블록도이다.
도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 메모리 장치(Memory Device; 1100), 컨트롤러(Controller; 1200), 및 호스트(Host; 1300)를 포함한다. 메모리 장치(1100)는 복수의 반도체 메모리 장치(Semiconductor Memory; 100)들을 포함한다. 복수의 반도체 메모리 장치(100)들은 복수의 그룹들(GR1 내지 GRn)로 분할될 수 있다. 본 발명의 실시 예에서는 호스트(1300)가 메모리 시스템(1000)에 포함되는 것으로 도시 및 설명하였으나, 메모리 시스템(1000)이 컨트롤러(1200) 및 메모리 장치(1100)만을 포함하고, 호스트(1300)는 메모리 시스템(1000)의 외부에 배치되는 것으로 구성될 수도 있다.
도 1에서, 메모리 장치(1100)의 복수의 그룹들(GR1 내지 GRn)은 각각 제 1 내지 제 n 채널들(CH1~CHn)을 통해 컨트롤러(1200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 장치(100)는 도 2를 참조하여 후술하도록 한다.
각 그룹(GR1 내지 GRn)은 하나의 공통 채널을 통해 컨트롤러(1200)와 통신하도록 구성된다. 컨트롤러(1200)는 복수의 채널들(CH1~CHn)을 통해 메모리 장치(1100)의 복수의 반도체 메모리(100)들을 제어하도록 구성된다.
본 발명의 실시 예에서 메모리 장치(1100)에 포함된 복수의 반도체 메모리 장치(100)들은 프로그램 동작, 리드 동작 등과 같은 제반 동작 중 비트라인들을 프리차지하는 비트라인 프리차지 동작 시 워드라인의 오버드라이브 구간과 비트라인의 오버드라이브 구간을 중첩시켜 비트라인 프리차지 동작을 보다 빠르게 수행하여 반도체 메모리 장치(100)의 동작 속도를 개선할 수 있다. 예를 들어 비트라인 프리차지 동작 시 워드라인에 오버드라이브 전압을 인가한 후, 워드라인 오버드라이브 구간이 종료되기 전에 비트라인에 비트라인 오버드라이브 전압을 인가할 수 있다. 즉, 반도체 메모리 장치(100)는 비트라인 프리차지 동작 시 워드라인의 오버드라이브 구간이 종료되기 전에 비트라인의 오버드라이브 구간을 시작할 수 있다.
컨트롤러(1200)는 호스트(1300)와 메모리 장치(1100) 사이에 연결된다. 컨트롤러(1200)는 호스트(1300)로부터의 요청에 응답하여 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들어 컨트롤러(1200)는 호스트(1300)로부터 수신되는 호스트 커맨드(Host_CMD)에 응답하여 메모리 장치(1100)의 리드, 라이트, 이레이즈, 그리고 배경 동작을 제어하도록 구성된다. 라이트 동작 시 호스트(1300)는 어드레스(ADD)와 데이터(DATA)를 호스트 커맨드(Host_CMD)와 함께 전송하고, 리드 동작 시 어드레스(ADD)를 호스트 커맨드(Host_CMD)와 함께 전송할 수 있다. 컨트롤러(1200)는 라이트 동작 시 라이트 동작에 대응하는 커맨드와 프로그램할 데이터(DATA)를 메모리 장치(1100)로 전송한다. 컨트롤러(1200)는 리드 동작 시 리드 동작에 대응하는 커맨드를 메모리 장치(1100)로 전송하고, 리드된 데이터(DATA)를 메모리 장치(1100)로부터 전송받고, 전송받은 데이터(DATA)를 호스트(1300)로 전송한다. 컨트롤러(1200)는 메모리 장치(1100) 및 호스트(1300) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
호스트(1300)는 컴퓨터, PDA, PMP, MP3 플레이어, 카메라, 캠코더, 모바일 폰 등과 같은 휴대용 전자 장치를 포함한다. 호스트(1300)는 메모리 시스템(1000)의 라이트 동작, 리드 동작, 이레이즈 동작 등을 호스트 커맨드(Host_CMD)를 통해 요청할 수 있다. 호스트(1300)는 메모리 장치(1100)의 라이트 동작을 위해 라이트 동작에 대응하는 호스트 커맨드(Host_CMD), 데이터(DATA), 어드레스(ADD)를 컨트롤러(1200)로 전송하고, 리드 동작을 위해 리드 동작에 대응하는 호스트 커맨드(Host_CMD) 및 어드레스(ADD)를 컨트롤러(1200)로 전송할 수 있다. 이때 어드레스(ADD)는 데이터의 논리 어드레스(logical address)일 수 있다.
컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 메모리 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 메모리 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 메모리 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래쉬 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래쉬 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 메모리 장치(1100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 메모리 장치(1100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 2는 본 발명의 실시 예에 따른 반도체 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 제어 로직(140), 그리고 전압 생성 회로(150)를 포함한다. 어드레스 디코더(120), 읽기 및 쓰기 회로(130) 및 전압 생성 회로(150)는 메모리 셀 어레이(110)에 대한 리드 동작을 수행하는 주변 회로(160)로 정의될 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 워드라인들(WL)을 통해 어드레스 디코더(120)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(130)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들 중 하나의 워드라인에 연결된 복수의 메모리 셀들을 하나의 페이지로 정의할 수 있다. 즉 메모리 셀 어레이(110)는 다수의 페이지로 구성될 수 있다.
메모리 셀 어레이(110)의 복수의 메모리 블록들(BLK1~BLKz) 각각은 다수의 메모리 스트링을 포함한다. 다수의 메모리 스트링 각각은 비트라인과 소스 라인 사이에 직렬 연결된 드레인 선택 트랜지스터, 다수의 메모리 셀들, 및 소스 선택 트랜지스터를 포함한다. 또한 다수의 메모리 스트링 각각은 소스 선택 트랜지스터와 메모리 셀들 사이 및 드레인 선택 트랜지스터와 메모리 셀들 사이에 각각 패스 트랜지스터를 포함할 수 있으며, 메모리 셀들 사이에 파이프 게이트 트랜지스터를 더 포함할 수 있다. 메모리 셀 어레이(110)의 상세한 설명은 후술하도록 한다.
어드레스 디코더(120)는 워드라인들(WL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(120)는 제어 로직(140)에서 생성되는 어드레스 디코더 제어 신호들(AD_signals)에 동작하도록 구성된다. 어드레스 디코더(120)는 반도체 메모리 장치(100) 내부의 입출력 버퍼(미도시)를 통해 어드레스(ADDR)를 수신한다.
어드레스 디코더(120)는 프로그램 동작 또는 리드 동작 중 비트라인 프리차지 동작 시 전압 생성 회로(150)에서 생성된 프로그램 전압(Vpgm) 또는 리드 전압(Vread), 패스 전압(Vpass), 드레인 선택 라인 전압(VDSL), 및 소스 선택 라인 전압(VSSL)을 포함하는 다수의 동작 전압들을 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하고 디코딩된 행 어드레스에 따라 메모리 셀 어레이(110)의 다수의 메모리 셀들, 드레인 선택 트랜지스터들 및 소스 선택 트랜지스터들에 인가할 수 있다.
어드레스 디코더(120)는 수신된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(120)는 디코딩된 열 어드레스(Yi)를 읽기 및 쓰기 회로(130)에 전송한다.
프로그램 동작 또는 리드 동작시 수신되는 어드레스(ADDR)는 블록 어드레스, 행 어드레스 및 열 어드레스를 포함한다. 어드레스 디코더(120)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드라인을 선택한다. 열 어드레스는 어드레스 디코더(120)에 의해 디코딩되어 읽기 및 쓰기 회로(130)에 제공된다.
어드레스 디코더(120)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
읽기 및 쓰기 회로(130)는 복수의 페이지 버퍼들(PB1~PBm)을 포함한다. 복수의 페이지 버퍼들(PB1~PBm)은 비트라인들(BL1 내지 BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 복수의 페이지 버퍼들(PB1~PBm) 각각은 프로그램 동작 시 도 1의 컨트롤러(1200)로부터 수신된 프로그램할 데이터(DATA)를 임시 저장하고, 임시 저장된 데이터(DATA)에 따라 비트라인들(BL1 내지 BLm)의 전위 레벨을 제어한다. 또한, 읽기 및 쓰기 회로(130)는 리드 동작 시 비트라인들(BL1 내지 BLm)의 전위 레벨 또는 전류량을 센싱하여 리드 동작을 수행하고, 리드된 데이터(DATA)를 도 1의 컨트롤러(1200)로 출력한다.
복수의 페이지 버퍼들(PB1~PBm) 각각은 프로그램 동작 또는 리드 동작 중 비트라인 프리차지 동작 시 대응하는 비트라인들(BL1 내지 BLm)을 설정 레벨로 프리차지하며, 비트라인 프리차지 동작 중 비트라인 오버드라이브 구간 동안 비트라인들에 오버드라이브 전압을 인가하여 비트라인들을 빠르게 프리차지할 수 있다.
읽기 및 쓰기 회로(130)는 제어 로직(140)에서 출력되는 페이지 버퍼 제어 신호들(PB_signals)에 응답하여 동작한다.
예시적인 실시 예로서, 읽기 및 쓰기 회로(130)는 페이지 버퍼들(또는 페이지 레지스터들), 열 선택 회로 등을 포함할 수 있다.
전압 생성 회로(150)는 프로그램 동작 시 제어 로직(140)에서 출력되는 전압 생성 회로 제어 신호들(VG_signals)의 제어에 따라 프로그램 전압(Vpgm), 패스 전압(Vpass), 드레인 선택 라인 전압(VDSL), 및 소스 선택 라인 전압(VSSL)을 포함하는 다수의 동작 전압들을 생성하여 어드레스 디코더(120)로 출력한다. 또한 전압 생성 회로(150)는 리드 동작 시 제어 로직(140)에서 출력되는 전압 생성 회로 제어 신호들(VG_signals)의 제어에 따라 리드 전압(Vread), 패스 전압(Vpass), 드레인 선택 라인 전압(VDSL), 및 소스 선택 라인 전압(VSSL)을 포함하는 다수의 동작 전압들을 생성하여 어드레스 디코더(120)로 출력한다.
전압 생성 회로(150)는 프로그램 동작 또는 리드 동작 중 비트라인 프리차지 동작 시 비선택된 워드라인들에 인가하기 위한 패스 전압(Vpass)을 생성하고, 선택된 워드라인에 인가하기 위한 동작 전압(프로그램 전압(Vpgm) 또는 리드 전압(Vread))을 생성한다. 전압 생성 회로(150)는 비트라인 프리차지 동작 중 워드라인 오버드라이브 구간에서 선택된 워드라인에 인가하기 위한 오버드라이브 전압을 생성하며, 오버드라이브 전압은 동작 전압(Vpgm or Vread)보다 높은 전위 레벨을 가질 수 있다.
추가적으로 전압 생성 회로(150)는 소거 동작 시 소거 전압(Vera)을 생성하여 메모리 셀 어레이(110)에 제공할 수 있다.
제어 로직(140)은 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성 회로(150)에 연결된다. 제어 로직(140)은 반도체 메모리 장치(100)의 입출력 버퍼(미도시)를 통해 커맨드(CMD)를 수신한다. 제어 로직(140)은 커맨드(CMD)에 응답하여 반도체 메모리 장치(100)의 제반 동작을 제어하도록 구성된다. 예를 들어 제어 로직(140)은 프로그램 동작 또는 리드 동작에 대응하는 커맨드(CMD)를 수신하고, 수신된 커맨드(CMD)에 응답하여 어드레스 디코더(120)를 제어하기 위한 어드레스 디코더 제어 신호들(AD_signals), 읽기 및 쓰기 회로(130)를 제어하기 위한 페이지 버퍼 제어 신호들(PB_signals), 전압 생성 회로(150)를 제어하기 위한 전압 생성 회로 제어 신호들(VG_signals)을 생성하여 출력한다.
본 발명의 일 실시 예에 따른 제어 로직(140)은 프로그램 동작 또는 리드 동작 중 비트라인 프리차지 동작 시 선택된 워드라인에 오버드라이브 전압을 인가하는 워드라인 오버드라이브 구간과 비트라인들에 오버드라이브 전압을 인가하는 비트라인 오버드라이브 구간이 중첩되도록 어드레스 디코더(120), 읽기 및 쓰기 회로(130) 및 전압 생성 회로(150)를 제어할 수 있다.
도 3은 3차원으로 구성된 메모리 블록들을 설명하기 위한 도면이다.
도 3을 참조하면, 3차원으로 구성된 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1~BLm)이 연장된 방향(Y)을 따라 서로 이격되어 배열될 수 있다. 예를 들면, 제1 내지 제z 메모리 블록들(BLK1~BLKz)은 제2 방향(Y)을 따라 서로 이격되어 배열될 수 있으며, 제3 방향(Z)을 따라 적층된 다수의 메모리 셀들을 포함할 수 있다. 제1 내지 제z 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록의 구성은 후술하는 도 4 및 도 5를 통해 구체적으로 설명한다.
도 4는 도 3에 도시된 어느 하나의 메모리 블록을 구체적으로 설명하기 위한 회로도이다.
도 5는 도 4에 도시된 메모리 스트링들을 설명하기 위한 회로도이다.
도 4 및 도 5를 참조하면, 각 메모리 스트링(ST)은 비트라인(BL1~BLm)과 소스 라인(source line; SL) 사이에 연결될 수 있다. 제1 비트라인(BL1)과 소스 라인(SL) 사이에 연결된 메모리 스트링(ST)을 예를 들어 설명하면 다음과 같다.
메모리 스트링(ST)은 소스 라인(SL)과 제1 비트라인(BL1) 사이에서 서로 직렬로 연결된 소스 선택 트랜지스터(source select transistor; SST), 메모리 셀들(F1~Fn; n은 양의 정수) 및 드레인 선택 트랜지스터(drain select transistor; DST)를 포함할 수 있다. 서로 다른 비트라인들(BL1~BLm)에 연결된 서로 다른 메모리 스트링들(ST)에 포함된 소스 선택 트랜지스터들(SST)의 게이트들은 제1 소스 선택 라인(SSL0)에 연결될 수 있고 제2 소스 선택 라인(SSL1)에 연결될 수 있다. 일예로 소스 선택 트랜지스터들(SST) 중 서로 제2 방향(Y)으로 인접한 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결될 수 있다. 예를 들면, 제2 방향(Y)을 따라 소스 선택 트랜지스터들(SST)이 순차적으로 배열된다고 가정하면, 첫 번째 소스 선택 트랜지스터(SST)로부터 제1 방향(X)으로 배열되고 다른 메모리 스트링들(ST)에 포함된 소스 선택 트랜지스터들(SST)의 게이트들과 두 번째 소스 선택 트랜지스터(SST)로부터 제1 방향(X)으로 배열되고 다른 메모리 스트링들(ST)에 포함된 소스 선택 트랜지스터들(SST)의 게이트들은 제1 소스 선택 라인(SSL0)에 연결될 수 있다. 또한 세 번째 소스 선택 트랜지스터(SST)로부터 제1 방향(X)으로 배열되고 다른 메모리 스트링들(ST)에 포함된 소스 선택 트랜지스터들(SST)의 게이트들과 네 번째 소스 선택 트랜지스터(SST)로부터 제1 방향(X)으로 배열되고 다른 메모리 스트링들(ST)에 포함된 소스 선택 트랜지스터들(SST)의 게이트들은 제2 소스 선택 라인(SSL1)에 연결될 수 있다.
메모리 셀들(F1~Fn)의 게이트들은 워드라인들(WL1~WLn)에 연결될 수 있으며, 드레인 선택 트랜지스터들(DST)의 게이트들은 제1 내지 제4 드레인 선택 라인들(DSL0 내지 DSL3) 중 어느 하나에 연결될 수 있다.
드레인 선택 트랜지스터들(DST) 중에서 제1 방향(X)으로 배열된 트랜지스터들의 게이트들은 동일한 드레인 선택 라인(예를 들어 DSL0)에 공통으로 연결되지만, 제2 방향(Y)으로 배열된 트랜지스터들은 서로 다른 드레인 선택 라인들(DSL1~DSL3)에 연결될 수 있다. 예를 들면, 제2 방향(Y)을 따라 드레인 선택 트랜지스터들(DST)이 순차적으로 배열된다고 가정하면, 첫 번째 드레인 선택 트랜지스터(DST)로부터 제1 방향(X)으로 배열되고 다른 메모리 스트링들(ST)에 포함된 드레인 선택 트랜지스터들(DST)의 게이트들은 제1 드레인 선택 라인(DSL0)에 연결될 수 있다. 제1 드레인 선택 라인(DSL0)에 연결된 드레인 선택 트랜지스터들(DST)로부터 제2 방향(Y)으로 배열된 드레인 선택 트랜지스터들(DST)은 제2 내지 제4 드레인 선택 라인들(DSL1~DSL3)에 순차적으로 연결될 수 있다. 따라서, 선택된 메모리 블록 내에서는 선택된 드레인 선택 라인에 연결된 메모리 스트링들(ST)이 선택될 수 있고, 나머지 비선택된 드레인 선택 라인들에 연결된 메모리 스트링들(ST)은 비선택될 수 있다.
동일한 워드라인에 연결된 메모리 셀들은 하나의 페이지(page; PG)를 이룰 수 있다. 여기서, 페이지는 물리적인(physical) 페이지를 의미한다. 예를 들면, 제1 비트라인(BL1) 내지 제m 비트라인(BLm)에 연결된 메모리 스트링들(ST) 중, 서로 동일한 워드라인에서 제1 방향(X)으로 연결된 메모리 셀들의 그룹을 페이지(PG)라 한다. 예를 들면, 제1 워드라인(WL1)에 연결된 제1 메모리 셀들(F1) 중에서 제1 방향(X)을 따라 배열된 메모리 셀들이 하나의 페이지(PG)를 이룰 수 있다. 제1 워드라인(WL1)에 공통으로 연결된 제1 메모리 셀들(F1) 중에서 제2 방향(Y)으로 배열된 셀들은 서로 다른 페이지로 구분될 수 있다. 따라서, 제1 드레인 선택 라인(DSL0)이 선택된 드레인 선택 라인이고 제1 워드라인(WL1)이 선택된 워드라인인 경우, 제1 워드라인(WL1)에 연결된 다수의 페이지들(PG) 중에서 제1 드레인 선택 라인(DSL0)에 연결된 페이지가 선택된 페이지가 된다. 제1 워드라인(WL1)에 공통으로 연결되지만, 비선택된 제2 내지 제4 드레인 선택 라인들(DSL1~DSL3)에 연결된 페이지들은 비선택된 페이지들이 된다.
도면에서는 하나의 메모리 스트링(ST) 내에 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST)가 각각 하나씩 포함되는 것으로 도시되었으나, 반도체 메모리 장치에 따라 하나의 메모리 스트링(ST) 내에 다수의 소스 선택 트랜지스터들(SST) 및 드레인 선택 트랜지스터들(DST)이 포함될 수 있다. 또한, 반도체 메모리 장치에 따라 소스 선택 트랜지스터(SST), 메모리 셀들(F1~Fn) 및 드레인 선택 트랜지스터(DST) 사이에 더미 셀들(dummy cells)이 포함될 수도 있다. 더미 셀들은 일반 메모리 셀들(F1~Fn) 처럼 사용자 데이터를 저장하지 않으나, 각 메모리 스트링(ST)의 전기적 특성을 개선하기 위해 사용될 수 있다. 다만, 더미 셀들은 본 실시 예에서는 중요한 구성이 아니므로 구체적인 설명은 생략하도록 한다.
도 6은 도 2의 페이지 버퍼들에 포함된 비트라인 프리차지 회로를 설명하기 위한 회로도이다.
도 2의 페이지 버퍼들(PB1~PBm) 각각은 대응하는 비트라인들(BL1 내지 BLm)을 프리차지하기 위한 비트라인 프리차지 회로를 포함하며, 본 발명의 설명에서는 페이지 버퍼(PB1)에 포함된 비트라인 프리차지 회로(131)를 일예로 설명하도록 한다.
비트라인 프리차지 회로(131)는 비트라인(BL1)과 연결되며, 제어 신호들(V1, V2)에 응답하여 전원 전압(VDD)을 비트라인(BL1)에 인가하여 비트라인(BL1)을 프리차지한다. 제어 신호들(V1, V2)은 도 2의 제어 로직(140)에서 생성되는 페이지 버퍼 제어 신호들(PB_signals)에 포함될 수 있다.
비트라인 프리차지 회로(131)는 전원 전압(VDD) 단자와 비트라인(BL1) 사이에 직렬 연결된 제1 스위치 소자(M1)와 제2 스위치 소자(M2)를 포함하여 구성될 수 있다. 제1 스위치 소자(M1)는 제어 신호(V2)에 응답하여 턴온되고, 제2 스위치 소자(M2)는 제어 신호(V1)에 응답하여 턴온되어 비트라인(BL1)에 전원 전압(VDD)을 인가할 수 있다. 또한 제2 스위치 소자(M2)는 제어 신호(V1)의 전위 레벨에 따라 비트라인(BL1)에 인가되는 전류량을 조절할 수 있다.
예를 들어 비트라인 프리차지 회로(131)는 비트라인 프리차지 동작 시 비트라인 오버드라이브 구간에서 오버드라이브 전위 레벨의 제어 신호(V1) 및 로직 로우 레벨의 제어 신호(V2)에 응답하여 비트라인(BL1)에 전원 전압(VDD)을 인가하되, 오버드라이브 전위 레벨의 제어 신호(V1)에 따라 상대적으로 많은 전류량을 비트라인(BL1)에 인가하여 비트라인(BL1)의 전위 레벨을 빠르게 상승시킬 수 있다. 또한 비트라인 프리차지 회로(131)는 비트라인 프리차지 동작 시 비트라인 오버드라이브 구간이 종료된 후 타겟 레벨의 제어 신호(V1) 및 로직 로우 레벨의 제어 신호(V2)에 응답하여 전원 전압(VDD)을 비트라인(BL1)에 계속적으로 인가하여 프리차지 레벨을 유지시킬 수 있다. 타겟 레벨은 오버드라이브 전위 레벨보다 낮은 것이 바람직하다.
실시 예로써, 제1 스위치 소자(M1)는 PMOS 트랜지스터로 구성될 수 있으며, 제2 스위치 소자(M2)는 NMOS 트랜지스터로 구성될 수 있다.
도 7은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 순서도이다.
도 8은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 동작 전압들의 파형도이다.
도 1 내지 도 8을 참조하여 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하면 다음과 같다.
본 발명의 실시 예에서는 리드 동작 중 수행되는 비트라인 프리차지 동작을 설명하도록 한다.
제어 로직(140)은 컨트롤러(1200)로부터 리드 동작에 대응하는 커맨드(CMD)를 수신하고, 수신된 커맨드(CMD)에 응답하여 리드 동작을 수행하도록 주변 회로(160)를 제어한다.
t1 구간에서, 전압 생성 회로(150)는 전압 생성 회로 제어 신호들(VG_signals)의 제어에 따라 비선택 워드라인들(Unsel_WLs, 예를 들어 WL2 내지 WLn)에 인가하기 위한 설정 전압(예를 들어 Vpass)을 생성한다. 어드레스 디코더(120)는 어드레스 디코더 제어 신호들(AD_signals)에 응답하여 전압 생성 회로(150)에서 생성된 설정 전압(Vpass)을 선택된 메모리 블록(예를 들어 BLK1)의 비선택 워드라인들(Unsel_WLs, WL2 내지 WLn)에 인가한다(S710).
t2 구간에서, 전압 생성 회로(150)는 전압 생성 회로 제어 신호들(VG_signals)의 제어에 따라 선택 워드라인(Sel_WL, 예를 들어 WL1)에 인가하기 위한 제1 오버드라이브 전압(V_WL_od)을 생성한다. 제1 오버드라이브 전압(V_WL_od)은 비트라인 프리차지 동작 시 선택 워드라인(Sel_WL, WL1)의 제1 타겟 전압(V_WL) 레벨보다 높은 전위 레벨을 가질 수 있다. 제1 타겟 전압(V_WL) 레벨은 리드 전압(Vread) 레벨일 수 있다.
어드레스 디코더(120)는 어드레스 디코더 제어 신호들(AD_signals)에 응답하여 전압 생성 회로(150)에서 생성된 제1 오버드라이브 전압(V_WL_od)을 선택된 메모리 블록(BLK1)의 선택 워드라인(Sel_WL, WL1)에 인가한다(S720). 제1 오버드라이브 전압(V_WL_od)은 t2 구간에서 t4 구간까지 인가되며, 제1 오버드라이브 전압(V_WL_od)이 인가되는 구간을 워드라인 오버드라이브 구간(WLoverdrive)으로 정의한다.
워드라인 오버드라이브 구간(WLoverdrive) 중 t3 구간에서, 페이지 버퍼들(PB1 내지 PBm) 각각에 포함된 비트라인 프리차지 회로(131)들은 제어 신호들(V1, V2)에 응답하여 전원 전압(VDD)을 비트라인들(BL1 내지 BLm; BLs)에 인가한다. 이때, 비트라인 프리차지 회로(131)들은 오버드라이브 전위(V1_od)를 가지는 제어 신호(V1)에 응답하여 비트라인들(BL1 내지 BLm; BLs)에 제2 오버드라이브 전압을 인가한다(S730). 제2 오버드라이브 전압은 t3 구간에서 t5 구간까지 인가되며, 제2 오버드라이브 전압이 인가되는 구간을 비트라인 오버드라이브 구간(BLoverdrive)으로 정의한다. 비트라인 오버드라이브 구간(BLoverdrive)은 제어 신호(V1)가 오버드라이브 전위(V1_od)를 가지는 구간일 수 있다. 비트라인 오버드라이브 구간(BLoverdrive)에서 비트라인들(BL1 내지 BLm; BLs)에 인가되는 제1 전류량은 비트라인 오버드라이브 구간(BLoverdrive)이 종료된 후(예를 들어 t6 구간) 비트라인들(BL1 내지 BLm; BLs)에 인가되는 제2 전류량보다 상대적으로 클 수 있다.
이 때, 워드라인에 인가되는 제1 오버드라이브 전압(V_WL_od)이 비트라인들(BL1 내지 BLm; BLs)에 인가되는 제2 오버드라이브 전압보다 높으며, 이에 따라 비트라인들(BL1 내지 BLm; BLs)의 전위 레벨은 제2 타겟 전압(V_BL) 레벨보다 낮은 프리 비트라인 전압(V_BL_pre) 레벨로 프리차지된다. 워드라인 오버드라이브 구간(WLoverdrive)은 메모리 스트링 내의 셀 커런트가 큰 시점이며, 워드라인 오버드라이브 구간(WLoverdrive)과 비트라인 오버드라이브 구간(BLoverdrive)이 중첩되면, 비트라인들(BLs)의 전위 레벨이 제2 타겟 전압(V_BL) 레벨보다 높게 형성되는 비트라인 오버 슈팅(overshoot) 현상을 회피할 수 있다.
워드라인 오버드라이브 구간(WLoverdrive)과 비트라인 오버드라이브 구간(BLoverdrive)은 도 8과 같이 일부 구간(t3 및 t4)에서 서로 중첩될 수 있다.
t4 구간에서, 전압 생성 회로(150)는 전압 생성 회로 제어 신호들(VG_signals)의 제어에 따라 선택 워드라인(Sel_WL, 예를 들어 WL1)에 인가하기 위한 제1 오버드라이브 전압(V_WL_od)의 전위 레벨을 하향시켜 선택 워드라인(Sel WL, WL1)을 제1 타겟 전압(V_WL) 레벨로 제어한다(S740). 선택 워드라인(Sel WL, WL1)의 전위 레벨이 하강함에 따라 비트라인들(BL1 내지 BLm; BLs)의 프리차지 레벨은 상승하게 된다.
t5 구간에서, 제어 신호(V1)의 전위 레벨은 타겟 레벨(V1_target)로 하향하게 되고, 비트라인들(BL1 내지 BLm; BLs)의 전위 레벨은 제2 타겟 전압(V_BL)로 프리차지된다(S750).
이 후, t6 구간에서 선택된 워드라인(Sel_WL)은 제1 타겟 전압(V_WL) 레벨을 유지하고, 비트라인들(BL1 내지 BLm; BLs)은 제2 타겟 전압(V_BL) 레벨을 유지한다.
도 9는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 9를 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 교신 장치로 구현될 수 있다. 메모리 시스템(30000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 이레이즈(erase) 동작 또는 리드(read) 동작을 제어할 수 있다.
메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(1100)에 프로그램할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 1에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.
도 10은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 10을 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은 메모리 장치(Memory Device; 1100)와 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(memory Controller; 1200)를 포함할 수 있다.
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 1에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.
도 11은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 이레이즈 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 컨트롤러(1200)를 통하여 메모리 장치(1100)에 저장될 수 있다. 또한, 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 1에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.
도 12는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(Memory Device; 1100), 메모리 컨트롤러(Memory Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(1200)는 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다. 또한 메모리 컨트롤러(1200)는 도 1에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)와 데이터 교신을 수행할 수 있다.
100 : 반도체 메모리 장치
110 : 메모리 셀 어레이
120 : 어드레스 디코더
130 : 읽기 및 쓰기 회로
140 : 제어 로직
150 : 전압 생성 회로
160 : 주변 회로

Claims (20)

  1. 다수의 워드라인들과 다수의 비트라인들에 연결된 메모리 블록;
    상기 메모리 블록에 대한 프로그램 동작 또는 리드 동작을 수행하기 위한 주변 회로; 및
    상기 프로그램 동작 또는 리드 동작 중 비트라인 프리차지 동작 시 워드라인 오버드라이브 구간과 비트라인 오버드라이브 구간이 중첩되도록 상기 주변 회로를 제어하는 제어 로직을 포함하는 반도체 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제어 로직은 상기 워드라인 오버드라이브 구간에서 상기 다수의 워드라인들 중 선택된 워드라인에 제1 타겟 전압보다 높은 제1 오버드라이브 전압을 인가하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 제어 로직은 상기 비트라인 오버드라이브 구간에서 상기 비트라인들에 제1 전류량을 인가하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서,
    상기 제어 로직은 상기 비트라인 오버드라이브 구간이 종료된 후 상기 비트라인들에 제2 전류량을 인가하도록 상기 주변 회로를 제어하며,
    상기 제2 전류량은 상기 제1 전류량보다 작은 반도체 메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 제어 로직은 상기 비트라인 오버드라이브 구간에서 상기 비트라인들에 제2 오버드라이브 전압을 인가하도록 상기 주변 회로를 제어하며,
    상기 제2 오버드라이브 전압은 상기 제1 오버드라이브 전압보다 낮은 반도체 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 워드라인 오버드라이브 구간과 상기 비트라인 오버드라이브가 중첩되는 구간에서 상기 비트라인들은 제2 타겟 전압보다 낮은 전압 레벨로 프리차지되는 반도체 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 워드라인 오버드라이브 구간과 상기 비트라인 오버드라이브가 중첩되는 구간이 종료되면 상기 비트라인들은 상기 제2 타겟 전압으로 프리차지되는 반도체 메모리 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 주변 회로는 상기 워드라인들 중 상기 선택된 워드라인에 상기 제1 오버드라이브 전압을 인가하기 위한 전압 생성 회로; 및
    상기 비트라인들에 상기 제2 오버드라이브 전압을 인가하기 위한 비트라인 프리차지 회로를 포함하며,
    상기 비트라인 프리차지 회로는 상기 비트라인 오버드라이브 구간에서 오버드라이브 전위 레벨을 가지는 제어 신호에 응답하여 상기 제2 오버드라이브 전압을 상기 비트라인들에 인가하고, 상기 비트라인 오버드라이브 구간이 종료된 후 상기 오버드라이브 전위 레벨보다 낮은 타겟 레벨로 하향된 상기 제어 신호에 응답하여 상기 비트라인들의 전위가 상기 제2 타겟 전압이 되도록 제어하는 반도체 메모리 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제어 로직은 상기 워드라인 오버드라이브 구간이 시작된 후 상기 워드라인 오버드라이브 구간이 종료되기 이전에 상기 비트라인 오버드라이브 구간을 시작하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  10. 다수의 워드라인들과 다수의 비트라인들에 연결된 메모리 블록;
    상기 다수의 워드라인들 및 상기 다수의 비트라인들에 설정 전압을 인가하기 위한 주변 회로; 및
    비트라인 프리차지 동작 시 상기 다수의 워드라인들 중 선택된 워드라인에 제1 오버드라이브 전압을 인가하는 워드라인 오버드라이브 구간과 상기 다수의 비트라인들에 제2 오버드라이브 전압을 인가하는 비트라인 오버드라이브 구간이 일부 중첩되도록 상기 주변 회로를 제어하는 제어 로직을 포함하는 반도체 메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 제어 로직은 상기 워드라인 오버드라이브 구간에서 상기 선택된 워드라인에 제1 타겟 전압보다 높은 상기 제1 오버드라이브 전압을 인가하고, 상기 워드라인 오버드라이브 구간이 종료된 후 상기 제1 타겟 전압을 상기 선택된 워드라인에 인가하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 제어 로직은 상기 비트라인 오버드라이브 구간에서 상기 비트라인들에 제1 전류량을 가지는 상기 제2 오버드라이브 전압을 인가하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 제어 로직은 상기 비트라인 오버드라이브 구간이 종료된 후 상기 제2 오버드라이브 전압의 전류량을 상기 제1 전류량보다 작은 제2 전류량으로 감소시키도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 제2 오버드라이브 전압은 상기 제1 오버드라이브 전압보다 낮은 반도체 메모리 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 워드라인 오버드라이브 구간과 상기 비트라인 오버드라이브가 중첩되는 구간에서 상기 비트라인들은 제2 타겟 전압보다 낮은 전압 레벨로 프리차지되고,
    상기 비트라인 오버드라이브 구간이 종료되면 상기 비트라인들은 상기 제2 타겟 전압으로 프리차지되는 반도체 메모리 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 주변 회로는 상기 선택된 워드라인에 상기 제1 오버드라이브 전압을 인가하기 위한 전압 생성 회로; 및
    상기 비트라인들에 상기 제2 오버드라이브 전압을 인가하기 위한 비트라인 프리차지 회로를 포함하며,
    상기 비트라인 프리차지 회로는 상기 비트라인 오버드라이브 구간에서 오버드라이브 전위 레벨을 가지는 제어 신호에 응답하여 상기 제2 오버드라이브 전압을 상기 비트라인들에 인가하고, 상기 비트라인 오버드라이브 구간이 종료된 후 상기 오버드라이브 전위 레벨보다 낮은 타겟 레벨로 하향된 상기 제어 신호에 응답하여 상기 비트라인들의 전위가 상기 제2 타겟 전압이 되도록 제어하는 반도체 메모리 장치.
  17. 워드라인 오버드라이브 구간에서 선택된 워드라인에 제1 오버드라이브 전압을 인가하는 단계;
    비트라인 오버드라이브 구간에서 비트라인들에 제2 오버드라이브 전압을 인가하는 단계;
    상기 워드라인 오버드라이브 구간 이후, 상기 선택된 워드라인에 제1 타겟 전압을 인가하는 단계; 및
    상기 비트라인 오버드라이브 구간 이 후, 상기 비트라인들을 제2 타겟 전압으로 프리차지하는 단계를 포함하며,
    상기 워드라인 오버드라이브 구간과 상기 비트라인 오버드라이브 구간은 일부 중첩되는 반도체 메모리 장치의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 제1 오버드라이브 전압은 상기 제2 오버드라이브 전압보다 높은 반도체 메모리 장치의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 비트라인 오버드라이브 구간에서 상기 제1 오버드라이브 전압이 인가되는 동안 상기 비트라인들은 상기 제2 타겟 전압보다 낮은 프리 비트라인 전압으로 프리차지되는 반도체 메모리 장치의 동작 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19 항에 있어서,
    상기 비트라인 오버드라이브 구간이 종료되면, 상기 비트라인들은 상기 프리 비트라인 전압에서 상기 제2 타겟 전압으로 상승하여 프리차지되는 반도체 메모리 장치의 동작 방법.
KR1020190175710A 2019-12-26 2019-12-26 반도체 메모리 장치 및 이의 동작 방법 KR102657140B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190175710A KR102657140B1 (ko) 2019-12-26 2019-12-26 반도체 메모리 장치 및 이의 동작 방법
US16/917,499 US11462274B2 (en) 2019-12-26 2020-06-30 Semiconductor memory device reducing bit line precharge operation time and method of operating the same
CN202010788268.1A CN113053439B (zh) 2019-12-26 2020-08-07 半导体存储器装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190175710A KR102657140B1 (ko) 2019-12-26 2019-12-26 반도체 메모리 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20210083090A KR20210083090A (ko) 2021-07-06
KR102657140B1 true KR102657140B1 (ko) 2024-04-15

Family

ID=76507617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190175710A KR102657140B1 (ko) 2019-12-26 2019-12-26 반도체 메모리 장치 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US11462274B2 (ko)
KR (1) KR102657140B1 (ko)
CN (1) CN113053439B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102657140B1 (ko) * 2019-12-26 2024-04-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100002514A1 (en) 2008-07-02 2010-01-07 Lutze Jeffrey W Correcting For Over Programming Non-Volatile Storage
US20210202010A1 (en) 2019-12-26 2021-07-01 SK Hynix Inc. Semiconductor memory device and method of operating the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271626B1 (ko) * 1997-05-31 2000-12-01 김영환 비트라인 센스앰프의 오버드라이빙방법
US6504757B1 (en) * 2000-08-11 2003-01-07 Advanced Micro Devices, Inc. Double boosting scheme for NAND to improve program inhibit characteristics
US7064981B2 (en) * 2004-08-04 2006-06-20 Micron Technology, Inc. NAND string wordline delay reduction
JP2008140531A (ja) * 2006-11-07 2008-06-19 Nec Electronics Corp 半導体装置及びメモリ
KR100845135B1 (ko) * 2006-12-22 2008-07-09 삼성전자주식회사 불휘발성 메모리 장치에서의 프로그램 방법 및 이를 위한불휘발성 메모리 장치
US7894263B2 (en) * 2007-09-28 2011-02-22 Sandisk Corporation High voltage generation and control in source-side injection programming of non-volatile memory
US7719888B2 (en) * 2008-06-18 2010-05-18 Micron Technology, Inc. Memory device having a negatively ramping dynamic pass voltage for reducing read-disturb effect
KR20100043935A (ko) * 2008-10-21 2010-04-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20110060416A (ko) * 2009-11-30 2011-06-08 주식회사 하이닉스반도체 반도체 메모리 장치
KR101662703B1 (ko) * 2010-06-09 2016-10-14 삼성전자 주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 독출 방법
JP5710947B2 (ja) * 2010-11-26 2015-04-30 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその制御方法
US8873289B2 (en) * 2013-02-05 2014-10-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9009568B2 (en) * 2013-08-09 2015-04-14 Sandisk Technologies Inc. Sensing parameter management in non-volatile memory storage system to compensate for broken word lines
JP5964401B2 (ja) 2014-12-08 2016-08-03 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
KR20160095468A (ko) * 2015-02-03 2016-08-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR102333478B1 (ko) * 2015-03-31 2021-12-03 삼성전자주식회사 3차원 반도체 장치
KR102468994B1 (ko) * 2015-09-24 2022-11-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
JP2017168164A (ja) * 2016-03-15 2017-09-21 東芝メモリ株式会社 メモリデバイス
KR102648785B1 (ko) * 2017-01-11 2024-03-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US10580504B2 (en) * 2018-06-07 2020-03-03 Sandisk Technologies Llc Non-volatile memory with countermeasure for program disturb including spike during boosting
US10726920B2 (en) * 2018-11-26 2020-07-28 Sandisk Technologies Llc Pre-charge voltage for inhibiting unselected NAND memory cell programming
KR20210012822A (ko) * 2019-07-26 2021-02-03 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11270759B2 (en) * 2019-10-21 2022-03-08 Samsung Electronics Co., Ltd. Flash memory device and computing device including flash memory cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100002514A1 (en) 2008-07-02 2010-01-07 Lutze Jeffrey W Correcting For Over Programming Non-Volatile Storage
US20210202010A1 (en) 2019-12-26 2021-07-01 SK Hynix Inc. Semiconductor memory device and method of operating the same

Also Published As

Publication number Publication date
CN113053439A (zh) 2021-06-29
US20210202010A1 (en) 2021-07-01
KR20210083090A (ko) 2021-07-06
US11462274B2 (en) 2022-10-04
CN113053439B (zh) 2024-08-23

Similar Documents

Publication Publication Date Title
US8644074B2 (en) Nonvolatile memory device, programming method thereof and memory system including the same
TW202018707A (zh) 半導體裝置和該半導體裝置的操作方法
KR20190123981A (ko) 메모리 장치 및 이의 동작 방법
US9293211B2 (en) Semiconductor device and method of operating the same
US11621044B2 (en) Memory device
KR102461747B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US11393524B2 (en) Semiconductor memory and operating method thereof
KR102657140B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
CN113129972A (zh) 存储器装置及其操作方法
KR20210126396A (ko) 반도체 메모리 장치 및 이의 동작 방법
US11031086B2 (en) Semiconductor memory and operating method thereof
US20210398595A1 (en) Page buffer and semiconductor memory device having the same
US11017836B2 (en) Apparatus and method for non-volatile memory for applying voltages to selected and unselected strings during the channel initialization for improved read operation
US11315638B2 (en) Semiconductor memory device including system block for system data and method of operating the same
KR20210012822A (ko) 메모리 장치 및 이의 동작 방법
US11423992B2 (en) Page buffer and semiconductor memory device having the page buffer
US11715524B2 (en) Memory device and operating method thereof
KR20240002610A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20230105096A (ko) 페이지 버퍼 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant