JP2007115359A - 半導体メモリのデータ書込方法 - Google Patents
半導体メモリのデータ書込方法 Download PDFInfo
- Publication number
- JP2007115359A JP2007115359A JP2005307225A JP2005307225A JP2007115359A JP 2007115359 A JP2007115359 A JP 2007115359A JP 2005307225 A JP2005307225 A JP 2005307225A JP 2005307225 A JP2005307225 A JP 2005307225A JP 2007115359 A JP2007115359 A JP 2007115359A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- voltage
- source
- drain
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】まず、ビット線を介して、半導体メモリ素子100にソース拡散領域103およびドレイン拡散領域104に、ソース・ドレイン間電圧を印加する。さらに、コントロールゲート108に、パルス電圧を印加する。このパルス電圧は、零ボルトから最終的な書き込み電圧(例えば5〜8ボルト)に達するまでの所要時間LEE を7〜10マイクロ秒とし、且つ、最終的な書き込み電圧に維持される時間Width を30−LEE マイクロ秒とする。これにより、書き込み速度を低下させることなく、メモリ素子の閾値電圧差を十分に高くすることができる。
【選択図】図1
Description
以下、この発明の第1の実施形態について、図1および図2を用いて説明する。
次に、この発明の第2の実施形態について、図4および図5を用いて説明する。
101 p型半導体基板
102 チャネル形成領域
103 n型ソース拡散領域
104 n型ドレイン拡散領域
105 ゲート絶縁膜
106 フローティングゲート
107 中間絶縁膜
108 コントロールゲート
Claims (7)
- フローティングゲート構造を有し且つソース・ドレイン間抵抗が20キロオーム以上の半導体メモリ素子に、ホットエレクトロン注入方式によるデータ書き込みを行う半導体メモリのデータ書込方法であって、
前記半導体メモリ素子にソース・ドレイン間電圧を印加する第1ステップと、
前記半導体メモリ素子のコントロールゲートに、零ボルトから最終書き込み電圧まで7マイクロ秒以上かけて上昇するパルス電圧を印加する第2ステップと、
を含むことを特徴とする半導体メモリのデータ書込方法。 - 前記ソースおよび前記ドレインが、ビット線を兼用する拡散領域であることを特徴とする請求項1に記載の半導体メモリのデータ書込方法。
- 前記パルス電圧が零ボルトから最終書き込み電圧に達するまでの第1印加時間と、該最終書き込み電圧を印加する第2印加時間との和が30マイクロ秒となるように、該第2印加時間を設定したことを特徴とする請求項1または2に記載の半導体メモリのデータ書込方法。
- フローティングゲート構造を有し且つソース・ドレイン間抵抗が20キロオーム以上の半導体メモリ素子に、ホットエレクトロン注入方式によるデータ書き込みを行う半導体メモリのデータ書込方法であって、
前記半導体メモリ素子にソース・ドレイン間電圧を印加する第1ステップと、
前記半導体メモリ素子のコントロールゲートに、書き込み電圧が順次高くなるような複数の電圧パルスを連続的に印加する第2ステップと、
を含むことを特徴とする半導体メモリのデータ書込方法。 - 前記ソースおよび前記ドレインが、ビット線を兼用する拡散領域であることを特徴とする請求項4に記載の半導体メモリのデータ書込方法。
- 前記複数の電圧パルスにおける、前記書き込み電圧の印加時間が、それぞれ同一であることを特徴とする請求項4または5に記載の半導体メモリのデータ書込方法。
- 前記第2ステップにおいて、前記コントロールゲートに前記書き込み電圧を印加する時間の合計が30マイクロ秒以下であることを特徴とする請求項4〜6のいずれかに記載の半導体メモリのデータ書込方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307225A JP2007115359A (ja) | 2005-10-21 | 2005-10-21 | 半導体メモリのデータ書込方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307225A JP2007115359A (ja) | 2005-10-21 | 2005-10-21 | 半導体メモリのデータ書込方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007115359A true JP2007115359A (ja) | 2007-05-10 |
Family
ID=38097391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005307225A Pending JP2007115359A (ja) | 2005-10-21 | 2005-10-21 | 半導体メモリのデータ書込方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007115359A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009531806A (ja) * | 2006-03-28 | 2009-09-03 | サンディスク コーポレイション | プログラミング速度を向上させるプログラミング電圧に応じたプログラム時間調整 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0237597A (ja) * | 1988-07-27 | 1990-02-07 | Nec Corp | 不揮発性半導体メモリ |
JPH02246165A (ja) * | 1988-12-09 | 1990-10-01 | Waferscale Integration Inc | 浮遊ゲートトランジスタのプログラム方法及び製造方法とスタガースプリットゲート浮遊ゲートメモリアレイと浮遊ゲートトランジスタを含む構造 |
JPH04285795A (ja) * | 1990-12-03 | 1992-10-09 | Motorola Inc | キャリアの発生を増進させる不揮発性メモリおよびそのプログラミング方法 |
JPH1166872A (ja) * | 1997-08-22 | 1999-03-09 | Nec Corp | データ書き込み方法 |
-
2005
- 2005-10-21 JP JP2005307225A patent/JP2007115359A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0237597A (ja) * | 1988-07-27 | 1990-02-07 | Nec Corp | 不揮発性半導体メモリ |
JPH02246165A (ja) * | 1988-12-09 | 1990-10-01 | Waferscale Integration Inc | 浮遊ゲートトランジスタのプログラム方法及び製造方法とスタガースプリットゲート浮遊ゲートメモリアレイと浮遊ゲートトランジスタを含む構造 |
JPH04285795A (ja) * | 1990-12-03 | 1992-10-09 | Motorola Inc | キャリアの発生を増進させる不揮発性メモリおよびそのプログラミング方法 |
JPH1166872A (ja) * | 1997-08-22 | 1999-03-09 | Nec Corp | データ書き込み方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009531806A (ja) * | 2006-03-28 | 2009-09-03 | サンディスク コーポレイション | プログラミング速度を向上させるプログラミング電圧に応じたプログラム時間調整 |
JP4669065B2 (ja) * | 2006-03-28 | 2011-04-13 | サンディスク コーポレイション | プログラミング速度を向上させるプログラミング電圧に応じたプログラム時間調整 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4881401B2 (ja) | Nand型フラッシュメモリ | |
US7791942B2 (en) | Methods of operating nonvolatile memory devices | |
JP2009266356A (ja) | Nand型フラッシュメモリ | |
JP2007272952A (ja) | 半導体記憶装置 | |
JP2001325793A (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 | |
US20110235419A1 (en) | Non-volatile semiconductor storage device | |
CN106448734B (zh) | 非挥发性半导体储存装置及其擦除方法 | |
US9715935B2 (en) | Non-volatile semiconductor memory with high reliability and data erasing method thereof | |
JP2010123186A (ja) | 不揮発性半導体メモリ | |
JP2006319341A (ja) | Sonosメモリ素子の動作方法 | |
US9870828B2 (en) | Non-volatile semiconductor memory and erasing method thereof | |
TW201814711A (zh) | 半導體記憶體裝置及製造半導體記憶體裝置之方法 | |
JP2006294207A (ja) | Nand型フラッシュメモリ素子のリカバリ方法 | |
TWI470635B (zh) | 非揮發性記憶體裝置及程式化非揮發性記憶體單元的方法 | |
JP2007115359A (ja) | 半導体メモリのデータ書込方法 | |
JP5462461B2 (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
JP2007042166A (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
WO2007145031A1 (ja) | 半導体装置の駆動方法及び半導体装置 | |
TWI600016B (zh) | 用於程式化分離閘非揮發性記憶體單元之系統及方法 | |
JP4856488B2 (ja) | 半導体装置 | |
TW201618283A (zh) | 半導體記憶裝置及其製造方法 | |
JP4511627B1 (ja) | 不揮発性半導体記憶装置における書き込み方法及び不揮発性半導体記憶装置 | |
JP2009238279A (ja) | 不揮発性半導体記憶装置およびその書き込み方法 | |
JP2010272832A (ja) | 不揮発性半導体記憶装置および動作方法 | |
JP2004158074A (ja) | 不揮発性半導体メモリのデータ書換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110601 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110601 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111206 |