JP2015037362A

JP2015037362A - レギュレータ、および、スイッチ装置

Info

Publication number: JP2015037362A
Application number: JP2013168169A
Authority: JP
Inventors: 口貴之寺; Takayuki Teraguchi
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2013-08-13
Filing date: 2013-08-13
Publication date: 2015-02-23
Anticipated expiration: 2033-08-13
Also published as: US20150048809A1; US9484810B2; CN104377956A; JP5894565B2

Abstract

【課題】消費電流を低減することが可能なレギュレータを提供する。【解決手段】レギュレータは、アノードが電源に接続され、カソードが電源電圧よりも高い第１の電圧を出力する第１の出力に接続される第１のダイオードを備える。レギュレータは、第１のダイオードのカソードと接地との間に接続された第１のキャパシタを備える。レギュレータは、第１の電圧と第１の閾値とを比較した結果に応じた第１のブースト信号を出力するフィードバック回路を備える。レギュレータは、発振信号を出力する発振器と、発振信号に基づいて第１のクロック信号を出力し、第１のブースト信号に応じて、供給される駆動電流が制御されて第１のクロック信号に対する駆動能力が変化する第１のバッファ回路と、を含むクロック生成回路を備える。レギュレータは、第１のクロック信号に応じて、第１の電圧を出力するチャージポンプを備える。【選択図】図２

Description

レギュレータ、および、スイッチ装置に関する。

従来、例えば、昇圧・降圧回路は、リングオシレータ、チャージポンプ、レギュレータの3つのブロックを含む。リングオシレータで生成した発振信号をチャージポンプで昇・降圧し、レギュレータで所望の電圧値に設定している。

リングオシレータの出力バッファの消費電流を増やすことで昇・降圧の能力は増す。しかし、この出力バッファは、定常状態に入った後も常時一定電流が流れるため、不要な電流を消費することになる。

特開２０１０−２４６０８１号公報

消費電流を低減することが可能なレギュレータ、および、スイッチ装置を提供する。

実施形態に従ったレギュレータは、アノードが電源に接続され、カソードが電源電圧よりも高い第１の電圧を出力する第１の出力に接続される第１のダイオードを備える。レギュレータは、前記第１のダイオードのカソードと接地との間に接続された第１のキャパシタを備える。レギュレータは、前記第１の電圧と第１の閾値とを比較した結果に応じた第１のブースト信号を出力するフィードバック回路を備える。レギュレータは、発振信号を出力する発振器と、前記発振信号に基づいて第１のクロック信号を出力し、前記第１のブースト信号に応じて、供給される駆動電流が制御されて前記第１のクロック信号に対する駆動能力が変化する第１のバッファ回路と、を含むクロック生成回路を備える。レギュレータは、前記第１のクロック信号に応じて、前記第１の電圧を出力するチャージポンプを備える。

図１は、第１の実施形態に係るスイッチ装置１００の構成の一例を示す回路図である。図２は、図１に示す第１の実施形態に係るレギュレータＲｅの構成の一例を示すブロック図である。図３は、図２に示すフィードバック回路Ｇｅの構成の一例を示す回路図である。図４は、図２に示すクロック生成回路Ｒｏの構成の一例を示す回路図である。図５は、図２に示すチャージポンプＣｘの構成の一例を示す回路図である。図６は、図２に示すレギュレータＲｅにおける、外部電源電圧Ｖｄｄの投入後の昇圧電圧Ｖｐおよび降圧電圧Ｖｎと時間との関係を示す波形図である。図７は、図１に示すスイッチ装置１００における、外部電源電圧Ｖｄｄ投入後の外部電源端子ＴＶｄｄに流れる電流と時間との関係の一例を示す波形図である。図８は、第２の実施形態に係るレギュレータＲｅの構成の一例を示すブロック図である。図９は、図８に示すフィードバック回路Ｇｅの構成の一例を示す回路図である。図１０は、図８に示すクロック生成回路Ｒｏの構成の一例を示す回路図である。

以下、実施形態について図面に基づいて説明する。

第１の実施形態

図１は、第１の実施形態に係るスイッチ装置１００の構成の一例を示す回路図である。

図１に示すように、スイッチ装置１００は、定電圧回路ＶＬと、レギュレータＲｅと、デコーダＬｏと、スイッチ回路ＳＷと、を備える。

定電圧回路ＶＬは、外部電源端子ＴＶｄｄを介して供給された外部電源電圧Ｖｄｄから電源電圧Ｖｄ１、Ｖｄ２、基準電圧Ｖｒｅｆ、および制御電圧ＶＢを生成して、出力する。

レギュレータＲｅは、電源電圧Ｖｄ１よりも高い昇圧電圧Ｖｐおよび接地電圧ＧＮＤよりも低い降圧電圧Ｖｎを出力する。

デコーダＬｏは、入力端子ＴＶｃを介して入力された入力信号（データ信号）Ｖｃ[ｎ]をデコードして、昇圧電圧Ｖｐまたは降圧電圧Ｖｎから生成したスイッチ制御信号Ｃｏｎ１Ａ〜Ｃｏｎ８Ｂを出力する。

スイッチ回路ＳＷは、共通端子ＴＣＯＭと出力端子ＴＲＦ１〜ＴＲＦ８との間に直列に接続され、制御信号Ｃｏｎ１Ａ〜Ｃｏｎ８Ｂにより制御される複数のスイッチ素子（半導体スイッチ）ＳＷ１〜ＳＷ８を有する。

このような構成を有するスイッチ装置１００は、入力信号（データ信号）Ｖｃ[ｎ]に応じて、共通端子ＴＣＯＭと出力端子ＴＲＦ１〜ＴＲＦ８との間を導通状態又は開放状態に制御する。これにより、信号ＲＦ１〜ＲＦ８が制御される。

制御信号Ｃｏｎ１Ａ〜Ｃｏｎ８Ｂは、電源電圧Ｖｄ１より高い電圧と接地電圧ＧＮＤより低い電圧が用いられる。このように、より高い電圧と、より低い電圧とを用いることにより、スイッチ装置１００のスイッチ性能を向上させることができる。

ここで、図２は、図１に示す第１の実施形態に係るレギュレータＲｅの構成の一例を示すブロック図である。また、図３は、図２に示すフィードバック回路Ｇｅの構成の一例を示す回路図である。また、図４は、図２に示すクロック生成回路Ｒｏの構成の一例を示す回路図である。また、図５は、図２に示すチャージポンプＣｘの構成の一例を示す回路図である。

図２に示すように、レギュレータＲｅは、例えば、電源端子（電源）Ｔｄ１と、電源端子（電源）Ｔｄ２と、昇圧出力端子（レギュレータＲｅの出力）ＴＯＵＴｐと、降圧出力端子（レギュレータＲｅの出力）ＴＯＵＴｎと、接地端子（接地）ＴＧＮＤと、昇圧ダイオードＤｐと、昇圧キャパシタＣｐと、降圧ダイオードＤｎと、降圧キャパシタＣｎと、フィードバック回路Ｇｅと、クロック生成回路Ｒｏと、チャージポンプＣｘと、を備える。

昇圧出力端子ＴＯＵＴｐは、電源電圧Ｖｄ１よりも高い昇圧電圧Ｖｐを出力する。

降圧出力端子ＴＯＵＴｎは、接地電圧ＧＮＤよりも低い降圧電圧Ｖｎを出力する。

電源端子Ｔｄ１は、電源電圧Ｖｄ１が供給される。また、電源端子Ｔｄ２は、電源電圧Ｖｄ２が供給される。接地端子ＴＧＮＤは、接地電圧ＧＮＤが供給される。

昇圧ダイオードＤｐは、アノードが電源端子Ｔｄ１に接続され、カソードが昇圧出力端子ＴＯＵＴｐに接続されている。

昇圧キャパシタＣｐは、昇圧出力端子ＴＯＵＴｐと接地端子ＴＧＮＤとの間に接続されている。

降圧ダイオードＤｎは、アノードが降圧出力端子ＴＯＵＴｎに接続され、カソードが接地端子ＴＧＮＤに接続されている。

降圧キャパシタＣｎは、降圧出力端子ＴＯＵＴｎと接地端子ＴＧＮＤとの間に接続されている。

フィードバック回路Ｇｅは、昇圧電圧Ｖｐと予め設定された昇圧閾値とを比較した結果に応じた昇圧ブースト信号Ｐｂｓｔを出力する。また、このフィードバック回路Ｇｅは、降圧電圧Ｖｎと予め設定された降圧閾値とを比較した結果に応じた降圧ブースト信号Ｎｂｓｔを出力する。

このフィードバック回路Ｇｅは、例えば、図３に示すように、昇圧出力端子ＴＯＵＴｐと接地端子ＴＧＮＤとの間で直列に接続されたダイオードＤＧ１〜ＤＧ３および抵抗ＲＧ１〜ＲＧ３を含む分圧回路と、ＭＯＳトランジスタＴＧ２のゲートと接地端子ＴＧＮＤとの間に接続されたキャパシタＣＧ１と、ＭＯＳトランジスタＴＧ１〜ＴＧ５により構成され、昇圧出力電圧Ｖｐの分圧値と基準電圧端子Ｔｒｅｆの基準電圧Ｖｒｅｆとを比較した結果を昇圧ブースト信号Ｐｂｓｔとして昇圧ブースト端子ＴＰｂｓｔに出力する比較器と、昇圧ブースト端子ＴＰｂｓｔと接地端子ＴＧＮＤとの間に接続されたキャパシタＣＧ２と、を備える。

このように、図３に示すフィードバック回路Ｇｅでは、昇圧出力電圧Ｖｐの分圧値と基準電圧端子Ｔｒｅｆの基準電圧Ｖｒｅｆとを比較することにより、間接的に、昇圧電圧Ｖｐと予め設定された昇圧閾値とを比較し、この比較した結果に応じた昇圧ブースト信号Ｐｂｓｔを出力する。

さらにフィードバック回路Ｇｅは、例えば、図３に示すように、降圧出力端子ＴＯＵＴｎと電源端子Ｔｄ２との間で直列に接続されたダイオードＤＧ４、ＤＧ５および抵抗ＲＧ４、ＲＧ５を含む分圧回路と、ＭＯＳトランジスタＴＧ６〜ＴＧ１０により構成され、降圧出力電圧Ｖｎの分圧値と接地端子ＴＧＮＤの接地電圧ＧＮＤとを比較した結果を昇圧ブースト信号Ｐｂｓｔとして昇圧ブースト端子ＴＰｂｓｔに出力する比較器と、降圧ブースト端子ＴＮｂｓｔと電源端子Ｔｄ２との間に接続されたキャパシタＣＧ３と、を備える。

このように、図３に示すフィードバック回路Ｇｅでは、降圧出力電圧Ｖｎの分圧値と接地電圧ＧＮＤとを比較することにより、間接的に、降圧電圧Ｖｎと昇圧閾値とを比較し、この比較した結果に応じた降圧ブースト信号Ｎｂｓｔを出力する。

また、クロック生成回路Ｒｏは、昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂを昇圧クロック端子ＴＰｃｋａ、ＴＰｃｋｂに出力するとともに、降圧クロック信号Ｎｃｋａ、Ｎｃｋｂを昇圧クロック端子ＴＮｃｋａ、ＴＮｃｋｂに出力する。

このクロック生成回路Ｒｏは、例えば、図４に示すように、発振器ＯＳＣと、昇圧バッファ回路ＢＣＰと、降圧バッファ回路ＢＣＮと、を含む。

発振器ＯＳＣは、発振信号Ｓｘを出力する。

ここで、この発振器ＯＳＣは、例えば、図４に示すように、ＭＯＳトランジスタＭ１〜Ｍ１０、抵抗ＲＭ、及びキャパシタＣＭ１、ＣＭ２を含むミラー回路と、このミラー回路から駆動電流が供給されリング状に接続されたインバータＩＲ１〜ＩＲ３と、入力がインバータＩＲ４の出力に接続され、発振信号Ｓｘを出力するインバータＩＲ４と、を備える。

また、昇圧バッファ回路ＢＣＰは、発振信号Ｓｘに基づいて昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂを昇圧クロック端子ＴＰｃｋａ、ＴＰｃｋｂに出力する。この昇圧バッファ回路ＢＣＰは、昇圧ブースト信号Ｐｂｓｔに応じて、供給される駆動電流が制御されて昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂに対する駆動能力が変化する。

ここで、この昇圧バッファ回路ＢＣＰは、例えば、図４に示すように、直列に接続された昇圧インバータＩＰ１、ＩＰ２と、昇圧制御スイッチＳＷＰと、を有する。

昇圧インバータＩＰ１、ＩＰ２は、発振信号Ｓｘに応じた信号が入力され、昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂを出力する。なお、昇圧クロック信号Ｐｃｋａは、昇圧クロック信号Ｐｃｋｂを反転した信号である。

また、昇圧制御スイッチＳＷＰは、昇圧ブースト信号Ｐｂｓｔに応じて、昇圧インバータＩＰ１、ＩＰ２に供給する駆動電流を制御する。この昇圧制御スイッチＳＷＰは、例えば、図４に示すように、昇圧ブースト信号Ｐｂｓｔにより制御されるＭＯＳトランジスタである。

例えば、この昇圧制御スイッチＳＷＰは、昇圧ブースト信号Ｐｂｓｔが、昇圧電圧Ｖｐの大きさが昇圧閾値未満である比較結果を規定する場合（“Ｈｉｇｈ”レベルの場合）には、オンして、昇圧インバータＩＰ１、ＩＰ２に供給する駆動電流を増加させる。

すなわち、昇圧電圧Ｖｐの大きさが昇圧閾値未満である比較結果を規定する昇圧ブースト信号Ｐｂｓｔに応じて、昇圧インバータＩＰ１、ＩＰ２の昇圧クロック端子ＴＰｃｋａ、ＴＰｃｋｂに出力する電流の駆動能力が増加して、昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂに対する昇圧バッファ回路ＢＣＰの駆動能力が増加する。

一方、昇圧制御スイッチＳＷＰは、昇圧ブースト信号Ｐｂｓｔが、昇圧電圧Ｖｐの大きさが昇圧閾値以上である比較結果を規定する場合（“Ｌｏｗ”レベルの場合）には、オフして、昇圧インバータＩＰ１、ＩＰ２に供給する駆動電流を減少させる。

すなわち、昇圧電圧Ｖｐの大きさが昇圧閾値以上である比較結果を規定する昇圧ブースト信号Ｐｂｓｔに応じて、昇圧インバータＩＰ１、ＩＰ２の昇圧クロック端子ＴＰｃｋａ、ＴＰｃｋｂに出力する電流の駆動能力が減少して、昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂに対する昇圧バッファ回路ＢＣＰの駆動能力が減少する。

また、降圧バッファ回路ＢＣＮは、発振信号Ｓｘに基づいて、降圧クロック信号Ｎｃｋａ、Ｎｃｋｂを昇圧クロック端子ＴＮｃｋａ、ＴＮｃｋｂに出力する。この降圧バッファ回路ＢＣＮは、降圧ブースト信号Ｎｂｓｔに応じて、供給される駆動電流が制御されて降圧クロック信号Ｎｃｋａ、Ｎｃｋｂに対する駆動能力が変化する。

ここで、この降圧バッファ回路ＢＣＮは、例えば、図４に示すように、降圧インバータＩＮ１、ＩＮ２と、降圧制御スイッチＳＷＮと、を有する。

降圧インバータＩＮ１、ＩＮ２は、発振信号Ｓｘに応じた信号が入力され、降圧クロック信号Ｎｃｋａ、Ｎｃｋｂを出力する。なお、降圧クロック信号Ｎｃｋａは、降圧クロック信号Ｎｃｋｂを反転した信号である。

また、降圧制御スイッチＳＷＮは、降圧ブースト信号Ｎｂｓｔに応じて、降圧インバータＩＮ１、ＩＮ２に供給する駆動電流を制御する。この降圧制御スイッチＳＷＮは、降圧ブースト信号Ｎｂｓｔにより制御されるＭＯＳトランジスタである。

例えば、この降圧制御スイッチＳＷＮは、降圧ブースト信号Ｎｂｓｔが、降圧電圧Ｖｎの大きさ（絶対値）が降圧閾値未満である比較結果を規定する場合（“Ｈｉｇｈ”レベルの場合）には、オンして、降圧インバータＩＮ１、ＩＮ２に供給する駆動電流を増加させる。

すなわち、降圧電圧Ｖｎの大きさが降圧閾値未満である比較結果を規定する降圧ブースト信号Ｎｂｓｔに応じて、降圧インバータＩＮ１、ＩＮ２の降圧クロック端子ＴＮｃｋａ、ＴＮｃｋｂに出力する電流の駆動能力が増加して、降圧クロック信号Ｎｃｋａ、Ｎｃｋｂに対する降圧バッファ回路ＢＣＮの駆動能力が増加する。

一方、降圧制御スイッチＳＷＮは、降圧ブースト信号Ｎｂｓｔが、降圧電圧Ｖｎの大きさが降圧閾値以上である比較結果を規定する場合（“Ｌｏｗ”レベルの場合）には、オフして、降圧インバータＩＮ１、ＩＮ２に供給する駆動電流を減少させる。

すなわち、降圧電圧Ｖｎの大きさが降圧閾値以上である比較結果を規定する降圧ブースト信号Ｎｂｓｔに応じて、降圧インバータＩＮ１、ＩＮ２の降圧クロック端子ＴＮｃｋａ、ＴＮｃｋｂに出力する電流の駆動能力が減少して、降圧クロック信号Ｎｃｋａ、Ｎｃｋｂに対する降圧バッファ回路ＢＣＮの駆動能力が減少する。

また、チャージポンプＣｘは、昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂに応じて、昇圧電圧Ｖｐを昇圧出力端子ＴＯＵＴｐに出力する。また、このチャージポンプＣｘは、降圧クロック信号Ｎｃｋａ、Ｎｃｋｂに応じて、降圧電圧Ｖｎを降圧出力端子ＴＯＵＴｎに出力する（図２）。

このチャージポンプＣｘは、例えば、図５に示すように、電源端子Ｔｄ１と昇圧出力端子ＴＯＵＴｎとの間で直列に接続されたダイオードＤｐ１〜Ｄｐ４および抵抗Ｒｐと、昇圧クロック端子ＴＰｃｋａ、ＴＰｃｋｂとダイオードＤｐ１〜Ｄｐ３のカソードとの間にそれぞれ接続されたキャパシタＣｐ１〜Ｃｐ３と、接地端子ＴＧＮＤとダイオードＤｐ４のカソードとの間に接続されたキャパシタＣｐ４と、を有する。

さらに、チャージポンプＣｘは、例えば、図５に示すように、接地端子ＴＧＮＤと昇圧出力端子ＴＯＵＴｎとの間で直列に接続されたダイオードＤｎ１〜Ｄｎ４および抵抗Ｒｎと、降圧クロック端子ＴＮｃｋａ、ＴＮｃｋｂとダイオードＤｎ１〜Ｄｎ３のカソードとの間にそれぞれ接続されたキャパシタＣｎ１〜Ｃｎ３と、接地端子ＴＧＮＤとダイオードＤｎ４のアノードとの間に接続されたキャパシタＣｎ４と、を有する。

ここで、例えば、既述のように、昇圧ブースト信号Ｐｂｓｔに応じて、昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂに対する昇圧バッファ回路ＢＣＰの駆動能力（出力電流）が増加する。これにより、キャパシタＣｐ１〜Ｃｐ３に電荷がチャージされる時間が短くなる。したがって、チャージポンプＣｘの駆動能力が増加する。

すなわち、チャージポンプＣｘは、昇圧ブースト信号Ｐｂｓｔに応じて昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂに対する昇圧バッファ回路ＢＣＰの駆動能力が増加することにより、昇圧電圧Ｖｐを早く上昇させる。

同様に、チャージポンプＣｘは、降圧ブースト信号Ｎｂｓｔに応じて降圧クロック信号Ｎｃｋａ、Ｎｃｋｂに対する降圧バッファ回路ＢＣＮの駆動能力が増加することにより降圧電圧Ｖｎを早く降下させる。

一方、昇圧電圧Ｖｐの大きさが昇圧閾値以上である比較結果を規定する昇圧ブースト信号Ｐｂｓｔに応じて、昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂに対する昇圧バッファ回路ＢＣＰの駆動能力（出力電流）が減少する。これにより、キャパシタＣｐ１〜Ｃｐ３に電荷がチャージされる時間が長くなる。したがって、チャージポンプＣｘの駆動能力が減少する。

すなわち、チャージポンプＣｘは、昇圧ブースト信号Ｐｂｓｔに応じて昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂに対する昇圧バッファ回路ＢＣＰの駆動能力が減少することにより、昇圧電圧Ｖｐを遅く降下させる。

同様に、チャージポンプＣｘは、降圧ブースト信号Ｎｂｓｔに応じて降圧クロック信号Ｎｃｋａ、Ｎｃｋｂに対する降圧バッファ回路ＢＣＮの駆動能力が減少することにより、降圧電圧Ｖｎを遅く上昇させる。

以上のように、本実施形態に係るレギュレータＲｅでは、レギュレータＲｅが出力する昇圧電圧Ｖｐおよび降圧電圧Ｖｎに基づいた昇圧ブースト信号Ｐｂｓｔおよび降圧ブースト信号Ｎｂｓｔに応じて、クロック生成回路Ｒｏのクロック信号を変化させ、昇圧バッファ回路ＢＣＰと降圧バッファ回路ＢＣＮの駆動能力を制御する構成となっている。

これにより、昇圧電圧Ｖｐおよび降圧電圧Ｖｎが一定値に達すると、クロック生成回路Ｒｏの駆動電流が調節される。これにより、チャージポンプＣｘの昇・降圧の能力が現状維持のレベルまで自動調節される。このように、クロック生成回路Ｒｏの昇圧バッファ回路ＢＣＰと降圧バッファ回路ＢＣＮは、定常状態に入った後、必要最小限の駆動電流が流れることとなり、不要な電流を低減することになる。すなわち、レギュレータＲｅの消費電流を低減することができる。

ここで、図６は、図２に示すレギュレータＲｅにおける、外部電源電圧Ｖｄｄの投入後の昇圧電圧Ｖｐおよび降圧電圧Ｖｎと時間との関係を示す波形図である。また、図７は、図１に示すスイッチ装置１００における、外部電源電圧Ｖｄｄ投入後の外部電源端子ＴＶｄｄに流れる電流と時間との関係の一例を示す波形図である。

図６に示すように、外部電源電圧Ｖｄｄ投入後の経過時間が２０μｓ近傍において、昇圧電圧Ｖｐが一定値に達し、外部電源電圧Ｖｄｄ投入後の経過時間が２５μｓ近傍において、降圧電圧Ｖｎが一定値に達している。

そして、図７に示すように、昇圧電圧Ｖｐが一定値に達すると（外部電源電圧Ｖｄｄ投入後の経過時間が２０μｓ近傍）、消費電流が低下し、降圧電圧Ｖｎが一定値に達すると（外部電源電圧Ｖｄｄ投入後の経過時間が２５μｓ近傍）、消費電流がさらに低下する。

このように、本実施形態に係るレギュレータＲｅでは、電源起動時や切り替え時におけるスイッチ性能を維持しつつ、消費電流が大幅に低減する。

以上のように、本実施形態に係るレギュレータによれば、消費電流を低減することができる。

第２の実施形態

この第２の実施形態では、既述の第１の実施形態と比較して、クロック生成回路の発振器の発振信号の周波数を変更する構成をさらに備えたレギュレータの構成の一例について説明する。

図８は、第２の実施形態に係るレギュレータＲｅの構成の一例を示すブロック図である。また、図９は、図８に示すフィードバック回路Ｇｅの構成の一例を示す回路図である。また、図１０は、図８に示すクロック生成回路Ｒｏの構成の一例を示す回路図である。なお、図８から図１０において、図２、図の符号と同じ符号は、第１の実施形態と同様の構成を示す。

図８に示すように、レギュレータＲｅは、例えば、電源端子Ｔｄ１と、電源端子Ｔｄ２と、昇圧出力端子ＴＯＵＴｐと、降圧出力端子ＴＯＵＴｎと、接地端子ＴＧＮＤと、昇圧ダイオードＤｐと、昇圧キャパシタＣｐと、降圧ダイオードＤｎと、降圧キャパシタＣｎと、フィードバック回路Ｇｅと、クロック生成回路Ｒｏと、チャージポンプＣｘと、を備える。この図８に示すレギュレータＲｅは、図２に示すレギュレータＲｅと同様に、図１に示すスイッチ装置１００に適用される。

ここで、本実施形態に係るチャージポンプＣｘは、例えば、第１の実施形態と同様の構成を有する。

また、フィードバック回路Ｇｅは、昇圧電圧Ｖｐとブースト閾値とを比較した結果に応じた周波数ブースト信号Ｆｂｓｔを、周波数ブースト端子ＴＦにさらに出力する。

このフィードバック回路Ｇｅは、例えば、図９に示すように、第１の実施形態と比較して、ＭＯＳトランジスタＴＧ１１〜ＴＧ１５により構成され、昇圧出力電圧Ｖｐの分圧値と基準電圧Ｖｒｅｆとを比較した結果を出力する比較器と、電源端子Ｔｄ２と接地端子との間に直列に接続されたＭＯＳトランジスタＴＧ１６、ＴＧ１７で構成され、この比較器の比較結果に基づいた信号Ｓｙを出力する出力回路と、信号Ｓｙが入力され周波数ブースト信号Ｆｂｓｔを周波数ブースト端子ＴＦに出力するインバータＩＮＦａ、ＩＮＦｂをさらに備える。ここで、抵抗ＲＧ２を構成する抵抗ＲＧ２ａと抵抗ＲＧ２ｂの接続点の電圧が昇圧出力電圧Ｖｐの分圧値として用いられている。

このように、図９に示すフィードバック回路Ｇｅでは、第１の実施形態と比較して、降圧出力電圧Ｖｎの分圧値と基準電圧Ｖｒｅｆとを比較することにより、間接的に、昇圧電圧Ｖｐとブースト閾値とを比較し、この比較した結果に応じた周波数ブースト信号Ｆｂｓｔを出力する。

そして、クロック生成回路Ｒｏの発振器ＯＳＣは、周波数ブースト信号Ｆｂｓｔに応じて、発振信号Ｓｘの発振周波数を変化させる。

例えば、発振器ＯＳＣは、周波数ブースト信号Ｆｂｓｔが、昇圧電圧Ｖｐの大きさが周波数ブースト閾値未満である比較結果を規定する場合には、発振信号Ｓｘの発振周波数を増加させる。

これにより、昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂの周波数が増加する。結果として、チャージポンプＣｘの昇圧能力が増加して、昇圧電圧Ｖｐが上昇する。

一方、発振器ＯＳＣは、周波数ブースト信号Ｆｂｓｔが、昇圧電圧Ｖｐの大きさが周波数ブースト閾値以上である比較結果を規定する場合には、発振信号Ｓｘの発振周波数を減少させる。

これにより、昇圧クロック信号Ｐｃｋａ、Ｐｃｋｂの周波数が減少する。結果として、チャージポンプＣｘの昇圧能力が減少して、昇圧電圧Ｖｐが降下する。

この発振器ＯＳＣは、例えば、図１０に示すように、第１の実施形態と比較して、ドレインが抵抗ＲＧ２を構成する抵抗ＲＧ２ａと抵抗ＲＧ２ｂの接続点に接続され、ソースが接地端子ＴＧＮＤに接続され、ゲートに周波数ブースト信号Ｆｂｓｔが入力されるＭＯＳトランジスタＳＷＦをさらに有する。

周波数ブースト信号Ｆｂｓｔに応じて、ＭＯＳトランジスタＳＷＦが制御されることにより、抵抗ＲＭに流れる電流が制御され、ミラー回路を構成するＭＯＳトランジスタＭ５〜Ｍ７に流れるミラー電流（インバータＩＲ１〜ＩＲ３に供給される駆動電流）が制御される。

例えば、周波数ブースト信号Ｆｂｓｔが、昇圧電圧Ｖｐの大きさが周波数ブースト閾値未満である比較結果を規定する場合には、ＭＯＳトランジスタＳＷＦがオンして、駆動電流が増加するように制御される。

一方、周波数ブースト信号Ｆｂｓｔが、昇圧電圧Ｖｐの大きさが周波数ブースト閾値以上である比較結果を規定する場合には、ＭＯＳトランジスタＳＷＦがオフして、駆動電流が減少するように制御される。

このように、周波数ブースト信号Ｆｂｓｔにより、インバータＩＲ１〜ＩＲ３に供給される駆動電流が制御されて、発振器ＯＳＣが出力する発振信号Ｓｘの発振周波数が制御される。

これにより、定常動作時の発振周波数をスイッチ状態を維持可能な周波数に抑えることで、より低消費電流化が可能となる。

なお、レギュレータＲｅのその他の構成・機能は、第１の実施形態のレギュレータＲｅと同様である。

すなわち、本実施形態に係るレギュレータによれば、消費電流を低減することができる。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

１００スイッチ装置
ＶＬ定電圧回路
Ｒｅレギュレータ
Ｌｏデコーダ
ＳＷスイッチ回路
Ｔｄ１、Ｔｄ２電源端子
ＴＯＵＴｐ昇圧出力端子
ＴＯＵＴｎ降圧出力端子
ＴＧＮＤ接地端子
Ｄｐ昇圧ダイオード
Ｃｐ昇圧キャパシタ
Ｄｎ降圧ダイオード
Ｃｎ降圧キャパシタ
Ｇｅフィードバック回路
Ｒｏクロック生成回路
Ｃｘチャージポンプ

Claims

アノードが電源に接続されるとともに、カソードが電源電圧よりも高い第１の電圧を出力する第１の出力に接続される第１のダイオードと、
前記第１のダイオードのカソードと接地との間に接続された第１のキャパシタと、
前記第１の電圧と第１の閾値とを比較した結果に応じた第１のブースト信号を出力するフィードバック回路と、
発振信号を出力する発振器と、前記発振信号に基づいて第１のクロック信号を出力し、前記第１のブースト信号に応じて、供給される駆動電流が制御されて前記第１のクロック信号に対する駆動能力が変化する第１のバッファ回路と、を含むクロック生成回路と、
前記第１のクロック信号に応じて、前記第１の電圧を出力するチャージポンプと、を備えることを特徴とするレギュレータ。
カソードが接地に接続されるとともに、アノードが接地電圧よりも低い第１の電圧を出力する第１の出力に接続される第１のダイオードと、
前記第１のダイオードのアノードと前記接地との間に接続された第１のキャパシタと、
前記第１の電圧と第１の閾値とを比較した結果に応じた第１のブースト信号を出力するフィードバック回路と、
発振信号を出力する発振器と、前記発振信号に基づいて第１のクロック信号を出力し、前記第１のブースト信号に応じて、供給される駆動電流が制御されて前記第１のクロック信号に対する駆動能力が変化する第１のバッファ回路と、を含むクロック生成回路と、
前記第１のクロック信号に応じて、前記第１の電圧を出力するチャージポンプと、を備えることを特徴とするレギュレータ。
カソードが接地に接続されるとともに、アノードが接地電圧よりも低い第２の電圧を出力する第２の出力に接続される第２のダイオードと、
前記第２のダイオードのアノードと前記接地との間に接続された第２のキャパシタと、
前記第２の電圧と第２の閾値とを比較した結果に応じた第２のブースト信号を出力するフィードバック回路と、
発振信号を出力する発振器と、前記発振信号に基づいて第２のクロック信号を出力し、前記第２のブースト信号に応じて、供給される駆動電流が制御されて前記第２のクロック信号に対する駆動能力が変化する第２のバッファ回路と、を含むクロック生成回路と、
前記第２のクロック信号に応じて、前記第２の電圧を出力するチャージポンプと、を備えることを特徴とする請求項１に記載のレギュレータ。
前記チャージポンプは、
前記第１のブースト信号に応じて前記第１のクロック信号に対する前記第１のバッファ回路の駆動能力が増加することにより、前記第１の電圧を上昇させ、一方、前記第１のブースト信号に応じて前記第１のクロック信号に対する前記第１のバッファ回路の駆動能力が減少することにより、前記第１の電圧を降下させ、
前記第２のブースト信号に応じて前記第２のクロック信号に対する前記第２のバッファ回路の駆動能力が増加することにより、前記第２の電圧を降下させ、一方、前記第２のブースト信号に応じて前記第２のクロック信号に対する前記第２のバッファ回路の駆動能力が減少することにより、前記第２の電圧を上昇させることを特徴とする請求項１に記載のレギュレータ。
前記第１のバッファ回路は、
前記発振信号に応じた信号が入力され、前記第１のクロック信号を出力する第１のインバータと、
前記第１のブースト信号に応じて、前記第１のインバータに供給する駆動電流を制御する第１の制御スイッチと、を有することを特徴とする請求項３に記載のレギュレータ。
前記第１の制御スイッチは、前記第１のブースト信号により制御されるＭＯＳトランジスタであることを特徴とする請求項５に記載のレギュレータ。
前記第２のバッファ回路は、
前記発振信号に応じた信号が入力され、前記第２のクロック信号を出力する第２のインバータと、
前記第２のブースト信号に応じて、前記第２のインバータに供給する駆動電流を制御する第２の制御スイッチと、を有することを特徴とする請求項３に記載のレギュレータ。
前記第２の制御スイッチは、前記第２のブースト信号により制御されるＭＯＳトランジスタであることを特徴とする請求項７に記載のレギュレータ。
前記フィードバック回路は、
前記第１の電圧とブースト閾値とを比較した結果に応じたブースト信号を出力し、
前記発振器は、
前記ブースト信号に応じて、前記発振信号の発振周波数を変化させることを特徴とする請求項３に記載のレギュレータ。
前記発振器は、
前記ブースト信号が、前記第１の電圧の大きさが前記ブースト閾値未満である比較結果を規定する場合には、前記発振周波数を増加させ、
一方、前記ブースト信号が、前記第１の電圧の大きさが前記ブースト閾値以上である比較結果を規定する場合には、前記発振周波数を減少させることを特徴とする請求項９に記載のレギュレータ。
外部電源電圧から電源電圧、基準電圧、および制御電圧を生成して、出力する定電圧回路と、
電源電圧よりも高い第１の電圧を出力するレギュレータと、
入力された入力信号をデコードして、前記第１の電圧から生成したスイッチ制御信号を出力するデコーダと、
制御信号により制御される複数のスイッチ素子を有するスイッチ回路と、を備え、
前記レギュレータは、
アノードが電源に接続され、カソードが電源電圧よりも高い第１の電圧を出力する第１の出力に接続される第１のダイオードと、
前記第１のダイオードのカソードと接地との間に接続された第１のキャパシタと、
前記第１の電圧と第１の閾値とを比較した結果に応じた第１のブースト信号を出力するフィードバック回路と、
発振信号を出力する発振器と、前記発振信号に基づいて第１のクロック信号を出力し、前記第１のブースト信号に応じて、供給される駆動電流が制御されて前記第１のクロック信号に対する駆動能力が変化する第１のバッファ回路と、を含むクロック生成回路と、
前記第１のクロック信号に応じて、前記第１の電圧を出力するチャージポンプと、を備えることを特徴とするスイッチ装置。