KR101013891B1 - 전압 변화 제어 회로 및 방법 - Google Patents

전압 변화 제어 회로 및 방법 Download PDF

Info

Publication number
KR101013891B1
KR101013891B1 KR1020030033952A KR20030033952A KR101013891B1 KR 101013891 B1 KR101013891 B1 KR 101013891B1 KR 1020030033952 A KR1020030033952 A KR 1020030033952A KR 20030033952 A KR20030033952 A KR 20030033952A KR 101013891 B1 KR101013891 B1 KR 101013891B1
Authority
KR
South Korea
Prior art keywords
voltage
clock
unit
booster circuit
level
Prior art date
Application number
KR1020030033952A
Other languages
English (en)
Other versions
KR20030091827A (ko
Inventor
야스이유끼히로
히라따다까이찌
하루따쯔또무
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20030091827A publication Critical patent/KR20030091827A/ko
Application granted granted Critical
Publication of KR101013891B1 publication Critical patent/KR101013891B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

차지 펌프 부스터 회로에서, 제어 클럭은 소 스텝 단위(small-step basis)로 제어되어 부스트 진폭 및 다양한 노이즈 발생을 억제한다. 절대값을 갖는 외부 전원 전압을 부스팅하기 위한 차지 펌프 부스터 회로부, 부스터 회로부를 제어하기 위한 부스트 전압 피드백부, 및 클럭 버퍼부를 제공한다. 부스트 전압 피드백부에서, 부스터 회로부의 출력 레벨은 전압 검출부에 의해 검출된다. 이것은 기준 레벨과 비교되며, 비교 결과에 따라, 업/다운 계수부에서 계수 연산을 행한다. 계수값에 기초하여, D/A 변환부로부터의 제어 양을 소 스텝 단위로 시프트하고, 이에 따라 레벨 시프터부를 통해 클럭 버퍼부(300)의 전압을 제어한다.
Figure R1020030033952
전압 변화 제어 회로, 클럭 버퍼, 부스트 전압, 차지 펌프 부스터

Description

전압 변화 제어 회로 및 방법{VOLTAGE-CHANGE CONTROL CIRCUIT AND METHOD}
도 1은 본 발명의 일실시예에 따라 전압 변화 제어 회로가 적용되는 부스터 회로의 구성 예를 나타내는 블록도.
도 2는 도 1의 전압 변화 제어 회로의 클럭 버퍼부의 구성 예를 나타내는 블록도.
도 3은 도 1의 전압 변화 제어 회로의 동작 예를 나타내는 흐름도.
도 4는 일반적인 부스터 회로의 구성 예를 나타내는 블록도.
도 5는 도 1의 전압 변화 제어 회로의 다른 부스터 회로부의 구성 예를 나타내는 블록도.
도 6은 본 발명의 일실시예에 따라 부스터 회로를 포함하는 주변 회로 영역을 갖는 카메라를 나타내는 도면.
* 도면의 주요 부분에 대한 부호 설명 *
100 부스터 회로부 200 부스트 전압 피드백부
210 전압 검출부 220 제어부
230 업/다운 계수부 240 셀렉터부
250 D/A 변환부 260 레벨 시프터부
300 클럭 버퍼부
본 발명은 전압 변화 제어 회로 및 이러한 전압 변화 제어 회로를 포함하는 전자 장치(예를 들어, 카메라)에 관한 것이다.
종래에, 예를 들어, 플래시 메모리용 기록/삭제 전압을 발생시키는 데에 사용되는 차지 펌프 부스터 회로, 또는 비디오 카메라, 디지털 카메라 등의 액정 디스플레이용 고전압 발생 회로가 알려져 있다.
차지 펌프 부스터 회로는, 예를 들어, 각 펌핑 패킷에서 전압을 부스팅함으로써 LSI 칩의 전원 전압 VDD 보다 높은 전압을 발생시키기 위해, 각 펌핑 패킷이 하나의 커패시터 및 다이오드로 구성된 복수의 직렬 연결된 펌핑 패킷의 스테이지를 구비한다. (이 경우, 부스팅은 절대값 레벨의 부스팅, 즉, 전원 전압의 양 극성용 양의 부스팅, 및 전원 전압의 음 극성용 음의 부스팅을 의미한다는 것에 유의해야 한다)
한편, 차지 펌프 부스터 회로에는 펌핑 동작동안 펌핑 클럭 또는 펌핑 커패시터용 클럭 버퍼를 구동시 발생하는 노이즈(펌핑 노이즈) 문제점이 있다.
이러한 이유 때문에, 부스터 회로의 펌핑 노이즈는 예를 들어, 촬상 장치의 아날로그 신호에 영향을 끼친다. 따라서, 플래시 메모리 등에 기록하는 동안 펌핑 노이즈의 영향으로 기록 분포 편차 또는 촬상 스크린에 나타나는 화상 노이즈에 대 한 우려가 있다.
도 4는 부스터 회로의 일반적인 구성 예를 나타내는 블록도이다. 이 도면에 도시한 바와 같이, 부스터 회로는 커패시터(C1-C4) 및 다이오드(D1-D5)로 구성된 차지 펌프 부스터 회로부(10), 및 복수의 인버터형 버퍼 증폭기(11-15)로 구성된 클럭 버퍼부(20)를 구비한다. 각 인버터형 버퍼 증폭기(11-15)에서, VDD는 전원측 전압을 나타내며 VSS는 접지측 전압을 나타낸다는 것에 유의한다.
이렇게 구성된 부스터 회로에서, 예를 들어, 클럭 신호가 커패시터(C1)에 입력될 때, 노드 ND1에서의 전압은 커패시터(C1)의 용량성 결합에 의해 전압(VDD) 양(이상적인 값)으로 부스트된다.
이때, ND1에서의 전압(V1)은 이상적인 상태인 경우,
V1 = VDD + α
여기서, α는 노드 ND1 에서의 초기 포텐셜이다.
노드 ND1 - ND4 사이의 초기 포텐셜 α은, 임계 전압 변화, 다이오드 D1 - D4의 초기 상태 등에 따라 상이하다. 그러나, 부스트 전압은 VDD으로 공통되어 있다.
VDD는 부스트 전압의 변화량을 제공하며, 필요로 하는 부스트 전압에 도달하기 전에 VDD 단위(step)로 변화한다.
전압의 양의 극성을 부스트 업(boost up)하는 것에 대하여 설명하였다. 그러나, 절대값 레벨로 전압의 음의 극성을 부스트 다운할 때, 각 노드 ND1 - ND4에서의 전압은 유사한 클럭 버퍼에 의해 부스트 다운된다.
그러나, 종래의 부스터 회로에서, VDD 전압폭을 갖는 클럭을 사용함으로써 부스터 회로의 커패시터를 위한 부스트 업 또는 다운을 수행할 때, 원하는 포텐셜에 근접한 때에도 VDD 단위(VDD - VSS)의 포텐셜 변화가 발생한다. 이 포텐셜은, 조정기를 사용하여 제어되더라도, VDD 단위에 기초하여 변할 것이다.
한편, VDD 전압 상에서 커패시터 및 클럭 버퍼부를 구동함으로써 전력이 소용없게 되어, 큰 노이즈 소스와 같은 영향을 끼친다.
또한, 부스트 전압은 VDD 폭 = VDD 단위인 포텐셜 변화를 이용하지 않고서는 제어될 수 없다.
따라서, 소 스텝 단위로 전압을 제어하고 이에 따라 부스트 전압 변동을 억제하며, 또한 클럭 버퍼로 인한 노이즈 뿐만 아니라 커패시터용 부스트 업 또는 다운 시 노이즈를 감소시키는 것이 필요하다.
따라서, 본 발명의 목적은, 전압 변화 제어 회로 및 부스터 회로 상의 제어 클럭을 소 스텝 단위로 제어할 수 있는 방법을 제공하고, 이에 따라 다양한 노이즈 발생을 억제하는 것이다.
상기한 목적을 달성하기 위해 본 발명에 따른 전압 변화 제어 회로는, 입력 전압을 부스팅하기 위한 부스터 회로부; 구동 클럭을 상기 부스터 회로부에 공급하기 위한 구동 회로부; 부스터 회로부로부터 출력되는 부스트 전압의 레벨을 검출하기 위한 전압 검출부; 및 전압 검출부에 의한 검출 결과에 따라 구동 회로부의 클럭 진폭을 변경하기 위한 제어 회로부를 포함한다.
한편, 본 발명에 따른 전압 변화 제어 방법은, 입력 전압을 부스팅하기 위한 부스터 회로부, 및 구동 클럭을 상기 부스터 회로부에 공급하여 상기 부스터 회로부에 의해 발생되는 전압을 소정의 레벨로 유지하기 위한 클럭 버퍼부를 구비하는 부스터 회로용이며, 부스터 회로부로부터 출력되는 부스트 전압의 레벨을 검출하는 단계; 검출 결과에 대응하여 클럭 버퍼부의 클럭 진폭을 변경하기 위해 제어 양을 소 스텝 단위(small step)로 시프트하는 단계; 및 제어 양에 대응하는 피드백 신호를 클럭 버퍼부에 공급하여 클럭 버퍼부의 클럭 진폭을 제어하는 단계를 포함한다.
한편, 본 발명에 따른 전자 장치는, 입력 전압을 부스팅하기 위한 부스터 회로부; 부스터 회로부에 구동 클럭을 공급하기 위한 구동 회로부; 부스터 회로부로부터 출력되는 부스트 전압의 레벨을 검출하기 위한 전압 검출부; 및 전압 검출부에 의한 검출 결과에 따라 구동 회로부의 클럭 진폭을 변경하기 위한 제어 회로부를 포함한다.
한편, 본 발명에 따른 카메라는, 입력 전압을 부스팅하기 위한 부스터 회로부; 구동 클럭을 부스터 회로부에 공급하기 위한 구동 회로부; 부스터 회로부로부터 출력되는 부스트 전압의 레벨을 검출하기 위한 전압 검출부; 전압 검출부에 의한 검출 결과에 따라 구동 회로부의 클럭 진폭을 변경하기 위한 제어 회로부; 및 촬상 장치를 포함한다.
실시예
본 발명에 따른 전압 변화 제어 회로의 일실시예 및 방법에 대하여 설명한다.
도 1은 본 발명의 일실시예에 따라 전압 변화 제어 회로에 적용되는 부스터 회로의 구성을 나타내는 블록도이다.
부스터 회로는, 절대값 레벨을 갖는 외부 전원 전압을 부스팅하기 위한 부스터 회로부(100), 부스터 회로부(100)를 제어하기 위한 부스트 전압 피드백부(200), 및 클럭 버퍼부(300)를 포함한다.
이 실시예의 부스터 회로의 특징은, D/A 변환기가 부스트 전압 피드백부(200)의 제어 양 결정부로서 사용되고 부스트 포텐셜이 클럭 버퍼부(300)에 대한 전원 전압을 제어함으로써 제어된다는 것이다.
이 실시예의 부스터 회로의 구성에 대하여 설명한다.
먼저, 부스터 회로부(100)의 구성은, 예를 들어 도 4에 도시한 부스터 회로부(100)에 유사하게 커패시터(C1-C4) 및 다이오드(D1-D5)로 구성된 일반적인 형태인 차지 펌프 부스터 회로를 이용한다.
전압 피드백부(200)는, 전압 검출부(210), 제어부(220), 업/다운 계수부(230), 셀렉터부(240), D/A 변환부(250), 레벨 시프터부(260) 등으로 구성된다.
전압 검출부(210)는, 부스터 회로부(100)의 출력 전압 레벨을 감시하며, 레벨 시프트 회로(211), 비교기(212), 및 인버터(213)를 구비한다. 부스터 회로부(100)의 출력 전압 레벨은 레벨 시프트 (저항 분할 전압) 회로(211)에 의해 적절한 레벨로 시프트되고, 이 시프트 이후의 레벨은 비교기(212)에 의해 기준 전압 레벨(VREF)과 비교된다. 비교 결과 (고 부스트 레벨에서 0(=L), 또는 저 부스트 레벨에서 1(=H))는 인버터(213)를 통해 업/다운 계수부(230)에 출력된다.
제어부(220)는 연산 클럭 CK에 의존하여 업/다운 계수부(230)의 계수 동작을 제어한다. 업/다운 계수부(230)는, 전압 검출부(210)로부터의 비교 결과(0 또는 1 (L 또는 H))를 최대 8비트까지 계수하고, 이에 따라 8비트 폭을 갖는 셀렉터부(240)를 통해 D/A 변환부(250)에 계수값을 출력한다.
D/A 변환부(250)는 (즉, 256 단위 레벨을 나타내는) 8비트 이진 수의 계수값을 입력받고 (셀렉터부(240)를 통해 클럭 버퍼부(300)의 클럭 진폭을 변경하기 위한 제어 양인) 계수값에 해당하는 아날로그 신호를 출력한다. 이것은, 부스터 회로부(100)의 출력에 응답하여 256 레벨중 임의의 레벨에 해당하는 아날로그 신호 (제어 양)를 발생시킨다. 또한, 아날로그 신호에서의 하나의 단위 차이를 디지트(digit)라 칭한다.
레벨 시프터부(260)는, D/A 변환부(250)의 출력에 기초하여 적절한 레벨로 시프트된 피드백 전압인 전압 신호를 클럭 버퍼부(300)에 출력한다.
클럭 버퍼부(300)는 기본적으로 도 4에 도시한 클럭 버퍼부와 유사한 구성을 갖는 클럭 버퍼(310, 320)에 의해 구성된다. 그러나, 도 4에서, 도 2에 도시한 바와 같이, 클럭 버퍼를 구성하는 인버터형 버퍼 증폭기(111-114)는 레벨 시프터부(260)의 피드백 전압에 의해 다양하게 제어되는 전원측 전압 VDD 또는 접지측 전압 VSS를 갖는다.
예를 들어, 전원 전압이 입력 전압을 부스트하기 위해 양의 극성을 가질 때, 레벨 시프터부(260)로부터의 피드백 전압은 레벨 시프터부의 전원측에서 클럭 버퍼부(300)에 연결되어 있어, 접지측 전압 VSS이 소정의 값으로 고정되어 있는 상태에서, 전원측 전압 VDD의 포텐셜은 피드백 전압에 의해 변경된다.
그 결과, 클럭 버퍼부(300)로부터, 0V의 L 레벨 및 임의의 전압(VDD 이하인 256개의 단위 레벨 전압 중 임의의 하나)의 H 레벨을 갖는 클럭 신호 출력이 발생하여, 부스팅을 수행할 때 전압 단위를 바람직하게 변경할 수 있다.
한편, 도 5는, 도 1의 회로가 전압 강하 회로(음의 부스팅 회로)로서 사용되는 부스터 회로부의 구성예를 나타내는 블록도이다.
입력 전압을 강하(음의 부스팅)하는 경우, 부스터 회로부는 도 5에 도시한 바와 같이 구성된다. 또한, 레벨 시프터부(260)의 피드백 전압은 레벨 시프터부의 접지측에서 클럭 버퍼부(300)에 연결되어, 전원측 전압 VDD가 소정의 값으로 고정되어 있는 상태에서, 접지측 전압 VSS의 포텐셜은 피드백 전압에 의해 변경된다.
그 결과, 클럭 버퍼부(300)로부터, 소정의 전원 전압 VDD의 H 레벨 및 임의의 전압(VDD 이하인 256개의 단위 레벨 전압 중 임의의 하나)의 L 레벨을 갖는 클럭 신호 출력이 발생하여, 부스팅 다운을 수행할 때 전압 단위를 바람직하게 변경할 수 있다.
즉, 필요한 전압 극성에 따라 피드백 전압 연결 구조 및 부스터 회로부를 변경함으로써, 다른 극성을 갖는 회로 구성과 매우 유사한 전원 회로에 쉽게 응용할 수 있다.
또한, 도 1의 예는 서로 위상이 다른 2개의 클럭(CK1, CK2)을 이용한 경우이지만, 본 발명의 특징에 직접 영향을 주지 않기에, 그 설명을 생략한다.
도 3은 이 실시예에서 양으로 부스팅될 때의 전압 변화 제어 회로의 동작 예를 나타내는 흐름도이다.
먼저, 부스터 회로부(100)에서 동작을 개시한다 (단계 S1). 부스터 회로부(100)의 출력은 전압 검출부(210)의 레벨 시프트 회로(211)에 전달된다 (단계 S2). 레벨 시프트 이후 전압값은 비교기(212)에 의해 결정된다 (단계 S3).
부스트 레벨이 더 높다면 (부스팅 OK), 비교 결과 신호 0(L)이 업/다운 계수부(230)에 출력되어, 업/다운 계수부(230)가 다운 계수를 수행하게 된다 (단계 S4).
이것은 하나의 단위만큼 (1 디지트) D/A 변환부(250)의 출력 전압을 감소시키고 (단계 S5), 대응하여 레벨 시프터부(260)로 인해 레벨 시프트 출력 전압(피드백 전압)이 감소된다 (단계 S6).
따라서, 클럭 버퍼부(300)의 전원측 전압 VDD 또는 접지측 전압 VSS는 레벨 시프터부(260)로부터의 피드백 전압에 의해 변경되고, 따라서 클럭 진폭을 감소시 키는 쪽으로 제어된다 (단계 S7).
한편, 단계 S3에서 부스트 레벨이 더 낮다면 (부스팅 NG), 비교 결과 신호 1(H)은 업/다운 계수부(230)에 출력되어, 업/다운 계수부(230)가 업 계수를 수행하게 된다 (단계 S8).
이것은 D/A 변환부(250)의 출력 전압을 하나의 단위(1 디지트)만큼 상승시키고 (단계 S9), 대응하여 레벨 시프터부(260)로 인해 레벨 시프트 출력 전압(피드백 전압)을 상승시킨다 (단계 S10).
따라서, 클럭 버퍼부(300)의 전원측 전압 VDD 또는 접지측 전압 VSS는 레벨 시프터부(260)로부터의 피드백 전압에 의해 변경되고, 따라서 클럭 진폭을 증가시키는 쪽으로 제어된다 (단계 S11).
이후, 처리는 단계 S1으로 복귀하여, 부스터 회로부(100)에서의 동작을 반복한다.
또한, 예를 들어, JP-A-2001-231249는 클럭 신호 진폭을 변경하는 방법을 개시한다.
그러나, 이것은 VDD 이하의 진폭을 얻기 위해 직렬로 연결된 부스트 커패시터를 구비한다. 이러한 방법에서, 전압 단위 폭은 거의 0.5VDD이기 때문에, 그 단위 폭은 본 발명과 비교할 때 더 넓다. 한편, 0.5VDD 이하의 단위 폭을 구현하기 위해서는, 복수의 커패시터가 필요하다. 본 발명의 실시예에서 설명한 바와 같이 커패시터 조합에 의해 256 레벨만큼 많은 멀티 레벨 단위를 구현하기 위해서는, 레이아웃 영역을 크게 증가시키기 위해 다수의 부스트 커패시터가 필요하기에, 실용적이 지 못하다.
이러한 관점에서, 본 발명은 간략화된 구성을 통해 멀티 레벨 단위로 클럭 신호 진폭을 변경할 수 있어, 상당히 효율적인 동작 효과를 얻을 수 있다.
상기한 실시예에 따른 전압 변화 제어 회로에 의해, 다음의 동작 효과를 얻을 수 있다.
(1) 부스트 전압의 레벨에 따라 전원 전압 VDD보다 작은 전압 단위로 부스트 (강하) 포텐셜이 제어될 수 있다.
(2) 클럭 버퍼부에서의 구동 전압이 부스트 레벨에 응답하여 변경되기 때문에, 부스트 전압이 낮을 때, 클럭 버퍼부의 출력 진폭은 부스팅을 빠르게 수행하도록 증가할 수 있다. 부스트 전압이 높을 때, 클럭 버퍼부의 출력 진폭은 감소되어 포텐셜 변화를 억제할 수 있다.
(3) 상기한 (2) 단락의 동작 상태를 구현하기 위해, 클럭 구동 진폭은 부스트 전압이 높을 때(즉, 다른 회로가 액티브 상태에 있을 때) 작다. 따라서, 펌핑 노이즈가 억제되어, 다른 회로 상의 노이즈 영향을 효과적으로 억제할 수 있다.
(4) 상기한 (2) 단락의 동작 상태를 구현하기 위해, 회로가 동작하기 시작할 때, 클럭 버퍼 진폭은 제1 더미 사이클에서 증가될 수 있으며 이에 따라 부스트 전압을 상승시킬 수 있다. 이 때 펌핑 노이즈가 발생하지만, 실제 동작이 더미 사이클 상에서 수행된다면 이 실제 동작에는 문제되지 않는다.
(5) 부스트 레벨에 응답하여 클럭 버퍼부의 구동 전압을 사용함으로써 회로 효율성(부스트 변화 효율성)을 높여, 전력 소모를 줄일 수 있다.
(6) 설계시, 현존하는 부스터 회로의 클럭 버퍼부의 전원부 및 제어부만을 변경함으로써 구현될 수 있기에, 어떠한 주요 수정도 필요없다. 이에 반하여, JP-A-2001-231249에서 설명한 바와 같이 부스트 커패시터를 증가시키는 방법을 이용하는 경우, 부스터 회로를 적절히 수정해야 하며 따라서 레이아웃을 크게 변경하게 된다.
또한, 상기한 실시예는 본 발명이 부스터 회로의 전압 변화 제어 회로 단일 구성요소에 대하여 적용된 경우를 설명하는 것이지만, 본 발명은 전원부 내에 그러한 전압 변화 제어 회로를 구비하는 다양한 종류의 전자 장치, 예를 들어, 개인용 컴퓨터, 휴대용 정보 단말기(PDA), 디스플레이 패널 등에 적용될 수 있다. 각 장치에서 노이즈를 야기하지 않고 낮은 전원 전압이 효율적으로 부스팅될 수 있다. 특히, 본 발명이 도 6에 도시한 촬상 장치(CCD 촬상 장치), 증폭형 촬상 장치(예를 들어, CMOS 센서)를 포함하는 카메라의 주변 회로 영역 내의 전압 변화 제어 회로에 적용되는 경우, 촬상 장치의 아날로그 신호에 따라 노이즈 영향을 줄일 수 있고, 결국 카메라의 화상 품질을 개선한다.
한편, 여기서 언급하는 카메라는 촬상 장치, 렌즈, 및 소정의 주변 회로만을 포함하는 카메라 모듈을 예시하는 것이다. 이 경우, 카메라 모듈을 내장하는 제품의 화상 품질을 개선할 수 있다.
상기한 바와 같이, 본 발명의 전압 변화 제어 회로 및 방법은 부스터 회로로부터 출력되는 부스트 전압의 레벨을 검출하고, 검출 결과에 대응하여 클럭 버퍼부의 클럭 진폭을 변경하기 위한 제어 양을 소 스텝 단위로 시프트하며, 제어 양에 대응하는 피드백 신호를 클럭 버퍼부에 공급하여 클럭 버퍼부의 클럭 진폭을 제어한다. 따라서, 부스터 회로부 제어용 클럭 진폭은 소 스텝 단위로 제어될 수 있어, 다양한 노이즈 발생을 억제할 수 있다.
한편, 유사한 전압 변화 제어 회로를 전자 장치에 장착함으로써, 낮은 전원 전압을 갖는 전자 장치에서의 다양한 노이즈가 억제되는 상태로 효율적인 구동 전압을 이용할 수 있다.
본 발명은 간략화된 구성을 통해 멀티 레벨 단위로 클럭 신호 진폭을 변경할 수 있어, 상당히 효율적인 동작 효과를 얻을 수 있다.
부스트 전압의 레벨에 따라 전원 전압 VDD보다 작은 전압 단위로 부스트 (강하) 포텐셜이 제어될 수 있다.
클럭 버퍼부에서의 구동 전압이 부스트 레벨에 응답하여 변경되기 때문에, 부스트 전압이 낮을 때, 클럭 버퍼부의 출력 진폭은 부스팅을 빠르게 수행하도록 증가할 수 있다. 부스트 전압이 높을 때, 클럭 버퍼부의 출력 진폭은 감소되어 포텐셜 변화를 억제할 수 있다.
상기한 단락의 동작 상태를 구현하기 위해, 클럭 구동 진폭은 부스트 전압이 높을 때(즉, 다른 회로가 액티브 상태에 있을 때) 작다. 따라서, 펌핑 노이즈가 억제되어, 다른 회로 상의 노이즈 영향을 효과적으로 억제할 수 있다.
상기한 단락의 동작 상태를 구현하기 위해, 회로가 동작하기 시작할 때, 클럭 버퍼 진폭은 제1 더미 사이클에서 증가될 수 있으며 이에 따라 부스트 전압을 상승시킬 수 있다. 이 때 펌핑 노이즈가 발생하지만, 실제 동작이 더미 사이클 상에서 수행된다면 이 실제 동작에는 문제되지 않는다.
부스트 레벨에 응답하여 클럭 버퍼부의 구동 전압을 사용함으로써 회로 효율성(부스트 변화 효율성)을 높여, 전력 소모를 줄일 수 있다.
설계시, 현존하는 부스터 회로의 클럭 버퍼부의 전원부 및 제어부만을 변경함으로써 구현될 수 있기에, 어떠한 주요 수정도 필요없다.

Claims (20)

  1. 전압 변화 제어 회로로서,
    입력 전압을 부스팅하기 위한 부스터 회로부;
    구동 클럭을 상기 부스터 회로부에 공급하기 위한 구동 회로부;
    상기 부스터 회로부로부터 출력되는 부스트 전압의 레벨을 검출하기 위한 전압 검출부; 및
    상기 전압 검출부에 의한 검출 결과에 따라 상기 구동 회로부의 클럭 진폭을 변경하기 위한 제어 회로부를 포함하고,
    상기 제어 회로부는 상기 클럭 진폭을 변경하기 위한 제어 양을 시프트하기 위한 제어 양 결정부를 포함하며,
    상기 제어 양 결정부는 상기 전압 검출부로부터의 검출 결과에 따라 상기 클럭 진폭을 변경하도록 상기 제어 양을 시프트하기 위한 계수 값을 증가 및 감소시키는 업/다운 계수기, 및 상기 업/다운 계수기에 의한 계수 값에 기초하여 상기 클럭 진폭을 변경하도록 상기 제어 양을 결정하여 상기 제어 양을 레벨 시프터부에 공급하기 위한 D/A 변환기를 구비하며, 상기 레벨 시프터부는 피드백 신호를 상기 구동 회로부에 공급하는, 전압 변화 제어 회로.
  2. 제1항에 있어서,
    상기 구동 회로부는, 상기 부스터 회로부에 의해 발생되는 전압을 소정의 레벨로 유지하기 위한 적어도 하나의 클럭 버퍼부를 포함하고,
    상기 제어 회로부는, 상기 클럭 버퍼부의 클럭 진폭을 변경하기 위한 제어 양을 시프트하기 위한 적어도 하나의 제어 양 결정부, 및 상기 제어 양 결정부에 의해 결정되는 제어 양에 대응하는 피드백 신호를 상기 클럭 버퍼부에 공급하고 상기 클럭 버퍼부의 클럭 진폭을 제어하기 위한 레벨 시프터부를 포함하는 것을 특징으로 하는 전압 변화 제어 회로.
  3. 제2항에 있어서,
    상기 부스터 회로부는 커패시터와 다이오드로 구성된 복수의 스테이지의 펌핑 패킷을 포함하는 차지 펌프 부스터 회로인, 전압 변화 제어 회로.
  4. 제3항에 있어서,
    상기 클럭 버퍼부는 커패시터 구동 클럭을 상기 부스터 회로부의 상기 펌핑 패킷에 인가하여 상기 부스터 회로부에서의 부스트 양을 제어하는 것을 특징으로 하는 전압 변화 제어 회로.
  5. 제1항에 있어서,
    상기 전압 검출부는 상기 부스터 회로부로부터 출력되는 부스트 전압의 레벨을 기준 레벨과 비교하기 위한 비교기를 구비하는, 전압 변화 제어 회로.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제2항에 있어서,
    상기 제어 양 결정부는,
    상기 전압 검출부로부터의 검출 결과에 따라 상기 클럭 버퍼부의 클럭 진폭을 변경하도록 제어 양을 시프트하기 위한 계수 값을 증가 및 감소시키는 업/다운 계수기, 및
    상기 업/다운 계수기에 의한 계수 값에 기초하여 상기 클럭 버퍼부의 클럭 진폭을 변경하도록 제어 양을 결정하여 상기 레벨 시프터부에 공급하는 D/A 변환기를 구비하는 것을 특징으로 하는 전압 변화 제어 회로.
  7. 제2항에 있어서,
    상기 레벨 시프터부는 상기 클럭 버퍼부의 접지측 전압 또는 전원측 전압의 전압 레벨을 상기 피드백 신호에 의해 시프트하여 상기 클럭 진폭을 제어하는 것을 특징으로 하는 전압 변화 제어 회로.
  8. 입력 전압을 부스팅하기 위한 부스터 회로부, 및 구동 클럭을 상기 부스터 회로부에 공급하여 상기 부스터 회로부에 의해 발생되는 부스트 전압을 소정의 레벨로 유지하기 위한 클럭 버퍼부를 구비하는 부스터 회로용 전압 변화 제어 방법으로서,
    상기 부스터 회로부로부터 출력되는 부스트 전압의 레벨을 검출하는 단계;
    상기 검출 결과에 대응하여 상기 클럭 버퍼부의 클럭 진폭을 변경하기 위한 제어 양을 소 스텝 단위(small step basis)로 시프트하는 단계; 및
    상기 제어 양에 대응하는 피드백 신호를 상기 클럭 버퍼부에 공급하여 상기 클럭 버퍼부의 클럭 진폭을 제어하는 단계를 포함하며,
    상기 검출하는 단계는 상기 부스터 회로부로부터 출력되는 부스트 전압의 레벨을 비교기에 의해 기준 레벨과 비교하는 단계를 포함하고, 상기 시프트하는 단계는 상기 비교 결과에 기초하여 상기 클럭 버퍼부의 클럭 진폭을 변경하도록 상기 제어 양을 시프트하기 위한 계수 값을 업/다운 계수기에 의해 증가 및 감소시키는 단계, 및 증가 또는 감소된 상기 계수 값에 기초하여 상기 클럭 버퍼부의 클럭 진폭을 변경하도록 상기 제어 양을 D/A 변환기에 의해 결정하는 단계를 포함하는, 전압 변화 제어 방법.
  9. 제8항에 있어서,
    상기 부스터 회로부는 커패시터와 다이오드로 구성된 복수의 스테이지의 펌핑 패킷을 포함하는 차지 펌프 부스터 회로인, 전압 변화 제어 방법.
  10. 제9항에 있어서,
    상기 클럭 버퍼부는, 커패시터 구동 클럭을 상기 부스터 회로부의 상기 펌핑 패킷에 인가하여 상기 부스터 회로부에서의 부스트 양을 제어하는 것을 특징으로 하는 전압 변화 제어 방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제8항에 있어서,
    상기 부스터 회로부로부터 출력되는 부스트 전압 레벨을 비교기에 의해 기준 레벨과 비교하는 단계;
    상기 비교 결과에 기초하여 상기 클럭 버퍼부의 클럭 진폭을 변경하도록 제어 양을 시프트하기 위한 계수 값을 업/다운 계수기에 의해 증가 및 감소시키는 단계; 및
    증가 또는 감소된 계수 값에 기초하여 상기 클럭 버퍼부의 클럭 진폭을 변경하도록 제어 양을 D/A 변환기에 의해 결정하는 단계를 더 포함하는 것을 특징으로 하는 전압 변화 제어 방법.
  12. 제8항에 있어서,
    상기 클럭 진폭은, 상기 피드백 신호에 의해 상기 클럭 버퍼부의 접지측 전압 또는 전원측 전압의 전압 레벨을 시프트함으로써 제어되는 것을 특징으로 하는 전압 변화 제어 방법.
  13. 전원부 내에 전압 변화 제어 회로를 구비한 전자 장치로서,
    상기 전압 변화 제어 회로는,
    입력 전압을 부스팅하기 위한 부스터 회로부;
    상기 부스터 회로부에 구동 클럭을 공급하기 위한 구동 회로부;
    상기 부스터 회로부로부터 출력되는 부스트 전압의 레벨을 검출하기 위한 전압 검출부; 및
    상기 전압 검출부에 의한 검출 결과에 따라 상기 구동 회로부의 클럭 진폭을 변경하기 위한 제어 회로부
    를 포함하는, 전자 장치.
  14. 제13항에 있어서,
    상기 구동 회로부는, 상기 부스터 회로부에 의해 발생되는 전압을 소정의 레벨로 유지하기 위한 적어도 하나의 클럭 버퍼부를 포함하고,
    상기 제어 회로부는, 상기 클럭 버퍼부의 클럭 진폭을 변경하기 위한 제어 양을 시프트하기 위한 적어도 하나의 제어 양 결정부, 및 상기 제어 양 결정부에 의해 결정되는 제어 양에 대응하는 피드백 신호를 상기 클럭 버퍼부에 공급하고 상 기 클럭 버퍼부의 클럭 진폭을 제어하기 위한 레벨 시프터부를 포함하는 것을 특징으로 하는 전자 장치.
  15. 제14항에 있어서,
    상기 부스터 회로부는, 커패시터와 다이오드로 구성된 펌핑 패킷의 복수의 스테이지를 포함하는 차지 펌프 부스터 회로인 것을 특징으로 하는 전자 장치.
  16. 제15항에 있어서,
    상기 클럭 버퍼부는 커패시터 구동 클럭을 상기 부스터 회로부의 상기 펌핑 패킷에 인가하여 상기 부스터 회로부에서의 부스트 양을 제어하는 것을 특징으로 하는 전자 장치.
  17. 제13항에 있어서,
    상기 전압 검출부는, 상기 부스터 회로부로부터 출력되는 부스트 전압의 레벨을 기준 레벨과 비교하기 위한 비교기를 구비하는, 전자 장치.
  18. 제14항에 있어서,
    상기 제어 양 결정부는,
    상기 전압 검출부로부터의 검출 결과에 따라 상기 클럭 버퍼부의 클럭 진폭을 변경하도록 제어 양을 시프트하기 위한 계수 값을 증가 및 감소시키는 업/다운 계수기, 및
    상기 업/다운 계수기에 의한 계수 값에 기초하여 상기 클럭 버퍼부의 클럭 진폭을 변경하도록 제어 양을 결정하여 상기 레벨 시프터부에 공급하는 D/A 변환기를 구비하는 것을 특징으로 하는 전자 장치.
  19. 제14항에 있어서,
    상기 레벨 시프터부는, 상기 클럭 버퍼부의 접지측 전압 또는 전원측 전압의 전압 레벨을 상기 피드백 신호에 의해 시프트하여 상기 클럭 진폭을 제어하는 것을 특징으로 하는 전자 장치.
  20. 주변 회로 영역 내의 전압 변화 제어 회로 및 촬상 장치를 포함하는 카메라로서, 상기 전압 변화 제어 회로는,
    입력 전압을 부스팅하여 부스트 전압을 상기 촬상 장치에 출력하기 위한 부스터 회로부;
    구동 클럭을 상기 부스터 회로부에 공급하기 위한 구동 회로부;
    상기 부스터 회로부로부터 출력되는 부스트 전압의 레벨을 검출하기 위한 전압 검출부; 및
    상기 전압 검출부에 의한 검출 결과에 따라 상기 구동 회로부의 클럭 진폭을 변경하기 위한 제어 회로부
    를 포함하는, 카메라.
KR1020030033952A 2002-05-28 2003-05-28 전압 변화 제어 회로 및 방법 KR101013891B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00153600 2002-05-28
JP2002153600A JP3700173B2 (ja) 2002-05-28 2002-05-28 電圧変換制御回路及び方法

Publications (2)

Publication Number Publication Date
KR20030091827A KR20030091827A (ko) 2003-12-03
KR101013891B1 true KR101013891B1 (ko) 2011-02-15

Family

ID=29770597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030033952A KR101013891B1 (ko) 2002-05-28 2003-05-28 전압 변화 제어 회로 및 방법

Country Status (4)

Country Link
US (1) US7123067B2 (ko)
JP (1) JP3700173B2 (ko)
KR (1) KR101013891B1 (ko)
TW (1) TWI243976B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212558B2 (ja) * 2003-05-13 2009-01-21 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置
US7110298B2 (en) * 2004-07-20 2006-09-19 Sandisk Corporation Non-volatile system with program time control
JP2006129127A (ja) * 2004-10-29 2006-05-18 Olympus Corp 電圧供給回路及びそれを用いた固体撮像装置
JP2006187056A (ja) * 2004-12-24 2006-07-13 Sharp Corp チャージポンプ方式ｄｃ／ｄｃコンバータ
KR100733414B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100733419B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100679993B1 (ko) * 2005-05-19 2007-02-09 주식회사 동운아나텍 차지펌프방식의 디씨/디씨 컨버터 및 그 제어방법
JP2007150872A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 信号出力回路及び通信装置
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
KR100787940B1 (ko) 2006-07-07 2007-12-24 삼성전자주식회사 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
JP4908161B2 (ja) * 2006-11-16 2012-04-04 株式会社東芝 電源回路および半導体記憶装置
JP4359319B2 (ja) * 2007-05-23 2009-11-04 株式会社東芝 電源回路
US8040175B2 (en) * 2007-10-24 2011-10-18 Cypress Semiconductor Corporation Supply regulated charge pump system
US20090140794A1 (en) * 2007-11-29 2009-06-04 Chi-Hao Wu Constant-current charge pump
WO2010018068A1 (en) * 2008-08-13 2010-02-18 Audioasics A/S Temperature compensated voltage pump
JP2010239609A (ja) * 2009-03-12 2010-10-21 Rohm Co Ltd ブースト回路およびそれを用いたδς変調器、電子機器
EP2264878A1 (en) * 2009-06-18 2010-12-22 Intégration Dolphin Inc. DC-DC converter with control loop
CA2771935C (en) * 2009-08-25 2018-06-12 Charles Francis Neugebauer High efficiency regulated charge pump
JP2011083050A (ja) * 2009-10-02 2011-04-21 Panasonic Corp チャージポンプ回路、チャージポンプ回路の制御方法
JP5535600B2 (ja) * 2009-11-30 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8310300B2 (en) * 2010-08-27 2012-11-13 Freescale Semiconductor, Inc. Charge pump having ramp rate control
JP2012244660A (ja) * 2011-05-16 2012-12-10 Toshiba Corp 昇圧回路を備えた半導体装置
US9041370B2 (en) * 2012-07-09 2015-05-26 Silanna Semiconductor U.S.A., Inc. Charge pump regulator circuit with a variable drive voltage ring oscillator
KR20150024611A (ko) * 2013-08-27 2015-03-09 삼성전기주식회사 전하 펌프 회로
US9190903B2 (en) 2013-12-20 2015-11-17 Infineon Technologies, Ag System and method for a controlled feedback charge pump
JP6090214B2 (ja) 2014-03-19 2017-03-08 株式会社デンソー 電源回路
KR102383184B1 (ko) 2014-06-25 2022-04-06 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 촬상 소자의 구동 방법, 전자 기기 및 프로그램
JP6938254B2 (ja) * 2017-07-14 2021-09-22 ラピスセミコンダクタ株式会社 半導体装置、電池監視システム、昇圧回路の制御方法
WO2020021747A1 (ja) * 2018-07-23 2020-01-30 オリンパス株式会社 撮像装置および内視鏡
US20230188038A1 (en) * 2021-12-09 2023-06-15 Renesas Electronics America Inc. Regulator booster

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07236269A (ja) * 1994-02-22 1995-09-05 Nippon Motorola Ltd チャージポンプの出力電圧制御方法および制御装置
JPH10208489A (ja) * 1997-01-21 1998-08-07 Mitsubishi Electric Corp 高電圧発生装置
JP2000245140A (ja) 1999-02-24 2000-09-08 Toshiba Microelectronics Corp チャージポンプ回路
JP2001231249A (ja) 1999-12-08 2001-08-24 Sanyo Electric Co Ltd チャージポンプ回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188590B1 (en) * 1996-12-18 2001-02-13 Macronix International Co., Ltd. Regulator system for charge pump circuits
KR100280434B1 (ko) * 1998-01-23 2001-03-02 김영환 고전압발생회로
US6002599A (en) * 1998-04-22 1999-12-14 Industrial Technology Research Institute Voltage regulation circuit with adaptive swing clock scheme

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07236269A (ja) * 1994-02-22 1995-09-05 Nippon Motorola Ltd チャージポンプの出力電圧制御方法および制御装置
JPH10208489A (ja) * 1997-01-21 1998-08-07 Mitsubishi Electric Corp 高電圧発生装置
JP2000245140A (ja) 1999-02-24 2000-09-08 Toshiba Microelectronics Corp チャージポンプ回路
JP2001231249A (ja) 1999-12-08 2001-08-24 Sanyo Electric Co Ltd チャージポンプ回路

Also Published As

Publication number Publication date
US20040017247A1 (en) 2004-01-29
JP3700173B2 (ja) 2005-09-28
JP2003348822A (ja) 2003-12-05
KR20030091827A (ko) 2003-12-03
TW200401182A (en) 2004-01-16
TWI243976B (en) 2005-11-21
US7123067B2 (en) 2006-10-17

Similar Documents

Publication Publication Date Title
KR101013891B1 (ko) 전압 변화 제어 회로 및 방법
US6798274B2 (en) Booster and imaging device using booster
US7382176B2 (en) Charge pump circuit
JP5448477B2 (ja) 昇圧回路、この昇圧回路を用いた表示装置、この昇圧回路を用いた昇圧方法およびこの昇圧方法を用いた表示装置への電力供給方法
US6850232B2 (en) Semiconductor device capable of internally generating bias changing signal
US8633923B2 (en) Boost converter using frequency-varying oscillation signal for liquid crystal display
JP2007020247A (ja) 電源回路
JP2011193579A (ja) 半導体装置
JP2007147959A (ja) Ｌｃｄパネルの駆動回路
US8456404B2 (en) Voltage boosting power supply circuit for monitoring charging voltage with predetermined voltage to detect boosted voltage, and boosted voltage control method
US7227764B2 (en) Voltage-regulating device for charge pump
JP5217412B2 (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
JP2007219155A (ja) 半導体集積回路
JP2008211963A (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
JP3376140B2 (ja) 固体撮像装置の駆動電圧パルス発生装置
JP4865367B2 (ja) 半導体集積回路、表示装置、及び電子機器
US20240106434A1 (en) Output buffer circuit, charge pump device, display drive device, and display device
JP2003298957A (ja) 昇圧回路及びこれを用いた撮像装置
JP4649272B2 (ja) 表示装置
JP2001188500A (ja) 電源装置
JP2006129127A (ja) 電圧供給回路及びそれを用いた固体撮像装置
JP2019022292A (ja) 半導体装置、電池監視システム、昇圧回路の制御方法
KR20080030191A (ko) 표시장치
JP2013027073A (ja) 電圧生成回路、半導体装置及び電圧生成回路の制御方法
KR20080112518A (ko) 고 효율의 차지펌프를 포함하는 부스팅 전압 발생기 및 그방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150123

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee