JPH10208489A - 高電圧発生装置 - Google Patents
高電圧発生装置Info
- Publication number
- JPH10208489A JPH10208489A JP854297A JP854297A JPH10208489A JP H10208489 A JPH10208489 A JP H10208489A JP 854297 A JP854297 A JP 854297A JP 854297 A JP854297 A JP 854297A JP H10208489 A JPH10208489 A JP H10208489A
- Authority
- JP
- Japan
- Prior art keywords
- high voltage
- load
- magnitude
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 負荷の大きさに応じて昇圧能力を変化させる
ことのできる高電圧発生装置を提供する。 【解決手段】 電源電圧を昇圧することにより高電圧を
生成し、負荷９に供給するチャージポンプ１と、チャー
ジポンプ１起動の時間を計測し所定時間後に信号Ｓ／Ｈ
を出力するタイマ１１と、信号Ｓ／Ｈを入力することに
よってチャージポンプ１の出力電圧をディジタル変換
し、４ビットのバイナリデータを出力するＡ−Ｄ変換器
１３と、電源ノードとＮチャネルＭＯＳトランジスタＮ
Ｔ１のドレイン間に並列に接続されゲートにはＡ−Ｄ変
換器１３から出力されるディジタル値が入力される４つ
のＰチャネルＭＯＳトランジスタＰＴ１〜ＰＴ４を含む
電流制限回路１５とを備える。
ことのできる高電圧発生装置を提供する。 【解決手段】 電源電圧を昇圧することにより高電圧を
生成し、負荷９に供給するチャージポンプ１と、チャー
ジポンプ１起動の時間を計測し所定時間後に信号Ｓ／Ｈ
を出力するタイマ１１と、信号Ｓ／Ｈを入力することに
よってチャージポンプ１の出力電圧をディジタル変換
し、４ビットのバイナリデータを出力するＡ−Ｄ変換器
１３と、電源ノードとＮチャネルＭＯＳトランジスタＮ
Ｔ１のドレイン間に並列に接続されゲートにはＡ−Ｄ変
換器１３から出力されるディジタル値が入力される４つ
のＰチャネルＭＯＳトランジスタＰＴ１〜ＰＴ４を含む
電流制限回路１５とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体記憶装置に
関し、特にチャージポンプ技術を利用して高電圧を発生
させる高電圧発生装置に関するものである。
関し、特にチャージポンプ技術を利用して高電圧を発生
させる高電圧発生装置に関するものである。
【０００２】
【従来の技術】図１１は、従来の高電圧発生装置の構成
を示す図である。図１１に示されるように、この高電圧
発生装置は、負荷９に接続され、チャージポンプ１と、
オシレータ３と、チャージポンプ制御回路５と、検出回
路７とを備える。
を示す図である。図１１に示されるように、この高電圧
発生装置は、負荷９に接続され、チャージポンプ１と、
オシレータ３と、チャージポンプ制御回路５と、検出回
路７とを備える。
【０００３】ここで、チャージポンプ１は、オシレータ
３から発生するクロックパルスφ，／φを受けて高電圧
ＶＰＰを発生させる。具体的には、たとえば、クロック
パルス／φがハイ（Ｈ）レベルのときに、ノードＮ０か
らノードＮ１、ノードＮ２からノードＮ３、ノードＮ４
からノードＮ５へ電流が流れ、ノードＮ（２ｍ）がノー
ドＮ（２ｍ＋１）より約しきい値電圧分高い電位にな
る。
３から発生するクロックパルスφ，／φを受けて高電圧
ＶＰＰを発生させる。具体的には、たとえば、クロック
パルス／φがハイ（Ｈ）レベルのときに、ノードＮ０か
らノードＮ１、ノードＮ２からノードＮ３、ノードＮ４
からノードＮ５へ電流が流れ、ノードＮ（２ｍ）がノー
ドＮ（２ｍ＋１）より約しきい値電圧分高い電位にな
る。
【０００４】次に、クロックパルス／φがロー（Ｌ）レ
ベルに下がると、ノードＮ０からノードＮ５は、キャパ
シタンスカップリングにより下がろうとするが、左側か
ら電流が供給されて、前にクロックパルス／φがＬレベ
ルであったときより電位が上がる。すなわちこのとき、
クロックパルスφはＨレベルになり、ノードＮ１からノ
ードＮ２、ノードＮ３からノードＮ４へ電流が供給され
る。
ベルに下がると、ノードＮ０からノードＮ５は、キャパ
シタンスカップリングにより下がろうとするが、左側か
ら電流が供給されて、前にクロックパルス／φがＬレベ
ルであったときより電位が上がる。すなわちこのとき、
クロックパルスφはＨレベルになり、ノードＮ１からノ
ードＮ２、ノードＮ３からノードＮ４へ電流が供給され
る。
【０００５】そして、クロックパルスφがＬレベルに戻
ると、再びノードＮ０からノードＮ１、ノードＮ２から
ノードＮ３、ノードＮ４からノードＮ５へ電流が供給さ
れ、それぞれノードＮ１，Ｎ３，Ｎ５の電位が前のサイ
クルより上昇する。このようにして、左から右へ電流が
流れ、容量Ｃ１，Ｃ２，…などのカップリング比をα、
クロックの振幅をＶｏｓｃとし、しきい値電圧をＶTNと
すると、１段当りおよそαＶｏｓｃ−ＶTN上昇すること
になる。
ると、再びノードＮ０からノードＮ１、ノードＮ２から
ノードＮ３、ノードＮ４からノードＮ５へ電流が供給さ
れ、それぞれノードＮ１，Ｎ３，Ｎ５の電位が前のサイ
クルより上昇する。このようにして、左から右へ電流が
流れ、容量Ｃ１，Ｃ２，…などのカップリング比をα、
クロックの振幅をＶｏｓｃとし、しきい値電圧をＶTNと
すると、１段当りおよそαＶｏｓｃ−ＶTN上昇すること
になる。
【０００６】また、検出回路７は、チャージポンプ１の
出力電圧ＶＰＰを検出する。具体的には、出力電圧ＶＰ
Ｐを抵抗Ｒ１と抵抗Ｒ２で抵抗分割し、中間ノードの電
位をＶｄｅｖとする。そして、比較器７１で電位Ｖｄｅ
ｖと基準電圧Ｖｒｅｆとを比較し、電位Ｖｄｅｖ＞基準
電圧ＶｒｅｆのときＨレベルの検出信号Ｖｄｅｔを出力
し電位Ｖｄｅｖ＜基準電圧ＶｒｅｆのときＬレベルの検
出信号Ｖｄｅｔを出力する。
出力電圧ＶＰＰを検出する。具体的には、出力電圧ＶＰ
Ｐを抵抗Ｒ１と抵抗Ｒ２で抵抗分割し、中間ノードの電
位をＶｄｅｖとする。そして、比較器７１で電位Ｖｄｅ
ｖと基準電圧Ｖｒｅｆとを比較し、電位Ｖｄｅｖ＞基準
電圧ＶｒｅｆのときＨレベルの検出信号Ｖｄｅｔを出力
し電位Ｖｄｅｖ＜基準電圧ＶｒｅｆのときＬレベルの検
出信号Ｖｄｅｔを出力する。
【０００７】なお、ここでチャージポンプ１の出力電圧
ＶＰＰの所望値は、（Ｒ１＋Ｒ２）・Ｖｒｅｆ／Ｒ２で
ある。
ＶＰＰの所望値は、（Ｒ１＋Ｒ２）・Ｖｒｅｆ／Ｒ２で
ある。
【０００８】次に、チャージポンプ制御回路５は、検出
回路７からのＨレベルの検出信号を受けてオシレータ３
を停止状態にし、検出回路７からのＬレベルの検出信号
を受けてオシレータ３を動作状態にする。
回路７からのＨレベルの検出信号を受けてオシレータ３
を停止状態にし、検出回路７からのＬレベルの検出信号
を受けてオシレータ３を動作状態にする。
【０００９】
【発明が解決しようとする課題】たとえばフラッシュメ
モリにおいては、チャージポンプで発生した高電圧を直
接メモリセルに印加するモードがある。ここで高電圧を
印加するメモリセルの数は書込パターンや消去パターン
によって変化する。したがって、チャージポンプの負荷
がパターンによって異なる。ここで、チャージポンプの
性能はあらゆる動作モードの中で負荷が最も重くなる場
合に対して十分なパフォーマンスが得られるように決定
しなければならない。
モリにおいては、チャージポンプで発生した高電圧を直
接メモリセルに印加するモードがある。ここで高電圧を
印加するメモリセルの数は書込パターンや消去パターン
によって変化する。したがって、チャージポンプの負荷
がパターンによって異なる。ここで、チャージポンプの
性能はあらゆる動作モードの中で負荷が最も重くなる場
合に対して十分なパフォーマンスが得られるように決定
しなければならない。
【００１０】しかしながら、上記のように動作モードに
よっては負荷が非常に軽くなる場合がある。この場合オ
ーバーパワーとなり、リップル現象が顕著になるという
問題が起きる。
よっては負荷が非常に軽くなる場合がある。この場合オ
ーバーパワーとなり、リップル現象が顕著になるという
問題が起きる。
【００１１】本発明は、このような問題を解消するため
になされたもので、負荷の大きさに応じて昇圧能力を変
化させることができる高電圧発生装置を提供することを
目的とする。
になされたもので、負荷の大きさに応じて昇圧能力を変
化させることができる高電圧発生装置を提供することを
目的とする。
【００１２】
【課題を解決するための手段】請求項１に係る高電圧発
生装置は、電源電圧を昇圧することにより高電圧を生成
し、負荷に供給する高電圧生成手段と、負荷の大きさを
見積もる負荷見積り手段と、負荷見積り手段によって見
積もられた負荷の大きさに応じて高電圧生成手段の昇圧
能力を制御する昇圧能力制御手段とを備える。
生装置は、電源電圧を昇圧することにより高電圧を生成
し、負荷に供給する高電圧生成手段と、負荷の大きさを
見積もる負荷見積り手段と、負荷見積り手段によって見
積もられた負荷の大きさに応じて高電圧生成手段の昇圧
能力を制御する昇圧能力制御手段とを備える。
【００１３】請求項２に係る高電圧発生装置は、請求項
１に記載の高電圧発生装置であって、負荷見積り手段
は、高電圧生成手段が起動した後で予め設定された所定
時間経過後にサンプル信号を出力するタイマと、サンプ
ル信号を受取ったときの高電圧生成手段の出力電圧の大
きさを検知する電圧検知手段とを含む。
１に記載の高電圧発生装置であって、負荷見積り手段
は、高電圧生成手段が起動した後で予め設定された所定
時間経過後にサンプル信号を出力するタイマと、サンプ
ル信号を受取ったときの高電圧生成手段の出力電圧の大
きさを検知する電圧検知手段とを含む。
【００１４】請求項３に係る高電圧発生装置は、請求項
１に記載の高電圧発生装置であって、負荷見積り手段
は、高電圧生成手段の出力電圧の大きさを検出する出力
電圧検出手段と、高電圧生成手段が起動した後出力電圧
検出手段で予め設定された所定電圧に到達したことが検
出されるまでの時間を測るカウント手段とを含む。
１に記載の高電圧発生装置であって、負荷見積り手段
は、高電圧生成手段の出力電圧の大きさを検出する出力
電圧検出手段と、高電圧生成手段が起動した後出力電圧
検出手段で予め設定された所定電圧に到達したことが検
出されるまでの時間を測るカウント手段とを含む。
【００１５】請求項４に係る高電圧発生装置は、請求項
１から請求項３のいずれかに記載の高電圧発生装置であ
って、昇圧能力制御手段は、電源から高電圧生成手段に
供給される電流の大きさを変化させる。
１から請求項３のいずれかに記載の高電圧発生装置であ
って、昇圧能力制御手段は、電源から高電圧生成手段に
供給される電流の大きさを変化させる。
【００１６】請求項５に係る高電圧発生装置は、請求項
４に記載の高電圧発生装置であって、昇圧能力制御手段
は、電源と高電圧生成手段が電源から電源電圧を受ける
ためのノードとの間に並列に接続され、負荷見積り手段
によって制御される複数のトランジスタを含む。
４に記載の高電圧発生装置であって、昇圧能力制御手段
は、電源と高電圧生成手段が電源から電源電圧を受ける
ためのノードとの間に並列に接続され、負荷見積り手段
によって制御される複数のトランジスタを含む。
【００１７】請求項６に係る高電圧発生装置は、請求項
１から請求項３のいずれかに記載の高電圧発生装置であ
って、昇圧能力制御手段は、高電圧生成手段から出力さ
れる電流の大きさを変化させる。
１から請求項３のいずれかに記載の高電圧発生装置であ
って、昇圧能力制御手段は、高電圧生成手段から出力さ
れる電流の大きさを変化させる。
【００１８】請求項７に係る高電圧発生装置は、請求項
６に記載の高電圧発生装置であって、昇圧能力制御手段
は、接地ノードと高電圧生成手段が接地ノードから接地
電圧を受けるノードとの間に並列に接続され、負荷見積
り手段によって制御される複数のトランジスタを含む。
６に記載の高電圧発生装置であって、昇圧能力制御手段
は、接地ノードと高電圧生成手段が接地ノードから接地
電圧を受けるノードとの間に並列に接続され、負荷見積
り手段によって制御される複数のトランジスタを含む。
【００１９】請求項８に係る高電圧発生装置は、電源電
圧を昇圧することにより高電圧を生成し、負荷に供給す
る高電圧生成手段と、高電圧生成手段の出力電圧の大き
さを検出する出力電圧検出手段と、出力電圧検出手段に
よって検出された出力電圧の大きさに応じて高電圧生成
手段の昇圧能力を制御する昇圧能力制御手段とを備え
る。
圧を昇圧することにより高電圧を生成し、負荷に供給す
る高電圧生成手段と、高電圧生成手段の出力電圧の大き
さを検出する出力電圧検出手段と、出力電圧検出手段に
よって検出された出力電圧の大きさに応じて高電圧生成
手段の昇圧能力を制御する昇圧能力制御手段とを備え
る。
【００２０】請求項９に係る高電圧発生装置は、請求項
８に記載の高電圧発生装置であって、昇圧能力制御手段
は、電源から高電圧生成手段に供給される電流の大きさ
を変化させる。
８に記載の高電圧発生装置であって、昇圧能力制御手段
は、電源から高電圧生成手段に供給される電流の大きさ
を変化させる。
【００２１】請求項１０に係る高電圧発生装置は、請求
項８に記載の高電圧発生装置であって、昇圧能力制御手
段は、高電圧生成手段から出力される電流の大きさを変
化させる。
項８に記載の高電圧発生装置であって、昇圧能力制御手
段は、高電圧生成手段から出力される電流の大きさを変
化させる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳しく説明する。なお、図中同一符号は同一
または相当部分を示す。
を参照して詳しく説明する。なお、図中同一符号は同一
または相当部分を示す。
【００２３】［実施の形態１］図１は、本発明の実施の
形態１に係る高電圧発生装置の構成を示す図である。図
１に示されるように、この高電圧発生装置は、負荷９に
接続され、チャージポンプ１と、オシレータ３と、チャ
ージポンプ制御回路５と、検出回路７と、タイマ１１
と、Ａ−Ｄ変換器１３と、電流制限回路１５とを備え
る。
形態１に係る高電圧発生装置の構成を示す図である。図
１に示されるように、この高電圧発生装置は、負荷９に
接続され、チャージポンプ１と、オシレータ３と、チャ
ージポンプ制御回路５と、検出回路７と、タイマ１１
と、Ａ−Ｄ変換器１３と、電流制限回路１５とを備え
る。
【００２４】ここで、チャージポンプ１と、オシレータ
３、チャージポンプ制御回路５、検出回路７の構成は上
記従来の高電圧発生装置のものと同様である。
３、チャージポンプ制御回路５、検出回路７の構成は上
記従来の高電圧発生装置のものと同様である。
【００２５】タイマ１１は、チャージポンプ制御回路５
に入力されるチャージポンプ活性化信号Ｓｔａｒｔ／Ｓ
ｔｏｐに同期して動作し、チャージポンプの動作開始後
予め設定された所定時間を計測する。
に入力されるチャージポンプ活性化信号Ｓｔａｒｔ／Ｓ
ｔｏｐに同期して動作し、チャージポンプの動作開始後
予め設定された所定時間を計測する。
【００２６】また、Ａ−Ｄ変換器１３は、タイマ１１か
ら出力されるサンプルホールド信号Ｓ／Ｈを受取ってチ
ャージポンプ１の出力ノードＮ６から出力電圧を入力
し、その大きさをディジタル信号に変換する。図２は、
このＡ−Ｄ変換器１３の特性を示す図である。図２に示
されるように、たとえば、アナログ入力として５．０Ｖ
が入力されたとき、Ａ−Ｄ変換器１３は４ビットのディ
ジタル値（０１００）を出力する。
ら出力されるサンプルホールド信号Ｓ／Ｈを受取ってチ
ャージポンプ１の出力ノードＮ６から出力電圧を入力
し、その大きさをディジタル信号に変換する。図２は、
このＡ−Ｄ変換器１３の特性を示す図である。図２に示
されるように、たとえば、アナログ入力として５．０Ｖ
が入力されたとき、Ａ−Ｄ変換器１３は４ビットのディ
ジタル値（０１００）を出力する。
【００２７】また、電流制限回路１５は、電源ノードと
チャージポンプ１の初段のＮチャネルＭＯＳトランジス
タＮＴ１のドレインとの間に並列接続されたＰチャネル
ＭＯＳトランジスタＰＴ１〜ＰＴ４を含む。そして、そ
れぞれのＰチャネルＭＯＳトランジスタＰＴ１〜ＰＴ４
のゲートには、Ａ−Ｄ変換器１３からの４ビットの出力
信号（ディジタル値）Ｖｃｃ／ＧＮＤの各ビットに対応
した電圧が供給される。
チャージポンプ１の初段のＮチャネルＭＯＳトランジス
タＮＴ１のドレインとの間に並列接続されたＰチャネル
ＭＯＳトランジスタＰＴ１〜ＰＴ４を含む。そして、そ
れぞれのＰチャネルＭＯＳトランジスタＰＴ１〜ＰＴ４
のゲートには、Ａ−Ｄ変換器１３からの４ビットの出力
信号（ディジタル値）Ｖｃｃ／ＧＮＤの各ビットに対応
した電圧が供給される。
【００２８】次に、本発明の実施の形態１に係る高電圧
発生装置の動作を図３を参照しつつ説明する。
発生装置の動作を図３を参照しつつ説明する。
【００２９】ハイレベルのチャージポンプ活性化信号Ｓ
ｔａｒｔ／Ｓｔｏｐがチャージポンプ制御回路５に入力
することによって、チャージポンプ１はポンプ動作を開
始し、それと同時にタイマ１１が時間の計測を開始す
る。
ｔａｒｔ／Ｓｔｏｐがチャージポンプ制御回路５に入力
することによって、チャージポンプ１はポンプ動作を開
始し、それと同時にタイマ１１が時間の計測を開始す
る。
【００３０】そして、図３に示されるように予め定めら
れた一定時間経過後にタイマ１１はサンプルホールド信
号Ｓ／ＨをＡ−Ｄ変換器１３に出力する。Ａ−Ｄ変換器
１３はこのサンプルホールド信号Ｓ／Ｈを受けて、チャ
ージポンプ１の出力ノードＮ６より出力電圧ＶＰＰをサ
ンプリングし、その電位に応じたバイナリデータを決定
する。なお、決定後は、Ａ−Ｄ変換器１３の出力データ
が保持される。
れた一定時間経過後にタイマ１１はサンプルホールド信
号Ｓ／ＨをＡ−Ｄ変換器１３に出力する。Ａ−Ｄ変換器
１３はこのサンプルホールド信号Ｓ／Ｈを受けて、チャ
ージポンプ１の出力ノードＮ６より出力電圧ＶＰＰをサ
ンプリングし、その電位に応じたバイナリデータを決定
する。なお、決定後は、Ａ−Ｄ変換器１３の出力データ
が保持される。
【００３１】ここで、外部接続される負荷９が大きいと
チャージポンプ１の出力電圧ＶＰＰの立上がりが緩やか
なので、図３に示されるように、チャージポンプ１の動
作開始後一定時間が経過したときに到達する出力電圧の
レベルは低いものとなる。したがってこの場合は、小さ
なディジタル値が出力される。
チャージポンプ１の出力電圧ＶＰＰの立上がりが緩やか
なので、図３に示されるように、チャージポンプ１の動
作開始後一定時間が経過したときに到達する出力電圧の
レベルは低いものとなる。したがってこの場合は、小さ
なディジタル値が出力される。
【００３２】一方、外部接続される負荷９が小さいと、
チャージポンプ１の出力電圧ＶＰＰの立上がりが急なの
で、チャージポンプ１の動作開始後一定時間経過後に出
力電圧が到達するレベルは高いものとなる。したがっ
て、この場合は大きなディジタル値が出力される。
チャージポンプ１の出力電圧ＶＰＰの立上がりが急なの
で、チャージポンプ１の動作開始後一定時間経過後に出
力電圧が到達するレベルは高いものとなる。したがっ
て、この場合は大きなディジタル値が出力される。
【００３３】このようにして、チャージポンプ１の動作
開始時は、Ａ−Ｄ変換器１３から（００００）のディジ
タル値が出力されるため電流制限回路１５に含まれるＰ
チャネルＭＯＳトランジスタＰＴ１〜ＰＴ４はすべてオ
ンし、チャージポンプ１へ電源ノードより最大の電流が
供給される。しかし、その後Ａ−Ｄ変換器１３で外部接
続された負荷９が小さいと見積もられれば、出力される
ディジタル値が大きいため、オンするＰチャネルＭＯＳ
トランジスタＰＴ１〜ＰＴ４の数が少ないものとされチ
ャージポンプ１へ供給される電流の大きさが小さくな
る。これによりチャージポンプ１の昇圧能力が減少され
る。
開始時は、Ａ−Ｄ変換器１３から（００００）のディジ
タル値が出力されるため電流制限回路１５に含まれるＰ
チャネルＭＯＳトランジスタＰＴ１〜ＰＴ４はすべてオ
ンし、チャージポンプ１へ電源ノードより最大の電流が
供給される。しかし、その後Ａ−Ｄ変換器１３で外部接
続された負荷９が小さいと見積もられれば、出力される
ディジタル値が大きいため、オンするＰチャネルＭＯＳ
トランジスタＰＴ１〜ＰＴ４の数が少ないものとされチ
ャージポンプ１へ供給される電流の大きさが小さくな
る。これによりチャージポンプ１の昇圧能力が減少され
る。
【００３４】一方、負荷９が大きいと見積もられた場合
には、出力されるディジタル値が小さいため、オンする
ＰチャネルＭＯＳトランジスタＰＴ１〜ＰＴ４の数は多
くなり、チャージポンプ１へ供給される電流の大きさが
大きくなる。これによりチャージポンプ１の昇圧能力が
高められる。
には、出力されるディジタル値が小さいため、オンする
ＰチャネルＭＯＳトランジスタＰＴ１〜ＰＴ４の数は多
くなり、チャージポンプ１へ供給される電流の大きさが
大きくなる。これによりチャージポンプ１の昇圧能力が
高められる。
【００３５】以上より、外部に接続された負荷９の大き
さに応じてチャージポンプ１の昇圧能力が調整されるた
め、リップルが抑制される。
さに応じてチャージポンプ１の昇圧能力が調整されるた
め、リップルが抑制される。
【００３６】［実施の形態２］図４は、本発明の実施の
形態２に係る高電圧発生装置の構成を示す図である。
形態２に係る高電圧発生装置の構成を示す図である。
【００３７】図４に示されるように、本実施の形態２に
係る高電圧発生装置は、上記実施の形態１に係る高電圧
発生装置と同様な構成を有するが、外部接続される負荷
９の大きさを見積る手段として、チャージポンプ１の出
力ノードＮ６に接続される検出回路１７と、検出回路１
７に接続されチャージポンプ活性化信号Ｓｔａｒｔ／Ｓ
ｔｏｐと同期して動作し、チャージポンプ１の動作開始
後の時間をカウントするカウンタ１９とを備える点で相
違する。
係る高電圧発生装置は、上記実施の形態１に係る高電圧
発生装置と同様な構成を有するが、外部接続される負荷
９の大きさを見積る手段として、チャージポンプ１の出
力ノードＮ６に接続される検出回路１７と、検出回路１
７に接続されチャージポンプ活性化信号Ｓｔａｒｔ／Ｓ
ｔｏｐと同期して動作し、チャージポンプ１の動作開始
後の時間をカウントするカウンタ１９とを備える点で相
違する。
【００３８】ここで、検出回路１７の構成は、検出回路
７と同様であるが設定される基準電圧は、所望の出力電
圧より低いものとされる。
７と同様であるが設定される基準電圧は、所望の出力電
圧より低いものとされる。
【００３９】以下において、本発明の実施の形態２に係
る高電圧発生装置の動作を図５を参照しつつ説明する。
る高電圧発生装置の動作を図５を参照しつつ説明する。
【００４０】ハイレベルのチャージポンプ活性化信号Ｓ
ｔａｒｔ／Ｓｔｏｐによってチャージポンプ１はその動
作を開始し、それと同時に検出回路１７がチャージポン
プ１の出力電圧の計測を開始する。また、同時にカウン
タ１９もチャージポンプ１の動作開始後の時間をカウン
トする。
ｔａｒｔ／Ｓｔｏｐによってチャージポンプ１はその動
作を開始し、それと同時に検出回路１７がチャージポン
プ１の出力電圧の計測を開始する。また、同時にカウン
タ１９もチャージポンプ１の動作開始後の時間をカウン
トする。
【００４１】ここで、検出回路１７は、チャージポンプ
１の出力電圧が予め決められた設定電圧Ｖｃに到達した
とき、ハイレベルの信号Ｃａｔｃｈをカウンタ１９に出
力する。この信号を受けてカウンタ１９は時間の計測を
終了し、その値を保持する。図５に示されるように、外
部に接続される負荷９が小さいと、チャージポンプ１の
出力電圧が設定電圧Ｖｃに到達するまでの時間が短いの
で、カウンタ１９は信号Ｃａｔｃｈにより早く止まり、
保持した値は小さいものとなる。これにより、カウンタ
１９から電流制限回路１５へ出力される４ビットのディ
ジタル値は小さくその値はインバータで反転されるた
め、オンするＰチャネルＭＯＳトランジスタＰＴ１〜Ｐ
Ｔ４の数は少なくなりチャージポンプ１に供給される電
流の大きさは小さくなる。したがって、負荷９が小さい
ときはチャージポンプ１の昇圧能力が低減される。
１の出力電圧が予め決められた設定電圧Ｖｃに到達した
とき、ハイレベルの信号Ｃａｔｃｈをカウンタ１９に出
力する。この信号を受けてカウンタ１９は時間の計測を
終了し、その値を保持する。図５に示されるように、外
部に接続される負荷９が小さいと、チャージポンプ１の
出力電圧が設定電圧Ｖｃに到達するまでの時間が短いの
で、カウンタ１９は信号Ｃａｔｃｈにより早く止まり、
保持した値は小さいものとなる。これにより、カウンタ
１９から電流制限回路１５へ出力される４ビットのディ
ジタル値は小さくその値はインバータで反転されるた
め、オンするＰチャネルＭＯＳトランジスタＰＴ１〜Ｐ
Ｔ４の数は少なくなりチャージポンプ１に供給される電
流の大きさは小さくなる。したがって、負荷９が小さい
ときはチャージポンプ１の昇圧能力が低減される。
【００４２】一方、負荷９が大きいと、チャージポンプ
１の出力電圧が設定電圧Ｖｃに到達するまでの時間が長
いのでカウンタ１９は信号Ｃａｔｃｈにより遅く止ま
り、保持する値は大きなものとなる。これにより、カウ
ンタ１９から電流制限回路１５へ出力される４ビットの
ディジタル値は大きくその値はインバータで反転される
ため、オンするＰチャネルＭＯＳトランジスタＰＴ１〜
ＰＴ４の数は多くなりチャージポンプ１に供給される電
流の大きさは大きくなる。したがって、負荷９が大きい
ときはチャージポンプ１の昇圧能力が増大される。
１の出力電圧が設定電圧Ｖｃに到達するまでの時間が長
いのでカウンタ１９は信号Ｃａｔｃｈにより遅く止ま
り、保持する値は大きなものとなる。これにより、カウ
ンタ１９から電流制限回路１５へ出力される４ビットの
ディジタル値は大きくその値はインバータで反転される
ため、オンするＰチャネルＭＯＳトランジスタＰＴ１〜
ＰＴ４の数は多くなりチャージポンプ１に供給される電
流の大きさは大きくなる。したがって、負荷９が大きい
ときはチャージポンプ１の昇圧能力が増大される。
【００４３】以上より、本実施の形態２に係る高電圧発
生装置によっても外部に接続された負荷９の大きさに応
じてチャージポンプ１の昇圧能力が調整され、リップル
が抑制される。
生装置によっても外部に接続された負荷９の大きさに応
じてチャージポンプ１の昇圧能力が調整され、リップル
が抑制される。
【００４４】［実施の形態３］図６は、本発明の実施の
形態３に係る高電圧発生装置の構成を示す図である。
形態３に係る高電圧発生装置の構成を示す図である。
【００４５】図６に示されるように、本実施の形態３に
係る高電圧発生装置は、上記実施の形態１に係る高電圧
発生装置と同様な構成を有するが、電流制限回路１５の
代わりにクリップ回路２１が備えられる点で相違する。
係る高電圧発生装置は、上記実施の形態１に係る高電圧
発生装置と同様な構成を有するが、電流制限回路１５の
代わりにクリップ回路２１が備えられる点で相違する。
【００４６】このクリップ回路２１は、接地ノードとチ
ャージポンプ１の出力ノードＮ６との間に並列に接続さ
れた４つのＮチャネルＭＯＳトランジスタＮＴ１１〜Ｎ
Ｔ１４を含む。
ャージポンプ１の出力ノードＮ６との間に並列に接続さ
れた４つのＮチャネルＭＯＳトランジスタＮＴ１１〜Ｎ
Ｔ１４を含む。
【００４７】次に、本実施の形態３に係る高電圧発生装
置の動作を説明する。ハイレベルのチャージポンプ活性
化信号Ｓｔａｒｔ／Ｓｔｏｐがチャージポンプ制御回路
５へ入力すると、オシレータ３が活性化しチャージポン
プ１が動作を開始する。ここで、タイマ１１は、ハイレ
ベルのチャージポンプ活性化信号Ｓｔａｒｔ／Ｓｔｏｐ
を受取って動作を開始し、予め設定された所定時間経過
後にサンプルホールド信号Ｓ／Ｈを出力する。
置の動作を説明する。ハイレベルのチャージポンプ活性
化信号Ｓｔａｒｔ／Ｓｔｏｐがチャージポンプ制御回路
５へ入力すると、オシレータ３が活性化しチャージポン
プ１が動作を開始する。ここで、タイマ１１は、ハイレ
ベルのチャージポンプ活性化信号Ｓｔａｒｔ／Ｓｔｏｐ
を受取って動作を開始し、予め設定された所定時間経過
後にサンプルホールド信号Ｓ／Ｈを出力する。
【００４８】ここで、Ａ−Ｄ変換器１３は、タイマ１１
から出力されるサンプルホールド信号Ｓ／Ｈを受取って
チャージポンプ１の出力ノードＮ６から出力電圧を入力
し、その大きさをディジタル信号に変換する。このディ
ジタル信号は４ビットのバイナリデータであって、各ビ
ットに対応する信号（Ｖｃｃ／ＧＮＤ）がそれぞれ４つ
のＮチャネルＭＯＳトランジスタＮＴ１１〜ＮＴ１４の
ゲートに入力する。
から出力されるサンプルホールド信号Ｓ／Ｈを受取って
チャージポンプ１の出力ノードＮ６から出力電圧を入力
し、その大きさをディジタル信号に変換する。このディ
ジタル信号は４ビットのバイナリデータであって、各ビ
ットに対応する信号（Ｖｃｃ／ＧＮＤ）がそれぞれ４つ
のＮチャネルＭＯＳトランジスタＮＴ１１〜ＮＴ１４の
ゲートに入力する。
【００４９】したがって、チャージポンプ１の出力ノー
ドＮ６からのリーク電流量はオン状態になるこのＮチャ
ネルＭＯＳトランジスタＮＴ１１〜ＮＴ１４の数により
可変とされる。
ドＮ６からのリーク電流量はオン状態になるこのＮチャ
ネルＭＯＳトランジスタＮＴ１１〜ＮＴ１４の数により
可変とされる。
【００５０】たとえば、Ａ−Ｄ変換器１３は、負荷９が
小さいとき大きなディジタル値を出力し、クリップ回路
２１に含まれるＮチャネルＭＯＳトランジスタＮＴ１１
〜ＮＴ１４がより多くオン状態となる。このため、チャ
ージポンプ１から出力される電流がクリップ回路２１で
より多くリークされ、チャージポンプ１の昇圧能力が低
減される。
小さいとき大きなディジタル値を出力し、クリップ回路
２１に含まれるＮチャネルＭＯＳトランジスタＮＴ１１
〜ＮＴ１４がより多くオン状態となる。このため、チャ
ージポンプ１から出力される電流がクリップ回路２１で
より多くリークされ、チャージポンプ１の昇圧能力が低
減される。
【００５１】また、逆に負荷９が大きいとき、Ａ−Ｄ変
換器１３は小さなディジタル値を出力するため、クリッ
プ回路２１に含まれるＮチャネルＭＯＳトランジスタＮ
Ｔ１１〜ＮＴ１４の数は少なく、チャージポンプ１の昇
圧能力が増大される。
換器１３は小さなディジタル値を出力するため、クリッ
プ回路２１に含まれるＮチャネルＭＯＳトランジスタＮ
Ｔ１１〜ＮＴ１４の数は少なく、チャージポンプ１の昇
圧能力が増大される。
【００５２】このような動作により、チャージポンプ１
の駆動力は変化せずとも、出力電流量が変わるため見か
け上チャージポンプ１の昇圧能力が増減され、リップル
が抑制される。
の駆動力は変化せずとも、出力電流量が変わるため見か
け上チャージポンプ１の昇圧能力が増減され、リップル
が抑制される。
【００５３】［実施の形態４］図７は、本発明の実施の
形態４に係る高電圧発生装置の構成を示す図である。
形態４に係る高電圧発生装置の構成を示す図である。
【００５４】図７に示されるように、本実施の形態４に
係る高電圧発生装置は、上記実施の形態３に係る高電圧
発生装置と同様な構成を有するが、負荷９の大きさを見
積る手段として、タイマ１１およびＡ−Ｄ変換器１３の
代わりに、上記実施の形態２で説明したカウンタ１９お
よび検出回路１７を備える点で相違する。
係る高電圧発生装置は、上記実施の形態３に係る高電圧
発生装置と同様な構成を有するが、負荷９の大きさを見
積る手段として、タイマ１１およびＡ−Ｄ変換器１３の
代わりに、上記実施の形態２で説明したカウンタ１９お
よび検出回路１７を備える点で相違する。
【００５５】この実施の形態４に係る高電圧発生装置
は、負荷９が小さいときには、図５に示されるように、
検出回路１７は信号Ｃａｔｃｈを早くカウンタ１９に出
力するため、カウンタ１９はチャージポンプ１動作開始
後早く止まり、計測時間に対応する小さなディジタル値
を出力する。このため、クリップ回路２１に含まれるＮ
チャネルＭＯＳトランジスタＮＴ１１〜ＮＴ１４は、よ
り多くオン状態となりチャージポンプ１の出力電流量が
減少される。したがって、この場合には見かけ上チャー
ジポンプ１の昇圧能力が低減される。
は、負荷９が小さいときには、図５に示されるように、
検出回路１７は信号Ｃａｔｃｈを早くカウンタ１９に出
力するため、カウンタ１９はチャージポンプ１動作開始
後早く止まり、計測時間に対応する小さなディジタル値
を出力する。このため、クリップ回路２１に含まれるＮ
チャネルＭＯＳトランジスタＮＴ１１〜ＮＴ１４は、よ
り多くオン状態となりチャージポンプ１の出力電流量が
減少される。したがって、この場合には見かけ上チャー
ジポンプ１の昇圧能力が低減される。
【００５６】また逆に、負荷９が大きいときには、カウ
ンタ１９は大きなディジタル値を出力するため、Ｎチャ
ネルＭＯＳトランジスタＮＴ１１〜ＮＴ１４は、より多
くオン状態となり、見かけ上チャージポンプ１の昇圧能
力が増大される。
ンタ１９は大きなディジタル値を出力するため、Ｎチャ
ネルＭＯＳトランジスタＮＴ１１〜ＮＴ１４は、より多
くオン状態となり、見かけ上チャージポンプ１の昇圧能
力が増大される。
【００５７】以上により、本実施の形態４に係る高電圧
発生装置においても、負荷９の大きさに応じてチャージ
ポンプ１の昇圧能力を調整するため、リップルを抑制す
ることができる。
発生装置においても、負荷９の大きさに応じてチャージ
ポンプ１の昇圧能力を調整するため、リップルを抑制す
ることができる。
【００５８】［実施の形態５］図８は、本発明の実施の
形態５に係る高電圧発生装置の構成を示す図である。
形態５に係る高電圧発生装置の構成を示す図である。
【００５９】図８に示されるように、本実施の形態５に
係る高電圧発生装置は、オシレータ３と、チャージポン
プ１と、チャージポンプ１の出力電圧をそれぞれ基準電
圧Ｖｒｅｆ１，Ｖｒｅｆ２を比較する検出回路２３，２
５と、チャージポンプ１に電流を供給する電流制限回路
２９と、電流制限回路２９を制御するフィルタ回路２７
とを備える。
係る高電圧発生装置は、オシレータ３と、チャージポン
プ１と、チャージポンプ１の出力電圧をそれぞれ基準電
圧Ｖｒｅｆ１，Ｖｒｅｆ２を比較する検出回路２３，２
５と、チャージポンプ１に電流を供給する電流制限回路
２９と、電流制限回路２９を制御するフィルタ回路２７
とを備える。
【００６０】ここで、検出回路２３，２５は、それぞ
れ、従来の高電圧発生装置の検出回路７と同様の構成を
有するが、基準電圧Ｖｒｅｆ１は基準電圧Ｖｒｅｆ２よ
り小さい電圧とされる。
れ、従来の高電圧発生装置の検出回路７と同様の構成を
有するが、基準電圧Ｖｒｅｆ１は基準電圧Ｖｒｅｆ２よ
り小さい電圧とされる。
【００６１】また、電流制限回路２９は、ソースが電源
ノードに接続されたＰチャネルＭＯＳトランジスタＰＴ
６を含む。
ノードに接続されたＰチャネルＭＯＳトランジスタＰＴ
６を含む。
【００６２】次に、フィルタ回路２７の構成および動作
を図９を参照して説明する。図９に示されるように、フ
ィルタ回路２７は信号／Ｖｄｅｔ１を反転させるインバ
ータ２７３と、信号Ｔとインバータ２７３の出力信号を
入力するＡＮＤ回路２７１と、信号Ｔと信号／Ｖｄｅｔ
２を入力するＡＮＤ回路２７２と、ＡＮＤ回路２７１の
出力信号を反転させるインバータ２７４と、インバータ
２７４の出力信号／ＵＰをゲートに受けソースには電源
ノードが接続されるＰチャネルＭＯＳトランジスタＰＴ
５と、ＡＮＤ回路２７２の出力信号ＤＯＷＮをゲートに
受けソースには接地ノードが接続されるＮチャネルＭＯ
ＳトランジスタＮＴ１５と、抵抗Ｒと、容量Ｃとを含
む。
を図９を参照して説明する。図９に示されるように、フ
ィルタ回路２７は信号／Ｖｄｅｔ１を反転させるインバ
ータ２７３と、信号Ｔとインバータ２７３の出力信号を
入力するＡＮＤ回路２７１と、信号Ｔと信号／Ｖｄｅｔ
２を入力するＡＮＤ回路２７２と、ＡＮＤ回路２７１の
出力信号を反転させるインバータ２７４と、インバータ
２７４の出力信号／ＵＰをゲートに受けソースには電源
ノードが接続されるＰチャネルＭＯＳトランジスタＰＴ
５と、ＡＮＤ回路２７２の出力信号ＤＯＷＮをゲートに
受けソースには接地ノードが接続されるＮチャネルＭＯ
ＳトランジスタＮＴ１５と、抵抗Ｒと、容量Ｃとを含
む。
【００６３】このフィルタ回路２７において、信号／Ｕ
Ｐが活性状態（ローレベル）になると、ＰチャネルＭＯ
ＳトランジスタＰＴ５がオンし、ノードＮ１を充電す
る。
Ｐが活性状態（ローレベル）になると、ＰチャネルＭＯ
ＳトランジスタＰＴ５がオンし、ノードＮ１を充電す
る。
【００６４】一方、信号ＤＯＷＮが活性状態（ハイレベ
ル）になると、ＮチャネルＭＯＳトランジスタＮＴ１５
がオンし、ノードＮ１を放電する。ここで、信号／ＵＰ
と信号ＤＯＷＮはクロック信号Ｔがハイレベルのとき生
成されるパルス信号である。したがって、クロック信号
Ｔを活性化するたびに信号／Ｖｄｅｔ１と信号／Ｖｄｅ
ｔ２の状態とによりノードＮ１を充電したり放電したり
する。つまり、信号／Ｖｄｅｔ１と信号／Ｖｄｅｔ２と
の活性頻度に応じてノードＮ１の電圧レベルがアナログ
的に変動する。
ル）になると、ＮチャネルＭＯＳトランジスタＮＴ１５
がオンし、ノードＮ１を放電する。ここで、信号／ＵＰ
と信号ＤＯＷＮはクロック信号Ｔがハイレベルのとき生
成されるパルス信号である。したがって、クロック信号
Ｔを活性化するたびに信号／Ｖｄｅｔ１と信号／Ｖｄｅ
ｔ２の状態とによりノードＮ１を充電したり放電したり
する。つまり、信号／Ｖｄｅｔ１と信号／Ｖｄｅｔ２と
の活性頻度に応じてノードＮ１の電圧レベルがアナログ
的に変動する。
【００６５】具体的には、クロック信号Ｔがハイレベル
のとき、信号／ＵＰと信号／Ｖｄｅｔ１、信号ＤＯＷＮ
と信号／Ｖｄｅｔ２の論理値はそれぞれ一致し、クロッ
ク信号Ｔがローレベルのとき信号／ＵＰはハイレベル、
信号ＤＯＷＮはローレベルとなる。したがって、クロッ
ク信号ＴがローレベルのときＰチャネルＭＯＳトランジ
スタＰＴ５およびＮチャネルＭＯＳトランジスタＮＴ１
５はともにオフする一方、クロック信号Ｔがハイレベル
であって、信号／Ｖｄｅｔ１の活性頻度が多い場合は、
ノードＮ１の電位を上昇し、信号／Ｖｄｅｔ２の活性頻
度が多い場合にはノードＮ１の電位が下降する。
のとき、信号／ＵＰと信号／Ｖｄｅｔ１、信号ＤＯＷＮ
と信号／Ｖｄｅｔ２の論理値はそれぞれ一致し、クロッ
ク信号Ｔがローレベルのとき信号／ＵＰはハイレベル、
信号ＤＯＷＮはローレベルとなる。したがって、クロッ
ク信号ＴがローレベルのときＰチャネルＭＯＳトランジ
スタＰＴ５およびＮチャネルＭＯＳトランジスタＮＴ１
５はともにオフする一方、クロック信号Ｔがハイレベル
であって、信号／Ｖｄｅｔ１の活性頻度が多い場合は、
ノードＮ１の電位を上昇し、信号／Ｖｄｅｔ２の活性頻
度が多い場合にはノードＮ１の電位が下降する。
【００６６】また、信号／ＵＰと信号ＤＯＷＮが同時に
活性化した場合は、ノードＮ１の電位は一定に保たれる
ようにＰチャネルＭＯＳトランジスタＰＴ５とＮチャネ
ルＭＯＳトランジスタＮＴ１５のサイズが決められる。
活性化した場合は、ノードＮ１の電位は一定に保たれる
ようにＰチャネルＭＯＳトランジスタＰＴ５とＮチャネ
ルＭＯＳトランジスタＮＴ１５のサイズが決められる。
【００６７】次に、本発明の実施の形態５に係る高電圧
発生装置の動作を説明する。フィルタ回路２７には、オ
シレータ３から出力されるクロック信号φが入力され
る。また、検出回路２３の出力信号Ｖｄｅｔ１は、チャ
ージポンプ１の出力電圧ＶＰＰ＞（Ｒ１＋Ｒ２）・Ｖｒ
ｅｆ１／Ｒ２のときハイレベルになる。一方、検出回路
２５の出力信号Ｖｄｅｔ２は出力電圧ＶＰＰ＞（Ｒ１＋
Ｒ２）・Ｖｒｅｆ２／Ｒ２のときハイレベルになる。
発生装置の動作を説明する。フィルタ回路２７には、オ
シレータ３から出力されるクロック信号φが入力され
る。また、検出回路２３の出力信号Ｖｄｅｔ１は、チャ
ージポンプ１の出力電圧ＶＰＰ＞（Ｒ１＋Ｒ２）・Ｖｒ
ｅｆ１／Ｒ２のときハイレベルになる。一方、検出回路
２５の出力信号Ｖｄｅｔ２は出力電圧ＶＰＰ＞（Ｒ１＋
Ｒ２）・Ｖｒｅｆ２／Ｒ２のときハイレベルになる。
【００６８】ここで、チャージポンプ１の出力電圧ＶＰ
Ｐが（Ｒ１＋Ｒ２）・Ｖｒｅｆ１／Ｒ２より低く信号Ｖ
ｄｅｔ１，Ｖｄｅｔ２がともにローレベルのとき、フィ
ルタ回路２７に含まれるＮチャネルＭＯＳトランジスタ
ＮＴ１５はオンし、ノードＮ１の電位Ｖｃｏｎｔが下が
る。これにより、電流制限回路２９に含まれるＰチャネ
ルＭＯＳトランジスタＰＴ６がオンする。
Ｐが（Ｒ１＋Ｒ２）・Ｖｒｅｆ１／Ｒ２より低く信号Ｖ
ｄｅｔ１，Ｖｄｅｔ２がともにローレベルのとき、フィ
ルタ回路２７に含まれるＮチャネルＭＯＳトランジスタ
ＮＴ１５はオンし、ノードＮ１の電位Ｖｃｏｎｔが下が
る。これにより、電流制限回路２９に含まれるＰチャネ
ルＭＯＳトランジスタＰＴ６がオンする。
【００６９】また、チャージポンプ１の出力電圧ＶＰＰ
が（Ｒ１＋Ｒ２）・Ｖｒｅｆ１／Ｒ２より大きく（Ｒ１
＋Ｒ２）・Ｖｒｅｆ２／Ｒ２より小さければ信号Ｖｄｅ
ｔ１がハイレベル、信号Ｖｄｅｔ２がローレベルとな
り、フィルタ回路２７によりノードＮ１の電位Ｖｃｏｎ
ｔは一定レベルに保持される。この場合には、ノードＮ
１の電位Ｖｃｏｎｔが一定レベルとされるため、チャー
ジポンプ１に供給される電流量は一定とされ、チャージ
ポンプ１の昇圧能力は一定に保たれる。
が（Ｒ１＋Ｒ２）・Ｖｒｅｆ１／Ｒ２より大きく（Ｒ１
＋Ｒ２）・Ｖｒｅｆ２／Ｒ２より小さければ信号Ｖｄｅ
ｔ１がハイレベル、信号Ｖｄｅｔ２がローレベルとな
り、フィルタ回路２７によりノードＮ１の電位Ｖｃｏｎ
ｔは一定レベルに保持される。この場合には、ノードＮ
１の電位Ｖｃｏｎｔが一定レベルとされるため、チャー
ジポンプ１に供給される電流量は一定とされ、チャージ
ポンプ１の昇圧能力は一定に保たれる。
【００７０】次に、チャージポンプ１の出力電圧ＶＰＰ
が、（Ｒ１＋Ｒ２）・Ｖｒｅｆ２／Ｒ２より高く信号Ｖ
ｄｅｔ１，Ｖｄｅｔ２がともにハイレベルのとき、フィ
ルタ回路２７に含まれるＰチャネルＭＯＳトランジスタ
ＰＴ５がオンするため、ノードＮ１の電位Ｖｃｏｎｔが
上昇する。これにより、ＰチャネルＭＯＳトランジスタ
ＰＴ６を通してチャージポンプ１に供給される電流量は
減少する。したがって、この場合はチャージポンプ１の
昇圧能力が低減される。
が、（Ｒ１＋Ｒ２）・Ｖｒｅｆ２／Ｒ２より高く信号Ｖ
ｄｅｔ１，Ｖｄｅｔ２がともにハイレベルのとき、フィ
ルタ回路２７に含まれるＰチャネルＭＯＳトランジスタ
ＰＴ５がオンするため、ノードＮ１の電位Ｖｃｏｎｔが
上昇する。これにより、ＰチャネルＭＯＳトランジスタ
ＰＴ６を通してチャージポンプ１に供給される電流量は
減少する。したがって、この場合はチャージポンプ１の
昇圧能力が低減される。
【００７１】以上より、チャージポンプ１の出力電圧Ｖ
ＰＰのレベルを一定にするよう昇圧能力が調整され、リ
ップルが抑制される。
ＰＰのレベルを一定にするよう昇圧能力が調整され、リ
ップルが抑制される。
【００７２】［実施の形態６］図１０は、本発明の実施
の形態６に係る高電圧発生装置の構成を示す図である。
の形態６に係る高電圧発生装置の構成を示す図である。
【００７３】図１０に示されるように、本実施の形態６
に係る高電圧発生装置は、上記実施の形態５に係る高電
圧発生装置と同様な構成を有するが、電流制限回路２９
の代わりにクリップ回路３１が備えられる点で相違す
る。
に係る高電圧発生装置は、上記実施の形態５に係る高電
圧発生装置と同様な構成を有するが、電流制限回路２９
の代わりにクリップ回路３１が備えられる点で相違す
る。
【００７４】このクリップ回路３１は、ソースが接地ノ
ードに、ドレインがチャージポンプ１の出力ノードに、
ゲートがフィルタ回路２７に含まれるノードＮ１に接続
されるＮチャネルＭＯＳトランジスタＮＴ１６を含む。
ードに、ドレインがチャージポンプ１の出力ノードに、
ゲートがフィルタ回路２７に含まれるノードＮ１に接続
されるＮチャネルＭＯＳトランジスタＮＴ１６を含む。
【００７５】以下に、本実施の形態６に係る高電圧発生
装置の動作を説明する。チャージポンプ１の出力電圧Ｖ
ＰＰが（Ｒ１＋Ｒ２）・Ｖｒｅｆ１／Ｒ２より低いとき
は、検出回路２３，２５からそれぞれ出力される信号Ｖ
ｄｅｔ１，Ｖｄｅｔ２がともにローレベルとなり、フィ
ルタ回路２７に含まれるＮチャネルＭＯＳトランジスタ
ＮＴ１５がオンするため、ノードＮ１の電位Ｖｃｏｎｔ
が下がる。
装置の動作を説明する。チャージポンプ１の出力電圧Ｖ
ＰＰが（Ｒ１＋Ｒ２）・Ｖｒｅｆ１／Ｒ２より低いとき
は、検出回路２３，２５からそれぞれ出力される信号Ｖ
ｄｅｔ１，Ｖｄｅｔ２がともにローレベルとなり、フィ
ルタ回路２７に含まれるＮチャネルＭＯＳトランジスタ
ＮＴ１５がオンするため、ノードＮ１の電位Ｖｃｏｎｔ
が下がる。
【００７６】これにより、クリップ回路３１に含まれる
ＮチャネルＭＯＳトランジスタＮＴ１６を介してリーク
する電流量は減少する。
ＮチャネルＭＯＳトランジスタＮＴ１６を介してリーク
する電流量は減少する。
【００７７】また、チャージポンプ１の出力電圧ＶＰＰ
が（Ｒ１＋Ｒ２）・Ｖｒｅｆ１／Ｒ２より高く（Ｒ１＋
Ｒ２）・Ｖｒｅｆ２／Ｒ２より低いときは、信号Ｖｄｅ
ｔ１がハイレベル、信号Ｖｄｅｔ２がローレベルとな
り、ノードＮ１の電位Ｖｃｏｎｔは一定レベルに保持さ
れる。この場合には、クリップ回路３１での電流リーク
量が一定に保たれる。
が（Ｒ１＋Ｒ２）・Ｖｒｅｆ１／Ｒ２より高く（Ｒ１＋
Ｒ２）・Ｖｒｅｆ２／Ｒ２より低いときは、信号Ｖｄｅ
ｔ１がハイレベル、信号Ｖｄｅｔ２がローレベルとな
り、ノードＮ１の電位Ｖｃｏｎｔは一定レベルに保持さ
れる。この場合には、クリップ回路３１での電流リーク
量が一定に保たれる。
【００７８】一方、チャージポンプ１の出力電圧ＶＰＰ
が（Ｒ１＋Ｒ２）・Ｖｒｅｆ２／Ｒ２より高いときは、
信号Ｖｄｅｔ１，Ｖｄｅｔ２がともにハイレベルとな
り、フィルタ回路２７に含まれるＰチャネルＭＯＳトラ
ンジスタＰＴ５がオンするため、ノードＮ１の電位Ｖｃ
ｏｎｔが上昇する。これにより、クリップ回路３１に含
まれるＮチャネルＭＯＳトランジスタＮＴ１６を介して
リークする電流量が増加する。
が（Ｒ１＋Ｒ２）・Ｖｒｅｆ２／Ｒ２より高いときは、
信号Ｖｄｅｔ１，Ｖｄｅｔ２がともにハイレベルとな
り、フィルタ回路２７に含まれるＰチャネルＭＯＳトラ
ンジスタＰＴ５がオンするため、ノードＮ１の電位Ｖｃ
ｏｎｔが上昇する。これにより、クリップ回路３１に含
まれるＮチャネルＭＯＳトランジスタＮＴ１６を介して
リークする電流量が増加する。
【００７９】したがってこの場合には、チャージポンプ
１の昇圧能力が低減される。以上のように、チャージポ
ンプ１の出力電圧ＶＰＰが一定となるようクリップ回路
３１での電流リーク量を調整することによって、リップ
ルが抑制される。
１の昇圧能力が低減される。以上のように、チャージポ
ンプ１の出力電圧ＶＰＰが一定となるようクリップ回路
３１での電流リーク量を調整することによって、リップ
ルが抑制される。
【００８０】
【発明の効果】請求項１に係る高電圧発生装置によれ
ば、負荷の大きさに応じて高電圧生成手段の昇圧能力が
制御されるため、リップルを抑制することができる。
ば、負荷の大きさに応じて高電圧生成手段の昇圧能力が
制御されるため、リップルを抑制することができる。
【００８１】請求項２に係る高電圧発生装置によれば、
高電圧生成手段における起動の所定時間経過後の出力電
圧の大きさを検知する電圧検知手段を含むため、外部接
続された負荷の大きさを見積もることができ、負荷の大
きさに応じて昇圧能力を制御することができる。
高電圧生成手段における起動の所定時間経過後の出力電
圧の大きさを検知する電圧検知手段を含むため、外部接
続された負荷の大きさを見積もることができ、負荷の大
きさに応じて昇圧能力を制御することができる。
【００８２】請求項３に係る高電圧発生装置によれば、
高電圧生成手段において起動後の出力電圧が所定電圧に
到達したことが検出されるまでの時間を測るカウント手
段を含むため、外部接続された負荷の大きさを見積もる
ことができ、負荷の大きさに応じて昇圧能力を制御する
ことができる。
高電圧生成手段において起動後の出力電圧が所定電圧に
到達したことが検出されるまでの時間を測るカウント手
段を含むため、外部接続された負荷の大きさを見積もる
ことができ、負荷の大きさに応じて昇圧能力を制御する
ことができる。
【００８３】請求項４に係る高電圧発生装置によれば、
昇圧能力制御手段が高電圧生成手段に供給する電流の大
きさを変化させるため、高電圧生成手段の昇圧能力を変
化させることができる。
昇圧能力制御手段が高電圧生成手段に供給する電流の大
きさを変化させるため、高電圧生成手段の昇圧能力を変
化させることができる。
【００８４】請求項５に係る高電圧発生装置によれば、
高電圧生成手段に供給される電流量をディジタル的に変
化させることができる。
高電圧生成手段に供給される電流量をディジタル的に変
化させることができる。
【００８５】請求項６に係る高電圧発生装置によれば、
昇圧能力制御手段は高電圧生成手段から出力される電流
の大きさを変化させるため、高電圧生成手段の昇圧能力
を変化させることができる。
昇圧能力制御手段は高電圧生成手段から出力される電流
の大きさを変化させるため、高電圧生成手段の昇圧能力
を変化させることができる。
【００８６】請求項７に係る高電圧発生装置によれば、
高電圧生成手段から出力される電流量をディジタル的に
変化させることができる。
高電圧生成手段から出力される電流量をディジタル的に
変化させることができる。
【００８７】請求項８に係る高電圧発生装置によれば、
高電圧生成手段の昇圧能力がその出力電圧の大きさに応
じて制御されるため、リップルが抑制される。
高電圧生成手段の昇圧能力がその出力電圧の大きさに応
じて制御されるため、リップルが抑制される。
【００８８】請求項９に係る高電圧発生装置によれば、
高電圧生成手段はその出力電圧の大きさに応じて電流が
供給されるため、高電圧生成手段の昇圧能力がアナログ
的に制御される。
高電圧生成手段はその出力電圧の大きさに応じて電流が
供給されるため、高電圧生成手段の昇圧能力がアナログ
的に制御される。
【００８９】請求項１０に係る高電圧発生装置によれ
ば、高電圧生成手段はその出力電圧の大きさに応じて出
力電流の大きさが変化されるため、高電圧生成手段の昇
圧能力がアナログ的に制御される。
ば、高電圧生成手段はその出力電圧の大きさに応じて出
力電流の大きさが変化されるため、高電圧生成手段の昇
圧能力がアナログ的に制御される。
【図１】 本発明の実施の形態１に係る高電圧発生装置
の全体構成を示す図である。
の全体構成を示す図である。
【図２】 図１に示されるＡ−Ｄ変換器の特性を示す図
である。
である。
【図３】 図１に示されるＡ−Ｄ変換器の動作を説明す
るための図である。
るための図である。
【図４】 本発明の実施の形態２に係る高電圧発生装置
の全体構成を示す図である。
の全体構成を示す図である。
【図５】 図４に示されるカウンタの動作を説明するた
めの図である。
めの図である。
【図６】 本発明の実施の形態３に係る高電圧発生装置
の全体構成を示す図である。
の全体構成を示す図である。
【図７】 本発明の実施の形態４に係る高電圧発生装置
の全体構成を示す図である。
の全体構成を示す図である。
【図８】 本発明の実施の形態５に係る高電圧発生装置
の全体構成を示す図である。
の全体構成を示す図である。
【図９】 図８に示されるフィルタ回路の構成を示す回
路図である。
路図である。
【図１０】 本発明の実施の形態６に係る高電圧発生装
置の全体構成を示す図である。
置の全体構成を示す図である。
【図１１】 従来の高電圧発生装置の構成を示す図であ
る。
る。
１ チャージポンプ、３ オシレータ、１１ タイマ、
１３ Ａ−Ｄ変換器、１５，２９ 電流制限回路、１
７，２３，２５ 検出回路、１９ カウンタ、２１，３
１ クリップ回路、２７ フィルタ回路。
１３ Ａ−Ｄ変換器、１５，２９ 電流制限回路、１
７，２３，２５ 検出回路、１９ カウンタ、２１，３
１ クリップ回路、２７ フィルタ回路。
Claims (10)
- 【請求項１】 電源電圧を昇圧することにより高電圧を
生成し、負荷に供給する高電圧生成手段と、 前記負荷の大きさを見積もる負荷見積り手段と、 前記負荷見積り手段によって見積もられた前記負荷の大
きさに応じて前記高電圧生成手段の昇圧能力を制御する
昇圧能力制御手段とを備える高電圧発生装置。 - 【請求項２】 前記負荷見積り手段は、 前記高電圧生成手段が起動した後で予め設定された所定
時間経過後にサンプル信号を出力するタイマと、 前記サンプル信号を受取ったときの前記高電圧生成手段
の出力電圧の大きさを検知する電圧検知手段とを含む、
請求項１に記載の高電圧発生装置。 - 【請求項３】 前記負荷見積り手段は、 前記高電圧生成手段の出力電圧の大きさを検出する出力
電圧検出手段と、 前記高電圧生成手段が起動した後前記出力電圧検出手段
で予め設定された所定電圧に到達したことが検出される
までの時間を測るカウント手段とを含む、請求項１に記
載の高電圧発生装置。 - 【請求項４】 前記昇圧能力制御手段は、電源から前記
高電圧生成手段に供給される電流の大きさを変化させ
る、請求項１から請求項３のいずれかに記載の高電圧発
生装置。 - 【請求項５】 前記昇圧能力制御手段は、前記電源と前
記高電圧生成手段が前記電源から前記電源電圧を受ける
ためのノードとの間に並列に接続され、前記負荷見積り
手段によって制御される複数のトランジスタを含む、請
求項４に記載の高電圧発生装置。 - 【請求項６】 前記昇圧能力制御手段は、前記高電圧生
成手段から出力される電流の大きさを変化させる、請求
項１から請求項３のいずれかに記載の高電圧発生装置。 - 【請求項７】 前記昇圧能力制御手段は、接地ノードと
前記高電圧生成手段が前記接地ノードから接地電圧を受
けるノードとの間に並列に接続され、前記負荷見積り手
段によって制御される複数のトランジスタを含む、請求
項６に記載の高電圧発生装置。 - 【請求項８】 電源電圧を昇圧することにより高電圧を
生成し、負荷に供給する高電圧生成手段と、 前記高電圧生成手段の出力電圧の大きさを検出する出力
電圧検出手段と、 前記出力電圧検出手段によって検出された出力電圧の大
きさに応じて前記高電圧生成手段の昇圧能力を制御する
昇圧能力制御手段とを備える高電圧発生装置。 - 【請求項９】 前記昇圧能力制御手段は、電源から前記
高電圧生成手段に供給される電流の大きさを変化させ
る、請求項８に記載の高電圧発生装置。 - 【請求項１０】 前記昇圧能力制御手段は、前記高電圧
生成手段から出力される電流の大きさを変化させる、請
求項８に記載の高電圧発生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00854297A JP3884810B2 (ja) | 1997-01-21 | 1997-01-21 | 高電圧発生装置 |
| US08/882,344 US5940283A (en) | 1997-01-21 | 1997-06-25 | High voltage generating device having variable boosting capability according to magnitude of load |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00854297A JP3884810B2 (ja) | 1997-01-21 | 1997-01-21 | 高電圧発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10208489A true JPH10208489A (ja) | 1998-08-07 |
| JP3884810B2 JP3884810B2 (ja) | 2007-02-21 |
Family
ID=11696042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00854297A Expired - Fee Related JP3884810B2 (ja) | 1997-01-21 | 1997-01-21 | 高電圧発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5940283A (ja) |
| JP (1) | JP3884810B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734717B2 (en) | 2001-12-29 | 2004-05-11 | Hynix Semiconductor Inc. | Charge pump circuit |
| US6788577B2 (en) | 2001-12-28 | 2004-09-07 | Renesas Technology Corp. | Nonvolatile semiconductor memory |
| JP2006236511A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 半導体集積回路装置 |
| KR100769781B1 (ko) * | 2005-08-25 | 2007-10-24 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치의 스텝-업 전압 발생 회로 |
| US7295058B2 (en) | 2004-04-12 | 2007-11-13 | Samsung Electronics Co., Ltd. | High voltage generating circuit preserving charge pumping efficiency |
| US7362164B2 (en) | 2005-09-12 | 2008-04-22 | Hynix Semiconductor Inc. | Semiconductor integrated circuit and method of controlling internal voltage of the same |
| JP2009146467A (ja) * | 2007-12-11 | 2009-07-02 | Toshiba Corp | 半導体集積回路装置 |
| JP2011014197A (ja) * | 2009-07-02 | 2011-01-20 | Renesas Electronics Corp | 半導体装置 |
| KR101013891B1 (ko) * | 2002-05-28 | 2011-02-15 | 소니 주식회사 | 전압 변화 제어 회로 및 방법 |
| JP2014102831A (ja) * | 2012-11-16 | 2014-06-05 | Freescale Semiconductor Inc | アナログ−デジタル変換器を使用した不揮発性メモリのロバストな起動 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781439B2 (en) * | 1998-07-30 | 2004-08-24 | Kabushiki Kaisha Toshiba | Memory device pump circuit with two booster circuits |
| US6166960A (en) * | 1999-09-24 | 2000-12-26 | Microchip Technology, Incorporated | Method, system and apparatus for determining that a programming voltage level is sufficient for reliably programming an eeprom |
| DE19962523A1 (de) * | 1999-12-23 | 2001-08-02 | Texas Instruments Deutschland | Gleichspannungswandler und Verfahren zum Betreiben eines Gleichspannungswandlers |
| KR100387266B1 (ko) * | 1999-12-28 | 2003-06-11 | 주식회사 하이닉스반도체 | 전압제어회로 |
| DE10017920A1 (de) * | 2000-04-11 | 2001-10-25 | Infineon Technologies Ag | Ladungspumpenanordnung |
| US6917239B2 (en) * | 2000-10-24 | 2005-07-12 | Fujitsu Limited | Level shift circuit and semiconductor device |
| DE10106390A1 (de) * | 2001-02-12 | 2002-09-12 | Infineon Technologies Ag | Ladungspumpenanordnung zur Messung, Steuerung oder Regelung der Ausgangssignale einer Ladungspumpe |
| DE10107658A1 (de) * | 2001-02-19 | 2002-05-23 | Infineon Technologies Ag | Ladungspumpenanordnung zur Erzeugung positiver und negativer Ausgangsspannungen |
| US6424570B1 (en) * | 2001-06-26 | 2002-07-23 | Advanced Micro Devices, Inc. | Modulated charge pump with uses an analog to digital converter to compensate for supply voltage variations |
| JP3687597B2 (ja) * | 2001-11-30 | 2005-08-24 | ソニー株式会社 | 表示装置および携帯端末装置 |
| US6957372B2 (en) | 2002-08-26 | 2005-10-18 | International Business Machines Corporation | Repair of address-specific leakage |
| WO2004030191A1 (ja) * | 2002-09-27 | 2004-04-08 | Hitachi, Ltd. | 半導体集積回路装置 |
| KR100568587B1 (ko) * | 2003-11-24 | 2006-04-07 | 삼성전자주식회사 | 승압전압 안정화장치 및 방법, 이를 갖는 승압전압생성장치 및 방법 |
| US7649402B1 (en) * | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
| US7692477B1 (en) * | 2003-12-23 | 2010-04-06 | Tien-Min Chen | Precise control component for a substrate potential regulation circuit |
| KR100821570B1 (ko) * | 2005-11-29 | 2008-04-14 | 주식회사 하이닉스반도체 | 고전압 발생 장치 |
| DE102006036546A1 (de) * | 2006-08-04 | 2008-02-21 | Qimonda Flash Gmbh & Co. Kg | Kapazitätsladestrombegrenzungseinrichtung, Ladungspumpenanordnung, Verfahren zum Begrenzen eines Ladestromes an einer Ladungspumpe und Verfahren zum Begrenzen des Ladestromes an einen Kondensator |
| US8270189B2 (en) * | 2007-05-31 | 2012-09-18 | International Rectifier Corporation | Charge circuit for optimizing gate voltage for improved efficiency |
| US9013229B2 (en) * | 2013-07-15 | 2015-04-21 | Texas Instruments Incorporated | Charge pump circuit |
| GB201506579D0 (en) | 2015-04-17 | 2015-06-03 | Dialog Semiconductor Uk Ltd | Charge pump |
| US10476382B2 (en) | 2016-03-03 | 2019-11-12 | The Regents Of The University Of Michigan | Energy harvester |
| US9800143B2 (en) * | 2016-03-03 | 2017-10-24 | The Regents Of The University Of Michigan | Moving-sum charge pump |
| US10826388B2 (en) * | 2018-12-11 | 2020-11-03 | Texas Instruments Incorporated | Charge pump circuits |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61124227A (ja) * | 1984-11-19 | 1986-06-12 | 日産自動車株式会社 | 負荷状態判別装置 |
| IT1258242B (it) * | 1991-11-07 | 1996-02-22 | Samsung Electronics Co Ltd | Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione |
| JPH05325580A (ja) * | 1992-05-28 | 1993-12-10 | Mitsubishi Electric Corp | 不揮発性メモリ |
| US5337013A (en) * | 1992-06-10 | 1994-08-09 | Ford Motor Company | Method and apparatus for monitoring the operation of electrical loads in an automotive vehicle |
| JP3025398B2 (ja) * | 1993-08-13 | 2000-03-27 | 旭化成マイクロシステム株式会社 | 高電圧スイッチング回路 |
| US5526253A (en) * | 1993-09-22 | 1996-06-11 | Advanced Micro Devices, Inc. | Low power voltage boost circuit with regulated output |
| JP3090833B2 (ja) * | 1993-12-28 | 2000-09-25 | 株式会社東芝 | 半導体記憶装置 |
| US5553295A (en) * | 1994-03-23 | 1996-09-03 | Intel Corporation | Method and apparatus for regulating the output voltage of negative charge pumps |
| US5563779A (en) * | 1994-12-05 | 1996-10-08 | Motorola, Inc. | Method and apparatus for a regulated supply on an integrated circuit |
| US5684682A (en) * | 1995-07-19 | 1997-11-04 | Motorola, Inc. | Method and apparatus for selectable DC to DC conversion |
| US5760637A (en) * | 1995-12-11 | 1998-06-02 | Sipex Corporation | Programmable charge pump |
-
1997
- 1997-01-21 JP JP00854297A patent/JP3884810B2/ja not_active Expired - Fee Related
- 1997-06-25 US US08/882,344 patent/US5940283A/en not_active Expired - Lifetime
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6788577B2 (en) | 2001-12-28 | 2004-09-07 | Renesas Technology Corp. | Nonvolatile semiconductor memory |
| US6734717B2 (en) | 2001-12-29 | 2004-05-11 | Hynix Semiconductor Inc. | Charge pump circuit |
| KR101013891B1 (ko) * | 2002-05-28 | 2011-02-15 | 소니 주식회사 | 전압 변화 제어 회로 및 방법 |
| US7573319B2 (en) | 2004-04-12 | 2009-08-11 | Samsung Electronics Co., Ltd. | High voltage generating circuit preserving charge pumping efficiency |
| US7295058B2 (en) | 2004-04-12 | 2007-11-13 | Samsung Electronics Co., Ltd. | High voltage generating circuit preserving charge pumping efficiency |
| US7573320B2 (en) | 2004-04-12 | 2009-08-11 | Samsung Electronics Co., Ltd. | High voltage generating circuit preserving charge pumping efficiency |
| US7511562B2 (en) | 2004-04-12 | 2009-03-31 | Samsung Electronics Co., Ltd. | High voltage generating circuit preserving charge pumping efficiency |
| JP2006236511A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 半導体集積回路装置 |
| KR100769781B1 (ko) * | 2005-08-25 | 2007-10-24 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치의 스텝-업 전압 발생 회로 |
| US7385852B2 (en) | 2005-08-25 | 2008-06-10 | Hynix Semiconductor Inc. | Circuit for generating step-up voltage in non-volatile memory device |
| US7583134B2 (en) | 2005-09-12 | 2009-09-01 | Hynix Semiconductor Inc. | Semiconductor integrated circuit and method of controlling internal voltage of the same |
| US7362164B2 (en) | 2005-09-12 | 2008-04-22 | Hynix Semiconductor Inc. | Semiconductor integrated circuit and method of controlling internal voltage of the same |
| JP2009146467A (ja) * | 2007-12-11 | 2009-07-02 | Toshiba Corp | 半導体集積回路装置 |
| JP2011014197A (ja) * | 2009-07-02 | 2011-01-20 | Renesas Electronics Corp | 半導体装置 |
| JP2014102831A (ja) * | 2012-11-16 | 2014-06-05 | Freescale Semiconductor Inc | アナログ−デジタル変換器を使用した不揮発性メモリのロバストな起動 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5940283A (en) | 1999-08-17 |
| JP3884810B2 (ja) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3884810B2 (ja) | 高電圧発生装置 | |
| JP4791094B2 (ja) | 電源回路 | |
| US7358794B2 (en) | Power supply circuit | |
| US6278316B1 (en) | Pump circuit with reset circuitry | |
| KR100293449B1 (ko) | 고전압발생회로 | |
| US20060186947A1 (en) | Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations | |
| JP3023238B2 (ja) | パワ−オンリセットシステムおよびこのパワ−オンリセットシステムを具備する半導体記憶装置 | |
| KR940010513A (ko) | 승압 신호를 클램프하는 회로및 방법 | |
| JP2001095234A (ja) | 半導体集積回路 | |
| US9698680B2 (en) | Switching power device | |
| JPH09288897A (ja) | 電圧供給回路 | |
| JP4853003B2 (ja) | ソフトスタート回路及びこれを用いたスイッチング電源 | |
| JPH04309258A (ja) | 基板バイアス電圧発生回路 | |
| US6977828B2 (en) | DC-DC converter applied to semiconductor device | |
| US6023190A (en) | High voltage generation circuit which generates high voltage by digitally adjusting current amount flowing through capacitor | |
| KR19990050472A (ko) | 승압전압 발생회로 | |
| JP3566950B2 (ja) | 昇圧回路を備えた半導体装置 | |
| JP3816736B2 (ja) | 半導体装置 | |
| JP2000067578A (ja) | 基板バイアス電圧発生回路 | |
| JP2007151322A (ja) | 電源回路およびｄｃ−ｄｃコンバータ | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JP4082792B2 (ja) | チャージポンプ回路 | |
| JP2002140131A (ja) | クロック生成回路及びそれを用いた昇圧回路 | |
| JPH09163719A (ja) | 降圧回路 | |
| JPH08237938A (ja) | 内部電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |