JP2017152839A - 撮像装置、撮像素子の制御方法及び撮像装置の制御方法 - Google Patents
撮像装置、撮像素子の制御方法及び撮像装置の制御方法 Download PDFInfo
- Publication number
- JP2017152839A JP2017152839A JP2016032075A JP2016032075A JP2017152839A JP 2017152839 A JP2017152839 A JP 2017152839A JP 2016032075 A JP2016032075 A JP 2016032075A JP 2016032075 A JP2016032075 A JP 2016032075A JP 2017152839 A JP2017152839 A JP 2017152839A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- ramp
- conversion
- ramp waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】撮像素子が有するスロープ型のA/D変換回路でA/D変換を行う場合に消費電力を低減する。【解決手段】撮像素子は、画素が複数配置された画素部200と、画素部から出力される画素信号を互いに傾きの異なる複数のランプ信号のいずれかと比較することによりデジタルデータに変換する変換回路203〜209とを備える。画素信号の大きさに応じて複数のランプ信号のいずれかを用いて画素信号をデジタルデータに変換する第1の変換モードと、画素信号の大きさにかかわらず複数のランプ信号のなかで傾きの最も小さいランプ信号を用いて画素信号をデジタルデータに変換する第2の変換モードのいずれかのモードで変換回路が変換処理を行うように制御される。【選択図】図2
Description
本発明は、撮像装置、撮像素子の制御方法及び撮像装置の制御方法に関する。
ビデオカメラ等の撮像装置において、フレームレートの高速化と高画質化は重要な課題である。画素部のアナログ出力をデジタル信号に変換するA/D変換回路(アナログ−デジタル変換回路)を内蔵したCMOSセンサにおいては、A/D変換の高速化と高階調化を実現することが前記課題の解となりうる。CMOSセンサに内蔵のA/D変換回路としては、例えば時間の経過に伴って電位が変化するランプ波形と入力との比較を行いデジタル信号に変換するスロープ型のA/D変換回路が用いられる。スロープ型のA/D変換回路は、一般にA/D変換の階調を増やすとA/D変換に要する時間が増えるため、A/D変換の高階調化と高速化の両立が困難である。
このようなことから、スロープ型のA/D変換回路を有するCMOSセンサにおいて、画像部のアナログ出力の大きさにより複数のA/D変換の階調でA/D変換を行う技術が提案されている(特許文献1参照)。例えば、CMOSセンサのA/D変換回路は、12ビットの階調を持たせると0〜4095[LSB]のA/D変換を行うことが可能となる。また、画素部のアナログ出力が最大出力の(1/4)以下である場合には高階調でA/D変換を行い、画素部のアナログ出力が最大出力の(1/4)以上である場合には低階調でA/D変換を行うとする。
画素部のアナログ出力範囲を0〜1000mVとした場合、アナログ出力の大きさが0〜250mVであれば、250mV=4095[LSB]となるように1LSBあたり約61μV(250mV÷4096)の高階調レンジでアナログ出力がA/D変換される。また、アナログ出力の大きさが250mV〜1000mVであれば、1000mV=4095[LSB]となるように1LSBあたり約244μV(1000mV÷4096)の低階調レンジでアナログ出力がA/D変換される。さらに低階調でA/D変換された場合、A/D変換して得られたデジタル値を、例えば4倍して出力することで疑似的に14ビット階調(0〜16384)のレンジとして出力することが可能となる。このようにして、A/D変換回路自体を高階調化することなく疑似的に階調を増やすことで高画質化や高速化を実現している。
スロープ型のA/D変換回路を有するCMOSセンサにおいて、アナログ出力の大きさに応じて階調を切り替えてA/D変換を行うには、次のような回路が必要となる。アナログ出力の大きさを判定するための回路や、アナログ出力の大きさに応じてデジタル変換に用いるランプ波形を選択するための回路やビットシフトを行うための回路等が必要になる。このように回路が増加することで消費電力が増加してしまう。本発明は、撮像素子が有するスロープ型のA/D変換回路でA/D変換を行う場合に消費電力を低減できるようにすることを目的とする。
本発明に係る撮像装置は、光電変換部を有する画素が複数配置された画素部と、前記画素部から出力される画素信号を時間の経過に伴って電位が変化し互いに傾きの異なる複数のランプ信号のいずれかと比較することにより前記画素信号をデジタルデータに変換する変換手段とを備えた撮像素子と、前記画素信号の大きさに応じて前記複数のランプ信号のいずれかを用いて前記画素信号をデジタルデータに変換する第1の変換モードと、前記画素信号の大きさにかかわらず前記複数のランプ信号のなかで傾きの最も小さいランプ信号を用いて前記画素信号をデジタルデータに変換する第2の変換モードのいずれかのモードで前記変換手段が変換処理を行うように制御する制御手段と、を有することを特徴とする。
本発明によれば、撮像素子が有するスロープ型のA/D変換回路でA/D変換を行う場合の消費電力を低減することができる。
以下、本発明の実施形態を図面に基づいて説明する。
(第1の実施形態)
本発明の第1の実施形態について説明する。図1は、本発明の一実施形態における撮像装置の構成例を示す図である。本実施形態における撮像装置は、画素部からのアナログ出力をデジタル信号に変換するA/D変換回路(アナログ−デジタル変換回路)を内蔵したCMOSセンサ等の撮像素子を有するビデオカメラ等の撮像装置である。撮像素子が有するA/D変換回路は、画素部のアナログ出力の大きさに応じて階調(レンジ)の切り替えを行い、複数の階調(レンジ)でA/D変換(アナログ−デジタル変換)を行う。
(第1の実施形態)
本発明の第1の実施形態について説明する。図1は、本発明の一実施形態における撮像装置の構成例を示す図である。本実施形態における撮像装置は、画素部からのアナログ出力をデジタル信号に変換するA/D変換回路(アナログ−デジタル変換回路)を内蔵したCMOSセンサ等の撮像素子を有するビデオカメラ等の撮像装置である。撮像素子が有するA/D変換回路は、画素部のアナログ出力の大きさに応じて階調(レンジ)の切り替えを行い、複数の階調(レンジ)でA/D変換(アナログ−デジタル変換)を行う。
図1において、レンズ群100は、被写体像からの光量を収束及び焦点を合わせるためのAF(オートフォーカス制御)機構やズーム機構が組み込まれている。絞り部101は、撮像素子103に入射される光量を制御する。レンズ駆動部102は、制御部106による制御に応じて、レンズ群100のAF機構やズーム機構を駆動したり、絞り部101を被写体の明るさに応じて駆動したりする。
撮像素子103は、レンズ群100及び絞り部101を介して結像された被写体像の光を電気信号に変換するためのCMOSセンサ等の半導体撮像素子である。撮像素子103は、スロープ型のA/D変換回路を内蔵し、画素部のアナログ出力をデジタルデータに変換してAGC部104に転送する。AGC部(自動利得制御部)104は、撮像素子103から出力されるデジタルの画像データを被写体の明るさに応じてゲイン倍する。
画像処理部106は、AGC部104から出力された画像データにγ(ガンマ)・アパーチャ・カラーバランス等の画像処理を行い所望の動画/静止画等のフォーマットに変換する。なお、変換フォーマットはAVCHDやHDMI(登録商標)、JPEG等であり、本構成図には図示しないがパネルやビューワー等の表示部若しくはメモリやHDD等の記録部へ転送される構成も考えられる。制御部106は、例えばCPU(Central Processing Unit)であり、レンズ駆動部102、撮像素子103、AGC部104、及び画像処理部105を制御する。
次に、本実施形態における撮像素子103について説明する。図2は、本実施形態における撮像素子の構成例を示す図である。本実施形態における撮像素子は、複数の傾きを持つランプ波形によりA/D変換処理を行うスロープ型のA/D変換回路を有する。ランプ波形は、時間の経過に伴って一定の傾きで電位が変化する。なお、ランプ波形は、必ずしも一定の傾きで電位が変化するものでなくてもかまわない。
画素部200は、フォトダイオード(光電変換素子)等を含む光電変換部を有する画素が行列状(2次元マトリックス状)に複数配置されている。各画素は、画素出力を増幅するFDアンプやフォトダイオードに溜まった電荷を吐き捨てるリセット回路等を有し、垂直走査回路201によって制御される。垂直走査回路201は、画素部200の制御を行う。垂直走査回路201は、例えば一行ずつ画素リセットを行うリセット制御や、一行ずつ画素信号を列アンプ部202に出力する垂直走査制御を行う。
列アンプ部202は、画素部200より出力されるアナログ信号を列毎にアナログ増幅する。列アンプ部202は、コントロール回路部212による制御に応じて、画素部200より出力されるアナログ信号に対して1倍、2倍、…等の離散的に増幅を行う。第1の比較回路203は、列アンプ部202より出力されるアナログの画素出力と基準電圧出力回路204より出力される基準電圧とを比較し、比較結果を出力する。基準電圧出力回路204は基準電圧を生成し出力する。
選択回路205は、ランプ信号出力回路206より出力される、互いに異なる傾きを持つ複数のランプ波形(ランプ信号)の内から、第1の比較回路203の出力に応じて1つのランプ波形(ランプ信号)を選択し出力する。ランプ信号出力回路206は、複数の傾きのランプ波形(ランプ信号)を生成し出力する。本実施形態では、ランプ信号出力回路206は、高ゲインに対応する傾きの小さい第1のランプ波形(ランプ信号)、及び低ゲインに対応する傾きの大きい第2のランプ波形(ランプ信号)の2種類のランプ波形(ランプ信号)を出力するものとする。なお、ランプ波形の傾きが大きいほど、単位時間あたりの電位変化が大きい。
第2の比較回路207は、選択回路205より出力されるランプ波形と列アンプ部202より出力されるアナログの画素出力(画素信号)の信号レベルとを比較する。第2の比較回路207は、時間の経過に伴って上昇するランプ波形と画素出力(画素信号)の信号レベルとが一致するタイミングで、カウンタ回路208に停止信号を出力する。カウンタ回路208は、コントロール回路部212により制御され、ランプ波形の出力開始タイミングに0にリセットされ、第2の比較回路207からの停止信号が出力されるまでの時間をカウントする。本実施形態では、一例としてカウンタ回路208は12ビットのカウンタとする。第2の比較回路207及びカウンタ回路208によりスロープ型のA/D変換回路220としての処理が実現される。
ビットシフト回路209は、カウンタ回路208より出力されたカウント値をデジタル的に4倍する、すなわち上位側に2ビットシフトする。ビットシフト回路209によるビットシフト処理は、傾きの大きい第2のランプ波形を用いて画素出力のA/D変換処理を行った場合に行われる。なお、傾きの小さい第2のランプ波形を用いて画素出力のA/D変換処理を行った場合には、ビットシフト処理が行われることなく、カウンタ回路208より出力されたカウント値が出力される。
水平転送部210は、1行分のビットシフト部209より出力されるデジタルの画像データを記録し、水平方向に一画素ずつ転送部211へ転送する。転送部211は、画像データをLVDS等のフォーマットに変換してAGC部104に転送する。コントロール回路212は、撮像素子が有する各機能部を制御する。
ここで、本実施形態における撮像素子において、少なくとも第1の比較回路203、選択回路205、第2の比較回路207、カウンタ回路208、及びビットシフト回路209は、画素列毎に設けられている。
次に、図1、図2、及び図3を参照して複数の傾きのランプ波形によりA/D変換を行う撮像素子の読み出し動作を説明する。図3は、本実施形態におけるスロープ型のA/D変換回路によるA/D変換の様子を示す図である。図3において、横軸は12ビットのカウント値(0〜4095)を示しており、縦軸は第2の比較回路207に入力されるアナログの画素出力を示している。ランプ波形300は傾きの大きいランプ波形(第2のランプ波形)であり、ランプ波形301は傾きの小さいランプ波形(第1のランプ波形)である。
傾きの大きいランプ波形300はアナログの画素出力が250mV〜1000mVの範囲であるときに入力され、傾きの大きいランプ波形300の入力時には1LSB≒244μVとなる。また、傾きの小さいランプ波形301はアナログの画素出力が0〜250mVの範囲であるときに入力され、傾きの小さいランプ波形301の入力時には1LSB≒61μVとなる。
まず、コントロール回路212が列アンプ部202にリセット信号を出力し、画素信号であるアナログ出力(画素出力)を保持する列アンプ部202内の各列のアナログメモリ部(不図示)がクリアされる。このとき、列アンプ部202からは画素信号の基準となる各画素の黒レベルが出力される。黒レベルのアナログ出力は、第2の比較回路207に出力される。また、コントロール回路212は、選択回路205に高ゲインに対応する傾きの小さいランプ波形301を選択するように制御信号を出力する。
第2の比較回路207は、黒レベルのアナログ出力とランプ波形301の電位とを比較し、黒レベルのアナログ出力とランプ波形301とが一致するタイミングで停止信号をカウンタ回路208に送信する。このとき得られたカウント値がビットシフト回路209に記憶される。例えばアナログの画素出力が図3に示したA[mV]であるとすると、ランプ波形301と一致するA’[LSB]がビットシフト回路209に黒レベルの画像データとして記録される。このようにして1行分の黒レベルの画像データをビットシフト回路209に記憶する。
次に、画素部200からの出力である光出力のA/D変換の動作を説明する。レンズ群100及び絞り部101を介して被写体光が撮像素子103の画素部200に所定の露光時間照射されて電気信号に変換される。画素部200は、垂直走査回路201による制御に応じて、入射された被写体光を光電変換して得られたアナログ信号を列アンプ部202に出力する。列アンプ部202は、画素部200より出力されたアナログ信号を1倍、2倍、又は4倍のアナログゲインにより増幅して第1の比較回路203に出力する。また、列アンプ部202からの画素出力と比較するための基準電圧が基準電圧出力回路204から第1の比較回路203に出力される。本実施形態では、250mVを基準電圧とする。
第1の比較回路203は、列アンプ部202からの画素出力と基準電圧とを比較する。列アンプ部202からの画素出力が基準電圧より大きい、すなわち画素出力が250mVより大きければ、選択回路205は、第1の比較回路203の出力に基づいて、傾きの大きいランプ波形300を選択して出力する。一方、列アンプ部202からの画素出力が基準電圧より小さい、すなわち画素出力が250mVより小さければ、選択回路205は、第1の比較回路203の出力に基づいて、傾きの小さいランプ波形301を選択して出力する。すなわち、傾きの異なる複数のランプ信号のいずれかを用いる第1の変換モードで変換処理を行う。
次に、第2の比較回路207及びカウンタ回路208によるA/D変換処理が行われる。まず、コントロール回路212によって、カウンタ回路208のカウント値が0にクリアされる。列アンプ部202からの画素出力が基準電圧である250mVより小さい場合、傾きの小さいランプ波形301が選択されてランプ波形の出力開始(電位変化開始)とともにカウンタ回路208がカウント動作を開始する。第2の比較回路207は、画素出力とランプ波形301の電位とを比較し、画素出力とランプ波形301が一致したタイミングで停止信号をカウンタ回路208に出力する。この画素出力とランプ波形301が一致したタイミングでのカウント値がビットシフト回路209に転送され記憶される。例えば画素出力が100mVである場合、1LSB≒64μVであるので、約1563LSBとなる。
また、列アンプ部202からの画素出力が基準電圧である250mV以上である場合、傾きの大きいランプ波形300が選択されてランプ波形の出力開始(電位変化開始)とともにカウンタ回路208がカウント動作を開始する。第2の比較回路207は、画素出力とランプ波形300の電位とを比較し、画素出力とランプ波形300が一致したタイミングで停止信号をカウンタ回路208に出力する。この画素出力とランプ波形300が一致したタイミングでのカウント値がビットシフト回路209に転送され記憶される。例えば画素出力が図3に示したB[mV]である場合、ランプ波形300と一致するB’[LSB]となる。例えば、画素出力が500mVである場合、1LSB=244μVであるので約2049[LSB]となる。
次に、ビットシフト回路209で、傾きの大きいランプ波形300によりA/D変換されたデジタル値に対して2ビットシフトすることで4倍の演算を行う。傾きの大きいランプ波形300でのA/D変換は250mV〜1000mVの範囲の画素出力をA/D変換するので1024[LSB]〜4095[LSB]となり、それを4倍することで4096[LSB]〜16380[LSB]となる。傾きの小さいランプ波形301によりA/D変換した場合には、ビットシフトを行わずに0〜250mVが0[LSB]〜4095[LSB]となる。したがって、画素出力における0〜1000mVは0[LSB]〜16380[LSB]と疑似的に14ビットのA/D階調をもつこととなる。
なお、画像処理部105で施されるγカーブは、低いレベルの画像出力に対して強くかけるため、低いレベルの画像は階調を必要とし、高いレベルの画像出力に対して弱くかかるために高いレベルの画像は階調を必要としない。
ビットシフト回路209には黒レベルの画像データが保持されており、ビットシフト回路209が、露光して得られた画素の画像データから黒レベルの画像データの差分をとることでオフセット成分/ノイズ成分の除去を行い、水平転送部210に転送する。そして、水平転送部210から各列の1画素のデジタルデータを転送部211に転送し、順次AGC部104に転送する。
以上のようにして、複数の傾きによるランプ波形を用いて疑似的に14ビットのA/D変換処理を実現する。そして、AGC部104へ入力された画像データは、被写体の明るさに応じてゲイン倍されて画像処理部105に入力される。制御部113は、画像処理部105に入力された画像データの積分値に基づいて、適正な露出制御を行うために、絞り部101の制御、撮像素子103の露光時間制御、及び列アンプ部202のゲイン切り替えを適宜行う。
図4に示す露出制御のプログラム線図を参照し、撮像装置における露出制御について説明する。図4において、横軸は被写体の明るさを示しており、縦軸はAGC部104で掛けるゲインを示している。制御部106は、画像処理部105の画像データの積分値を参照し、積分値が適正露出である目標値より低ければ絞りを徐々に開放し、露光時間を最大まで伸ばすように制御する。
例えば、フレームレートが60fps(フレーム/秒)であれば、最大露光時間は1/60[s]となり、被写体の明るさが暗くなると、絞り部101を開放にし露光時間を1/60[s]にする。このときは列アンプ部202及びAGC部104はゲインを1倍(0dB)としたまま、絞りや露光時間を制御する。この制御は図4に示すAに対応する。さらに被写体が暗くなると、図4に示すようにAGC部104によりゲインをあげていく。そしてAGC部104で2倍(6dB)までゲインをかけると、図4に示すBの部分で列アンプ部202のゲイン設定を2倍(6dB)に設定し、AGC部104のゲイン設定を6dB→0dBに設定する。
さらに被写体が暗くなると、AGC部104でのゲインを徐々に上げていき、2倍(6dB)までゲインをかけると、図4に示すCで列アンプ部202でのゲインを4倍(12dB)に設定するとともにAGC部104でのゲインを1倍(0dB)に戻す。さらに被写体が暗くなると、図4に示すようにAGC部104のゲインを上げていくように制御する。以上のように被写体の明るさに応じて露出制御を行う。
このようにゲイン制御を行うのは、後段のAGC部104でデジタル的なゲインをかけるよりも、列アンプ部202でかけるアナログゲインの方が画像のノイズレベルが低いために、優先的に列アンプ部202のゲインをかけるためである。また、列アンプ部202ではかけることができるゲインは2倍、4倍と離散的であり、連続的にゲインをかけることができないので、AGC部104と組み合わせて全体でのゲインを制御している。
図5は、図4のDに示すようにAGC部104により4倍(12dB)のゲインをかけたときの画像データを表したものであり、500はA/D変換後のものを示し、501はAGC部104で4倍のゲインがかけられたものを示している。
前述したように本実施形態におけるA/D変換は14ビットのレンジ(階調)を有する。A/D変換後の画像データ500において、0[LSB]〜4095[LSB]のA領域は傾きの小さいランプ波形でA/D変換処理を行った領域になる。また、4096[LSB]〜16384[LSB]のB領域は傾きの大きいランプ波形でA/D変換処理を行い、その後にデジタル値を2ビットシフト(4倍)した値となる。AGC部104で4倍(12dB)した画像データ501に示すように、AGC部104で4倍のゲインがかかれば、A/D変換後における0[LSB]〜4096[LSB]が0[LSB]〜16384[LSB]となる。
つまり、A/D変換後の画像データ500において4096[LSB]よりも大きいB領域の部分は、AGC部104の後段に配される画像処理部105では処理範囲である16384[LSB]のレンジを超えてしまう。したがって、AGC部104で4倍のゲインをかける場合、画像処理部105では、A/D変換後の画像データ500でのA領域のみ画像データとして使われることとなる。すなわち、AGC部104で12dB以上のゲインをかける場合、A/D変換後の画像データ500におけるB領域の画像データは、すべて16384[LSB]にクリップされることになる。よって、AGC部104で12dB以上のゲインがかけられているときには傾きの小さいランプ波形のみでA/D変換処理を行っても、画像処理部105での処理において画像データの差分はない。
そこで、本実施形態では、制御部106は、露出制御を行いつつ被写体が暗くなり、AGC部104でS2/S1倍以上(本例では、4倍以上)のゲインをかける場合に下記のような制御を行う。なお、S1は傾きの小さい第1のランプ波形の傾きであり、S2は傾きの大きい第2のランプ波形の傾きである。AGC部104でS2/S1倍以上のゲインをかける場合、制御部106は、第1の比較回路203の動作を停止させる。また、制御部106は、ランプ信号出力回路206が傾きの小さい第1のランプ波形のみを出力し、選択回路205が傾きの小さい第1のランプ波形を選択するように固定し切り替え動作を行わないように制御を行う。すなわち、傾きの小さい第1のランプ信号を用いる第2の変換モードで変換処理を行う。また、制御部106は、ビットシフト回路209のビットシフト動作を停止させる。
第1の比較回路203、選択回路205、及びビットシフト回路209は、前述したように列毎に存在するので、4K映像用の撮像素子であれば4000以上の回路が存在することとなる。したがって、AGC部104で4倍以上のゲインをかける場合に第1の比較回路203、選択回路205、及びビットシフト回路209の動作を停止させることで、撮像素子、及びそれを有する撮像装置の消費電力を低減することができる。
また、本実施形態のようなA/D変換処理においては、各画素の出力レベルに応じて各回路での切り替え動作が発生し、その負荷変動による電源変動が発生して画質に影響することが懸念される。また、このような画質への影響は高ゲイン時に見え易い。しかし、本実施形態では、AGC部104で4倍以上のゲインをかける場合、前述した制御を行うことで各回路での切り替え動作が行われず電源変動の発生が抑制されるため、画質の劣化を防止し高画質化において効果的に働く。
以上説明したように本実施形態によれば、AGC部104で所定のゲイン以上をかける場合に傾きの小さいランプ波形のみでA/D変換処理を行うことで、撮像装置における消費電力の低減及び高画質化を実現することが可能となる。
なお、本実施形態では、各回路の動作を停止することで傾きの小さいランプ波形のみでA/D変換処理を行ったが、基準電圧を大きくすることで第1のランプ波形を選択するようにすれば、容易に傾きの小さいランプ波形でA/D変換処理することが可能となる。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。以下では、前述した第1の実施形態と異なる点についてのみ説明し、その他の点は前述した第1の実施形態と同様である。例えば、撮像装置や撮像素子の構成は、図1に示した撮像装置や図2に示した撮像素子と同様である。
次に、本発明の第2の実施形態について説明する。以下では、前述した第1の実施形態と異なる点についてのみ説明し、その他の点は前述した第1の実施形態と同様である。例えば、撮像装置や撮像素子の構成は、図1に示した撮像装置や図2に示した撮像素子と同様である。
第2の実施形態における撮像装置において、第1の実施形態と同様に撮像素子103内でA/D変換処理が行われた後に出力された画像データは、AGC部104で所定のゲインをかけ、画像処理部105へ入力される。第2の実施形態においては、画像処理部105で画像データに対して黒レベル分のオフセット成分を付加する。黒レベルのオフセット成分は所定のデジタル値であり、本実施形態においては512[LSB]を付加することとする。例えば、AGC部104からの出力が200[LSB]であるとすると、黒レベルの512[LSB]が付加されて画像処理部105では712[LSB]となる。また、第1の実施形態と同様に被写体の明るさに応じて露出制御を行い、被写体が暗い場合には図4に示したように列アンプ部202及びAGC部104でのゲイン制御を行う。
次に、図6を参照して、AGC部104により11.5dB(約3.76倍)のゲインがかけられたときの画像データについて説明する。図6において、600は撮像素子103から出力される画像データを示し、601はAGC部104により11.5dBのゲインがかけられたときの変位を示し、602は黒レベルの512[LSB]が付加された様子を示している。黒レベルが付加されたときの画像データ602におけるCが黒レベルを表している。
図6において、602に示すように512[LSB]〜16384[LSB]までが画像のレベルとなる。そのため、601における15382[LSB]以上のデータは、画像処理部105の画像処理レンジを超えてしまい、画像処理部105では16384[LSB]にクリップされることとなる。したがって、AGC部104で約3.76倍(11.5dB)以上のゲインがかかると、A/D変換後の600におけるB領域の画像データは画像処理部105では使われなくなる。すなわち、A/D変換後の600においては、傾きの小さいランプ波形でA/D変換されるA領域のみの画像データが、画像処理部105で使われることになり、傾きの大きいランプ波形でのA/D変換は必要なくなる。
第2の実施形態では、画像処理部105で付加される黒レベルを考慮したゲインを境に、傾きの小さいランプ波形のみでA/D変換処理を行う。よって、図4に示したプログラム線図において、AGC部104で約11.5dB以上のゲインをかけるときには、第1の実施形態と同様に下記のような制御を行う。AGC部104で約11.5dB以上のゲインをかける場合、制御部106は、第1の比較回路203の動作を停止させる。また、制御部106は、ランプ信号出力回路206が傾きの小さい第1のランプ波形のみを出力し、選択回路205が傾きの小さい第1のランプ波形を選択するように固定し切り替え動作を行わないように制御を行う。また、制御部106は、ビットシフト回路209のビットシフト動作を停止させる。
このような制御を行うことで第1の実施形態と同様に撮像装置における消費電力の低減及び高画質化を実現することが可能となる。さらに、第2の実施形態では画像データに付加される黒レベルを考慮したゲインに基づいて制御を行うことで、より省電力化及び高画質化を実現することが可能となる。
なお、前述した説明では、第1の比較回路203と第2の比較回路207とを別回路としているが、両回路ともに比較回路であるので共通にしても構わない。共通にする場合には、スイッチ等を用いて比較回路の入力及び出力を適宜切り替えるようにすれば良い。また、傾きの大きいランプ波形及び傾きの小さいランプ波形の2種類のランプ波形でA/D変換処理を行っているが、互いに傾きが異なる3種類以上のランプ波形を適用するようにしても良い。傾きが異なる3種類以上のランプ波形を用いる場合、AGC部104で所定以上のゲインをかけるときには、最も傾きの小さいランプ波形でA/D変換処理を行うようにすれば良い。そして、前述した実施形態と同様に、第1の比較回路203、選択回路205、及びビットシフト回路209の動作を停止させればよい。
(本発明の他の実施形態)
本発明は、前述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
本発明は、前述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
103:撮像素子 104:AGC部 105:画像処理部 106:制御部 200:画素部 202:列アンプ部 203:第1の比較回路 204:基準電圧出力回路 205:選択回路 206:ランプ信号出力回路 207:第2の比較回路 208:カウンタ回路 209:ビットシフト回路 212:コントロール回路
Claims (10)
- 光電変換部を有する画素が複数配置された画素部と、前記画素部から出力される画素信号を時間の経過に伴って電位が変化し互いに傾きの異なる複数のランプ信号のいずれかと比較することにより前記画素信号をデジタルデータに変換する変換手段とを備えた撮像素子と、
前記画素信号の大きさに応じて前記複数のランプ信号のいずれかを用いて前記画素信号をデジタルデータに変換する第1の変換モードと、前記画素信号の大きさにかかわらず前記複数のランプ信号のなかで傾きの最も小さいランプ信号を用いて前記画素信号をデジタルデータに変換する第2の変換モードのいずれかのモードで前記変換手段が変換処理を行うように制御する制御手段と、
を有することを特徴とする撮像装置。 - 光電変換部を有する画素が行列状に配置された画素部を有する撮像素子と、
前記撮像素子からの出力を所定のゲインで増幅して出力する増幅手段と、
前記撮像素子及び前記増幅手段を制御する制御手段とを有し、
前記撮像素子は、
前記画素部の出力と基準電圧とを比較する第1の比較回路と、
それぞれ時間の経過に伴って一定の傾きで電位が変化する、互いに異なる傾きの複数のランプ波形の内から、前記第1の比較回路の出力に応じて1つの前記ランプ波形を選択する選択回路と、
前記画素部の出力と前記選択回路により選択された前記ランプ波形とを比較し、前記ランプ波形の出力開始から前記画素部の出力と前記ランプ波形とが一致するまでの時間に基づいて前記画素部の出力をデジタルデータに変換する変換回路と、
前記変換回路から出力された前記デジタルデータに、前記選択回路により選択された前記ランプ波形の傾きに応じたビットシフト処理を施して出力するビットシフト回路とを有し、
前記増幅手段でのゲインが所定のゲイン以上である場合、前記制御手段が、前記複数のランプ波形の内から傾きの最も小さい前記ランプ波形を選択するように前記選択回路を制御して、前記第1の比較回路、前記選択回路、及び前記ビットシフト回路の動作を停止させるように制御し、前記最も小さいランプ波形を用いて前記画素部の出力をデジタルデータに変換することを特徴とする撮像装置。 - 前記複数のランプ波形は、第1のランプ波形と前記第1のランプ波形より傾きの大きい第2のランプ波形であり、
前記選択回路は、前記画素部の出力が前記基準電圧より小さいときに前記第1のランプ波形を選択し、前記画素部の出力が前記基準電圧より大きいときに前記第2のランプ波形を選択し、
前記ビットシフト回路は、前記選択回路により前記第2のランプ波形が選択された場合、前記変換回路から出力された前記デジタルデータに前記ビットシフト処理を行うことを特徴とする請求項2記載の撮像装置。 - 前記増幅手段でのゲインがS2/S1倍以上(S1は前記第1のランプ波形の傾き、S2は前記第2のランプ波形の傾き)である場合、前記制御手段が、前記第1の比較回路、前記選択回路、及び前記ビットシフト回路の動作を停止させるように制御し、前記第1のランプ波形を用いて前記画素部の出力をデジタルデータに変換することを特徴とする請求項3記載の撮像装置。
- 前記増幅手段からの出力に所定のオフセット成分を付加する場合、前記制御手段が、前記第1の比較回路、前記選択回路、及び前記ビットシフト回路の動作を停止させるように制御し、前記第1のランプ波形を用いて前記画素部の出力をデジタルデータへの変換を行わせる前記所定のゲインを前記所定のオフセット成分に応じて制御することを特徴とする請求項4記載の撮像装置。
- 前記所定のオフセット成分は、前記撮像素子における黒レベルに対応する成分であることを特徴とする請求項5記載の撮像装置。
- 前記基準電圧を前記第1の比較回路に出力する基準電圧出力回路を有し、
前記基準電圧出力回路は、前記増幅手段でのゲインが所定のゲイン以上である場合、前記増幅手段でのゲインが所定のゲインより小さいときに出力する前記基準電圧よりも出力する基準電圧を大きくし、
前記第1のランプ波形を用いて前記画素部の出力をデジタルデータに変換することを特徴とする請求項3〜6の何れか1項に記載の撮像装置。 - 光電変換部を有する画素が複数配置された画素部と、前記画素部から出力される画素信号を時間の経過に伴って電位が変化し互いに傾きの異なる複数のランプ信号のいずれかと比較することにより前記画素信号をデジタルデータに変換する変換手段とを備えた撮像素子の制御方法であって、
前記画素信号の大きさに応じて前記複数のランプ信号のいずれかを用いて前記画素信号をデジタルデータに変換する第1の変換モードと、前記画素信号の大きさにかかわらず前記複数のランプ信号のなかで傾きの最も小さいランプ信号を用いて前記画素信号をデジタルデータに変換する第2の変換モードのいずれかのモードで前記変換手段が変換処理を行うように制御する工程を有することを特徴とする撮像素子の制御方法。 - 光電変換部を有する画素が行列状に配置された画素部と、前記画素部の出力と基準電圧とを比較する第1の比較回路と、それぞれ時間の経過に伴って一定の傾きで電位が変化する、互いに異なる傾きの複数のランプ波形の内から、前記第1の比較回路の出力に応じて1つの前記ランプ波形を選択する選択回路と、前記画素部の出力と前記選択回路により選択された前記ランプ波形とを比較し、前記ランプ波形の出力開始から前記画素部の出力と前記ランプ波形とが一致するまでの時間に基づいて前記画素部の出力をデジタルデータに変換する変換回路と、前記変換回路から出力された前記デジタルデータに、前記選択回路により選択された前記ランプ波形の傾きに応じたビットシフト処理を施して出力するビットシフト回路とを有する撮像素子と、
前記撮像素子からの出力を所定のゲインで増幅して出力する増幅手段とを有する撮像装置の制御方法であって、
前記増幅手段でのゲインが所定のゲイン以上である場合、
前記第1の比較回路及び前記ビットシフト回路の動作を停止させる工程と、
前記複数のランプ波形の内から傾きの最も小さい前記ランプ波形を選択させて前記選択回路の動作を停止させる工程とを有することを特徴とする撮像装置の制御方法。 - 光電変換部を有する画素が行列状に配置された画素部と、前記画素部の出力と基準電圧とを比較する第1の比較回路と、それぞれ時間の経過に伴って一定の傾きで電位が変化する、互いに異なる傾きの複数のランプ波形の内から、前記第1の比較回路の出力に応じて1つの前記ランプ波形を選択する選択回路と、前記画素部の出力と前記選択回路により選択された前記ランプ波形とを比較し、前記ランプ波形の出力開始から前記画素部の出力と前記ランプ波形とが一致するまでの時間に基づいて前記画素部の出力をデジタルデータに変換する変換回路と、前記変換回路から出力された前記デジタルデータに、前記選択回路により選択された前記ランプ波形の傾きに応じたビットシフト処理を施して出力するビットシフト回路とを有する撮像素子と、
前記撮像素子からの出力を所定のゲインで増幅して出力する増幅手段とを有する撮像装置の制御方法をコンピュータに実行させるためのプログラムであって、
前記増幅手段でのゲインが所定のゲイン以上である場合、
前記第1の比較回路及び前記ビットシフト回路の動作を停止させるステップと、
前記複数のランプ波形の内から傾きの最も小さい前記ランプ波形を選択させて前記選択回路の動作を停止させるステップとをコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016032075A JP2017152839A (ja) | 2016-02-23 | 2016-02-23 | 撮像装置、撮像素子の制御方法及び撮像装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016032075A JP2017152839A (ja) | 2016-02-23 | 2016-02-23 | 撮像装置、撮像素子の制御方法及び撮像装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017152839A true JP2017152839A (ja) | 2017-08-31 |
Family
ID=59739827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016032075A Pending JP2017152839A (ja) | 2016-02-23 | 2016-02-23 | 撮像装置、撮像素子の制御方法及び撮像装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017152839A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021084826A1 (ja) * | 2019-10-30 | 2021-05-06 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
-
2016
- 2016-02-23 JP JP2016032075A patent/JP2017152839A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021084826A1 (ja) * | 2019-10-30 | 2021-05-06 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
US11924571B2 (en) | 2019-10-30 | 2024-03-05 | Sony Semiconductor Solutions Corporation | Solid-state imaging element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10771718B2 (en) | Imaging device and imaging system | |
US10205904B2 (en) | Image sensor capable of correcting noise caused by dark charge of a floating diffusion portion, control method therefor, and image capturing apparatus | |
JP4379504B2 (ja) | 固体撮像素子、およびカメラシステム | |
JP5272630B2 (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
JP5212022B2 (ja) | 固体撮像装置、撮像装置、画素駆動電圧適正化装置、画素駆動電圧適正化方法 | |
WO2011145254A1 (ja) | 固体撮像装置、画像処理装置、カメラシステム | |
JP2015162751A (ja) | 光電変換装置および撮像システム | |
TWI511557B (zh) | 固態成像器件及其驅動方法,以及使用該固態成像器件之電子裝置 | |
US10284796B2 (en) | Image capture apparatus and control method thereof | |
US11025853B2 (en) | Comparator circuit, solid-state imaging apparatus, and electronic device | |
US9918033B2 (en) | Signal processing apparatus and signal processing method, and image capturing apparatus | |
JP2018033101A (ja) | 撮像装置及びその制御方法、プログラム、記憶媒体 | |
US10122948B2 (en) | Solid-state image pickup element and image pickup apparatus | |
WO2016147887A1 (ja) | 固体撮像装置およびその制御方法、並びに電子機器 | |
JP2017152839A (ja) | 撮像装置、撮像素子の制御方法及び撮像装置の制御方法 | |
US11558575B2 (en) | Analog-to-digital converter having reference signal, image sensor, and image capturing apparatus | |
JP2018050234A (ja) | 撮像装置及び撮像装置の処理方法 | |
JP2014053838A (ja) | 固体撮像装置 | |
US10623642B2 (en) | Image capturing apparatus and control method thereof with change, in exposure period for generating frame, of conversion efficiency | |
JP6635700B2 (ja) | 撮像装置、撮像システム及び信号処理方法 | |
JP2020057886A (ja) | 撮像装置 | |
US20230276135A1 (en) | Image processing apparatus to combine images and method for controlling the same | |
US20230109210A1 (en) | Image capturing apparatus and control method therefor | |
JP2018191027A (ja) | 撮像装置 | |
JP2018170703A (ja) | 撮像素子、撮像装置、及び撮像素子の制御方法 |