JP2020057886A - 撮像装置 - Google Patents

Abstract

【課題】画素信号レベルに応じてＡＤ変換のビット数を変化させるＡＤ変換方式の撮像装置において、しきい値を境界とした階調差の視認性を低減した撮像装置を提供する。【解決手段】撮像素子において、画素部１０１には行列状に画素１０２が配置される。列回路１０６は、比較器１０７、カウンタ１０８、ラッチ１０９、選択部１１０から構成される。比較器１０７は、画素からの出力と所定の比較基準信号との比較を行う。選択部１１０は、画素信号レベルが比較基準信号に対して小さい場合は、電位の時間変化率の小さい第一の参照信号を供給し、画素信号レベルが比較基準信号に対して大きい場合は、電位の時間変化率の大きい第二の参照信号を供給する。タイミングジェネレータは比較基準信号を発生し、画素の行方向の位置等に応じて比較基準信号の大きさを制御する。【選択図】図１

Description

本発明は、ＡＤ変換器が内蔵された撮像素子および撮像装置に関する。

イメージセンサーの画素から読み出したアナログ信号をＡＤ変換する方式において、例えばスロープ型と呼ばれる方式では、アナログ信号を比較器の一方に入力し、他方に時間と線形関係にある参照電圧を入力する。カウンタは比較開始から上記二つの入力の大小関係が反転するまでの時間をカウントし、ラッチすることでデジタル信号を出力する。ここでＡＤ変換のビット数（分解能）は参照信号の時間変化率に依存する。

しかしながら、スロープ型方式ではビット数を大きくするほどＡＤ変換に時間がかかるという課題がある。そこで、ＡＤ変換の高速化のために、画素信号レベルに応じてＡＤ変換のビット数を変化させる技術が特許文献１に開示されている。

特許文献１では、画素信号レベルが所定のしきい値よりも小さければ第一のビット数でＡＤ変換を実施し、画素信号レベルが所定のしきい値よりも大きければ、第一よりも小さい第二のビット数でＡＤ変換を実施することで高速化を果たしている。

特開２０１６−１５７５８号公報

しかしながら、特許文献１に開示された従来技術では、画素信号レベルの階調分解能が前記所定のしきい値を境に変化することになる。この場合、ＡＤ変換後の画素出力の線形性は保持されるが、ビット数による階調差が発生するため、例えば青空などの滑らかなグラデーション部分で階調の段差や境界が視認される可能性がある。

本発明は上記課題を鑑みてなされたものであり、画素信号レベルに応じてＡＤ変換のビット数を変化させるＡＤ変換方式の撮像装置において、しきい値を境界とした階調差の視認性を低減し、画質と高速化を両立させることを目的とする。

上記の目的を達成するために、本発明に係る撮像装置は、
光電変換部を備えた複数の画素が行列方向に配置された画素アレイと、時間とともに信号レベルが変化する複数の異なる参照信号および所定の比較基準信号を出力する参照信号出力回路と、前記画素からの出力と、前記参照信号出力回路から出力された参照信号または比較基準信号とを入力とする比較手段と、を備え、前記比較手段は、前記画素からの出力と所定の比較基準信号との比較を行い、前記参照信号出力回路は、前記比較手段の比較結果に基づいて、前記画素からの出力が所定の比較基準信号より小さいまたは等しい場合には、第一の時間変化率で電位が変化する第一の参照信号を出力し、前記画素からの出力が所定の比較基準信号より大きい場合には、第一とは異なる第二の時間変化率で電位が変化する第二の参照信号を出力する撮像装置であって、前記撮像装置は、前記比較基準信号の大きさを制御する比較基準信号制御手段を備えることを特徴とする。

本発明によれば、画素信号レベルに応じてＡＤ変換のビット数を変化させ、高速化を実現する場合においても、階調差の視認性を低減し、好適な撮像画像の提供を実現できる。

実施例１における撮像素子の構成例を示すブロック図 撮像装置における単位画素の構成を示す回路図 第１の駆動モードを示すタイミングチャート 第２の駆動モードを示すタイミングチャート 従来例における出力の応答性とＡＤ変換の分解能との対応関係を示す概念図 実施例１における比較基準信号の変更方法を示す模式図 出力の応答性とＡＤ変換の分解能との対応関係を示す概念図 実施例２における撮像素子の構成例を示すブロック図 実施例２における比較基準信号の変更方法を示す模式図 撮像装置の構成例を示すブロック図 実施例３における撮像動作を示すフローチャート ＡＤ変換の分解能とカウント時刻との関係を示す模式図

以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。

（実施例１）
本発明実施例に係る撮像素子の構成例を図１のブロック図を用いて説明する。図１において、画素部１０１には行列状に画素１０２が配置され、それぞれにカラーフィルタが形成されている。画素１０２は非図示の選択スイッチにより垂直信号線１０５に接続され、画素信号を行ごとに列回路１０６へ出力する。ここで選択スイッチは垂直走査回路１０４から信号線１０３を介して特定行の電位選択制御をなすものであり、垂直走査回路１０４によって行方向に走査される。

１１３はタイミングジェネレータ（以下ＴＧ）であり、垂直走査回路１０４や画素１０２内のトランジスタ等を制御するパルス信号、および後述する比較基準信号を発生させる。またＤ／Ａ変換器（以下ＤＡＣ）１１１とＤＡＣ１１２は時間とともにレベルが変化する参照信号（スロープ信号またはランプ信号）を発生させる。参照信号はＴＧ１１３の制御を通して選択部１１０を介して比較器１０７の一方の信号として入力される。選択部１１０と比較器１０７との動作関係の詳細は後述する。

次に列回路１０６の構成を述べる。まず列回路１０６は比較器１０７、カウンタ１０８、ラッチ１０９から構成される。比較器１０７の一方の入力にはＤＡＣ１１１またはＤＡＣ１１２で生成された参照信号が選択部１１０を介して入力され、他方の入力には垂直信号線１０５が接続されている。比較器１０７は垂直出力線１０５の電位Ｖを時刻とともに変化する参照信号と比較し、その大小関係が反転するまでの時刻を検出する。カウンタ１０８は、前記大小関係が反転するまでの時間をクロックに基づいて計測し、その計測時間をもってデジタル信号とする。ラッチ１０９は、カウンタ１０８の計測したデジタル信号を保持する。

水平走査回路１１４は列回路を列方向に走査し、列ごとに共通して接続された水平信号線１１５を通してラッチ１０９に保持されたデジタル信号を出力する。水平走査回路１１４もまたＴＧ１１３によって制御される。出力されたデジタル信号は後段の信号処理回路１１６において所定の処理が施される。

図２は本実施例における画素１０２の構成の一例を示す回路図である。画素１０２は光電変換部であるフォトダイオード（以下ＰＤ）２０１を有する。ＰＤ２０１は転送スイッチ２０２を介してフローティングディフュージョン（以下ＦＤ）２０３に接続される。ここで転送スイッチ２０２は垂直走査回路１０４から出力された転送パルスＰＴＸによって制御される。

リセットスイッチ２０４は垂直走査回路１０４から出力されたリセットパルスＰＲＥＳによって制御され、ＦＤ２０３に基準電位ＶＤＤを供給する。画素アンプ２０５はＭＯＳトランジスタと定電流源からなるソースフォロア回路である。選択スイッチ２０６は選択パルスＰＳＥＬによって制御され、画素アンプ２０５の電位変動を垂直信号線１０５から列回路へ出力する。

ここで選択部１１０と比較器１０７との動作関係の詳細について説明する。選択部１１０にはＤＡＣ１１１およびＤＡＣ１１２からの複数の参照信号が入力され、比較器１０７は画素列に対応した画素信号が入力される。選択部１１０は、まず比較器１０７に入力された画素信号レベルが、ＳＮ比や光ショットノイズ等の量子化誤差、撮像素子の分光特性（カラーフィルタ）等を考慮してあらかじめ決定された比較基準信号に対して大きいか小さいかを判定する。

ここで比較基準信号はＴＧ１１３から出力されるものとする。選択部１１０はその結果に応じて画素信号と比較する参照信号を選択し、選択された参照信号を比較器１０７に供給する。このように選択部１１０は参照信号を選択的に供給する役割を担う。

比較器１０７は画素信号レベルの判定結果により、選択部１１０によって供給された参照信号と画素信号との比較処理を行う。比較処理は前述したのと同様に、垂直出力線１０５の電位Ｖを時刻とともに変化する参照信号と比較し、その大小関係が反転するまでの時刻を検出する。カウンタ１０８は、前記大小関係が反転するまでの時間をクロックに基づいて計測し、その計測時間をもってデジタル信号とする。ラッチ１０９は、カウンタ１０８の計測したデジタル信号を保持する。

特に選択部１１０は、画素信号レベルが比較基準信号に対して小さい場合は、電位の時間変化率の小さい、つまり単位振幅あたりのＡＤ変換分解能が高い（例えば１４ビット）第一の参照信号（参照信号ＶＬ）を供給する。一方、画素信号レベルが比較基準信号に対して大きい場合は、電位の時間変化率の大きい、つまり単位振幅あたりのＡＤ変換分解能が低い（例えば１２ビット）第二の参照信号（参照信号ＶＨ）を供給する。

ここでカウンタ１０８の比較時間の上限を両者で同一とすれば、前者はＡＤ変換分解能が高く信号振幅の小さいＡＤ変換を、後者はＡＤ変換分解能が低く信号振幅の大きいＡＤ変換を、後者のＡＤ変換分解能が低い時間（１４ビットに対して１２ビット相当＝１／４）で高速に実行することが可能となる。さらに、このＡＤ変換結果にビットシフト等の所定の演算を施すことで、１２ビットのＡＤ変換器で１４ビット相当の連続したデジタルデータを得ることができる。

なお、選択部１１０は比較基準信号である第三の参照信号（参照信号ＶＲｅｆ）の供給も担うものとする。

本実施例における撮像素子は画素１０２の信号レベルを判定し、その判定結果に応じた複数の読み出しモードを備える。図３、図４は前記複数の読み出しモードに対応するＡＤ変換動作の例を示すタイミングチャートである。以下のタイミングチャートでは垂直転送期間において特定行を読み出す際の垂直信号線電位、および参照信号とＡＤ変換のカウント値を示す。またここではＣＤＳ（ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅ ｓａｍｐｌｉｎｇ）の例を示す。

図３は本実施例における第１の読み出しモードに対応するタイミングチャートである。図３において、まず画素部１０２のリセットと蓄積が開始されているものとする。ここでリセットはリセットパルスＰＲＥＳをＨｉ、転送パルスＰＴＸをＨｉとし、蓄積中はリセットパルスＰＲＥＳをＨｉ、転送パルスＰＴＸをＬｏとしている。

時刻ｔ３００までの時点で選択パルスＰＳＥＬにより、ある行が垂直信号線１０５と接続され、リセットパルスＰＲＥＳがＨｉからＬｏとなることでリセット解除後のＦＤ２０３の電位Ｖ（リセット信号Ｎ）が垂直信号線１０５を介して比較器１０７に入力されている。

時刻ｔ３０１において選択部１１０は所定の信号レベルの範囲内でランプ状に変化する参照信号ＶＬの出力を開始する。ここで一般にリセット信号Ｎは比較基準信号より小さいため、無条件でＡＤ変換分解能が高い参照信号ＶＬを選択している。選択部１１０がランプ信号を出力するのと同時にカウンタ１０８のカウントを開始する。

時刻ｔ３０２において入力信号と参照信号の大小関係が逆転することで比較器１０７が反転し、その時のカウンタ１０８の値がラッチ１０９に保持される。その後参照信号が時刻ｔ３０３で所定の上限値に達するまで遷移したのち、水平走査回路１１４で信号が出力されることで画素１０２のＮ読み出しが終了する。

時刻ｔ３０４で転送パルスＰＴＸによりＰＤ２０１の電荷がＦＤ２０３に転送され、垂直信号線１０５の電位Ｖが画素信号に応じた電位（画素信号Ｓ）となる。

時刻ｔ３０５からｔ３０６において、選択部１１０は信号レベル判定のため参照信号ＶＲｅｆの出力を開始し、比較器１０７は比較結果を選択部１１０にフィードバックする。この図では信号レベルが参照信号ＶＲｅｆより小さい例を示している。また時刻ｔ３０６において比較器１０７のリセットがなされる。

時刻ｔ３０７において選択部１１０は所定の信号レベルの範囲内でランプ状に変化する参照信号ＶＬの出力を開始する。ここではｔ３０５からｔ３０６の判定結果に応じて、ＡＤ変換分解能の高い参照信号ＶＬを選択している。選択部１１０がランプ信号を出力するのと同時にカウンタ１０８のカウントを開始する。

時刻ｔ３０８において入力信号と参照信号の大小関係が逆転することで比較器１０７が反転し、その時のカウンタ１０８の値がラッチ１０９に保持される。その後参照信号が時刻ｔ３０９で所定の上限値に達するまで遷移したのち水平走査回路１１４で信号が出力されることで画素１０２のＳ読み出しが終了する。

その後、信号処理回路１２０において読み出されたＳ信号からＮ信号を減算する等の所定の画像処理が施される。

図４は本実施例における第２の読み出しモードに対応するタイミングチャートである。第１の読み出しモードとの違いは、画素１０２の信号レベルが参照信号ＶＲｅｆより大きいことである。

図４において、まず画素部１０２のリセットと蓄積が開始されているものとする。ここでリセットはリセットパルスＰＲＥＳをＨｉ、転送パルスＰＴＸをＨｉとし、蓄積中はリセットパルスＰＲＥＳをＨｉ、転送パルスＰＴＸをＬｏとしている。

時刻ｔ４００までの時点で選択パルスＰＳＥＬにより、ある行が垂直信号線１０５と接続され、リセットパルスＰＲＥＳがＨｉからＬｏとなることでリセット解除後のＦＤ２０３の電位Ｖ（リセット信号Ｎ）が垂直信号線１０５を介して比較器１０７に入力されている。

時刻ｔ４０１において選択部１１０は所定の信号レベルの範囲内でランプ状に変化する参照信号ＶＬの出力を開始する。選択部１１０がランプ信号を出力するのと同時にカウンタ１０８のカウントを開始する。

時刻ｔ４０２において入力信号と参照信号の大小関係が逆転することで比較器１０７が反転し、その時のカウンタ１０８の値がラッチ１０９に保持される。その後参照信号が時刻ｔ４０３で所定の上限値に達するまで遷移したのち、水平走査回路１１４で信号が出力されることで画素１０２のＮ読み出しが終了する。

時刻ｔ４０４で転送パルスＰＴＸによりＰＤ２０１の電荷がＦＤ２０３に転送され、垂直信号線１０５の電位Ｖが画素信号に応じた電位（画素信号Ｓ）となる。

時刻ｔ４０５からｔ４０６において、選択部１１０は信号レベル判定のため参照信号ＶＲｅｆの出力を開始し、比較器１０７は比較結果を選択部１１０にフィードバックする。この図では信号レベルが参照信号ＶＲｅｆより大きい例を示している。また時刻ｔ３０６において比較器１０７のリセットがなされる。

時刻ｔ４０７において選択部１１０は所定の信号レベルの範囲内でランプ状に変化する参照信号ＶＨの出力を開始する。ここではｔ４０５からｔ４０６の判定結果に応じて、ＡＤ変換分解能の低い参照信号ＶＨを選択している。選択部１１０がランプ信号を出力するのと同時にカウンタ１０８のカウントを開始する。

時刻ｔ４０８において入力信号と参照信号の大小関係が逆転することで比較器１０７が反転し、その時のカウンタ１０８の値がラッチ１０９に保持される。その後参照信号が時刻ｔ４０９で所定の上限値に達するまで遷移したのち水平走査回路１１４で信号が出力されることで画素１０２のＳ読み出しが終了する。

その後、信号処理回路１２０において読み出されたＳ信号からＮ信号を減算する等の所定の画像処理が施される。なお、第２の読み出しモードにおいては、Ｓ信号とＮ信号のビット精度が異なるため、Ｓ信号をＮ信号に合わせてビットシフトした上で所定の画像処理を実施する。

ここで、前述した複数の読み出しモードを適用する例として青空のような滑らかなグラデーションを考える。これを模式図として概念的に示したものが図５である。図５は例として縦方向に行を、横方向にその行に対応した出力の応答性とＡＤ変換の分解能との対応関係を表している。

ｎ＝１、ｎ＝２、・・・と行番号を付けた順に画素の信号レベルが低くなり、「しきい値」と記載した行を境に前述した第１の読み出しモードと第２の読み出しモードとが切り替わる。ｎ＝１、ｎ＝２は第２の読み出しモードによって１２ビット相当でＡＤ変換され、これを疎な破線で表している。ｎ＝３、ｎ＝４、ｎ＝５は第１の読み出しモードによって１４ビット相当でＡＤ変換され、これを密な破線で表している。

このように、しきい値である比較基準信号の前後の輝度領域において、出力の線形性は保持されているが、一方でＡＤ変換分解能（階調）の切り替わりが発生している。例えば輝度信号がＡＤ変換の最小分解能単位（例えば１４ビット＝１ＬＳＢとする）で緩やかに変化する場合に、比較基準信号を境界として高輝度側（例えば１２ビット）では４ＬＳＢの振幅の輝度信号が同一のデジタル信号に変換される。つまり、比較基準信号から１２ビット＝４ＬＳＢの半値程度、すなわち２ＬＳＢ高輝度側の輝度範囲までは、分解能の切り替わりによる変換誤差が発生しうる。

この階調の差は、単一撮影の他に、多数の画素を画素混合により低解像度化する場合や、多数の画像を加算平均処理するなど、ランダムノイズやショットノイズが低減される場合等に強調され、段差や低階調側のトーンジャンプとして視認されうることが考えられる。

前述した階調の差を軽減するために、本発明の第一の実施形態においては、既に説明した２つの読み出しモードを決定する比較基準信号を走査方向に対して所定のパタンで変更することを特徴とする。

図６は本実施例における比較基準信号の変更パタン例を説明する模式図である。ここでは比較基準信号の大きさを５段階のＬ０、Ｌ１、Ｌ２、Ｌ３、Ｌ４と規定し、Ｌ２を従来の基準とする。またｎは図５で定義した行に対応する。

図６（ａ）において、ｎ＝１ではＬ２、ｎ＝２ではＬ３、ｎ＝３ではＬ１、ｎ＝４ではＬ２としている。ここでは比較基準信号を３値で変化させている。ｎ＝５以降は繰り返しである。

図６（ｂ）において、ｎ＝１ではＬ２、ｎ＝２ではＬ４、ｎ＝３ではＬ０、ｎ＝４ではＬ３、ｎ＝５ではＬ１としている。ここでは比較基準信号を５値で変化させ、かつ変更パタンの周期についても図６（ａ）より長周期としている。ｎ＝６以降は繰り返しでもよいし、変更パタンをさらに長周期化してよりランダムなパタンに近づけることもできる。また比較基準信号は有限の不連続値に限らず、乱数発生器によるランダム値であることが望ましい。

図７は図６（ａ）の比較基準信号の変更パタンを適用した場合における効果を説明する図である。図７は図５と同様に滑らかなグラデーションを概念的に示したものであり、例として縦方向に行を、横方向にその行に対応した出力の応答性とＡＤ変換の分解能との対応関係を表している。

ｎ＝１については本実施例適用前と同様のため、画素の信号レベルは比較基準信号より高く、１２ビット相当でＡＤ変換がなされる。ｎ＝２については比較基準信号がＬ３に高められているため、画素の信号レベルは比較基準信号より低くなり、１４ビット相当でＡＤ変換がなされる。ｎ＝３については比較基準信号がＬ１に下げられているため、画素の信号レベルは比較基準信号より高くなり、１２ビット相当でＡＤ変換がなされる。ｎ＝４については比較基準信号がＬ２に戻されているため、画素の信号レベルは比較基準信号より低いままとなり、１４ビット相当でＡＤ変換がなされる。ｎ＝５については比較基準信号がＬ３に高められているため、画素の信号レベルは比較基準信号より低いままとなり、１４ビット相当でＡＤ変換がなされる。

このように、しきい値である比較基準信号の前後の輝度領域において、例えばｎ＝２においては低分解能から高分解能に、ｎ＝３においては高分解能から低分解能に、それぞれ出力の線形性を保持したままＡＤ変換分解能（階調）の切り替わりを分散させることができる。

以上、比較基準信号の変更パタンを説明した。さらには、同様のパタンであっても読み出し期間方向で位相をずらしてもよい。また比較基準信号は不連続な値である必要はなく、カウンタ１０８の比較時間の上限の範囲内で、任意に決めることができる。

以上のようにすることで、階調の境界部分をぼかし、段差や低階調側のトーンジャンプに対する視認性を軽減することができる。

（実施例２）
実施例１との差異は、列ごとに異なる比較基準信号を供給することで、選択部による参照信号の選択動作を列ごとに可変とする点である。

図８は本発明の実施例２における撮像素子の構成例を示すブロック図である。ここで画素部１０１から信号処理回路１１６は実施例１の図１と同様であるため説明は省略する。１１７は選択部１１０とは異なる配線でＴＧ１１３と接続された第二の選択部である。選択部１１７の基本的な動作は選択部１１０と同様であるが、ＴＧ１１７から供給される比較基準信号が異なる。

ここでは選択部１１０が例えば偶数列に、選択部１１７が奇数列に割り当てられて交互に構成されているものとする。

図９は本実施例における比較基準信号の変更パタン例を説明する模式図である。ここでは比較基準信号の大きさを５段階のＬ０、Ｌ１、Ｌ２、Ｌ３、Ｌ４と規定し、Ｌ２を従来の基準とする。またｎは図５で定義した行に対応し、各ｎに対して偶数列（ｃｈ１とする）に割り当てられた選択部１１０、奇数列（ｃｈ２とする）に割り当てられた選択部１１７の比較基準信号を示すものである。

図９（ａ）において、ｎ＝１では（ｃｈ１、ｃｈ２）＝（Ｌ２、Ｌ２）、ｎ＝２では（Ｌ２、Ｌ３）、ｎ＝３では（Ｌ２、Ｌ１）、ｎ＝４では（Ｌ２、Ｌ３）としている。ここではｃｈ２のみの比較基準信号を３値で変化させている。ｎ＝５以降は繰り返しである。図６（ｂ）において、ｎ＝１では（ｃｈ１、ｃｈ２）＝（Ｌ２、Ｌ３）、ｎ＝２では（Ｌ４、Ｌ１）、ｎ＝３では（Ｌ０、Ｌ２）、ｎ＝４では（Ｌ３、Ｌ３）、ｎ＝５では（Ｌ１、Ｌ２）としている。ここではｃｈ１とｃｈ２それぞれの比較基準信号を５値で変化させ、かつ変更パタンの周期についても図９（ａ）より長周期とし、かつｃｈ１とｃｈ２の位相をずらしている。ｎ＝６以降は繰り返しでもよいし、変更パタンをさらに長周期化してよりランダムなパタンに近づけることもできる。また、ｃｈ２は必ずしもｃｈ１の位相をずらしたものに限られず、独立のパタンでもよい。また、ｃｈ１とｃｈ２に対応した列方向の比較基準信号のみ変化させ、ｎに対応した行方向は変更しないパタンも可能である。

このように実施例２は比較基準信号の行方向の分散に加えて、列方向にも分散を可能としている。このようにすることで１回の走査において行列方向の二次元で階調の境界部分をぼかし、段差や低階調側のトーンジャンプに対する視認性をさらに軽減することができる。

（実施例３）
実施例１との差異はＡＥセンサからの情報に基づいて比較基準信号の変更パタンを決定することである。

まず図１０のブロック図を用いて本発明に係る撮像装置１０００の構成例を説明する。
撮像素子１００は入射光を画像信号に変換して出力する。撮影レンズ１００１はレンズ駆動回路１００２によってフォーカス制御などが行われ、被写体の光学像を撮像素子１００に結像させる。全体制御・演算回路１００３は各種演算処理を行うとともに撮像装置全体を制御する。

ＡＥセンサ１００４は被写体の明暗や色を識別できる多分割センサであり、撮像素子１００の露光時間や撮影レンズ１００１の絞り値等の露出条件を決定する。

メモリ１００５は画像データ等を一時的に記憶する。半導体メモリ等の着脱可能な記録回路１００６は画像データを記録する。操作回路１００７は操作者による操作部材の操作を電気的に受け付ける。表示回路１００８は各種情報や撮影画像を表示する。

図１１は実施例３に係る撮像動作の流れを説明するフローチャート図である。図１１において、ステップＳ１０１ではＡＥセンサ１００４による被写体の明暗の検出が行われる。このＡＥセンサ１００４は多数に分割されたブロックごとに明暗の情報を保持することができる。

ステップＳ１０２において、所定の範囲内にある信号ブロック数が所定値を超えるかどうかの判定を行う。これは、被写体が比較基準信号付近に存在するかを判定することが目的である。所定の範囲内にある信号ブロック数が所定値より大きい場合はステップＳ１０３に進み、小さい場合はステップＳ１０４に進む。

ステップＳ１０３において、撮像装置は例えば実施例１の図６（ａ）で示したように、比較基準信号を行ごとに変更する駆動を実施することを決定する。

ステップＳ１０４において、撮像装置は実施例１、実施例２で述べた比較基準信号を変更する駆動を実施しないことを決定する。

ステップＳ１０５において、ＡＥセンサ１００４による被写体の検出結果に応じて所定の比較基準信号変更のパタンを決定する。

ステップＳ１０６において、前ステップまでに決定された所定条件での画素信号の読み出しを行う。

ステップＳ１０７において、画素信号に所定の画像処理を施し、撮像データを表示回路、メモリカード等の記録回路に出力して撮影を終了する。

このように実施例３は被写体の明暗を事前に検出し、被写体に適した駆動方法を選択することで、撮像面内のＡＤ変換分解能（階調）の切り替わりを分散させ、より好適な画像信号を出力することができる。

（実施例４）
本実施例では、第１の読み出しと第２の読み出しのＡＤ変換分解能を決める参照信号ＶＨおよびＶＬの時間変化率の相対関係により、比較基準信号の変更実施を決定する。

図１２は本撮像装置において所定の信号振幅をＡＤ変換する際のＡＤ変換分解能とカウンタ１０８のカウント時刻との関係を示す模式図である。ここでは縦軸に信号振幅（明るさ）、横軸に時間を取り、ＡＤ変換分解能に応じて傾きの異なる３種類の参照信号を記載している。

実施例１等で説明したように、例えば同一の信号振幅を１４ビットと１２ビットの分解能で変換する場合は比較基準信号を比較基準信号１の値に設定する。この場合、信号振幅の全領域を１４ビットの分解能で変換する時間Ｔに対してＴ／４の時間でＡＤ変換が完了する。

一方、さらなる高速化のために、比較基準信号を比較基準信号２の値に設定し、画素信号レベルが大きい輝度領域を１１ビット相当の分解能でＡＤ変換する場合を考える。この場合、信号振幅の全領域を１４ビットの分解能で変換する時間Ｔに対してＴ／８の時間でＡＤ変換が完了するが、その一方で、より輝度の低い領域でＡＤ変換分解能（階調）の切り替わりが発生し、境界前後のビット精度の差も大きくなる。

このとき、光ショットノイズ等の量子化誤差に対してＡＤ変換分解能が十分ではなく、階調の切り替わりがより顕著に視認されうることが考えられる。

そこで本実施例においては、例えば、参照信号ＶＨおよびＶＬがそれぞれ１２ビット、１４ビットの分解能に相当する時間変化率の場合は、実施例１等で説明した比較基準信号の変更を実施しない、または比較基準信号の変更幅を小さくする。一方、例えば、参照信号ＶＨおよびＶＬがそれぞれ１１ビット、１４ビットの分解能に相当する時間変化率の場合は、実施例１等で説明した比較基準信号の変更を実施する、または比較基準信号の変更幅を大きくする。

実施例４のようにすることで、画素信号レベルが大きい輝度領域をより粗い分解能でＡＤ変換し、読み出しの高速化を実施する場合においても、撮像面内のＡＤ変換分解能（階調）の切り替わりを分散させ、段差や低階調側のトーンジャンプに対する視認性を軽減することができる。

（実施例５）
本実施例は既に説明した比較基準信号の変更を撮影（フレーム）ごとに実施することを特徴とする。例えば、１枚目の撮影では実施例１の図６（ａ）で説明したパタンですべての行を駆動する。続いて２枚目の撮影では実施例１の図６（ｂ）で説明したパタンですべての行を駆動する。続いて３枚目の撮影では実施例２の図９（ａ）で説明したパタンですべての行を駆動する。

実施例５のようにすることで、同一の被写体を重ね合わせ、平均化する多重露出撮影（マルチショット撮影）等においても、撮像面内のＡＤ変換分解能（階調）の切り替わりを分散させ、段差や低階調側のトーンジャンプに対する視認性を軽減することができる。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

例えば、高ＩＳＯ感度ほど撮像素子のノイズが大きくなるため、相対的に階調の段差や低階調側のトーンジャンプは目立たなくなる。また列回路内にゲイン増幅器（アンプ）を備える撮像素子においては用いる増幅率によってもノイズは変動する。また画素信号レベルに応じて増幅率を変化させる撮像素子においても同様にノイズは変動する。

したがって、比較基準信号を変化させる本実施形態を低ＩＳＯ感度時や多重露出撮影時のみに限定することや、撮像素子内の増幅率などの撮影条件に応じて変形することも可能である。

１０１ 画素部、１０２ 単位画素、１０３ 信号線、１０４ 垂直走査回路、
１０５ 垂直信号線、１０６ 列回路、１０７ 比較器、１０８ カウンタ、
１０９ ラッチ、１１０，１１７ ランプ信号選択部、
１１１，１１２ Ｄ／Ａ変換器、１１３ タイミングジェネレータ（ＴＧ）、
１１４ 水平走査回路、１１５ 水平信号線、１１６ 信号処理回路、
２０１ フォトダイオード（ＰＤ）、２０２ 転送スイッチ、
２０３ フローティングディフュージョン（ＦＤ）、
２０４ リセットスイッチ、２０５ 画素アンプ、２０６ 選択スイッチ

Claims (5)

1. 光電変換部を備えた複数の画素が行列方向に配置された画素アレイと、
   時間とともに信号レベルが変化する複数の異なる参照信号および所定の比較基準信号を出力する参照信号出力回路と、
   前記画素からの出力と、前記参照信号出力回路から出力された参照信号または比較基準信号とを入力とする比較手段と、を備え、
   前記比較手段は、前記画素からの出力と所定の比較基準信号との比較を行い、
   前記参照信号出力回路は、前記比較手段の比較結果に基づいて、前記画素からの出力が所定の比較基準信号より小さいまたは等しい場合には、第一の時間変化率で電位が変化する第一の参照信号を出力し、
   前記画素からの出力が所定の比較基準信号より大きい場合には、第一とは異なる第二の時間変化率で電位が変化する第二の参照信号を出力する撮像装置であって、
   前記比較基準信号の大きさを制御する比較基準信号制御手段を備えることを特徴とする撮像装置。
2. 前記比較基準信号制御手段は、前記画素アレイの行または／および列方向の位置に応じて前記比較基準信号の大きさを決定することを特徴とする請求項１に記載の撮像装置。
3. 前記比較基準信号制御手段は、前記第一の参照信号と前記第二の参照信号の時間変化率の差に応じて前記比較基準信号の大きさを決定することを特徴とする請求項１または２に記載の撮像装置。
4. 前記比較基準信号制御手段は、複数の比較基準信号を独立に制御するモードを有し、
   前記画素の信号を行方向に出力する（ｎ＋１）（ｎは整数）番目の出力期間において、少なくとも一つの比較基準信号の大きさが、ｎ番目の出力期間における同一の比較基準信号の大きさと異なることを特徴とする請求項２または３に記載の撮像装置。
5. 前記複数の画素はカラーフィルタを備え、
   前記比較基準信号の大きさがカラーフィルタに応じて決定されることを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。