JP2008098770A - Ｍｏｓ型イメージセンサ - Google Patents

Abstract

【課題】ＭＯＳ型イメージセンサにおいてシフトレジスタ式で画素を読み出す場合における電子シャッターのタイミングを考慮しつつ、任意読み出しを実現する。
【解決手段】ＭＯＳ型イメージセンサにおいて、電子シャッター用シフトレジスタと、読み出し用シフトレジスタとを、任意読み出しで指定される領域以外の画素について、その画素が存する行については、高速シフトさせてその行の読み出しを抑止する。また、電子シャッター用シフトレジスタと読み出し用シフトレジスタとは、高速シフトさせるタイミングを所定の位相差を以って同期させる。
【選択図】図８

Description

本発明は、ＭＯＳ型イメージセンサに関し、特に、撮像領域を選択して撮像を行い、フレームレートを上げる技術に関する。

近年、カメラ付携帯電話機の普及に伴い、低電圧で駆動するＭＯＳ型イメージセンサが注目されている。ＭＯＳ型イメージセンサは、ＣＣＤイメージセンサに比して画質が劣るという問題があったが、画質についても改良がなされ、向上してきている。
ＭＯＳ型イメージセンサにおいては、水平走査、垂直走査によって二次元に配列された画素を順次水平ラインの１ライン毎に読み出して、時系列的な撮像信号として出力し、水平ラインから垂直方向に１ラインシフトして走査して撮像信号を読み出すことを繰り返し、２次元画像信号を得る。

このＭＯＳ型イメージセンサの駆動方式においては、大きく分けて、「デコード式」と、「シフトレジスタ式」とがある。
「デコード式」は、読み出す領域をデコード回路によって、撮像部の走査を開始する位置、走査を停止する位置をユーザが指定することが可能な「任意読み出し」が可能な駆動方式であるが、「シフトレジスタ式」に比すると、デコード回路の規模が大きくなる。回路規模の増大はコストアップにもつながり、また、携帯電話機などの小型の装置への搭載が困難になる。

一方、「シフトレジスタ式」はシフトレジスタ回路を用いて、駆動回路規模を小さくすることが可能になっている。反面「デコード式」とは異なり、画素を選択するパルス転送を転送途中で止めることができないので、画面の任意的な位置の走査を実現するための「任意読み出し」ができないというデメリットがある。
ＣＣＤを用いた撮像素子においては、以下の特許文献１に示すように、高速で電荷を転送することでフレームレートを上げ、任意読み出しを実現する技術が開示されている。また、特許文献２には、シフトレジスタを駆動させる際にその駆動周波数を変化させて任意読み出しを実現する技術が開示されている。
特開平４−３５３８４０号公報 特開平９−０４６６００号公報

ところで、固体撮像素子としては画素の読み出しを指定する読み出し用のシフトレジスタのほか、電子シャッター用のシフトレジスタについても、その駆動タイミングを考慮しなくてはいけない。誤ったタイミングで高速で電子シャッター用のシフトレジスタを動作させた場合には、出力される画像に不具合が生じたり、露光時間を確保できない可能性がある。

そこで、本発明においては、電子シャッター用のシフトレジスタの駆動方法も考慮にいれて、出力される画像に不具合なく任意読み出しを実現できるＭＯＳ型イメージセンサ、及び、ＭＯＳ型イメージセンサが搭載されるカメラを提供することを目的とする。

上記課題を解決するため、本発明は、ＭＯＳ型イメージセンサであって、２次元行列状に配列された画素群のうち、画素における不要な電荷を排出させて画素における光電荷の蓄積量を初期化するために、各行に係る画素群を先頭行から最終行まで一行分ずつ順次選択する選択信号を逐次出力する電子シャッター用シフトレジスタと、前記電子シャッター用シフトレジスタの出力タイミングと自己の出力タイミングについて所定の関係を保って同期しながら動作し、前記２次元行列状に配列された画素群のうち、各画素が初期化されてから蓄積された光電荷を転送するために、各行に係る画素群を先頭行から最終行まで一行分ずつ順次選択する読み出し信号を逐次出力する読み出し用シフトレジスタと、前記読み出し信号によって転送される電荷を受けて画素信号を出力する出力手段と、前記電子シャッター用シフトレジスタと前記読み出し用シフトレジスタとに、それぞれをシフト動作させるタイミングを定める第１パルス列と、画素の読み出しが不要な行について前記第１パルス列よりも高周波であり、それぞれをシフト動作させるタイミングを定める第２パルス列とを切り替えて供給する駆動制御手段とを備えることを特徴としている。

ここで光電荷とは、各画素において、光が照射されて蓄積され、読み出される電荷のことであり、画素信号の元となる電荷のことである。

上述のような構成によって、電子シャッター用のシフトレジスタと、読み出し用シフトレジスタとを２種類の駆動パルスで駆動させることができ、高速パルスでシフトレジスタを駆動させることで、不必要な行の画素を読み飛ばすことができる。不必要な行を読み飛ばしているので、シフトレジスタ自体は一行ずつ選択行がシフトしていってるものの、任意読み出しを実現できている。

また、前記駆動制御手段は更に、前記第２パルス列を出力する際に、前記選択信号と前記読み出し信号を画素に出力することを抑止することとしてもよい。
これにより、高速駆動時には、画素の読み出しが確実に行われないようにすることで、不要な画素の読み出しが行われることによって発生する画素信号の生成などの処理を回避し、画素の読み出し処理を容易にすることができる。

また、前記読み出し用シフトレジスタが一の行を選択した後、当該行に係る画素の読み出しが終了し、次の行を選択するための前記第１パルス列の次のパルスが供給されるまでの間、画素は非選択状態になるものであり、前記駆動制御手段は、画素が非選択状態になっている間に前記第２パルス列を供給することとしてもよい。
これにより、画素が非選択の状態になっているときに高速シフトさせることになるので、画素の光電荷が必要な場合に画素の読み出しをする際にノイズとなることがない。

また、前記２次元行列状に配列された画素群は、Ｍ×Ｎ（Ｍ、Ｎは自然数）個の画素を有し、当該Ｍ×Ｎの画素群に対し、ｍ×Ｎ（ｍ＜Ｍ、ｍは自然数）の切り出し領域が設定されている場合に、前記駆動制御手段は、ａ（０≦ａ＜Ｍ）行分の第２パルス列を出力し、その後に、ｍ行分の第１パルス列を出力し、その後に、ｂ（０≦ｂ＜Ｍ、ａ＋ｂ＋ｍ＝Ｍ、ａ＋ｂ≠０）行分の第２パルス列を出力し、前記画素の読み出しが不要な行とは、前記ａ行と前記ｂ行であることとしてもよい。

これにより、必要のない行数に基づいて、高速シフトのパルス数が決定され、任意読み出しに相当する構成を実現することができる。
また、前記電子シャッター用シフトレジスタは、第ｎ（０＜ｎ）フレームのための画素信号を出力させるための第１選択信号と、前記第ｎ＋１フレームのための画素信号を出力させるための第２選択信号とを出力し、前記読み出し用シフトレジスタは、第ｎ（０＜ｎ）フレームのための画素信号を出力させるための第１読み出し信号と、前記第ｎ＋１フレームのための画素信号を出力させるための第２読み出し信号とを出力し、ａ＝ｂであるとき、前記駆動制御手段は、前記第１選択信号と前記第１読み出し信号とがｂ行分の垂直走査と、前記第２選択信号と前記第２読み出し信号がａ行分の垂直走査とが同時に実行されるように、前記第２パルス列を出力することとしてもよい。

これにより、有効画素の中の読み出し領域が、上下方向において中心から等間隔にある場合には、一フレーム目の後段の高速シフトと、二フレーム目の前段の高速シフトを実行するタイミングを同じにすることで、露光時間を長くすることができ、また、ニフレーム目の開始を早めることができるのでフレームレートを上げることができる。
また、前記駆動制御手段は、前記ｍ行の画素読み出しをするときに、所定の間隔で、前記第１パルス列と前記第２パルス列とを切り替えて出力することとしてもよい。

これにより、画質は落ちるものの、画素の必要な期間においても、何行かに一行とかの割合で高速シフトさせることで、更なるフレームレートの高速化を図ることができる。
また、前記ＭＯＳ型イメージセンサは、更に、前記駆動制御手段が、前記第２パルス列を前記電子シャッター用シフトレジスタに対して供給しているときに、当該第２パルス列により前記電子シャッター用シフトレジスタが出力する選択信号の対象となる行の画素群の光電荷を排出させる排出手段を備えることとしてもよい。

あるいは、前記ＭＯＳ型イメージセンサは、更に、前記駆動制御手段が、前記第２パルス列を前記読み出し用シフトレジスタに対して供給しているときに、当該第２パルス列により前記読み出し用シフトレジスタが出力する読み出し信号の対象となる行の画素群の光電荷を排出させる排出手段を備えることとしてもよい。
これにより、画素を読み出す必要のない画素からも光電荷が排出されるので、画素に光電荷が蓄積され続けて、データが必要な画素に対して画素のデータが不要な電荷から光電荷があふれて、画素信号が本来欲しいものから変質するということがなくなる。

また、前記ＭＯＳ型イメージセンサは更に、画素を読み出す際に、画素混合を行い、画素値を算出する画素混合手段を備えることとしてもよい。
これにより、画素の選択行以外の行に対しては読み出しを出力する信号線を一定電位、例えば、グランドに設定することで、高速パルスを受けて高速の選択信号あるいは読み出し信号を各シフトレジスタが出力することにより発生しうるノイズを低減することができる。

また、前記ＭＯＳ型イメージセンサは、更に、前記駆動制御手段が前記第２パルス列を供給する際に、前記選択信号と、前記読み出し信号とが出力されるための信号線であり、前記画素群の行ごとに各画素に接続されている信号線の電位を一定電位に設定する設定手段を備えることとしてもよい。
これにより、画素を読み出す際に画素混合も行い、複数の画素の色データを１つの画素分として扱うので、照度が足りない場合において画素の信号を補うほか、画素値を算出する場合にも複数の画素分必要なところを一つの画素分として算出するので処理を高速化できる。

また、前記所定の関係とは、前記ＭＯＳ型イメージセンサの各画素における露光時間を確保できる時間間隔に相当し、当該時間間隔をもって前記電子シャッター用シフトレジスタと前記読み出し用シフトレジスタはそれぞれ異なる行を選択しながら同期して動作することとしてもよい。
これにより、所定の関係が十分に露光時間を得られる位相差で電子シャッター用シフトレジスタと読み出し用シフトレジスタは動作することになり、また、この所定の関係にある位相差を調整することで、露光時間を変更することもできるようになる。

また、前記画素群の周囲にはＯＢ（Optical Black）レベルを検出するためのＯＢ画素群が配されており、前記駆動制御手段は、前記電子シャッター用シフトレジスタ及び前記読み出し用シフトレジスタが前記ＯＢ画素群を選択するための信号を出力するときに前記第２パルスを供給することとしてもよい。
これにより、ＯＢ領域に対して電子シャッター用シフトレジスタ、あるいは、読み出し用シフトレジスタがそれぞれの信号を出力しようとするときに高速駆動させることで、フレームレートを更に上げることができる。ＯＢレベルを検出するには通常ＯＢ領域の画素の画素値の平均値を用いる。しかし、ＯＢについては、最低一つのＯＢレベルの画素を検出できればよいので、ＯＢを検出する行以外の他の行を検出せずに高速シフトで読み出しを飛ばしても、画素に大きな影響はない。

また、前記駆動制御手段は、前記電子シャッター用シフトレジスタまたは前記読み出し用シフトレジスタがあるフレームに係る画素行の指定が終了し、次のフレームの画素群に係る各行の選択を開始するまでのＶブランキング期間において、前記第２パルス列を供給することとしてもよい。
これにより、電子シャッター用シフトレジスタ、あるいは、読み出し用シフトレジスタが一のフレームにかかる全ての行の走査が終了し、次のフレームの選択開始までの期間Ｖブランキング期間を高速駆動させることで、フレームレートを更にあげることができる。Ｖブランキング期間においては画素の読み出しを行っていないので、Ｖブランキング期間において高速駆動しても画像としての信号にノイズがのることもない。

また、本発明は上述のＭＯＳ型イメージセンサを搭載したカメラであってもよい。
これにより、本発明を任意読み出しができるカメラとして利用することができる。
また、本発明は上述のカメラを組み込んだカメラシステム搭載型の自動車であってもよい。
これにより、本発明を車載システム搭載型のカメラシステムとして利用することができる。

以下、本発明の一実施形態である固体撮像素子について図面を用いて説明する。
＜実施の形態１＞
＜構成＞
図１には、本発明に係る固体撮像装置３０を含むカメラ１００の機能構成を示したブロック図を示した。同図に示されるようにカメラ１００は、レンズ１０と、光学系処理部２０と、固体撮像装置３０と、アナログ信号処理部４０と、ＤＳＰ（Digital Signal Processor）５０とを含んで構成される。

レンズ１０は、被写体の光学像を固体撮像装置３０に結像させる機能を有する。
光学系処理部２０は、詳細については省くが、レンズ１０を通過した光学像の光学処理を行う機能を有し、ミラーやフィルタなどによって実現される。
固体撮像装置３０については、図２により詳細な構成図を示した。ここに示した固体撮像装置３０は、例えば、特許公開公報２００３−４６８６５号公報に記載されているものと略同一のものであるが、簡単に説明しておく。

図２に示すように固体撮像装置３０は、画素群１０４と、垂直駆動部１１２と、水平駆動部１１３と、タイミングジェネレータ１１４とを含んで構成される。
画素群１０４は、撮像する映像の各画素について、同様の構成をする回路である。当図においては、２行２列分、つまり画素１０ａａ、１０ａｂ、１０ｂａ、１０ｂｂについてのみの回路を示しているが、実際には、より多くの画素、
例えば、１０２４×７６８分の画素の回路が行列状に構成されている。画素群１０４は、図２に示すように、画素１０ａａ、１０ａｂ、１０ｂａ、１０ｂｂ、…、画素電源線１０１ａ、１０１ｂ、…、リセットスイッチ線１０２ａ、１０２ｂ、…、転送スイッチ線１０３ａ、１０３ｂ、…、垂直信号線１０９ａ、１０９ｂ、…、とを含んで構成される。

各画素は基本的に同様の構成を有するので、一つの画素１０ａａについてのみ説明し、その他の画素については説明を割愛する。
画素１０ａａは、ＰＤ（Photo Diode）１１と、転送トランジスタ１２と、リセットトランジスタ１３と、増幅トランジスタ１４と、ＦＤ（Floating Diffusion）部１５とを含んで構成される。

ここで、この画素１０ａａにおける画素の転送の仕組みを説明しておく。まず電子シャッター用シフトレジスタ１１２２による不要電荷の排出が行われる。当画素１０ａａにおいて、リセットスイッチ線１０３ａにリセット信号ＥＲＳが印加されるとリセットトランジスタ１３が解放され、ＦＤ部１５の電位が、画素電源線１０１の電位と同じ電位ＶＤＤＣＥＬＬに設定される。その後に、そして転送スイッチ線１０３ａに転送信号ＥＴＲと電子シャッター用シフトレジスタ１１２２から出力される選択信号に基づく信号が印加されると、転送トランジスタ１２が解放され、ＰＤ１１に蓄積された光電荷がＦＤ部１５へと流れる。そしてこの電荷は不要なので画素電源線１０１へと排出される。この不要電荷の排出を掃きだし動作と呼ぶこともある。

そして、当画素１０ａａにおいて、リセットスイッチ線１０３ａにリセット信号ＲＳが印加されるとリセットトランジスタ１３が解放され、ＦＤ部１５の電位が、画素電源線１０１の電位と同じ電位ＶＤＤＣＥＬＬに設定される。そして転送スイッチ線１０３ａに転送信号ＴＲと読み出し用シフトレジスタ１１２１から出力される読み出し信号に基づく信号が印加されると、転送トランジスタ１２が解放され、ＰＤ１１に蓄積された光電荷がＦＤ部１５へと流れる。そして増幅トランジスタ１４によって、画素電源線１０１の電位ＶＤＤＣＥＬＬだけ加算されて、垂直信号線１０９ａへと出力される。これが一画素の１フレームにおける光電荷の出力の仕組みである。

垂直駆動部１１２は、読み出し用シフトレジスタ１１２１と、電子シャッター用シフトレジスタ１１２２と、選択部１１２３とを含んで構成される。
読み出し用シフトレジスタ１１２１は、画素群１０４の一行の画素をｎ行目、ｎ＋１行目、・・・と順次画素行の選択をするための選択信号を、タイミングジェネレータ１１４から出力される一フレーム分の画素群１０４の走査の開始を制御する開始信号ＶＳＴと、選択信号を出力させるタイミングを決定するクロック信号Ｖ１及びクロック信号Ｖ２に基づいて、出力する機能を有する。

電子シャッター用シフトレジスタ１１２２は、読み出し用シフトレジスタ１１２１と同様に画素群１０４から一行分の画素を選択するための選択信号を出力する機能を有するが、これは、タイミングジェネレータ１１４から出力される一フレーム分の走査を開始する開始信号ＥＳＴと、選択信号を出力させるタイミングを決定するクロック信号ＥＶ１及びクロック信号ＥＶ２に基づいて、出力する。開始信号ＥＳＴは、開始信号ＶＳＴよりも所定の時間間隔だけ先駆けて出力される。電子シャッター用シフトレジスタ１１２２により選択された行の画素は、実際に読み出し用シフトレジスタ１１２１で指定される行の画素の光電荷を読み出す前にＰＤに蓄積される不要な電荷を排出し、ＰＤに照射される光の時間帯を均一にするために行われる。

電子シャッター用シフトレジスタ１１２２がある行の選択を行い、それに世もないその行の画素の不要な電荷の排出が行われ、所定時間後に読み出し用シフトレジスタ１１２１によって同じ行が選択され、実際に電荷の読み出しが実行されることにより、電子シャッター動作が実現される。
選択部１１２３は、読み出し用シフトレジスタ１１２１と電子シャッター用シフトレジスタ１１２２とから出力される選択信号を、タイミングジェネレータ１１４から、信号線１２３を介して出力される高速パルス出力時に各シフトレジスタからの信号の出力を確かなものとするための信号ＶＤＲＲＳ、ＰＤから光電荷のＦＤ部１５への転送を実行させるための転送信号ＴＲ、ＰＤ１１への光電荷の蓄積を開始させる信号転送信号ＥＴＲに基づいて、各画素行に出力する機能を有する。また、選択されている行に対して、リセット信号ＲＳお呼びリセット信号ＥＲＳをリセット信号線１０２に出力する機能も有する。また、図２においては直接には接続されていないが、バイアス電流制御線１０６にバイアス電流の供給及び停止を制御するためのバイアス駆動信号を出力する機能も有する。

水平駆動部１１３は、垂直駆動部１１２の走査により、各画素から出力されてきた光電荷をＣＤＳ４１に転送するために順次各列を選択する選択信号を転送トランジスタ１１１ａ、１１１ｂ、…、に出力する機能を有する。当該転送信号を受けて各トランジスタは順次解放されていき、電荷が排出され順次ＣＤＳ４１に転送信号線１１０を介して転送される。

タイミングジェネレータ１１４は、固体撮像装置４０の各部を制御するための各種信号、開始信号ＶＳＴ、クロック信号Ｖ１、クロック信号Ｖ２、開始信号ＥＳＴ、クロック信号ＥＶ１、クロック信号ＥＶ２、ＶＤＲＲＳ、転送信号ＴＲ、転送信号ＥＴＲ、ＧＮＤ設定信号ＭＸＴＲ、水平駆動部１１３を駆動させるクロックパルスＨＣＬＫ、水平駆動部１１３の一フレーム分の画素の走査開始を制御するスタートパルスＨＳＴ、ＣＤＳ回路制御信号を予め定められたタイミングに基づいて出力する機能を有する。

ＣＤＳ（Correlated Double Sampling）回路部１１５は、各画素から出力されてくる光電荷からリセットトランジスタ１３をリセットする際に発生するリセットノイズなどを除去してから、各光電荷を出力する機能を有する。
アナログ信号処理部４０は、図１に示すように、ＣＤＳ回路４１と、ＯＢ（Optical Black）クランプ回路４２と、ＧＣＡ（Gain Control Amplifier）４３と、ＡＤＣ（Analog-to-Digital Converter）４４とを含んで構成される。

ＣＤＳ回路４１は、固体撮像装置３０から出力される出力信号からフィードスルー信号の差分を算出し、その結果を出力する機能を有し、サンプリングノイズなどのノイズを除去する機能を有する。
ＯＢクランプ回路４２は、ＣＤＳ回路４１から出力されるＯＢレベルの信号を検出し、その信号レベルを出力する機能を有する。ＯＢレベルとは、画素への光の照射がない状態における電荷の蓄積度合いのことであり、固体撮像装置３０の画素群の周囲には光が照射されない画素が設けられており、これらの画素からの電荷を用いて検出する。

ＧＣＡ４３は、ＣＤＳ回路から出力される有効画素の信号レベルとＯＢクランプ回路４２から出力されるＯＢレベルとの差分をとり、その差分のゲインを調整して有効画素のアナログ信号を出力する機能を有する。
ＡＤＣ４４は、ＧＣＡ４３から出力されたアナログ信号をデジタル信号に変換し、変換されて生成されたデジタル信号を出力する機能を有する。

そして、ＤＳＰ５０は、ＡＤＣ４４から出力されたデジタル信号の処理を実行し、画像信号として例えばモニタなどに出力する機能を有する。
以上が、カメラ１００の各部の機能の説明である。
＜動作＞
次に、固体撮像装置３０の垂直駆動部１１２における、概念的な動作を図３に基づいて説明する。

図３（ａ）には、垂直駆動部１１２の駆動タイミングを示しており、図３（ｂ）には、走査の一例を示している。
図３（ａ）には、一の行の選択に係る信号の出力のタイミングを示している。図３（ａ）に示すように、読み出し行に係るリセット信号ＲＳが出力され、画素のＦＤ部のリセットが行われ、読み出し行に係る転送信号ＴＲによって画素から垂直信号線へ画素の電荷が出力される。そして、排出行に係るリセット信号ＥＲＳが出力され、ＦＤ部のリセットが行われ、排出行に係る転送信号ＥＴＲによってＰＤから光電荷が読み棄てられる。リセット信号ＲＳと転送信号ＴＲは、読み出し用シフトレジスタ１１２１に係る信号であり、リセット信号ＥＲＳと転送信号ＥＴＲとは、電子シャッター用シフトレジスタ１１２２に係る信号である。なお、各シフトレジスタが行を選択する信号を出力するタイミングは図３（ａ）に示したように予め動作仕様として定められているが、リセット信号ＲＳと転送信号ＴＲが対象とする行は、リセット信号ＥＲＳと転送信号ＥＴＲが対象とする行とは異なる。

このように信号が出力されることで、画素のＰＤとＦＤ部に蓄積される電荷が一旦リセットされてから所定時間経過した後のＰＤに一様に蓄積された光電荷が画素の信号として出力される。
図３（ｂ）は、電子シャッター用シフトレジスタ１１２２と読み出し用シフトレジスタ１１２１の選択する行の違いを模式的に示した図である。同図に示すように、電子シャッター用シフトレジスタ１１２２が選択する行は、読み出し用シフトレジスタ１１２１が選択する行よりもｙ軸方向において、所定行だけ下の位置にある行を選択する。

図４には、タイミングジェネレータ１１４から垂直駆動部１１２及び水平駆動部１１３に出力される信号のおおまかなタイミングについて示した。
同図には、開始信号ＶＳＴ、クロック信号Ｖ１、クロック信号Ｖ２、開始信号ＥＳＴ、クロック信号ＥＶ１、クロック信号ＥＶ２、そして水平駆動部１１３に水平方向の走査を促すための信号ＨＳＴを示している。

一周期分のクロック信号Ｖ１及びクロック信号Ｖ２の両方を持って、一行を選択する選択信号が読み出し用シフトレジスタ１１２１から出力される。以降、クロック信号Ｖ１及びクロック信号Ｖ２の両信号を以ってＶＣＬＫと呼称する事もある。また、一周期分のクロック信号ＥＶ１及びクロック信号ＥＶ２の両方を持って、一行を選択する選択信号が電子シャッター用シフトレジスタ１１２２から出力される。以降、クロック信号ＥＶ１及びクロック信号ＥＶ２の両信号を以ってＥＣＬＫと呼称する事もある。

またＨＳＴが１パルス出力されるごとに、水平駆動部１１３が左側の列から順に一列ずつ指定する選択信号を出力し画素を転送させる。
次に、本発明の骨子を説明する。本発明の場合と従来と場合の違いを明確にするために、まず、図５と図６を用いて従来の場合の一フレームの画素の読み出しの順序を説明し、次いで図７と図８を用いて本発明の場合の一フレームの画素の読み出しの順序を説明する。

図５は、画素群１０４における画素の配置を模式的に示した図である。当図は、従来における画像の出力を説明することにも用いる。
図５に示すように、固体撮像装置においては、Ｍ行ｎ列の有効画素領域があり、ここに配される画素に基づいて生成される画像信号が実際の画像として、例えばモニタなどに出力される。そして有効画素領域の周囲をダミーＯＢ及びＯＢの画素領域が配されており、合計でＪ行Ｎ列の画素が配されている。画素の領域の右側にＨブランキングを下側にＶブランキングを配したが、これは模式的に示したものであり、実際にＨブランキングで示される領域及びＶブランキングで示される領域には画素は配されていない。両ブランキングは、画素の処理を説明する都合上示したものである。Ｈブランキング期間は、各シフトレジスタが一の行を選択する信号を出力し終わって、次の行を選択するまでの期間をいい、Ｖブランキング期間は、一のフレームの走査が終わってから次のフレームの走査を開始するまでの期間をいう。各ブランキング期間においては、画素は選択状態にはなっていない。この図に示したような画素配置の一フレーム分の画素を走査する場合の順序を示したのが図６である。

図６は、従来における一フレームの画素の読み出しの順序と、タイミングジェネレータ１１４から出力される信号のタイミングのタイミングチャートを示したものである。当図と図５を用いて画素の読み出しの順序を説明する。
図６に示すように、一フレームの画素の読み出しを実行する場合には、まず図５の上部にあるＯＢ領域の画素を読み出す。図６においては、図面上左から右に流れる方向で時間軸が設定している。図５における上部側から画素は一行ずつ順々にずれて読み出されていく。図６においては、説明を簡略化するために、一つのシフトレジスタに対するタイミングジェネレータ１１４から出力される信号のタイミングのみを示している。つまり、開始信号ＶＳＴと開始信号ＥＳＴを共通の信号で、クロック信号Ｖ１とクロック信号ＥＶ１とを共通の信号で、クロック信号Ｖ２とクロック信号ＥＶ２とを共通の信号で示している。ただし、実際には開始信号ＶＳＴと開始信号ＥＳＴは出力されるタイミングが図４に示したようにずれる。

タイミングジェネレータ１１４から開始信号ＶＳＴが一度出力されることで、読み出し用シフトレジスタ１１２１が、シフトしながら選択信号を出力していく。シフトするタイミングはクロック信号Ｖ１及びクロック信号Ｖ２によって決定されており、開始信号ＶＳＴが出力されるとまず、図５に示した有効画素領域の上部に示すＯＢ領域の一行目から画素を選択する選択信号を出力する。そして読み出し用シフトレジスタ１１２１は、クロック信号Ｖ１及びクロック信号Ｖ２によって順にシフトしていくので、上部ＯＢ領域を過ぎると有効画素領域、そして、下部のＯＢ領域の画素を選択する選択信号を出力し、当該選択信号を受けて、固体撮像装置３０から画素が出力されていく。

そして最後に、次のフレームの準備期間として、Ｖブランキング期間が設けられている。この一フレーム間で、読み出し用シフトレジスタ１１２１は従来においては、均一の間隔のクロック信号Ｖ１とクロック信号Ｖ２で動作している。なお、電子シャッター用シフトレジスタ１１２２の場合は、開始信号ＶＳＴが開始信号ＥＳＴになり、クロック信号Ｖ１がクロック信号ＥＶ１に、クロック信号Ｖ２がクロック信号ＥＶ２になる。

これが従来における画素の読み出しの順であるが、本発明の場合は、図７及び図８に示すように従来のものとは異なる。
まず、基本的な画素の領域は図５と同様であるが、本発明の場合は図７の斜線部に示すように切り出し領域７００が設定されている。設定されていると言っても、行を指定して画素の読み出しを実行できるわけではなく、結果としてこの切り出し領域７００の画素を抽出した形になるのが本発明の特徴であり、画素の任意読み出しを実現している。

では、どのように実現しているかを図８のタイミングチャートを用いて説明する。ここでも、読み出し用シフトレジスタ１１２１の場合について説明し、電子シャッター用シフトレジスタ１１２２については、読み出し用シフトレジスタ１１２１の場合と行とタイミングとがずれるだけで、それ以外は同じなので説明を略す。
図７における画素を読み出していく場合に、上の行から順に読み出していくという点では従来と変わらないが、図８に示しているように、読み出し領域とＯＢ領域以外の画素、つまり、ａ行ｎ列、ｂ行ｎ列の部分については、クロック信号Ｖ１及びクロック信号Ｖ２を高周波にすることで、読み出し用シフトレジスタ１１２１を高速でシフトさせる。この間、画素の読み出しを促すための転送信号ＴＲはタイミングジェネレータ１１４から出力されない。ここで、高速シフトさせるためにタイミングジェネレータ１１４が発生させるパルス数はａ行分、あるいはｂ行分の数と同等である。不必要な行に相当するパルス数を発生させて、所望の行数を高速シフトさせるのである。

図８に示すようにタイミングジェネレータ１１４からａ行あるいはｂ行と同じ数だけクロック信号Ｖ１と、クロック信号Ｖ２とを高速で出力することで、読み出し用シフトレジスタ１１２１を高速駆動させ、所望の行まで指定する行を読み飛ばす。ａ＋ｂ行分だけ高速シフトしただけ、撮像におけるフレームレートを従来よりも速くすることができ、また、画素としては切り出し領域７００に相当する部分の画素が出力できるので任意読み出しを実現できている。

以上のように、必要とする切り出し領域とＯＢ領域以外の画素分の行、つまり図８においてはａ行とｂ行の間読み出し用シフトレジスタ１１２１と電子シャッター用シフトレジスタ１１２２を高速駆動することが本発明の特徴である。
ではより具体的に、各信号の状態について説明する。ここでも従来の場合について説明した後に、本発明の場合を説明する。

図９には、従来の場合の固体撮像装置３０の各部を流れる信号のタイミングを示した。本図と図２を用いて、固体撮像装置３０の従来の場合の動作を簡単に説明する。なお、本タイミングチャートは、図６に示した１フレーム単位のものではなく、一行単位における各信号の立ち上がり立下りを示したタイミングチャートである。
図９において、クロック信号Ｖ１とクロック信号Ｖ２が共にＬｏｗになっている時刻ｔ１からｔ２が画素非選択期間であり、時刻ｔ２からｔ３が画素選択期間となっており、両期間を含んでＨブランキング期間とする。そしてこのＨブランキング期間と有効画素期間を合わせて一行分の選択に係る期間である。ただし本図には、転送信号ＴＲと転送信号ＥＴＲ、そしてリセット信号ＲＳとリセット信号ＥＲＳを同じタイミングチャートに図示しているもののそれぞれに基づいて出力される選択信号あるいは読み出し信号の行は異なる。

まず時刻ｔ１で、リセット信号ＲＳとリセット信号ＥＲＳが、それぞれ、電子シャッター用シフトレジスタ１１２２と読み出しシフトレジスタが指定している行のリセット信号線１０２に対して出力され、読み出される画素のＦＤ部の電位が画素電源１０１の電位ＶＤＤＣＥＬＬと同電位に設定される。
そして転送信号ＴＲにより、転送信号線１０３を流れる電流がＨｉになり、転送トランジスタ１２がオンされ、ＰＤに蓄積された光電荷がＦＤ部に転送される。この間、バイアス電流ＬＧが選択部１１２３から出力されることで等価的にソースフォロア回路で電流が増幅され、ＦＤ部に蓄積された光電荷が信号電荷として、垂直信号線１０９を介して読み出される。そしてＣＤＳ回路部１１５を経由して、ＨＳＴを受けた水平駆動部１１３により、画素が左側から一列ずつ右にシフトしながら一つずつ順に、有効画素期間を通じてＣＤＳ４１に出力される。

読み出し用シフトレジスタ１１２１によって選択された行におけるリセットと転送信号ＴＲの出力が終了すると、次に、リセット信号ＥＲＳにより、電子シャッター用シフトレジスタ１１２２が指定する行の画素のＦＤ部が画素電源線１０１の電位に設定され、信号転送信号ＥＴＲにより、トランジスタ１２がオンされ、ＰＤに蓄積された不要電荷がＦＤ部に転送され、転送された不要電荷は、画素電源線１０１に排出される。前述したように、電子シャッター用シフトレジスタ１１２２が選択する行は、読み出し用シフトレジスタ１１２１よりも所定行だけ下の行になる。これにより、読み出し用シフトレジスタ１１２１によって指定された画素の読み出しのための準備が整う。

以上が、従来の場合における一行分の画素を読み出す期間における固体撮像装置３０の動作である。
一方、図１０には、本発明の場合の固体撮像装置３０の各部を流れる信号のタイミングを示した。図９と比較すればわかるように、クロック信号Ｖ１とクロック信号Ｖ２そしてクロック信号ＥＶ１とクロック信号ＥＶ２とが、Ｈブランキング期間の画素非選択期間において、そのパルスが高周波になっている。基本的な動作は、図９に示したものと変わらないので、異なる部分について説明する。

図１０に示すクロック信号Ｖ１やクロック信号Ｖ２、クロック信号ＥＶ１、クロック信号ＥＶ２が高周波になっている期間において、シフトレジスタは、一つのパルスを受けるたびに一つ下の行へとシフトする。本図の場合だと高速パルスはＶ１とＶ２との合計で１２個あるので、１２行下へシフトする。なお、現状においては、一度に高速化できるパルス数は１００が限度である。これ以上パルス数を増やすとシフトレジスタは正常にそのパルスを認識して下の行にシフトすることができなくなる可能性がある。よって、ａ行が例えば１６０行とかである場合には、一度にシフトすることができないので、例えばクロック信号Ｖ１のパルス２周期分を使用して高速シフトさせることになる。また、画素非選択期間と、画素選択期間と有効画素期間の合計期間との比率は、画素数によっても異なるが、およそ１対１００程度である。

また、この高速シフトするための高速パルスがタイミングジェネレータ１１４から供給されている間、信号ＶＤＲＲＳがタイミングジェネレータから出力されることで、両シフトレジスタから高速駆動により出力される高速パルスを確実に出力させる。こうすることで、画素の読み出しの際におけるノイズの発生を抑止している。更に信号ＧＮＤ設定信号ＭＸＴＲにより、ＧＮＤ（Ground）接続されているトランジスタ１２６をオンすることで、リセット信号線１０２と転送信号線１０３とをＧＮＤの電位に固定する。これにより、両信号線における電位の揺れを抑止するので、高速パルスのカップリングや電位変動の影響を抑止し、ノイズの少ない画像を出力することができる。

そして、シフトした後に指定した行からの画素を指定する信号が各シフトレジスタから出力され、出力された信号に基づいて画素の光電荷が読み出されていく。このようにして、図７におけるａ行分、ｂ行分の画素を各シフトレジスタが本来はその行を指定するところを画素非選択期間において、高速駆動することで、画素の読み飛ばしを実行することが本実施の形態の特徴である。
＜実施の形態２＞
上記実施の形態１においては、シフトレジスタを高速シフトすることで必要のない行については画素の読み出しを行わないことでフレームレートを上げる構成を示した。実施の形態２においては、更にフレームレートを上げる手法を示し、また、露光時間を長くして輝度を確保する手法を開示する。

実施の形態２の概念について図１１を用いて説明する。図１１（ａ）は、一フレームにおける走査の順を示すためのタイミングチャートである。また、図１１（ｂ）は、図１１（ａ）の高速シフト１における拡大図であり、図１１（ｃ）は、図１１（ａ）の高速シフト２における拡大図である。本実施の形態においては、実施の形態１に示したａ行とｂ行とが同じ行数である場合に成立する。この場合、ａ行あるいはｂ行を高速シフトさせる場合に、パルス数が同じになる。つまり、図１１において、時刻ｔ５から時刻ｔ６に示される時間Ｔと、時刻ｔ７から時刻６８で示されるｔ８に示される時間Ｔとは同じであり、その間に挿入されたパルス数は同じである。言い方をこの２つの期間Ｔにおいて、クロック信号Ｖ１とクロック信号Ｖ２の位相は同位相になっている。

このように、ａ行とｂ行が同じ行数である場合に、それぞれの高速シフトにおける周波数を同位相、若しくは高速パルスのパルス数を同じにすることが本実施の形態の特徴であるが、こうすることで発生する効果については図１２と図１３を用いて説明する。
では、比較のために従来の場合の第一のフレームとそして第２のフレームの関係を図１２（ａ）に基づいて説明する。

通常は、図１２（ａ）に示すように第一のフレームの処理が終わるまで、次の開始信号ＶＳＴ及び開始信号ＥＳＴは出力されない。よって、第一のフレーム、第二のフレームと順にその画素の読み出しの処理を実行する。つまり図１２（ａ）に示されるように、第一のフレームの上部のＯＢ領域の画素の読み出し、高速シフトで駆動して画素を読み出さない期間、有効画素つまり切り出し領域の画素を読み出し、切り出し領域の下部の領域を高速シフトで駆動して画素を読み出さない期間、下部のＯＢ領域の画素の読み出し、そしてＶブランキングを経て、次の第２のフレームの操作を開始させる開始信号ＶＳＴと開始信号ＥＳＴとによって第２のフレームの上部のＯＢ領域の走査が開始される。

このように、順々に各フレームの画素が読み出されていく。しかし、周囲が暗いなどの理由に十分な輝度が確保できない場合には、露光時間を長くすることで、ＰＤへの光電荷の蓄積量を補うことがある。この露光時間は、図１２にも示すように開始信号ＥＳＴと開始信号ＶＳＴがタイミングジェネレータ１１４から出力される時間差によって定まる。
そこで、開始信号ＥＳＴの出力タイミングを通常よりも早くすることで露光時間を長くすることができる。例えば、図１２（ｂ）に示すように、開始信号ＥＳＴを出力するタイミングを本来よりも時間Ｔｃだけ早めることで、通常の露光時間Ｔａよりも長いＴｂ（Ｔｂ＝Ｔａ＋Ｔｃ）とすることができる。なお、実施の形態１では特に記述していないが、シフトレジスタは開始信号ＶＳＴあるいは開始信号ＥＳＴを与えられるとシフトしながら２以上のフレームに関する行を選択する選択信号を出力することが可能になっており、一のフレームに関する操作を行っている際においても次の開始信号ＶＳＴあるいは開始信号ＥＳＴを与えられると、追加で次のフレームの走査も開始し、この場合ほぼ同時に２つのフレームのそれぞれ異なる行の走査が行われる。なお、このような場合において、垂直信号線を流れてくるデータについては、例えば、固体撮像装置３０の出力機構がどのフレームの画素がどの順序で出力されてくるのかを予め認識できる機構を備える必要がある。

しかし、本発明のように高速シフトで駆動している部分がある場合には、開始信号ＥＳＴの出力タイミングは、第二のフレームの高速シフト１ｂを開始するタイミングが第一のフレームのＶブランキング期間が開始されるタイミングまでしか早めることができない。これはシフトレジスタはクロック信号Ｖ１とクロック信号Ｖ２の二つの信号を以って次の行の選択にシフトする構成になっており、同時に高速パルスと通常パルスの両方を出力できる機構になっていないため、第一のフレームのＯＢ領域では画素の読み出しのために通常の速さのパルスで動作する必要があり、高速パルスで動作する高速シフト１ｂのタイミングと重複させることができない。

しかし、ある条件を満たす場合には、更に露光時間を長くすることができる。その条件とは、第一フレームの高速シフト２ａで、読み飛ばされる行数ｂと、第二フレームの高速シフト１ｂで読み飛ばされる行数ａとが等しい場合である。この条件を満たした場合において本実施の形態の特徴と部分にあたるタイミングチャートを図１３に示した。
図１３に示すように、高速シフトさせる行数が同じ場合には、第一フレームの高速シフト２ａと第二フレームの高速シフト１ｂとを重複させることができる。これは、高速シフトで読み飛ばす行数が同じであるため、同じ数のパルス数ですむからである。こうすることで、図１３に示すように、開始信号ＥＳＴの出力タイミングを時間Ｔｅ、即ち、高速シフト１ｂと高速シフト２ａが重なるようにすることで、露光時間を図１２（ｂ）に示した場合よりも長くすることができる。また、同時に第２フレームの画素の読み出しの開始を早めているのでその分だけフレームレートをあげることもできている。

＜実施の形態３＞
次に実施の形態１や２においてシフトレジスタを高速シフトすることで、画素の必要のない行を読み飛ばしていたが、これを実行することで発生する問題を解決する手法を開示する。
ここでいう問題とは、実施の形態１や２に示したようにシフトレジスタを高速駆動させて、高速駆動により電荷の読み出しが行われず読み飛ばされた行において、電荷が読み出されないために、ＰＤに電荷が蓄積され続けることになる。

すると、図１４に示すように、光が高照射された場合には、光電荷が蓄積され続けたＰＤから電荷が隣接行にあふれ出してしまうという問題が発生することがある。光電荷が隣接行にあふれ出すと、隣接行の画素の光電荷が本来計測されるはずの光電荷よりも多くなってしまうため、画像として不自然に上下方向における両端が明るい画像となってしまう。

そこで、画素の読み出しは行わないものの、ＰＤからの光電荷の排出は実行することで、この問題を解決することが実施の形態３の特徴である。
では、どのタイミングでどの信号に基づいて、ＰＤから電荷を排出するかを図１５に基づいて説明し、その効果を図１６に基づいて説明する。
図１５は、一フレームの画素の読み出しに係る各信号の状態を示したタイミングチャートであり、図１１に示したタイミングチャートとほぼ同一ではあるものの、本実施の形態における特徴部分のみが異なる。このタイミングチャートにおける固体撮像装置３０の動作は基本的に実施の形態１に示したものと同様であるので、重複する部分については説明を省き、実施の形態１と異なる部分についてのみ説明する。

図１５は、前述のように図１１とほぼ同一であるが、転送信号ＴＲについてのみは異なる。本実施の形態においては、実施の形態１に示したものとは異なり、画素非選択期間においても転送信号ＴＲがＨｉになっている期間がある。通常画素非選択期間においては、転送信号ＴＲは出力されないが、この転送信号ＴＲを出力することで、ＰＤから光電荷が排出される。よって、光電荷がＰＤに蓄積し続けることがなくなるので、光電荷が隣接行にあふれだすということがなくなる。

図１６は、一フレームにおけるＰＤの光電荷の蓄積度合いを画素を読み出す行と読み飛ばす行とでの違いを模式的に示した図である。本実施の形態における効果を概念的に示した図である。
図１６に示すように、画素が読み出される行については、画素の読み出しタイミングにおいて、画素から光電荷が抽出され、ＰＤの光電荷が初期値に等しい値になっている。一方画素が読み出されない行についても画素非選択期間における転送信号ＴＲにより図において蓄積量がＥ１になった時点で、ＰＤから光電荷が排出されているので、高速シフトで読み飛ばされる行についてもＰＤに光電荷が蓄積し続けるという事態を回避できる。この排出が行われなかった場合には、光電荷はＰＤが蓄積できる許容限界にまで達することになる。また、この光電荷の排出は、画素非選択期間において行われるので、読み飛ばし行の周辺画素の読み出しに影響を与えてノイズがのることもなくなる。

以上に説明したように、本実施の形態においては、ＰＤに蓄積され続ける光電荷の排出を実現している。
＜実施の形態４＞
上記実施の形態３においては、シフトレジスタを高速駆動させることで読み飛ばされた行のＰＤに蓄積され続ける電荷が隣接行に溢れ出すことを回避する一手法を開示したが、実施の形態４においては、実施の形態３とは異なる手法を示す。

実施の形態３においては転送信号ＴＲに基づいてＰＤの電荷を排出していたが、実施の形態４では転送信号ＴＲではなく信号転送信号ＥＴＲに基づいて電荷の排出を行う。このタイミングを図１７のタイミングチャートに示した。
このタイミングチャートにおける固体撮像装置の動作は基本的に実施の形態１に示したものと同様であるので、実施の形態３と同様に重複する部分については説明を省き、実施の形態１と異なる部分についてのみ説明する。

図１７の転送信号ＴＲをみればわかるように、画素非選択期間において転送信号ＴＲがＨｉになっている。信号転送信号ＥＴＲがＨｉになることにより、信号線に印加されるので、このタイミングで、画素のＰＤから光電荷がＦＤ部に排出されてリセットされるので、光電荷がＰＤに蓄積され続けるということがなくなる。また、画素非選択期間においてＰＤからの光電荷の排出を行うので、画素の読み出しに影響を与えることもない。

その効果は、図１８に示すとおりである。図１８は本実施の形態におけるＰＤへの光電荷の蓄積度合いを模式的に示した図である。画素の読み出しを実行するタイミングにおいて、画素が読み出されない領域のＰＤの蓄積度合いが実施の形態３に示す場合よりも更に少なくなっていることが見て取れる。同図において電荷の蓄積量Ｅ１が画素読み出し時の実施の形態３における画素を読み出していないＰＤへの光電荷の蓄積量を示し、Ｅ２が本実施の形態における電荷の蓄積量を示している。読み飛ばされる行に隣接し画素が読み出される行において、その読み出される画素への影響を考慮して、より電荷の蓄積量が少なくなる転送信号ＥＴＲによるＰＤの光電荷の蓄積のリセットを行う方が望ましい。

図１８に示したように、画素の読み出しを実行するタイミングにおいて、実施の形態３に示した場合よりも更に蓄積されている電荷が少なくなっているので、ＰＤに光電荷が蓄積され続けてあふれ出す可能性が更に低くなり、画素の読み出しに影響を与えることも少なくなる。
＜補足＞
上記実施の形態に基づいて、本発明に係る固体撮像装置及び固体撮像装置が搭載されるカメラについて説明してきたが、本発明の実施の形態はこれらに限定されるものではない。以下にその変形例を説明する。
（１）上記実施の形態においては、タイミングジェネレータ１１４は、予め定められたタイミングで通常のパルスと高速パルスとを切り替えて出力していたが、予め定まっていなくともよい。例えば、ＤＳＰ５０が撮像される画像の切り出したい領域を指定して、その行数、例えば有効画素の上６行分の画素と下４２行分の画素を除く有効画素の領域を切り出したい場合に、ａ＝６行、ｂ＝４２行となるように高速パルスを出力するタイミングをＤＳＰ５０が決定し、タイミングジェネレータ１１４に設定して、タイミングジェネレータ１１４はＤＳＰ５０によって設定されたタイミングで高速パルスを出力することとしてもよい。

また、このタイミングジェネレータ１１４が、例えば、ａ＝６行、ｂ＝４２行というように、高速パルスで動作させる行数のデータをＤＳＰ５０、あるいはユーザからの入力端末などから受け取って、高速パルスの出力タイミングを決定してもよい。
（２）本発明は上記実施の形態に示した、シフトレジスタ式による画素の読み出しにおいて、有効画素の任意位置の切り出しを実現するためのシフトレジスタの駆動方法であってもよい。また、本発明は、コンピュータがシフトレジスタを制御する場合などにおいて、コンピュータに当該駆動方法を実現させるためのコンピュータプログラムであってもよく、当該コンピュータプログラムが記録されている記録媒体であってもよい。
（３）上記実施の形態においては、固体撮像装置３０をＭＯＳ型イメージセンサとして説明したが、これはＣＭＯＳイメージセンサであってもよい。
（４）上記実施の形態においては、カメラ１００を構成する各部は、一または複数のＬＳＩ（Large Scale Integration）あるいはＶＬＳＩ（Very Large Scale Integration）によって実現されてよく、また、一のＬＳＩが複数の構成部の機能を実行するシステムＬＳＩであってもよい。
（５）上記実施の形態においては、高速パルスで垂直駆動部１１２の両シフトレジスタを駆動させるのは、有効画素内の切り出し領域を除く領域が含まれる行数分だけであったが、これは、この行に限定するものではない。

例えば、画像の解像度よりもフレームレートが優先される場合などには、切り出し領域の中であっても高速駆動を実行し、切り出し領域のなかでも数行、例えば、４行に１行という割合で、一行を高速駆動させて読み出しを飛ばすことで、更にフレームレートをあげることができる。飛ばされた画素については、その上下の画素の平均値をもって補填してもよい。

また、例えば、ＯＢ領域においても、ＯＢレベルを検出できるなら、高速駆動を実行してもよい。ＯＢレベルは、図５で示したＯＢ領域の画素の電荷を読み出し、その平均値を以って測定する。より多くのサンプルがあることで精度高く平均値を得ることができるが、フレームレートの方が重要である場合などには、ＯＢレベルを測定するのには一行分のＯＢ領域の画素の電荷を用いてのみ測定し、残りのＯＢ領域の行については、高速駆動を実行する。こうすることで、画素の解像度は多少落ちるかもしれないが、フレームレートについてはより速くすることができる。
（６）上記実施の形態においては特に触れなかったが、フレームレートを速くする技術として画素混合技術が従来より存在する。画素混合とは、複数の画素例えば、同色（赤、緑、青の何れか）の９画素分のＰＤの電荷を加算して、加算した電荷の値から画素値を算出する。複数の画素の電荷を加算することで、輝度を確保し、また一つ一つのＰＤについて画素を算出する処理をしなくてすむので、その分だけ処理速度を高速化できる。

本発明にも画素混合技術を適用することで、フレームレートの高速化をはかってもよい。
（７）上記実施の形態においては、特に記述しなかったが図１８に示すように画素を読み出す際にその画素における光電荷の転送を促すためのスイッチとして、トランジスタ１８を設けてもよい。
（８）本発明は、上記実施の形態に示したカメラを組み込んだカメラシステムを搭載した自動車であってもよい。近年事故検証のためなどの理由により自動車にカメラを搭載することも多くなり、本発明のカメラを自動車に搭載することで活用することができる。

本発明に係る固体撮像装置は、画素の任意読み出しが可能なカメラとして活用することができる。

本発明に係る固体撮像装置を搭載するカメラ１００の機能構成を示したブロック図である。 固体撮像装置３０の回路構成を示した回路図である。 （ａ）読み出し用シフトレジスタと電子シャッター用シフトレジスタを駆動させる一行についてのパルスタイミングを示した図である。（ｂ）読み出し用シフトレジスタと電子シャッター用シフトレジスタの走査する行を示した図である。 固体撮像装置３０の各部を駆動させる信号のタイミングを示したタイミングチャートである。 従来の画素配置とブランキング期間とを模式的に示した図である。 従来における一フレーム分の駆動信号のタイミングを示したタイミングチャートである。 本発明における画素配置と切り出し領域とを示した図である。 本発明における一フレーム分の駆動信号のタイミングを示したタイミングチャートである。 図７のタイミングチャートをより詳細に説明するために、各部の信号を用いて示したタイミングチャートである。 図８のタイミングチャートをより詳細に説明するために、各部の信号を用いて示したタイミングチャートである。 （ａ）本発明における信号のタイミングチャートである。（ｂ）ｔ５からｔ６付近の信号Ｖ１、Ｖ２、ＥＶ１、ＥＶ２の拡大図である。（ｃ）ｔ７からｔ８付近の信号Ｖ１、Ｖ２、ＥＶ１、ＥＶ２の拡大図である。 （ａ）第一のフレームとそれに後続する第２のフレームの各処理のタイミングを示した図である。（ｂ）第２のフレームの露光時間を長くする場合のタイミングを示した図である。 本発明において高速駆動する行数が同じ場合に露光時間をより長くすることができることを示す図である。 高速駆動をした場合に、読み飛ばした行のＰＤに電荷が蓄積され、隣接行にあふれ出すことを示した図である。 蓄積された電荷が隣接行にあふれ出すことを防ぐための動作を組み込んだ固体撮像装置３０における各信号のタイミングチャートである。 実施の形態３におけるＰＤの電荷蓄積量を示したタイミングチャートである。 蓄積された電荷が隣接行にあふれ出すことを防ぐための動作を組み込んだ固体撮像装置３０における各信号の第２のタイミングチャートである。 実施の形態４におけるＰＤの電荷蓄積量を示したタイミングチャートである。 選択トランジスタを設けた画素の回路図である。

符号の説明

１０ レンズ
１０ａａ、１０ａｂ、１０ｂａ、１０ｂｂ 画素
１１ ＰＤ
１２ 転送トランジスタ
１３ リセットトランジスタ
１４ 増幅トランジスタ
１５ ＦＤ部
２０ 光学系処理部
３０ 固体撮像装置
４０ アナログ信号処理部
４１ ＣＤＳ
４２ ＯＢＣ
４３ ＧＣＡ
４４ ＡＤＣ
５０ ＤＳＰ
１００ カメラ
１０４ 画素群
１１２ 垂直駆動部
１１３ 水平駆動部
１１４ タイミングジェネレータ
１１５ ＣＤＳ回路部
７００ 切り出し領域
１１２１ 読み出し用シフトレジスタ
１１２２ 電子シャッター用シフトレジスタ
１１２３ 選択回路

Claims (15)

1. ２次元行列状に配列された画素群のうち、画素における不要な電荷を排出させて画素における光電荷の蓄積量を初期化するために、各行に係る画素群を先頭行から最終行まで一行分ずつ順次選択する選択信号を逐次出力する電子シャッター用シフトレジスタと、
   前記電子シャッター用シフトレジスタの出力タイミングと自己の出力タイミングについて所定の関係を保って同期しながら動作し、前記２次元行列状に配列された画素群のうち、各画素が初期化されてから蓄積された光電荷を転送するために、各行に係る画素群を先頭行から最終行まで一行分ずつ順次選択する読み出し信号を逐次出力する読み出し用シフトレジスタと、
   前記読み出し信号によって転送される電荷を受けて画素信号を出力する出力手段と、
   前記電子シャッター用シフトレジスタと前記読み出し用シフトレジスタとに、それぞれをシフト動作させるタイミングを定める第１パルス列と、画素の読み出しが不要な行について前記第１パルス列よりも高周波であり、それぞれをシフト動作させるタイミングを定める第２パルス列とを切り替えて供給する駆動制御手段とを備える
   ことを特徴とするＭＯＳ型イメージセンサ。
2. 前記駆動制御手段は更に、前記第２パルス列を出力する際に、前記選択信号と前記読み出し信号を画素に出力することを抑止する
   ことを特徴とする請求項１記載のＭＯＳ型イメージセンサ。
3. 前記読み出し用シフトレジスタが一の行を選択した後、当該行に係る画素の読み出しが終了し、次の行を選択するための前記第１パルス列の次のパルスが供給されるまでの間、画素は非選択状態になるものであり、
   前記駆動制御手段は、画素が非選択状態になっている間に前記第２パルス列を供給する
   ことを特徴とする請求項１記載のＭＯＳ型イメージセンサ。
4. 前記２次元行列状に配列された画素群は、Ｍ×Ｎ（Ｍ、Ｎは自然数）個の画素を有し、当該Ｍ×Ｎの画素群に対し、ｍ×Ｎ（ｍ＜Ｍ、ｍは自然数）の切り出し領域が設定されている場合に、
   前記駆動制御手段は、ａ（０≦ａ＜Ｍ）行分の第２パルス列を出力し、その後に、ｍ行分の第１パルス列を出力し、その後に、ｂ（０≦ｂ＜Ｍ、ａ＋ｂ＋ｍ＝Ｍ、ａ＋ｂ≠０）行分の第２パルス列を出力し、前記画素の読み出しが不要な行とは、前記ａ行と前記ｂ行である
   ことを特徴とするＭＯＳ型イメージセンサ。
5. 前記電子シャッター用シフトレジスタは、第ｎ（０＜ｎ）フレームのための画素信号を出力させるための第１選択信号と、前記第ｎ＋１フレームのための画素信号を出力させるための第２選択信号とを出力し、
   前記読み出し用シフトレジスタは、第ｎ（０＜ｎ）フレームのための画素信号を出力させるための第１読み出し信号と、前記第ｎ＋１フレームのための画素信号を出力させるための第２読み出し信号とを出力し、
   ａ＝ｂであるとき、
   前記駆動制御手段は、前記第１選択信号と前記第１読み出し信号とがｂ行分の垂直走査と、前記第２選択信号と前記第２読み出し信号がａ行分の垂直走査とが同時に実行されるように、前記第２パルス列を出力する
   ことを特徴とする請求項４記載のＭＯＳ型イメージセンサ。
6. 前記駆動制御手段は、前記ｍ行の画素読み出しをするときに、所定の間隔で、前記第１パルス列と前記第２パルス列とを切り替えて出力する
   ことを特徴とする請求項４記載のＭＯＳ型イメージセンサ。
7. 前記ＭＯＳ型イメージセンサは、更に、
   前記駆動制御手段が、前記第２パルス列を前記電子シャッター用シフトレジスタに対して供給しているときに、当該第２パルス列により前記電子シャッター用シフトレジスタが出力する選択信号の対象となる行の画素群の光電荷を排出させる排出手段を備える
   ことを特徴とする請求項１記載のＭＯＳ型イメージセンサ。
8. 前記ＭＯＳ型イメージセンサは、更に、
   前記駆動制御手段が、前記第２パルス列を前記読み出し用シフトレジスタに対して供給しているときに、当該第２パルス列により前記読み出し用シフトレジスタが出力する読み出し信号の対象となる行の画素群の光電荷を排出させる排出手段を備える
   ことを特徴とする請求項１記載のＭＯＳ型イメージセンサ。
9. 前記ＭＯＳ型イメージセンサは更に、画素を読み出す際に、画素混合を行い、画素値を算出する画素混合手段を備える
   ことを特徴とする請求項１記載のＭＯＳ型イメージセンサ。
10. 前記ＭＯＳ型イメージセンサは、更に、
    前記駆動制御手段が前記第２パルス列を供給する際に、前記選択信号と、前記読み出し信号とが出力されるための信号線であり、前記画素群の行ごとに各画素に接続されている信号線の電位を一定電位に設定する設定手段を備える
    ことを特徴とする請求項１記載のＭＯＳ型イメージセンサ。
11. 前記所定の関係とは、前記ＭＯＳ型イメージセンサの各画素における露光時間を確保できる時間間隔に相当し、当該時間間隔をもって前記電子シャッター用シフトレジスタと前記読み出し用シフトレジスタはそれぞれ異なる行を選択しながら同期して動作する
    ことを特徴とする請求項１記載のＭＯＳ型イメージセンサ。
12. 前記画素群の周囲にはＯＢ（Optical Black）レベルを検出するためのＯＢ画素群が配されており、
    前記駆動制御手段は、前記電子シャッター用シフトレジスタ及び前記読み出し用シフトレジスタが前記ＯＢ画素群を選択するための信号を出力するときに前記第２パルスを供給する
    ことを特徴とする請求項１記載のＭＯＳ型イメージセンサ。
13. 前記駆動制御手段は、前記電子シャッター用シフトレジスタまたは前記読み出し用シフトレジスタがあるフレームに係る画素行の指定が終了し、次のフレームの画素群に係る各行の選択を開始するまでのＶブランキング期間において、前記第２パルス列を供給する
    ことを特徴とする請求項１記載のＭＯＳ型イメージセンサ。
14. 請求項１に記載のＭＯＳ型イメージセンサを搭載したことを特徴とするカメラ。
15. 請求項１４に記載のカメラを搭載したことを特徴とする自動車。

Images