JP2002057943A

JP2002057943A - 撮像装置

Info

Publication number: JP2002057943A
Application number: JP2000243011A
Authority: JP
Inventors: Keiichi Mori; 圭一森; Hideaki Yoshida; 英明吉田
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 2000-08-10
Filing date: 2000-08-10
Publication date: 2002-02-22

Abstract

(57)【要約】【課題】撮像素子の画素信号の加算読み出しを行なう場
合に生じる解像度の劣化を低減する。【解決手段】垂直加算後の画素信号に対して行なう水平
加算に際して、垂直加算後の行単位で加算位相を反転さ
せるようにする。これによって、生成される加算後の単
位画素の配列は行毎に位相が反転したいわゆる千鳥配列
となるから、その列ピッチは撮像素子の原画素の列ピッ
チｐと等しく、水平解像度の劣化の少ない画像を生成す
ることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、撮像装置の信号処
理に関する。

【０００２】

【従来の技術】近年、ＣＣＤ等の撮像素子により被写体
像を撮像して映像信号を得るデジタルスチルカメラ（電
子カメラ）が盛んに開発されている。このような撮像装
置においては、動画撮像装置、静止画撮像装置の別を問
わず、撮像素子の隣接する画素情報の加算、例えば垂直
方向２画素と水平方向２画素の合計４画素の信号加算に
よって、解像度は低下するものの、感度の向上を図るこ
とができるとされている。この種の加算の具体的な方法
としては、撮像素子から画素信号を通常の方法で（１画
素ずつ）読み出した後に、例えばＡ／Ｄ変換してデジタ
ル系で加算する外部デジタル加算方式や、撮像素子内で
例えばＣＣＤ撮像素子の転送駆動を工夫し、転送路内で
電荷加算する素子内アナログ加算方式等が知られてい
る。

【０００３】このような素子内加算方式は、外部デジタ
ル方式では得られない１フレーム画像の読み出し時間の
短縮（フレームレートの向上）効果も合わせ持つ。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
たように従来の技術は、その原理から解像度が劣化する
ものであった。例えば図６に示すように、画素ピッチｐ
の正方配列の撮像素子を用いて４画素加算する場合、加
算する４画素の横２画素（縦２画素）の組は、直線状に
揃えられて２列（２行）を構成している。従って加算に
よって各４画素の中心に生じる生成画素点（位置を黒い
丸で図示）は、画素ピッチ２ｐの正方配列となるから、
垂直水平各方向とも解像度が１／２以下に劣化するもの
であった。

【０００５】本発明はかかる問題点に鑑みてなされたも
のであり、上記問題点を解決し、少なくとも垂直水平の
２方向のうち１方向に関しては解像度の低下を抑えた、
従来に比して画質が向上した加算撮像が可能な撮像装置
を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めに本発明の第１の撮像装置は、固体撮像素子と、上記
固体撮像素子を駆動して撮像信号を読み出す駆動手段
と、上記固体撮像素子の画素配列における第１方向およ
び第２方向の各方向に隣接する複数の画素信号情報の加
算減数処理を、上記第２方向への加算に関しては、その
加算位相が上記第１方向に関する加算後の行単位で変化
したものとなるように行う加算減数処理手段と、上記加
算減数処理手段の出力に基づいて所定フォーマットの画
像信号を生成可能な画像信号生成手段と、を具備したこ
とを特徴とする。

【０００７】上記の目的を達成するために本発明の第２
の撮像装置は、上記第１の撮像装置において、上記第１
方向は垂直方向であり、上記第２方向は水平方向であっ
て、上記加算減数処理手段における垂直方向の画素信号
情報の加算は、上記駆動手段による上記固体撮像素子の
垂直転送路から水平転送路への電荷転送に際して、毎回
の水平ブランキング期間にＮ画素（Ｎは２以上の整数）
分の電荷転送を行う垂直Ｎ加算駆動によって行われるも
のであることを特徴とする。

【０００８】上記の目的を達成するために本発明の第３
の撮像装置は、上記第２の撮像装置において、上記加算
減数処理手段における水平方向の画素信号情報の加算
は、上記垂直Ｎ加算駆動および水平転送路から出力アン
プへの電荷転送に際して、上記出力アンプにおける１回
のリセット動作に対してＮ画素（Ｎは２以上の整数）分
の電荷転送を行う水平Ｎ加算駆動であって、さらに行単
位で上記リセット動作と水平転送の位相関係を変化させ
るものである加算位相可変型水平Ｎ加算駆動によって行
われるものであることを特徴とする。

【０００９】上記の目的を達成するために本発明の第４
の撮像装置は、上記第２の撮像装置において、上記加算
減数処理手段における水平方向の画素信号情報の加算
は、上記垂直Ｎ加算駆動および非加算の水平転送駆動に
よって読み出された撮像素子出力画像信号をＡ／Ｄ変換
した後に行単位で加算位相を変化させつつデジタル加算
するものであることを特徴とする。

【００１０】上記の目的を達成するために本発明の第５
の撮像装置は、上記第１乃至第４の撮像装置において、
上記加算減数処理手段における第２方向への加算は、そ
の加算位相を第１方向に関する加算後の行に関して１行
おきに反転させたものであることを特徴とする。

【００１１】上記の目的を達成するために本発明の第６
の撮像装置は、上記第１乃至第５の撮像装置において、
上記Ｎの値は２であることを特徴とする。

【００１２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。

【００１３】図１は、本発明の一実施形態である撮像装
置の概略構成を示したブロック図である。なお、ここで
は、デジタルカメラとして実現した場合を例示して説明
する。

【００１４】図１に示すように、本実施形態のデジタル
カメラ１００は、各種レンズからなるレンズ系１０１
と、このレンズ系１０１を駆動するためのレンズ駆動機
構１０２と、レンズ系１０１の絞りを制御するための露
出制御機構１０３と、ローパスおよび赤外カット用の光
学フィルタ１０４と、ＣＣＤ撮像素子１０５と、この撮
像素子１０５を駆動するためのＣＣＤドライバ１０６
と、Ａ／Ｄ変換器等を含むプリプロセス回路１０７と、
各種のデジタル処理を行うためのデジタルプロセス回路
１０８と、外部のメモリカード１１０を着脱可能とする
カードインターフェース１０９と、ＬＣＤ画像表示系１
１１と、を備えている。

【００１５】また、当該デジタルカメラ１００は、各部
を統括的に制御するためのシステムコントローラ（ＣＰ
Ｕ）１１２を備え、さらに、各種操作ボタンからなる操
作スイッチ系１１３、操作状態及びモード状態等を表示
するための操作表示系１１４、発光手段としてのストロ
ボ１１５、上記レンズ駆動機構１０２を制御するための
レンズドライバ１１６、ストロボ１１５および露出制御
機構１０３を制御するための露出制御ドライバ１１７、
各種設定情報等を記憶するための不揮発性メモリ（ＥＥ
ＰＲＯＭ）１１８を備えている。

【００１６】本実施形態のデジタルカメラ１００におけ
る全制御はシステムコントローラ１１２が各部を統括的
に制御することで行われる。特にＣＣＤ撮像素子１０５
における加算読み出しはシステムコントローラ１１２の
制御下にＣＣＤドライバ１０６によって行われる。ま
た、後述するデジタル加算およびその他の全ての信号処
理はシステムコントローラ１１２の制御下にデジタルプ
ロセス回路１０８によって行われる。すなわち、ＣＣＤ
ドライバ１０６によりＣＣＤ撮像素子１０５の駆動を制
御して露光（電荷蓄積）及び信号の読み出しを行い、プ
リプロセス回路１０７を介して上記読み出し信号をデジ
タルプロセス回路１０８に取込んで、各種信号処理を施
した後にカードインターフェース１０９を介して着脱可
能なメモリカード１１０に記録するようになっている。

【００１７】また、上記露光に際してストロボ１１５を
使用する場合には、システムコントローラ１１２の制御
下に、露出制御ドライバ１１７を制御してストロボ１１
５に発光開始、停止の各制御信号を送ることによりスト
ロボ１１５を発光させるものである。

【００１８】ＣＣＤ撮像素子１０５は、本実施形態で
は、順次走査（プログレシブスキャニング）型で、か
つ、説明を簡単にするためにモノクロタイプのものを採
用する。また使用されることの多い縦横の画素ピッチが
等しい正方画素タイプであるとする。

【００１９】また、当該デジタルカメラ１００は、通常
（非加算）モードと加算モードを手動操作、たとえば、
操作スイッチ系１１３で選択可能に構成されるものとす
る。通常モードが選択された場合は、従来公知の全画素
（非加算）読み出しによって各画素個別に情報が読み出
されるものとし、ここでの詳しい説明は省略する。ま
た、加算モードが選択された場合には、２ライン加算駆
動（Ｈブランキング期間に２転送単位のＶクロックを出
力）で、ＣＣＤ撮像素子１０５の画素情報が読み出され
る。この時出力信号のライン数は原画素のライン数の１
／２となり、従ってフレームレートは標準（非加算）駆
動の２倍に向上している。なお、水平加算は後述のよう
にＣＣＤ撮像素子１０５の素子内部の出力アンプ部また
は外部で実行される。

【００２０】次に、本実施形態の撮像装置の加算モード
における加算処理について説明する。

【００２１】図２は、本実施形態の撮像装置の加算駆動
による単位画素生成を説明する図である。

【００２２】図２に示すように、本実施形態の撮像装置
は、４画素加算処理によって画素密度１／４の単位画素
（位置を黒い丸で図示）を生成する。これにより、生成
された単位画素は、いわゆる千鳥配置となるので、列間
隔は従来の駆動と異なりＣＣＤ撮像素子１０５の画素ピ
ッチｐと等しくなる。なお、図６に示すように、従来の
撮像装置においては、加算時の画素ピッチは２ｐであ
る。

【００２３】ここで、当該撮像装置における具体的な加
算駆動方法について、図３、図４を参照して説明する。

【００２４】図３は、本実施形態の撮像装置における垂
直加算駆動のパルス位相を示すタイミングチャートであ
り、図４は、同じく本実施形態の撮像装置における水平
加算駆動のパルス位相を示すタイミングチャートであ
る。

【００２５】本実施形態では、垂直加算は２ライン加算
駆動を行なうものとする。駆動パターンは図３に示すよ
うに、毎回の水平ブランキング期間（ＨＢＬＫ）毎に垂
直駆動パルスφＶを用いた２回の転送駆動が実行され、
すなわち、２画素（２行）分のＶ転送クロックが出力さ
れる（なお、非加算時は、Ｖ転送クロックは、水平ブラ
ンキング期間毎に１画素分の出力となる）。これによ
り、水平転送路内では、上下の２画素の電荷が加算され
る。したがって垂直加算後の状態では１ラインに原画素
の２ライン分の加算情報が含まれていることになる。

【００２６】加算された電荷は水平転送されて、順次出
力アンプであるＦＤＡ（フローティングディフュージョ
ンアンプ）のディフュージョン部に送られ電荷電圧変換
される。そして、非加算駆動時とは異なり当該加算駆動
時においては、図４に示すように、毎回の転送に先立っ
てディフュージョン部の電荷をリセットするリセットゲ
ートパルスＲＧが間引かれる。具体的には２水平転送単
位（転送クロックφＨ２クロック）に１回だけ加えられ
る。したがって、図４に示すように、出力信号は水平隣
接２画素（原画素で表現すれば４画素）分が加算された
ものが出力される。

【００２７】また、リセットゲートパルスＲＧの間引き
は１ライン（垂直加算後で表現）毎に位相反転される。
その結果、加算の位相はライン毎（図４に示すｏｄｄラ
インとｅｖｅｎライン毎）に反転し、上記図２に示す如
きパターンの加算となる。

【００２８】ここで、水平加算の変形例について説明す
る。

【００２９】すなわち水平加算については、上記したよ
うな水平加算駆動を用いず、ＣＣＤ撮像素子１０５から
垂直２ライン加算、水平非加算で信号を読み出した後に
デジタル演算で隣接２画素加算を行なう構成としても良
い。この場合も加算の位相は上記と同様にライン毎に反
転させる。

【００３０】このようにして得られた画素数（画素密
度）１／４の画素情報から、補間によってＣＣＤ撮像素
子１０５と同画素数（同画素密度）の画像信号を作る。
補間は、例えば以下に示すような処理を行なう。

【００３１】図５は、当該水平加算駆動の変形例による
単位画素生成を説明する図である。

【００３２】まず、第１段階として、例えば上下左右４
画素（菱形状）の平均値を菱形の中心点（図５において
白抜きの丸囲みの×記号で示す画素情報不在点）に充て
る。ただしこの際、水平解像度を重視する場合は同じ点
に対して４画素の平均ではなく上下２点の平均値を充て
るようにする。このようにして得られた中間生成画像
（黒い丸と、白抜きの丸囲みの×を合わせたもの）は垂
直画素数（画素密度）が水平の１／２（あるいは撮像素
子の垂直画素数の１／２）しかなく、いわゆる正方画素
ではないため、さらにこれを正方画素化するとともに、
原画素（撮像素子の画素）と同じ画素数（画素密度）に
するための第２段階の補間処理を行なう。すなわち、例
えば上記中間生成画像の上下２画素の平均値をその中点
（図５において△記号で示す画素情報不在点）に充てれ
ば良い。

【００３３】このようにして得られた信号に、例えば
０．４５のガンマ処理、ｋｎｅｅ処理、セットアップ処
理など任意の信号処理を施してモノクロ画像信号とし
て、必要に応じて圧縮を含む記録処理を施し、媒体に記
録する。

【００３４】なお、当該実施形態の水平解像度について
補足すれば、水平加算処理によって実質的な画素開口が
大きくなることにより高域レスポンスが低下するから、
原画素に比すれば当然解像度の低下は生じている。しか
しながら、従来の加算処理に比すれば水平解像度の向上
効果が得られるものである。

【００３５】具体例を挙げれば、巾２ｐの白黒の縦縞
（帯）パターンの被写体に対応して、原画素情報として
白白黒黒白白黒黒・・・の列が得られたとすると、従来
の加算では被写体と撮像素子の空間位置関係（空間位
相）によって白黒のコントラストが得られる場合（白
白、黒黒、白白、・・）と、完全にグレイの０コントラ
ストの場合（白黒、黒白、白黒、・・）の２通りが起こ
り得、不安定状態（静止画においては時の運で得られる
画像が全く異なり、動画の場合は手振れ等により画像が
顕著に変化する）となるため、この帯域を用いることは
できず、帯域制限をかけて解像度をさらに落さざるを得
なかった。これに対して当該実施形態では上記２つの場
合が（加算後の）１ライン毎に生じるのみで画像全体は
安定しているから、補間処理が適当であれば従来のよう
な帯域制限は不要になり、従来の加算処理よりも高い解
像度を得ることができる。

【００３６】なお、上述した実施形態では、ＣＣＤ撮像
素子１０５内部の水平加算に際して、リセットゲートパ
ルスＲＧを間引くようにしたが、リセットゲートパルス
ＲＧは非加算駆動時と同じにしてＨ転送を２倍速に上げ
るようにすれば、１画面信号読み出し時間はさらに１／
２に短縮される。すなわちフレームレートは通常（非加
算）駆動時の４倍となる。

【００３７】また、全画素を非加算で個別に読みだした
後に、全デジタル加算処理で上記と同様の処理を行なっ
ても良い。この場合フレームレートは向上しないが、垂
直解像度の低下を抑えつつ感度、Ｓ／Ｎ比、ダイナミッ
クレンジを向上することができる。

【００３８】さらに、加算数は４（２×２）に限らず任
意に設定し得る。例えば３×３＝９画素、４×４＝１６
画素・・・としても良いし、縦横の加算数は同じでなく
とも良い。ただし水平加算数が奇数の場合は加算位相を
ずらす（移相する）ことはできるが、ずらし量を１８０
度（位相反転）にすることはできないので、この点、偶
数の方が優位であるといえる。また加算数が大きくなる
と、当然、解像度の低下がより顕著に生じるので、上記
実施形態の２×２＝４画素加算（各方向の加算数Ｎ＝
２）の場合が、通常は最も性能バランスが良く優位であ
る。

【００３９】また、本実施形態では、上記中間生成画像
を基に、補間によって原画素と同じ画素数（画素密度）
の画像を生成しているが、逆にこの中間生成画像を基
に、例えば列数を１／２に間引くことで撮像素子の１／
４の画素数（画素密度）の正方画素画像を生成しても良
い。

【００４０】なお、本実施形態の撮像装置は上述したよ
うにモノクロのＣＣＤ撮像素子１０５を採用したが、こ
れにかぎらず本発明の思想は、カラーにも適用でき、ム
ービーにも好適である。

【００４１】

【発明の効果】以上説明したように本発明によれば、加
算読み出しによる高フレームレート、感度、Ｓ／Ｎ比、
ダイナミックレンジの向上効果を維持しつつ、水平解像
度の低下を抑えた撮像装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態である撮像装置の概略構成
を示したブロック図である。

【図２】上記実施形態の撮像装置の加算駆動による単位
画素生成を説明する図である。

【図３】上記実施形態の撮像装置における垂直加算駆動
のパルス位相を示すタイミングチャートである。

【図４】上記実施形態の撮像装置における水平加算駆動
のパルス位相を示すタイミングチャートである。

【図５】上記実施形態の撮像装置において、水平加算駆
動の変形例による単位画素生成を説明する図である。

【図６】従来の撮像装置の加算駆動による単位画素生成
を説明する図である。

【符号の説明】

１００…デジタルカメラ１０５…ＣＣＤ撮像素子１０６…ＣＣＤドライバ１１２…システムコントローラ

Claims

【特許請求の範囲】

【請求項１】固体撮像素子と、上記固体撮像素子を駆動して撮像信号を読み出す駆動手
段と、上記固体撮像素子の画素配列における第１方向および第
２方向の各方向に隣接する複数の画素信号情報の加算減
数処理を、上記第２方向への加算に関しては、その加算
位相が上記第１方向に関する加算後の行単位で変化した
ものとなるように行う加算減数処理手段と、上記加算減数処理手段の出力に基づいて所定フォーマッ
トの画像信号を生成可能な画像信号生成手段と、を具備したことを特徴とする撮像装置。
【請求項２】上記第１方向は垂直方向であり、上記第
２方向は水平方向であって、上記加算減数処理手段にお
ける垂直方向の画素信号情報の加算は、上記駆動手段に
よる上記固体撮像素子の垂直転送路から水平転送路への
電荷転送に際して、毎回の水平ブランキング期間にＮ画
素（Ｎは２以上の整数）分の電荷転送を行う垂直Ｎ加算
駆動によって行われるものであることを特徴とする請求
項１に記載の撮像装置。
【請求項３】上記加算減数処理手段における水平方向
の画素信号情報の加算は、上記垂直Ｎ加算駆動および水
平転送路から出力アンプへの電荷転送に際して、上記出
力アンプにおける１回のリセット動作に対してＮ画素
（Ｎは２以上の整数）分の電荷転送を行う水平Ｎ加算駆
動であって、さらに行単位で上記リセット動作と水平転
送の位相関係を変化させるものである加算位相可変型水
平Ｎ加算駆動によって行われるものであることを特徴と
する請求項２に記載の撮像装置。
【請求項４】上記加算減数処理手段における水平方向
の画素信号情報の加算は、上記垂直Ｎ加算駆動および非
加算の水平転送駆動によって読み出された撮像素子出力
画像信号をＡ／Ｄ変換した後に行単位で加算位相を変化
させつつデジタル加算するものであることを特徴とする
請求項２に記載の撮像装置。
【請求項５】上記加算減数処理手段における第２方向
への加算は、その加算位相を第１方向に関する加算後の
行に関して１行おきに反転させたものであることを特徴
とする請求項１乃至４の何れかに記載の撮像装置。
【請求項６】上記Ｎの値は２であることを特徴とする
請求項１乃至５の何れかに記載の撮像装置。