JP4458864B2 - 撮像装置及びその制御方法及びプログラム及び記憶媒体 - Google Patents

Description

本発明は、撮像素子から画素信号を読み出し、静止画像あるいは動画像を記録する撮像装置に係り、特に撮像素子の持つ画素をインターレース走査で分割して読み出すモードを備えた装置に関するものである。

近年、ＣＣＤ等の撮像素子を用いて静止画像あるいは動画像を得るデジタルカメラが数多く開発されている。これらのカメラは解像度が高い、編集の自由度が高い等の理由で、市場から高画素化が求められており、それに応じて撮像素子も高画素化に向かっている。

しかしながら、画素が多くなればなるほど、画素を光電変換部分から垂直転送路→水平転送路の順に転送するのに要する時間は増加し、結果的に一枚の静止画を得るのに要する時間も増加してしまっている。

そのため、高画素を有するデジタルカメラなどでも、画角を合わせる際のモニタリングや動画像の撮影の際には、フレームレートをあげる工夫をしている。

一つの例としては、ライン間引き読み出しがある。これは、数ラインに１つのラインのみを読み出すことによって、画素数／垂直解像度を犠牲にする代わりにフレームレートの向上を図る読み出し方法である。

また、もう一つの例として水平画素加算機能がある（例えば、特許文献１参照）。これは、同じライン上の２画素を水平転送路内で加算して１ライン内の画素数を半分にする読み出し方法であり、これにより画素数は半分に減るものの、１ラインの画素を転送するのに要する時間を半分にすることができる。

これらの読み出し方法の切り替えはＣＣＤ固体撮像素子の駆動タイミングを変更することによって実現される。
特開２０００−１１５６４３号公報

従来の撮像装置では、動画像を得る際にはライン間引き読み出し等の工夫でフレームレートをあげることはできたが、静止画像においては全画素／全フィールドを読み出すしかなく、高画素化による画素の読み出し時間の増加とそれに伴う連写性能の低下を回避するための施策としては、駆動クロックの高速化程度しかなかった。

また、カメラとしての出力画像サイズが小さい時、必要以上の画素数を読み出して信号処理し、それを縮小する処理を加えて出力するといったプロセスをとるため、かえって時間がかかるという状況もあった。

現在、そして今後の更なる撮像素子の高画素化に伴い、カメラとして撮像素子の持つ全画素を読み出す以外に、それよりも小さい必要十分な画像サイズのみを用い、ファイルサイズを小さくする等の利点を活かす、といった用途が増加すると予想される。

本発明は、上述した課題に鑑みてなされたものであり、その目的は、撮像装置において、静止画像を撮影する際に、必要な画像サイズに応じて撮像素子からの読み出し画素数を減らし、画像撮影に要する時間の短縮を図ることである。

上述した課題を解決し、目的を達成するために、本発明に係わる撮像装置は、垂直方向及び水平方向に２次元的に配列された複数の光電変換画素を備える撮像素子と、該撮像素子からの画素信号をインターレース走査でｍフィールド（ｍは３以上の自然数）に分けて読み出す読み出し手段と、前記読み出し手段により前記撮像素子から前記ｍフィールド分の画素信号を読み出す第１の読み出しモードと、ｎフィールド（ｎはｎ＜ｍを満たす自然数）分の全画素信号を読み出す第２の読み出しモードとを選択的に切り替えるモード切り替え手段と、前記モード切り替え手段により前記第２の読み出しモードに切り替えられた場合に、前記撮像素子から前記ｍフィールドの内の前記ｎフィールドの全画素信号とともに前記ｎフィールド以外のフィールドの全画素信号を同時に読み出して、読み出した前記ｎフィールドの画素信号と前記ｎフィールド以外のフィールドの画素信号を前記垂直方向において間引かずに加算する垂直加算手段と、前記垂直加算手段により垂直加算された画素信号を前記水平方向において間引かずに加算する水平加算手段と、を具備することを特徴とする。

また、本発明に係わる撮像装置の制御方法は、垂直方向及び水平方向に２次元的に配列された複数の光電変換画素を備える撮像素子を有する撮像装置の制御方法であって、前記撮像素子から画素信号をインターレース走査でｍフィールド（ｍは３以上の自然数）に分けて読み出す読み出し工程と、前記読み出し工程により前記撮像素子から前記ｍフィールド分の画素信号を読み出す第１の読み出しモードと、ｎフィールド（ｎはｎ＜ｍを満たす自然数）分の画素信号を読み出す第２の読み出しモードとを選択的に切り替えるモード切り替え工程と、前記モード切り替え工程により前記第２の読み出しモードに切り替えられた場合に、前記撮像素子から前記ｍフィールドの内の前記ｎフィールドの画素信号とともに前記ｎフィールド以外のフィールドの画素信号を同時に読み出して、読み出した前記ｎフィールドの画素信号と前記ｎフィールド以外の画素信号を間引かずに前記垂直方向において加算する垂直加算工程と、前記垂直加算工程により垂直加算された画素信号を間引かずに前記水平方向において加算する水平加算工程と、を具備することを特徴とする。
また、本発明に係わるプログラムは、上記の制御方法をコンピュータに実行させることを特徴とする。

また、本発明に係わる記憶媒体は、上記のプログラムをコンピュータ読み取り可能に記憶したことを特徴とする。

本発明によれば、撮像装置において、静止画像を撮影する際に、必要な画像サイズに応じて撮像素子からの読み出し画素数を減らし、画像撮影に要する時間の短縮を図ることが可能となる。

以下、本発明の好適な実施形態について図面を参照して詳細に説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るデジタルカメラの概略構成を示すブロック図である。

レンズなどからなる光学系１１は、被写体像をＣＣＤ１２の受光面に結像する。ＣＣＤ１２は、その受光面に結像された被写体の光信号を光電変換して電気信号を発生する撮像素子である。また、光学系１１とＣＣＤ１２との間には、メカシャッタ１３が配置され、このメカシャッタ１３を閉じることでＣＣＤ１２へ入射する光を遮断することができる。

ＣＣＤ駆動のタイミングパルスを発生するＣＣＤ駆動装置１４によって駆動されたＣＣＤ１２の出力は、サンプルホールド（Ｓ／Ｈ）、ゲインアンプ及びアナログデジタル変換（Ａ／Ｄ）を含むプリプロセス回路１５によってデジタル化され、デジタルプロセス回路１６に取り込まれる。デジタルプロセス回路１６では、ガンマ処理、色信号処理などの各種デジタル信号処理を行う。また、デジタルプロセス回路１６の出力はＬＣＤディスプレイ１７にて出力することも可能となっている。

デジタルプロセス回路１６で画像処理が施された画像データは、画像変換回路１８を介して圧縮され、メモリカード１９に書き込まれ、記録される。画像変換回路１８は、デジタルプロセス回路１６からの画像データを圧縮してメモリカード１９へ出力する機能と、メモリカード１９より読み出した画像データを伸長してデジタルプロセス回路１６へ出力する機能を有している。

また、光学系１１、メカシャッタ１３、ＣＣＤ駆動装置１４、プリプロセス回路１５、デジタルプロセス回路１６、画像変換回路１８、メモリカード１９のそれぞれは、カメラ制御部２０によって制御されている。このカメラ制御部２０には、レリーズや出力画像サイズ切り替え、読み出しモード切り替えなどの機能を有する操作部２１が接続されている。この読み出しモード切り替え機能により、本実施形態のデジタルカメラは、第１の読み出しモードと第２の読み出しモードを選択できる。

ここで、第１の読み出しモードとは、インターライン型の撮像素子において、撮像素子をインターレース走査でｍフィールド（ｍは３以上の自然数）に分けて全画素を読み出すフレーム読み出しを行なう場合に、静止画を撮影する際には、任意の時間露光し、メカシャッタを閉じた後に、ｍフィールド全てを読み出すモードであり、第２の読み出しモードとは、同じくメカシャッタを閉じた後に、ｍフィールドのうちの任意のｎフィールド（ｎ：ｎ＜ｍを満たす自然数）を読み出し、画素情報の転送時間を短縮して読み出すモードである。そして、それぞれ得られるフィールド画像から静止画像を生成する。

次に、本実施形態のデジタルカメラに用いられるインターライン型ＣＣＤ１２の構成について説明する。図２はインターライン型ＣＣＤ１２の構成を示している。

ＣＣＤ１２はインターライン型の固体撮像素子であり、マトリクス状に配列されて入射した光を電荷に変換する光電変換要素（画素）１と、この画素のそれぞれに蓄えられた信号電荷を読み出して垂直に転送する垂直転送部（ＶＣＣＤ）２と、この垂直転送部２から転送されてきた１ライン分の信号電荷を水平方向に転送する水平転送部（ＨＣＣＤ）３と、この水平転送部３から転送されてきた信号電荷を電気信号に変換する出力アンプ部４を備えている。

本実施形態のデジタルカメラにおいて静止画を撮影する際、レリーズ後、所定の露光時間を経てメカシャッタ１３が閉じられ、各画素１にその被写体の光量に応じた量の電荷が蓄積される。その後、画素の電荷をｍフィールドに分割して垂直転送部２に読み出し、垂直転送部２及び水平転送部３を経由して転送する。

また、各フィールドの画素を読み出す前に高速掃き捨て期間を設け、垂直転送部２に残留するスミア成分等の除去を行う。この高速掃き捨て期間が存在する点も、高速掃き捨てを行わずに連続的に読み出す動画撮影に対し、本実施形態の静止画撮影の特徴である。

図３は画素配列の一部を表わしており、この実施形態では３２００（Ｈ）列×２４００（Ｖ）行の画素数、５フィールド読み出しと仮定している。また、色フィルタの配列はＲ（赤）及びＧ（緑）が水平方向に交互に並んでいるＲＧラインとＧ（緑）及びＢ（青）が水平方向に交互に並んでいるＧＢラインがある、いわゆるベイヤ配列として説明する。

ここで、既に簡単に述べた、ｍフィールド全て（＝５フィールド）を読み出す第１の読み出しモードにおいて、電荷を転送する方法について図３及び図４を参照して説明する。

図４は、水平ブランキング期間（ＨＢＬＫ）中およびその後に垂直転送部（ＶＣＣＤ）２及び水平転送部（ＨＣＣＤ）３の転送ゲート電極に印加する電荷転送のための駆動電圧のタイミングパルスを模式的に示している。このタイミングパルスはＣＣＤ１２を駆動するためにＣＣＤ駆動装置１４から供給される。

メカシャッタが閉じられ、高速掃き捨て期間が終了すると、はじめに第１フィールドの画素の信号電荷が垂直転送部に読み出される（Ｓ１）。

その後、水平ブランキング期間に入ると、最初に垂直転送部２の転送ゲート電極にパルス電圧を印加することにより垂直転送部２を１段あるいは複数段駆動し、もっとも水平転送部３に近い１水平ラインの画素からの読み出し電荷を水平転送部３に転送する（Ｓ２）。

そして、水平ブランキング期間が終了し、有効期間に入ってから有効期間の終了までに、水平転送部３のゲート電極に多数のパルス電圧を印加することにより、水平転送部３の電荷を３２００段分（３２００列分）転送して（Ｓ３）、出力アンプ４から出力する。

これと同じ動作を１フィールド期間の４８０回（２４００行の画素を５フィールドに分けて読み出すので、１フィールド期間に読み出される行数は、２４００／５＝４８０行となる）の水平ブランキング期間ごとに繰り返すことにより、３２００×４８０＝１５３６０００個の蓄積電荷の読み出しが完了し、第１フィールドの画素の信号電荷が全て読み出されたことになる。

続いて、再度の高速掃き捨て期間が終了すると、第２フィールドの画素の信号電荷が垂直転送部に読み出され、第１フィールドのときと同様の転送方法で第２フィールドの画素の信号電荷が全て読み出される。

同様に、第３〜５フィールドの画素の信号電荷も読み出され、全画素３２００×４８０×５＝７６８００００個が揃うこととなる。

読み出された画素は、それぞれプリプロセス回路１５を経てデジタルプロセス回路１６で処理される。その際、５フィールドのデータは合成され、それぞれ該当するラインに配置され、最終的に３２００Ｈ×２４００Ｖというサイズの画像が得られる。

次に、既に簡単に述べた、ｍフィールド中のｎフィールドのみを読み出す第２の読み出しモードにおいて、電荷を転送する方法について、図５及び図６を参照して説明する。図５及び図６は、それぞれ図３、図４と同様に画素配列の一部及びタイミングパルス模式図である。また、垂直転送部は、２列おきに蓄積領域５１を含む列と含まない列が交互に並んでいる。

本実施形態では５フィールド中２フィールド（第１フィールド及び第４フィールド）のみを読み出すこととする。

メカシャッタが閉じられ、高速掃き捨て期間が終了すると、はじめに第１フィールドの画素の信号電荷が垂直転送部に読み出される（Ｓ１）。

その後、水平ブランキング期間に入ると、最初に垂直転送部２の転送ゲート電極にパルス電圧を印加することにより垂直転送部２を１段あるいは複数段駆動し、もっとも水平転送部３に近い１水平ラインの画素からの読み出し電荷を、蓄積領域５１を含まない列では水平転送部３に、含む列では蓄積領域５１に転送する（Ｓ２）。

次に、水平転送部３の転送ゲート電極にパルス電圧を２つ印加することにより、水平転送部３にある画素を水平方向に２段転送する（Ｓ３）。

続いて、垂直転送部２の転送ゲート電極にパルス電圧を印加することにより垂直転送部２を１段駆動し、蓄積領域５１の電荷を水平転送部の電荷と混合させる（Ｓ４）。

次に、水平転送部３に近い次の１水平ラインの画素からの読み出し電荷を、蓄積領域５１を含まない列では水平転送部３に、含む列では蓄積領域５１に転送する（Ｓ５）。

次に、水平転送部３の転送ゲート電極にパルス電圧を２つ印加することにより、水平方向に２段転送する（Ｓ６）。

続いて、垂直転送部２の転送ゲート電極にパルス電圧を印加することにより垂直転送部２を１段駆動し、蓄積領域５１の電荷を水平転送部の電荷と混合させる（Ｓ７）。

ここまでの処理で、都合２ライン分の信号電荷がそれぞれ水平加算された状態で1ライン（水平転送部３）に収まっていることとなる。

そして、水平ブランキング期間が終了し、有効期間に入ってから有効期間の終了までに、水平転送部３のゲート電極に多数のパルス電圧を印加することにより、水平転送部３の電荷を３２００段分転送して（Ｓ８）出力アンプ４から出力する。

これにより、１水平期間内にそれぞれ水平加算された２ライン分の信号電荷が読み出せる。

これと同じ動作を１フィールド期間の半分にあたる２４０回の水平ブランキング期間ごとに繰り返すことにより、１６００×２×２４０＝７６８０００個の蓄積電荷の読み出しが完了し、第１フィールドの画素の信号電荷が水平加算により半分となり、２倍の速度で読み出されたことになる。しかも、２画素を水平加算しているため、感度は約２倍となっている。

続いて、再度の高速掃き捨て期間が終了すると、第４フィールドの画素の信号電荷が垂直転送部に読み出され、第１フィールドのときと同様の転送方法で第４フィールドの画素の信号電荷が２倍の速度で読み出される。

以上の転送方式により、１６００×４８０×２＝１５３６０００個が揃うこととなる。

読み出された画素は、それぞれプリプロセス回路１５を経てデジタルプロセス回路１６で処理される。その際、２フィールドのデータは合成され、それぞれ該当するラインに配置され、最終的に１６００Ｈ×９６０Ｖというサイズの画像が得られる。

このように、本実施形態の第２の読み出しモードを用いると（図７（ｂ））、画像を得るための画素信号転送にかかった時間は、全５フィールド読み出したとき（図７（ａ））に比べて１／５となり、飛躍的にフレームレートを向上させることができ、かつ、最終画素サイズ１／５、感度２倍の画像を得ることができる。

さらに、この読み出しモードの切り替えを、操作部２１での読み出しモード切り替え信号によってではなく、出力画像サイズ切り替えの操作により、どちらの読み出しモードがよいかをカメラ制御部２０が自動的に判別し、読み出しモードを切り替えるようにしてもよい。

これにより、ユーザーはカメラ内部でのＣＣＤ各画素の読み出しモードを意識することなく、必要な画素数に応じてそれぞれ最大のフレームレートで撮影することができることとなる。

次に、任意のｎフィールドを読み出す際、ｍフィールド全てを読み出すときよりも想定する飽和信号量を高くする信号処理機能について説明する。

ＣＣＤにある程度以上明るい光が入ると、出力信号は飽和してしまう。しかしＣＣＤ出力の飽和している領域がカメラ出力画像のＭＡＸ値よりも低くなることは好ましくない。これは、例として各画素８ｂｉｔで表される出力画像において、飽和した領域が本来あるべき２５５ＬＳＢ（最下位ビット）に達せず、２５４ＬＳＢや２５３ＬＳＢといった値で頭打ちされてしまう現象であらわされる。

そのため、ＣＣＤ出力を信号処理する際には、飽和領域に至る前の部分のみをＣＣＤ出力の有効領域として用い、画像処理を行う必要がある。そのためには、一般的にゲインアンプにてＭＩＮゲイン値を設定し、ＣＣＤが飽和してしまう領域を信号処理領域のＭＡＸ以上に持っていく方法が有用である。本実施形態のデジタルカメラでは、図１のゲインアンプを含むプリプロセス回路１５がその役割を担っており、カメラ制御部２０がＣＣＤの飽和信号から算出したＭＩＮゲイン値をゲインアンプに設定している。

ところで、ＣＣＤが所望の露光時間の露光を終え、メカシャッタが閉じられた後、ＣＣＤに蓄えられる電荷量（いわゆる飽和信号量）は時間とともに減少してしまう。

そのため、図８に示すように、ＣＣＤ出力を読み出すまでの時間が異なる各フィールドにおいて、飽和信号量に違いが生じてしまう。

それゆえに、ＣＣＤの飽和領域を信号処理しないためにかけるゲインアンプのＭＩＮゲイン値は、最後に読み出すフィールドの飽和信号量に応じて決定しなければならない。

本実施形態の第２の読み出しモードにおいては、図７に示すように、通常の静止画撮影（第１の読み出しモード）の時に読み出すフィールド数よりも少なく、かつ、水平加算読み出しを使用するため読み出し時間が大幅に短くなっている。

そのため、最後に読み出すフィールドの飽和信号量は相対的に大きくなる。これにより、第２の読み出しモードの時にはゲインアンプのＭＩＮゲイン値は通常の読み出しモードに較べて低く設定することができる。

ゲインアンプのゲイン値が小さいということは、ゲインアップ時のＳＮ特性悪化が抑えられることとなり、出力画像のＳＮ特性が良くなるということを示している。

以上のように、読み出しモードに応じて、カメラ制御部２０がＣＣＤの飽和信号量の設定を変更し、ゲインアンプのＭＩＮゲイン値を替える信号処理機能により、ＳＮ特性のよい出力画像を生成できることとなる。

次に、任意のｎフィールドを読み出す際、読み出したフィールドの全画素上の位置を判別し、各フィールドが等間隔でない場合も補間処理によって静止画を生成する機能について説明する。

本実施形態の第２の読み出しモードを上記の形態で読み出した場合、読み出された画素の垂直方向の配列は図９のようになり、これらの配置は読み出し方によって画素の位置が等間隔でなくなる場合がある。

そこで、本実施形態のデジタルカメラにおいては、カメラ制御部２０の制御信号により、デジタルプロセス回路１６での信号処理を補間処理モードに変更することができる機能を持つ。

補間処理モードでは、読み出した画素の情報を実際の配置に応じて補間処理を施し、等間隔でない画素配列の信号でも処理可能とする。

このように各フィールドが等間隔でない場合も補間処理によって静止画を生成するため、等間隔で処理するよりも正確に画像を再現できることとなる。

（第２の実施形態）
次に、本発明の第２の実施形態に係わるデジタルカメラについて説明する。

第２の実施形態では、第１の実施形態におけるデジタルカメラと同様の構成及び処理を行うことができる。それに加え、垂直加算機能を有する。垂直加算機能ついて図１０及び図１１を参照して説明する。

図１０及び図１１は、それぞれ図３、図４と同様に画素配列の一部及びタイミングパルス模式図である。また、垂直転送部は、２列おきに蓄積領域５１を含む列と含まない列が交互に並んでいる。

本実施形態では５フィールド中２フィールド（第１フィールド及び第４フィールド）のみを読み出すこととする。

メカシャッタが閉じられ、高速掃き捨て期間が終了すると、はじめに第１フィールドの画素の信号電荷が垂直転送部に読み出される。このとき、読み出される予定のない第３フィールドの画素も同時に垂直転送部に読み出される（Ｓ１）。

その後、水平ブランキング期間に入ると、最初に垂直転送部２の転送ゲート電極にパルス電圧を印加することにより垂直転送部２を１段あるいは複数段駆動し、もっとも水平転送部３に近い１水平ラインの画素からの読み出し電荷を、蓄積領域５１を含まない列では水平転送部３に、含む列では蓄積領域５１に転送する（Ｓ２）。

次に、水平転送部３はそのままにした状態で、さらに垂直転送部２の転送ゲート電極にパルス電圧を印加することにより、（Ｓ２）で転送したラインに隣接する１ラインの読み出し電荷を蓄積領域５１及び水平転送部３にて混合させる（Ｓ３）。これにより垂直加算が行なわれる。

次に、水平転送部３の転送ゲート電極にパルス電圧を２つ印加することにより、水平方向に２段転送する（Ｓ４）。

続いて、垂直転送部２の転送ゲート電極にパルス電圧を印加することにより垂直転送部２を１段駆動し、蓄積領域５１の電荷を水平転送部の電荷と混合させる（Ｓ５）。

次に、水平転送部２３に近い次の１水平ラインの画素からの読み出し電荷を、蓄積領域５１を含まない列では水平転送部３に、含む列では蓄積領域５１に転送する（Ｓ６）。

次に、水平転送部３はそのままにした状態で、さらに垂直転送部２の転送ゲート電極にパルス電圧を印加することにより、（Ｓ６）で転送したラインに隣接する１ラインの読み出し電荷を蓄積領域及び水平転送部にて混合させる（Ｓ７）。これにより再び垂直加算が行なわれる。

次に、水平転送部３の転送ゲート電極にパルス電圧を２つ印加することにより、水平方向に２段転送する（Ｓ８）。

続いて、垂直転送部２の転送ゲート電極にパルス電圧を印加することにより垂直転送部２を１段駆動し、蓄積領域５１の電荷を水平転送部の電荷と混合させる（Ｓ９）。

ここまでの処理で、都合２ライン分の信号電荷がそれぞれ垂直及び水平加算された状態で１ライン（水平転送部３）に収まっていることとなる。

そして、水平ブランキング期間が終了し、有効期間に入ってから有効期間の終了までに、水平転送部３のゲート電極に多数のパルス電圧を印加することにより、水平転送部３の電荷を３２００段分転送して（Ｓ１０）出力アンプ４から出力する。

これにより、１水平期間内にそれぞれ垂直及び水平加算された２ライン分の信号電荷が読み出せる。

これと同じ動作を１フィールド期間の半分にあたる２４０回の水平ブランキング期間ごとに繰り返すことにより、１６００×２×２４０＝７６８０００個の蓄積電荷の読み出しが完了し、第１フィールド＋第３フィールドの画素の信号電荷が水平加算により半分となり、２倍の速度で読み出されたことになる。しかも、水平／垂直合わせて４画素を加算しているため、感度は約４倍となっている。

続いて、再度の高速掃き捨て期間が終了すると、第４フィールドの画素の信号電荷と読み出す予定のない第２フィールドの画素の信号電荷が垂直転送部に読み出され、第１フィールドのときと同様の転送方法で第４フィールド＋第２フィールドの画素の信号電荷が２倍の速度で読み出される。

以上の転送方式により、１６００×４８０×２＝１５３６０００個が揃うこととなる。

読み出された画素は、それぞれプリプロセス回路１５を経てデジタルプロセス回路１６で処理される。その際、２フィールドのデータは合成され、それぞれ該当するラインに配置され、最終的に１６００Ｈ×９６０Ｖというサイズの画像が得られる。

このように、本実施形態の第２の読み出しモード及び垂直加算機能を用いると、画像を得るための画素信号転送にかかった時間は、全５フィールド読み出したときに比べて１／５となり、飛躍的にフレームレートを向上させることができ、かつ、最終画素サイズ１／５、感度４倍の画像を得ることができる。

以上説明したように、上記の実施形態によれば、ｍフィールドのうち任意のｎフィールドしか読み出さない読み出しモードでは、画素の転送時間はｎ／ｍ倍に短縮される。つまり必要画素数を満たせば、画素の転送時間はｎ／ｍ倍となり、フレームレートが飛躍的に向上する。

また、水平画素加算機能により転送時間はさらに１／２となる。つまり必要画素数を満たせば、画素の転送時間はｎ／２ｍ倍となり、フレームレートが飛躍的に向上することとなる。

また、必要な画素数にあわせた読み出しモードを自動的に選択することにより、ユーザーが意識することなく、必要な画素数に応じてそれぞれ最大のフレームレートが実現できる。

また、読み出されないフィールドの画素を読み出すフィールドに加算することにより、フレームレートの向上に加えて感度の向上も実現することができる。

また、任意のｎフィールドを読み出す際にｍフィールド全てを読み出すときよりも飽和信号量を高く設定することにより、後段のゲインアンプのＭＩＮゲイン値を低く設定することができる。そのため、ＳＮ特性のよい画像を得ることができる。

また、任意のｎフィールドを読み出す際、読み出したフィールドの全画素上の位置を判別し、各フィールドが等間隔でない場合も補間処理によって静止画を生成することにより、等間隔で処理するよりも正確に画像を再現できる。

（他の実施形態）
また、各実施形態の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体（または記録媒体）を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム（ＯＳ）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。

さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。

本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明した手順に対応するプログラムコードが格納されることになる。

本発明の第１実施形態に係わるデジタルカメラの概略構成を示すブロック図である。 図１に示すＣＣＤの内部構成の概略を示す図である。 第１の実施形態における第１の読出しモードの動作を示すＣＣＤ画素配列図である。 第１の実施形態における第１の読出しモードの動作を示すタイミング図である。 第１の実施形態における第２の読出しモードの動作を示すＣＣＤ画素配列図である。 第１の実施形態における第２の読出しモードの動作を示すタイミング図である。 第１の実施形態における第２の読出しモードにおける読出し時間を示す概略図である。 ＣＣＤ出力を読み出すまでの飽和信号量の推移を示す概略図である。 読出した画素の垂直方向の配置を示す概略図である。 第２の実施の形態における第２の読出しモードの動作を示すＣＣＤ画素配列図である。 第２の実施の形態における第２の読出しモードの動作を示すタイミング図である。

符号の説明

１ 光電変換要素（画素）
２ 垂直転送部（ＶＣＣＤ）
３ 水平転送部（ＨＣＣＤ）
４ 出力アンプ部
１１ 光学系
１２ ＣＣＤ
１３ メカシャッタ
１４ ＣＣＤ駆動装置
１５ プリプロセス回路
１６ デジタルプロセス回路
１７ ＬＣＤディスプレイ
１８ 画像変換回路
１９ メモリカード
２０ カメラ制御部
２１ 操作部

Claims (7)

1. 垂直方向及び水平方向に２次元的に配列された複数の光電変換画素を備える撮像素子と、
   該撮像素子からの画素信号をインターレース走査でｍフィールド（ｍは３以上の自然数）に分けて読み出す読み出し手段と、
   前記読み出し手段により前記撮像素子から前記ｍフィールド分の画素信号を読み出す第１の読み出しモードと、ｎフィールド（ｎはｎ＜ｍを満たす自然数）分の全画素信号を読み出す第２の読み出しモードとを選択的に切り替えるモード切り替え手段と、
   前記モード切り替え手段により前記第２の読み出しモードに切り替えられた場合に、前記撮像素子から前記ｍフィールドの内の前記ｎフィールドの全画素信号とともに前記ｎフィールド以外のフィールドの全画素信号を同時に読み出して、読み出した前記ｎフィールドの画素信号と前記ｎフィールド以外のフィールドの画素信号を前記垂直方向において間引かずに加算する垂直加算手段と、
   前記垂直加算手段により垂直加算された画素信号を前記水平方向において間引かずに加算する水平加算手段と、
   を具備することを特徴とする撮像装置。
2. 前記モード切り替え手段は、前記第１の読み出しモードと第２の読み出しモードとを、撮影画像の必要画素数に応じて切り替えることを特徴とする請求項１に記載の撮像装置。
3. 前記モード切り替え手段により前記第２の読み出しモードに切り替えられた場合に、前記第１の読み出しモードでｍフィールド分の画素信号を読み出す場合よりも、想定される飽和信号量を高く設定する信号処理手段をさらに具備することを特徴とする請求項１に記載の撮像装置。
4. 前記第２の読み出しモードにおいて、前記読み出し手段により読み出した画素信号のフィールドごとの画素位置を判別し、フィールドごとの画素位置が等間隔でない場合に補間処理によって静止画を生成する補間手段をさらに具備することを特徴とする請求項１に記載の撮像装置。
5. 垂直方向及び水平方向に２次元的に配列された複数の光電変換画素を備える撮像素子を有する撮像装置の制御方法であって、
   前記撮像素子から画素信号をインターレース走査でｍフィールド（ｍは３以上の自然数）に分けて読み出す読み出し工程と、
   前記読み出し工程により前記撮像素子から前記ｍフィールド分の画素信号を読み出す第１の読み出しモードと、ｎフィールド（ｎはｎ＜ｍを満たす自然数）分の画素信号を読み出す第２の読み出しモードとを選択的に切り替えるモード切り替え工程と、
   前記モード切り替え工程により前記第２の読み出しモードに切り替えられた場合に、前記撮像素子から前記ｍフィールドの内の前記ｎフィールドの画素信号とともに前記ｎフィールド以外のフィールドの画素信号を同時に読み出して、読み出した前記ｎフィールドの画素信号と前記ｎフィールド以外の画素信号を間引かずに前記垂直方向において加算する垂直加算工程と、
   前記垂直加算工程により垂直加算された画素信号を間引かずに前記水平方向において加算する水平加算工程と、
   を具備することを特徴とする撮像装置の制御方法。
6. 請求項５に記載の制御方法をコンピュータに実行させるためのプログラム。
7. 請求項６に記載のプログラムを記憶したコンピュータ読み取り可能な記憶媒体。

Images