JP2007028339A - 撮像装置及びその制御方法及びプログラム及び記憶媒体 - Google Patents

Abstract

【課題】撮像装置が複数の読み出しモードを有する場合でも、高精細なビデオ撮影時にフレームレートが低下することを防止できるようにする。
【解決手段】中央部に配置された複数の画素を有する有効撮像領域と、有効撮像領域の周辺に配置された複数の遮光された画素を有する遮光画素領域とを備える撮像素子と、撮像素子を複数の読み出しモードで駆動可能な駆動部であって、複数の読み出しモードのそれぞれについて、遮光画素領域内の画素の信号の読み出し時間である遮光読み出し時間ＢＬ−ＭＩＮが略同一となるように撮像素子を駆動する駆動部とを具備する。
【選択図】 図５

Description

本発明は、撮像装置における信号読み出し技術に関するものである。

図１は、従来の固体撮像素子を用いたデジタルスチルカメラの撮像信号処理系と感度・露光制御系の構成とを説明するための回路ブロック図である。

１０１は被写体を像面に結像するためのレンズ、１０２はレンズからの光量を制御するための絞り、１０３はレンズからの光を必要時間だけ像面へ入射させるためのメカニカルシャッターである。また、１０４は結像された被写体像を電気的な信号に変換するための固体撮像素子で、おもにＣＣＤエリアセンサが用いられる。

近年、撮像素子としてＸ−Ｙアドレス方式のＣＭＯＳエリアセンサが用いられることも増えている。そこで、以下では、ＣＭＯＳエリアセンサを用いた場合について説明する。

１０５はＣＭＯＳエリアセンサを駆動するための必要な振幅のパルスを供給する撮像素子駆動回路、１０６はＣＭＯＳエリアセンサの出力を二重相関サンプリングするＣＤＳ回路である。１０７はＣＤＳ回路の出力信号を増幅するためのＡＧＣ回路であり、使用者が好みでカメラの感度設定を変える場合、あるいは、低輝度時にカメラが自動的にゲインアップする場合に、この回路のゲイン設定が変えられることとなる。

１０８はＡＧＣ回路の出力信号のうち、後述するＯＢ（オプティカルブラック）電位を基準の電位にクランプするためのクランプ回路、１０９はクランプ回路から出力されるアナログ撮像信号をデジタル信号に変換するＡＤ変換回路である。

１１０は映像処理回路であり、デジタル信号に変換された撮像信号を輝度と色の映像信号（Ｒ−Ｙ、Ｂ−Ｙの色差信号か、Ｒ、Ｇ、Ｂ信号）に処理する映像信号処理回路１１１を備える。また、映像処理回路１１０は、入力されるＣＭＯＳエリアセンサの信号のレベルから測光量を測定する測光回路１１２も備える。さらに、映像処理回路１１０は、図示されていないが、入力されるＣＭＯＳエリアセンサの信号から被写体の色温度を測定して映像信号処理回路１１０のホワイトバランスに必要な情報を引き出すＷＢ（ホワイトバランス）回路なども備えている。

１１３はカメラ各部の回路に必要なタイミングパルスを発生するタイミングパルス発生回路である。１１４はカメラを制御するＣＰＵで、上記の測光回路１１２の情報に基づき、感度、露光を制御すべく、上記のＡＧＣ回路１０７のゲインを変える命令を出したり、露光制御回路１１６に露出をどのようにするかの命令を出したりする機能などを有する。

ところで、図２は、従来のＣＭＯＳエリアセンサを用いた撮像装置を示す回路構成図である。

フォトダイオード２０１の検出信号を増幅する増幅トランジスタ２０２と、信号を読み出すラインを選択する垂直選択トランジスタ２０３と、信号電荷をリセットするリセットトランジスタ２０４とからなる単位セルが２次元の行列状に配列されている。なお、図２では３×３個のセルが配列されているが、実際にはこれより多くの単位セルが配列されている。

垂直シフトレジスタ２０５から水平方向に配線されている水平アドレス線２０６は垂直選択トランジスタ２０３のゲートに接続され、信号を読み出すラインを決めている。同様に、垂直シフトレジスタ２０５から水平方向に配線されているリセット線２０７は、リセットトランジスタ２０４のゲートに接続されている。増幅トランジスタ２０２のソースは列方向に配置された垂直信号線２０８に接続され、その一端には負荷トランジスタ２０９が設けられている。垂直信号線２０８の他端は、水平シフトレジスタ２１０の選択パルスにより駆動される水平選択トランジスタ２１２を介して水平信号線２１１に接続されている。

また、固体撮像素子には、図３に示すように、有効撮像画素領域３０１と光学的な黒基準を調整するためのＯＢ（オプティカルブラック）画素領域３０２が設けられている。このＯＢ画素領域３０２は、固体撮像部の外縁部に設けられた光電変換素子（画素）をアルミ等で遮蔽して光が当たらないようにし、ここからの出力を光学的な黒基準として映像を調節する、いわゆるクランプ処理を行うものである。

このような従来の撮像装置における動画撮影では、１フレーム期間に１回の間隔で各光電変換素子が蓄積した電荷が読み出されるものであり、撮像される映像は、１フレームに１枚の画像が含まれた形となる。このとき、図４（ａ）に示すように、ＯＢ画素領域の出力信号は、１Ｈ（水平同期）期間に１回の間隔で読み出される。

また、任意領域や画素信号の読み出しモードに因らず、ＯＢ画素領域は常に同じ位置を読み出すことにより、安定したＯＢクランプ動作を行い、正しくＦＰＮ（固定パターンノイズ）を抑圧するように構成しているものがある（特許文献１参照）。

さらに、有効撮像領域の周辺部に遮光されたＯＢ画素領域を備えたＸ−Ｙアドレス型の固体撮像素子を用い、有効撮像領域を任意の画素数おきに読み出すモードと、全画素を読み出すモードでの駆動を可能にした撮像装置が特許文献２に開示されている。この方法では、有効撮像領域を任意の画素数おきに読み出す間引きモード時にはＯＢ画素領域も間引いて低速で読み出す場合と、有効撮像領域を任意の画素数おきに読み出す間引きモード時においても、ＯＢ画素領域を間引かずに読み出す場合とがある。
特開平９−３６６１９３号公報 特開平９−１６３２３６号公報

近年、動画撮影の特性を特に大きく左右する問題の１つにフレームレートがある。デジタルカメラやデジタルカムコーダなどの撮像装置では、市場のニーズにより、ＶＧＡ（横６４０画素、縦４８０画素）、ひいてはそれよりも大きな画像サイズの高精細な動画への要望が高まっている。

しかし、高精細な動画を撮影するためには、１フレームあたり、撮像素子からの画素信号をより多く読み出さなければならず、高フレームレートでの動画撮影が困難となる。

また、一般的な画面全体を同一のモードで読み出す駆動方法には、図４（ｂ）に示すような、２画素に１画素を間引く間引きモードや、図４（ｃ）に示すような、４画素に１画素を間引く間引きモードがある。このような読み出しモードを有する撮像装置では、これらのモードのうち、最も間引き率の高いモードで十分なＯＢクランプ時間を確保できるよう、ＯＢ画素領域を設定しなければならない。ここで、ＯＢクランプとは、有効撮像領域の信号からＯＢ画素領域の信号を差し引いて、画像信号から画素で発生する暗電流成分を除く動作を言う。効果的なＯＢクランプを行なうためには、ある程度の数のＯＢ画素を読み出す必要があるため、必要数のＯＢ画素を読み出す時間（ＯＢクランプ時間）が必要となる。

しかし、複数の読出しモードを持つ撮像装置では、上記のように最も間引き率の高いモードで十分なＯＢクランプ時間（読み出すＯＢ画素数）を確保できるようにＯＢ画素領域を設定すると、高精細なビデオ撮影時のフレームレートを高くすることが困難になる。これは、上記のようにＯＢ画素領域を設定すると、全画素読み出し等、間引き率の低い読み出し時には読み出すＯＢ画素数が増え、ＯＢクランプに過剰に時間を費やし、１画面分の信号読み出し期間が長くなるからである。また、水平方向の２画素加算や４画素加算などの画素加算を行う場合についても同様のことが言える。

従って、本発明は上述した課題に鑑みてなされたものであり、その目的は、撮像装置が複数の読み出しモードを有する場合でも、高精細なビデオ撮影時にフレームレートが低下することを防止できるようにすることである。

上述した課題を解決し、目的を達成するために、本発明に係わる撮像装置は、中央部に配置された複数の画素を有する有効撮像領域と、該有効撮像領域の周辺に配置された複数の遮光された画素を有する遮光画素領域とを備える撮像素子と、前記撮像素子を複数の読み出しモードで駆動可能な駆動手段であって、前記複数の読み出しモードのそれぞれについて、前記遮光画素領域内の画素の信号の読み出し時間である遮光読み出し時間が略同一となるように前記撮像素子を駆動する駆動手段と、を具備することを特徴とする。

また、本発明に係わる撮像装置の制御方法は、中央部に配置された複数の画素を有する有効撮像領域と、該有効撮像領域の周辺に配置された複数の遮光された画素を有する遮光画素領域とを備える撮像素子を有する撮像装置を制御する方法であって、前記撮像素子を複数の読み出しモードで駆動する駆動工程であって、前記複数の読み出しモードのそれぞれについて、前記遮光画素領域内の画素の信号の読み出し時間である遮光読み出し時間が略同一となるように前記撮像素子を駆動する駆動工程を具備することを特徴とする。

また、本発明に係わるプログラムは、上記の制御方法をコンピュータに実行させることを特徴とする。

また、本発明に係わる記憶媒体は、上記のプログラムをコンピュータ読み取り可能に記憶したことを特徴とする。

本発明によれば、撮像装置が複数の読み出しモードを有する場合でも、高精細なビデオ撮影時にフレームレートが低下することを防止することが可能となる。

以下、本発明の好適な実施形態について説明する。

まず、本発明の実施形態の概要について説明する。

本発明の実施形態においては、複数の読み出しモードを持つ撮像装置において、高精細な動画でも、高フレームレートを実現できるようにする。すなわち、図５に示すように、全ての駆動モードで、最もフレームレートの高い駆動モードとＯＢクランプ時間を略等しくし、ＯＢ（オプティカルブラック）画素領域の読み出し期間を短くする。そのために、有効撮像画素領域とＯＢ画素領域との間で信号読み出しモードを変化させたり、読み出し周波数を変化させたり、ＯＢ画素領域の読み出しを途中で中断、又は途中から開始するようにしている。

なお、ＯＢ画素領域は、固体撮像部の外縁部に設けられた光電変換素子（画素）をアルミ等で遮蔽して光が当たらないようにしたものであるので、以下では遮光画素領域とも呼ぶことにする。

また、本発明の実施形態では、同時刻に垂直方向の上下２つの光電変換部の信号をセル内で加算する場合や、種々の加算読み出しの切替えができる撮像装置でも同様の方法を適用する。種々の加算読み出しとは、例えば垂直方向の光電変換部の信号を加算して読み出す方法や、水平方向の光電変換部の信号を加算して読み出す方法などである。

同時刻に垂直方向の上下２つの光電変換部の信号をセル内で加算する技術は、例えば、特開平９−４６５９６号公報に開示されている。また、垂直方向の光電変換部の信号を加算して読み出す場合と、水平方向の光電変換部の信号を加算して読み出す場合を切り替える技術は、例えば、特開２０００−５９６９６号公報に開示されている。

以下、本発明の具体的な実施形態について説明する。

（第１の実施形態）
図６は、本発明の第１の実施形態に係わる撮像装置の概略構成を示す図である。ここで、矢印ＥＡは駆動モードを制御する制御信号である。その他の構成は、外面的には図１に示す従来例と同様であるので、同一部分には同一符号を付してその説明を省略する。本実施形態は、図１に示した従来例とは主にその動作が異なる。

図７は、第１の実施形態における固体撮像素子の概略図である。撮像素子は２次元に行列状に配列された受光画素で構成されており、その位置を、左上より順番にｉ行ｊ列で表すものとする。ただし、図７では、ｉ行、ｊ列の画素を、（ｊ，ｉ）と表わしている。各画素の信号は全画素読み出しでは、１,１より、水平ラインを左から右へ読み、１水平ライン読み終わるごとに次の下のラインを順番に読み出すものとする。

また、ここで、撮像装置は、複数の駆動モードをもち、最もフレームレートが高い駆動モードは、２画素に１画素を間引く、間引き読み出しモードであるものとする。

図８（ａ）は、図７に示した撮像装置の駆動タイミングチャートで、全領域において全画素読み出しモードで駆動した際の、ＣＭＯＳエリアセンサの信号画素読み出しの様子を示している。このとき、ＢＬをＯＢクランプ時間（ＯＢ画素を読み出す時間）とする。

図８（ｂ）は撮像画素領域とＯＢ画素領域を最も間引き率の高いモードで間引き読み出しした際の様子を示す図である。この撮像装置では、ＯＢ画素は２画素分読み出す時間があれば、クランプ時間として十分であるとする。その場合、最も間引き率の高いモードで２画素分を読み出せるようＯＢ画素領域が設定され、この最短のＯＢクランプ時間をＢＬ−ＭＩＮと定義する。

この場合、図８（ａ）のように全領域について全画素読み出す場合では、４画素分のＯＢ画素が読み出されており、２画素分の読み出し期間だけ、ＯＢ画素の読み出し時間に必要以上に時間をかけていることが分かる。そのため、本実施形態では、全領域を全画素読み出しで駆動するモードでは、ＯＢ画素を２画素分だけ読み出すようにＯＢ画素領域の駆動方式を変更する。これにより、ＢＬからＢＬ−ＭＩＮを引いた分だけ、１水平ライン当りの読み出し期間を短縮することができる。

図８（ｃ）は、撮像画素領域を全画素読み出し、ＯＢ画素領域を最もフレームレートが高い、水平方向を２画素に１画素を間引く間引きモードで駆動したときのタイミングチャートである。このように、ＯＢ画素領域から読み出す画素数を減らすことにより、１水平ラインの読み出し期間を短縮できる。これによって、複数の駆動モードを持つ撮像装置において、最もフレームレートが高い駆動モード以外の全てのモードでＯＢ読み出し期間の短縮を行い、高フレームレートを実現することができる。

また、本実施形態では、有効撮像画素領域がどのようなモードで駆動されていても、制御信号ＥＡがＯＮの時のみ、ＯＢ画素領域を最もフレームレートが高いモードで駆動する。これにより、複数の駆動モードを持つ撮像装置において、最もフレームレートが高い駆動モード以外の全てのモードでＯＢ読み出し期間の短縮を行い、高フレームレートを実現することができる。

また、図８（ｄ）のように、制御信号ＥＡがＯＮの時のみＯＢ画素領域の読み出し周波数を上昇させ、ＯＢ画素領域の読み出し期間ＢＬを、最も高速なフレームレートを持つモードのＯＢ画素領域の読み出し期間ＢＬ−ＭＩＮと略同等となるよう設定してもよい。これによっても、最もフレームレートが高い駆動モード以外の全てのモードでＯＢ読み出し期間の短縮を行い、高フレームレートを実現することができる。

ところで、上記の方法では、制御信号ＥＡに関わる回路を新たに組み込まなければならないため、回路構成が複雑化する懸念もある。そこで、図８（ｅ）のように、全てのモードで、最も高速なフレームレートを持つモードのＯＢ画素領域の読み出し期間ＢＬ−ＭＩＮが経過したところで、ＯＢ画素領域の読み出しを中断させる方法もある。このようにしても、最もフレームレートが高い駆動モード以外の全てのモードでＯＢ読み出し期間の短縮を行い、高フレームレートを実現することができる。

また、１水平ラインの中で、ＯＢ画素領域の信号を先に読み出すような場合では、一定時間（ＢＬ−ＭＩＮ）が確保できるタイミングで、ＯＢ画素領域の途中から読み出しを開始してもよい。これによっても、最もフレームレートが高い駆動モード以外の全てのモードで、ＯＢ読み出し期間の短縮を行い、高フレームレートを実現することができる。

また、これらの動作手順の内容は、プログラムコードとしてデジタルカメラ内の図示していない任意の記憶媒体に格納されており、デジタルカメラ内のＣＰＵ等によって読み出されて実行される。

（第２の実施形態）
図９は、本発明の第２の実施形態に係わる撮像装置の概略構成を示す図である。ここで、矢印ＤＣＬは画素の加算を行なう場合のＡＧＣ回路１０７のゲインを制御する制御信号である。その他の構成は、外面的には図１に示す従来例と同様であるので、同一部分には同一符号を付してその説明を省略する。本実施形態は、図１に示した従来例とは主にその動作が異なる。図１０は、第２の実施形態における固体撮像素子の概略図である。

第２の実施形態では、撮像素子は、全画素読み出しモードと、垂直２画素加算、水平２画素加算、及び水平×垂直の４画素加算の４つのモードで駆動できるものとする。ただし、ここでは１水平ラインあたりの読み出し方が問題となるので、水平２画素加算以外の画素加算モードについてはここでは触れないこととする。よって、以下の説明で対象となるのは、全画素読み出しモードと、水平２画素加算読み出しモードである。

図１１（ａ）に示すように、全領域について全画素読み出す場合は、第１の実施形態と同様なタイミングチャートとなる。図１１（ｂ）は水平２画素加算モードでのタイミングチャートであるが、画素加算されているため、一度に読み出される電荷量が２画素分になっている。

これを踏まえ、有効撮像領域では水平２画素加算を行なわないで全画素を読み出し、ＯＢ画素領域のみ水平２画素加算を行ったものが図１１（ｃ）となる。画素加算時には１画素期間の信号量が２画素分になるので、これを勘案してＯＢ領域のクランプ処理を行わねばならない。具体的には、ＡＧＣ回路において、ＯＢ画素領域の信号読み出し時に、タイミングパルス発生回路より矩形パルスＤＣＬを送り、ＤＣＬがＯＮのときのみ、ＡＧＣのゲインを、加算されている画素数（２画素加算なら２）で割った量に落とす。これにより、最もフレームレートが高い駆動モード以外の全てのモードで、ＯＢ読み出し期間の短縮を行い、高フレームレートを実現することができる。また、この動作の内容は、プログラムコードとしてデジタルカメラ内の図示していない任意の記憶媒体に格納されており、デジタルカメラ内のＣＰＵ等によって読み出されて実行される。

以上説明したように、複数の読み出しモードを持つ撮像装置において、有効撮像画素領域とＯＢ画素領域の信号読み出しモードを異ならせることにより、最もフレームレートが高い駆動モード以外の全てのモードでＯＢ読み出し期間を短縮することができる。これにより、高フレームレートを実現することができる。また、有効画素領域とＯＢ画素領域で、読み出し周波数を変化させたり、ＯＢ画素領域の読み出しを途中で中断、あるいは途中から開始することによっても同様の効果を得ることができる。

（他の実施形態）
また、各実施形態の目的は、次のような方法によっても達成される。すなわち、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体（または記録媒体）を、システムあるいは装置に供給する。そして、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行する。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、本発明には次のような場合も含まれる。すなわち、プログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム（ＯＳ）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される。

さらに、次のような場合も本発明に含まれる。すなわち、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれる。その後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される。

本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明した手順に対応するプログラムコードが格納されることになる。

従来の撮像装置の概略構成を示す図である。 従来のＣＭＯＳ型固体撮像素子の回路図である。 従来の固体撮像素子の概略構成を示す図である。 従来の固体撮像素子からの信号読み出しのタイミングチャートである。 本発明の実施形態における固体撮像素子からの信号読み出しのタイミングチャートである。 第１の実施形態における撮像装置の概略図である。 第１の実施形態における固体撮像素子の概略図である。 第１の実施形態における撮像装置の駆動タイミングチャートである。 第２の実施形態における撮像装置の概略図である。 第２の実施形態における固体撮像素子の概略図である。 第２の実施形態における撮像装置の駆動タイミングチャートである。

符号の説明

１０１ レンズ
１０２ 絞り
１０３ メカニカルシャッター
１０４ 固体撮像素子
１０５ 撮像素子駆動回路
１０６ ＣＤＳ回路
１０７ ＡＧＣ回路
１０８ クランプ回路
１０９ ＡＤ変換回路
１１０ 映像処理回路
１１１ 映像信号処理回路
１１２ 測光回路
１１３ タイミングパルス発生回路
１１４ ＣＰＵ
１１５ 感度、露光制御部
１１６ 露光制御回路
１１７ ＯＢ積分回路
１１８ ＯＢレベルブロック比較回路
２０１ フォトダイオード
２０２ 増幅トランジスタ
２０３ 垂直選択トランジスタ
２０４ リセットトランジスタ
２０５ 垂直シフトレジスタ
２０６ 水平アドレス線
２０７ リセット線
２０８ 垂直信号線
２０９ 負荷トランジスタ
２１０ 水平シフトレジスタ
２１１ 水平信号線
３０１ 有効撮像領域
３０２ ＯＢ画素領域

Claims (18)

1. 中央部に配置された複数の画素を有する有効撮像領域と、該有効撮像領域の周辺に配置された複数の遮光された画素を有する遮光画素領域とを備える撮像素子と、
   前記撮像素子を複数の読み出しモードで駆動可能な駆動手段であって、前記複数の読み出しモードのそれぞれについて、前記遮光画素領域内の画素の信号の読み出し時間である遮光読み出し時間が略同一となるように前記撮像素子を駆動する駆動手段と、
   を具備することを特徴とする撮像装置。
2. 前記駆動手段は、前記複数の読み出しモードについて、前記遮光読み出し時間が、前記複数の読み出しモードのうち前記撮像素子からの画像信号の読み出しフレームレートが最も高速となる読み出しモードで前記遮光画素領域内の画素の信号を読み出した場合の遮光読み出し時間と略同一となるように、前記撮像素子を駆動することを特徴とする請求項１に記載の撮像装置。
3. 前記駆動手段は、前記有効画素領域内の画素の信号の読み出し方式と、前記遮光画素領域内の画素の信号の読み出し方式とを異ならせることにより、前記複数の読み出しモードについて前記遮光読み出し時間を略同一とすることを特徴とする請求項１に記載の撮像装置。
4. 前記駆動手段は、前記有効画素領域内の画素の信号の読み出し周波数と、前記遮光画素領域内の画素の信号の読み出し周波数とを異ならせることにより、前記有効画素領域内の画素の信号の読み出し方式と、前記遮光画素領域内の画素の信号の読み出し方式とを異ならせることを特徴とする請求項３に記載の撮像装置。
5. 前記駆動手段は、前記遮光画素領域内の画素の信号の読み出しを途中で中断することにより、前記有効画素領域内の画素の信号の読み出し方式と、前記遮光画素領域内の画素の信号の読み出し方式とを異ならせることを特徴とする請求項３に記載の撮像装置。
6. 前記駆動手段は、前記遮光画素領域内の画素の信号の読み出しを途中から開始することにより、前記有効画素領域内の画素の信号の読み出し方式と、前記遮光画素領域内の画素の信号の読み出し方式とを異ならせることを特徴とする請求項３に記載の撮像装置。
7. 前記複数の読み出しモードのうちの少なくとも１つの読み出しモードが、任意の数の画素を間引きして信号を読み出す間引き読み出しモードであることを特徴とする請求項１に記載の撮像装置。
8. 前記複数の読み出しモードのうちの少なくとも１つの読み出しモードが、任意の数の画素の信号を加算して読み出す加算読み出しモードであることを特徴とする請求項１に記載の撮像装置。
9. 中央部に配置された複数の画素を有する有効撮像領域と、該有効撮像領域の周辺に配置された複数の遮光された画素を有する遮光画素領域とを備える撮像素子を有する撮像装置を制御する方法であって、
   前記撮像素子を複数の読み出しモードで駆動する駆動工程であって、前記複数の読み出しモードのそれぞれについて、前記遮光画素領域内の画素の信号の読み出し時間である遮光読み出し時間が略同一となるように前記撮像素子を駆動する駆動工程を具備することを特徴とする撮像装置の制御方法。
10. 前記駆動工程では、前記複数の読み出しモードについて、前記遮光読み出し時間が、前記複数の読み出しモードのうち前記撮像素子からの画像信号の読み出しフレームレートが最も高速となる読み出しモードで前記遮光画素領域内の画素の信号を読み出した場合の遮光読み出し時間と略同一となるように、前記撮像素子を駆動することを特徴とする請求項９に記載の撮像装置の制御方法。
11. 前記駆動工程では、前記有効画素領域内の画素の信号の読み出し方式と、前記遮光画素領域内の画素の信号の読み出し方式とを異ならせることにより、前記複数の読み出しモードについて前記遮光読み出し時間を略同一とすることを特徴とする請求項９に記載の撮像装置の制御方法。
12. 前記駆動工程では、前記有効画素領域内の画素の信号の読み出し周波数と、前記遮光画素領域内の画素の信号の読み出し周波数とを異ならせることにより、前記有効画素領域内の画素の信号の読み出し方式と、前記遮光画素領域内の画素の信号の読み出し方式とを異ならせることを特徴とする請求項１１に記載の撮像装置の制御方法。
13. 前記駆動工程では、前記遮光画素領域内の画素の信号の読み出しを途中で中断することにより、前記有効画素領域内の画素の信号の読み出し方式と、前記遮光画素領域内の画素の信号の読み出し方式とを異ならせることを特徴とする請求項１１に記載の撮像装置の制御方法。
14. 前記駆動工程では、前記遮光画素領域内の画素の信号の読み出しを途中から開始することにより、前記有効画素領域内の画素の信号の読み出し方式と、前記遮光画素領域内の画素の信号の読み出し方式とを異ならせることを特徴とする請求項１１に記載の撮像装置の制御方法。
15. 前記複数の読み出しモードのうちの少なくとも１つの読み出しモードが、任意の数の画素を間引きして信号を読み出す間引き読み出しモードであることを特徴とする請求項９に記載の撮像装置の制御方法。
16. 前記複数の読み出しモードのうちの少なくとも１つの読み出しモードが、任意の数の画素の信号を加算して読み出す加算読み出しモードであることを特徴とする請求項９に記載の撮像装置の制御方法。
17. 請求項９乃至１６のいずれか１項に記載の制御方法をコンピュータに実行させることを特徴とするプログラム。
18. 請求項１７に記載のプログラムをコンピュータ読み取り可能に記憶したことを特徴とする記憶媒体。

Images