JP2011244351A - 撮像装置及び固体撮像素子の駆動制御方法 - Google Patents
撮像装置及び固体撮像素子の駆動制御方法 Download PDFInfo
- Publication number
- JP2011244351A JP2011244351A JP2010116670A JP2010116670A JP2011244351A JP 2011244351 A JP2011244351 A JP 2011244351A JP 2010116670 A JP2010116670 A JP 2010116670A JP 2010116670 A JP2010116670 A JP 2010116670A JP 2011244351 A JP2011244351 A JP 2011244351A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- solid
- reset
- pixels
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】ブルーミングを抑制した広ダイナミックレンジの画像を撮像する。
【解決手段】半導体基板上に二次元アレイ状に配列形成された複数の画素及び該画素に対応して設けられたMOSトランジスタでなる信号読出回路が形成された固体撮像素子と、複数の画素の奇数行画素行又は偶数行画素行の一方で構成される第1画素群(A群画素)の長時間露光中に奇数行画素行又は前記偶数行画素行の他方で構成される第2画素群(B群画素)の短時間露光を行い、かつ、前記長時間露光中であって前記短時間露光中でない期間に前記第2画素群の信号読出回路を構成するMOSトランジスタの中のリセットトランジスタにリセット信号70を印加する撮像素子駆動手段とを備える。
【選択図】図8
【解決手段】半導体基板上に二次元アレイ状に配列形成された複数の画素及び該画素に対応して設けられたMOSトランジスタでなる信号読出回路が形成された固体撮像素子と、複数の画素の奇数行画素行又は偶数行画素行の一方で構成される第1画素群(A群画素)の長時間露光中に奇数行画素行又は前記偶数行画素行の他方で構成される第2画素群(B群画素)の短時間露光を行い、かつ、前記長時間露光中であって前記短時間露光中でない期間に前記第2画素群の信号読出回路を構成するMOSトランジスタの中のリセットトランジスタにリセット信号70を印加する撮像素子駆動手段とを備える。
【選択図】図8
Description
本発明は、デジタルカメラ等の撮像装置及び固体撮像素子の駆動制御方法に係り、特に、ブルーミングが抑制された広ダイナミックレンジの被写体画像を撮像できる撮像装置及び固体撮像素子の駆動制御方法に関する。
信号読出回路としてMOSトランジスタ回路を用いた固体撮像素子は、信号読出回路がCCD型の固体撮像素子より低消費電力で撮像画像データの高速読出が可能なため、様々な撮像装置に搭載されている。例えば、下記の特許文献1に記載されているCMOS型固体撮像素子は、画素配列が市松配列(奇数行の画素行に対して偶数行の画素行が1/2画素ピッチずれている。)となっており、各画素が大面積部と小面積部とに画素分割されている。この固体撮像素子では、大面積部と小面積部の各検出信号を合成することで、広ダイナミックレンジの被写体画像を撮像することができる。
しかし、この特許文献1記載の固体撮像素子は、微細な1画素1画素を更に画素分割しなければならないため、製造コストが嵩んでしまうという問題がある。そこで、1画素1画素を画素分割するのではなく、大面積部と小面積部とを同色カラーフィルタを搭載した独立画素として分離形成する固体撮像素子が、CCD型の例であるが、下記の特許文献2に提案されている。
この特許文献2記載の画素配列,カラーフィルタ配列を用いたCMOS型の固体撮像素子が、下記の特許文献3に提案されている。特許文献3記載のCMOS型固体撮像素子では、隣接する同色画素の一方を第1画素群に属する画素とし、他方を第2画素群に属する画素とし、第1画素群を長時間露光し、第2画素群を短時間露光することで、広ダイナミックレンジの被写体画像を撮像している。
しかし、特許文献3記載の固体撮像素子の構成では、第2画素群を短時間露光する場合、第1画素群と同時に露光開始し第2画素群だけ先に信号読出することが行われる。あるいは、第1画素群と第2画素群を同時に露光開始し、第2画素群の蓄積電荷だけ任意タイミングで廃棄して短時間露光の開始タイミングとし、その後、第1画素群と第2画素群から同時に信号読出することが行われる。
この様な長時間露光と短時間露光の制御を行う場合、第2画素群には、信号として利用しない電荷が蓄積される期間(長時間露光中の短時間露光期間以外の期間:以下、「不要露光期間」という。)が存在する。この不要露光期間に、第2画素群の特定エリアの画素に高輝度被写体からの光が入射すると、この画素に蓄積される電荷が飽和電荷量を超えてしまい、溢れた電荷が長時間露光用の画素に流れ込み、ブルーミングが発生してしまう。
本発明の目的は、同色カラーフィルタが搭載された隣接2画素の一方を長時間露光し他方を短時間露光するMOS型固体撮像素子でブルーミングの発生を抑制できる撮像装置及びMOS型固体撮像素子の駆動制御方法を提供することにある。
本発明の撮像装置は、半導体基板上に二次元アレイ状に配列形成された複数の画素及び該画素に対応して設けられたMOSトランジスタでなる信号読出回路が形成された固体撮像素子と、前記複数の画素の奇数行画素行又は偶数行画素行の一方で構成される第1画素群の露光(以下、長時間露光という。)中に前記奇数行画素行又は前記偶数行画素行の他方で構成される第2画素群の露光(以下、短時間露光という。)を行いかつ前記長時間露光中であって前記短時間露光中でない期間に前記第2画素群の前記信号読出回路を構成する前記MOSトランジスタの中のリセットトランジスタにリセット信号を印加する撮像素子駆動手段とを備えることを特徴とする。
本発明の固体撮像素子の駆動制御方法は、半導体基板上に二次元アレイ状に配列形成された複数の画素及び該画素に対応して設けられたMOSトランジスタでなる信号読出回路が形成された固体撮像素子の駆動制御方法であって、前記複数の画素の奇数行画素行又は偶数行画素行の一方で構成される第1画素群の露光(以下、長時間露光という。)中に前記奇数行画素行又は前記偶数行画素行の他方で構成される第2画素群の露光(以下、短時間露光という。)を行いかつ前記長時間露光中であって前記短時間露光中でない期間に前記第2画素群の前記信号読出回路を構成する前記MOSトランジスタの中のリセットトランジスタにリセット信号を印加することを特徴とする。
本発明によれば、ブルーミングを抑制した広ダイナミックレンジの被写体画像を撮像することが可能となる。
以下、本発明の一実施形態について、図面を参照して説明する。
図1は、本発明の一実施形態に係る撮像装置(この例ではデジタルスチルカメラ)の機能ブロック構成図である。この撮像装置1は、撮影レンズ10と、詳細は後述するCMOS型固体撮像素子11と、撮影レンズ10と固体撮像素子11との間に置かれたメカニカルシャッタ及び絞り12,赤外線カットフィルタ13,光学的ローパスフィルタ14とを備える。
更に、固体撮像素子21から出力されるアナログの画像信号をアナログ処理(相関二重サンプリング処理や利得制御処理)する信号処理部22と、信号処理部22の出力信号をデジタル信号に変換するA/D変換器23と、この撮像装置1の全体を統括制御するCPU15と、CPU15の制御により撮影レンズ10のズーム位置やフォーカス位置制御を行うレンズ駆動部17と、メカニカルシャッタの開閉制御駆動や絞り12の開口量調整を行う絞り・メカニカルシャッタ駆動部19と、CPU15の指示により固体撮像素子11を詳細は後述する様に駆動する撮像素子駆動部20と、CPU15の指示によりフラッシュ発光を行うフラッシュ発光部16と、CPU15にユーザからの指示を入力する操作部21とを備える。操作部21は、電源スイッチSWや、シャッタボタン(S1スイッチ,S2スイッチの2段スイッチ)等を含む。
この撮像装置1の電気制御系は、A/D変換器23に接続されたデータバス34と、CPU15に接続された制御バス33と、これらバス33,34に接続された以下の構成部材とでなる。
バス33,34には、メインメモリ24が接続されたメモリ制御部25と、デジタルの画像信号に対してオフセット処理,ガンマ処理,RGB/YC変換処理,同時化処理等の周知の画像処理を施すデジタル信号処理部26と、画像処理されたデジタル画像信号をJPEG画像等に圧縮したり逆に伸張したりする圧縮/伸張処理部27と、マイク35やスピーカ36が接続されユーザにカメラ操作案内等を音声で行ったりする音声制御部37と、JPEG画像データを記録する記録メディア29が接続されたメディア制御部38と、撮像装置背面等に設置される液晶表示部31が接続された表示制御部32と、電源部39とが接続され、電源部39にはバッテリ電池40が接続される。
図2は、図1に示すCMOS型固体撮像素子11の表面模式図である。半導体基板41の表面部には、夫々の受光面積が同一の複数のフォトダイオード(画素)42が二次元アレイ状に配列形成されている。図示する例では、奇数行の画素行に対して偶数行の画素行が1/2画素ピッチづつずらして形成された、所謂ハニカム画素配列となっている。
半導体基板41の図示の例では右辺側に垂直走査回路43と制御パルス生成回路44とが形成されている。垂直走査回路43は、図1の撮像素子制御部20からの指示を受けて垂直走査信号を各画素行毎に出力し、制御パルス生成回路44はこの垂直走査信号を垂直走査回路43から受けたとき制御パルスを生成して水平信号線45に出力する。各水平信号線45は、各画素行に沿って、各画素を避けるように水平方向に蛇行して配線されている。
半導体基板41の下辺部には、雑音抑制回路46及び水平走査回路47が設けられている。各画素列に沿って垂直方向に垂直信号線48が各画素を避けるように蛇行して配線され、各画素42の出力信号は垂直信号線48から雑音抑制回路46を通して水平走査回路47に出力され、固体撮像素子11から図1のアナログ信号処理回路22に出力される。なお、アナログ信号処理部22を構成する回路素子やA/Dを固体撮像素子11内に形成することも可能である。
各画素42に隣接して、各画素対応にトランジスタ回路による信号読出回路が形成(図示は省略)されている。このトランジスタ回路は、周知の3トランジスタ構成でも、周知の4トランジスタ構成でも良い。
図3(a)は公知の3トランジスタ構成の信号読出回路図、図3(b)は公知の4トランジスタ構成の信号読出回路図である。
3トランジスタ構成の場合には、電源Vccを供給する電源端子51と、リセットトランジスタ52にリセット信号を印加するリセット端子52aと、出力トランジスタ53から信号出力を行う出力端子53aと、行選択トランジスタ54の行選択端子54aとがある。
4トランジスタ構成の場合には、3トランジスタ構成の各端子51,52a,53a,54aの他に、行読出トランジスタ55の行読出端子55aがある。
固体撮像素子11の受光面に渡って敷設される水平信号線45,垂直信号線48は、信号読出回路の各端子51,52a,53a,54a,55aに接続される。
図2では水平信号線45を各画素行に対して1本だけ図示しているが、実際には、3トランジスタ構成の場合、各画素行毎に、リセット端子52aに接続されるリセット線と、行選択端子54aに接続される行選択線の2本が設けられる。4トランジスタ構成の場合には、更に、水平信号線45として行読出端子55aに接続される行読出線が加わり、計3本づつとなる。
同様に、垂直信号線48は、画素列毎に、3トランジスタ構成でも4トランジスタ構成でも、電源端子51に接続される電源線と、出力端子53aに接続される出力線の2本で構成される。
水平信号線45や垂直信号線48は蛇行して配線されるが、この配線は、周知のCMOSイメージセンサと同様に半導体基板に積層された絶縁層内に配線しても良く、また、特開2007―81140号公報に記載されている様に、半導体基板上に配線しても良い。
図2の固体撮像素子11の各画素42上に、R,G,B,r,g,bと記載したのは、カラーフィルタの色を表している。R=r(赤),G=g(緑),B=b(青)であるが、以下の説明で、奇数行の画素と偶数行の画素を区別して説明する関係で、大文字RGBと小文字rgbで分けている。
奇数行の画素配列だけみると、各画素42は正方格子配列されており、偶数行の画素配列だけみると、各画素42は正方格子配列されている。そこで、奇数行の画素に3原色のカラーフィルタをベイヤ配列し、偶数行の画素にも3原色のカラーフィルタをベイヤ配列している。つまり、奇数行の画素をA群画素としてカラーフィルタRGBを積層し、偶数行の画素をB群画素としてカラーフィルタrgbを積層している。
この結果、カラーフィルタ配列だけを図示すると、図3に示す様になり、同色2画素が斜め方向に2画素づつ連続し、緑色フィルタ(G,g)を搭載した画素が斜め1行置きにストライプ状に形成される構成となる。この固体撮像素子11によれば、A群画素,B群画素で同一被写体を同時に撮像したとき、A群画素だけによる撮像画像(RAWデータ)と、B群画素だけによる撮像画像(RAWデータ)とは、画素位置が垂直方向,水平方向に共に1/2画素ずれているが、同一となる。
なお、A群画素のカラーフィルタ配列とB群画素のカラーフィルタ配列とが同一であればよく、ベイヤ配列に限るものではなく、縦ストライプや横ストライプ等の他のカラーフィルタ配列でも良い。
本実施形態の撮像装置1では、A群画素(奇数行画素)にだけリセット信号を同時に印加してA群画素だけをグローバルリセットすることができ、B群画素にだけリセット信号を同時に印加してB群画素だけをグローバルリセットすることができる様になっている。更に、A群画素だけを順次リセット(例えば上の画素行から下の画素行に向かって1画素行づつ順にリセットする(ローリングシャッタともいう))でき、B群画素だけを順次リセットできる様になっている。
つまり、CPU15の指示を受ける撮像素子駆動部20内には、A群画素用のグローバルリセット/順次リセット信号印加手段(機能)と、B群画素用のグローバル/順次リセット信号印加手段(機能)とが設けられ、A群,B群で独立にグローバルリセット,順次リセットを制御できる構成になっている。
もっとも、A群画素に印加するリセット信号の印加タイミングと、B群画素に印加するリセット信号の印加タイミングとを同一タイミングにすれば、全画素をグローバルリセットすることができ、A群画素の1画素行毎の順次リセットとB群画素の画素行毎の順次リセットを画素行毎に交互に行えば、全画素の順次リセットができる。
図2,図4に示す固体撮像素子11の実施形態は、画素配列が所謂ハニカム画素配列になっているが、本発明はハニカム画素配列にだけ適用できるのではなく、画素配列が正方格子状に配列された固体撮像素子にも適用可能である。
図5は、正方格子状の画素配列にした固体撮像素子50のカラーフィルタ配列だけを図示した図である。半導体基板表面部に夫々の受光面積が同一の複数の画素(フォトダイオード)を正方格子状に配列形成し、奇数行の画素行をA群画素とし、偶数行の画素行をB群画素とする。そして、A群画素に3原色カラーフィルタをベイヤ配列し、B群画素に3原色カラーフィルタをベイヤ配列する。なお、カラーフィルタ配列がベイヤ配列に限られないことは上述した通りである。この構成の固体撮像素子でも、以下に述べる実施形態を同様に適用可能である。
なお、画素を正方格子配列すれば、隣接画素間に垂直信号線,水平信号線を直線で配線でき、製造コストの低減を図ることができる。
図6は、ブルーミングの説明図である。画面60中に、高輝度被写体(円で図示)61が存在する場合、高輝度被写体からの光を受光した画素(フォトダイオード)の蓄積電荷量が飽和電荷量をオーバーすると、オーバーした電荷が周りの画素に流れ込み、本来より明るい画像としてしまうのがブルーミングであり、図6では、円61の周囲がブルーミング62で高輝度になっていることを示している。
本実施形態のCMOS型固体撮像素子11,50では、A群画素とB群画素とが設けられており、A群画素を長時間露光,B群画素を短時間露光することで、広ダイナミックレンジの被写体画像を撮像する構成となっている。
この場合、図7に示す様に、短時間露光するB群画素65の中に、高輝度被写体からの入射光を受光する画素が存在すると、その画素の蓄積電荷が溢れ、周辺部の画素(図4,図5の例では長時間露光するA群画素66となる可能性が高くなる。)に流れ込み、ブルーミング62が発生してしまう。
図8(a)は、A群画素を長時間露光し、B群画素を短時間露光する従来の固体撮像素子の駆動方法を説明する図であり、図8(b)は、ブルーミングを抑制する本実施形態の駆動方法を説明する図である。
図8(a)に示す様に、メカニカルシャッタ「開」のタイミングt1から所定時間後のタイミングt2でA群画素に対してグローバルリセットパルス68を印加する。これにより、A群画素は、パルス68のオフタイミングから露光期間が開始する。
タイミングt2より後のタイミングでB群画素に対してグローバルリセットパルス69を印加する。これにより、B群画素は、パルス69のオフタイミングt3から露光期間が開始する。
タイミングt3より後の所要タイミングt4でメカニカルシャッタを「閉」とすると、A群画素の露光期間は「t4−t2」となり、B群画素の露光期間は「t4−t3」となる。時間的には、「t4−t2」>「t4−t3」となるため、A群画素は長時間露光、B群画素はこの長時間露光中の短時間露光となる。
A群画素,B群画素の隣接する同色画素をペアとし、長時間露光によるA群の撮像画像信号と、短時間露光によるB群の撮像画像信号とを、図1のデジタル信号処理部26が信号加算することで、被写体画像の広ダイナミックレンジ化を図ることができる。また、露光期間(時間)比を制御することで、ダイナミックレンジ幅を変更することも可能となる。
図8(a)のメカニカルシャッタ「開」のタイミングt1からB群画素も受光を開始する。このため、B群画素にも信号電荷が蓄積され、タイミングt3のグローバルリセットパルス69の印加により、期間「t3−t1」で蓄積された信号電荷は廃棄され、タイミングt3以後に新たに信号電荷の蓄積が開始する。
この期間「t3−t1」で、蓄積電荷量が飽和電荷量を超える高輝度被写体の入射光を受ける画素が存在すると、その画素の蓄積電荷は溢れ、周辺の画素に信号電荷が流れ出てしまう。
そこで、本実施形態のCMOS型固体撮像素子の駆動制御方法では、図8(b)に示す様に、期間「t3−t1」の間に、B群画素に対して所定周期でグローバルリセットパルス70を印加し、B群画素に飽和電荷量を超える信号電荷が蓄積されないようにする。これにより、ブルーミングが抑制される。
図9は、本発明の別実施形態におけるブルーミング抑制方法の説明図である。図8の実施形態では、B群画素の全画素に対して同時にリセット信号を印加するグローバルリセットにてブルーミングを回避したが、本実施形態では、グローバルリセットではなく、順次リセットを複数回繰り返し行うことで、ブルーミングを回避している。
本実施形態では、メカニカルシャッタを用いずに、長時間露光と、該長時間露光と同時の短時間露光を制御している。A群画素とB群画素とを区別せずに、画素行順に順次リセット信号71を図4のCMOS型固体撮像素子11に印加する(結果として、A群画素とB群画素の1画素行毎に交互に順次リセット信号が印加されることになる。)と、リセット信号の印加直後から、各画素に受光量に応じた電荷が蓄積される。
所要のタイミングt7から、B群画素に対して順次読出信号72を印加することで、B群画素から短時間露光の撮像画像信号が読み出される。順次読出信号72が印加された画素行の蓄積電荷は、読み出されたため一旦無くなるが、再び電荷蓄積が開始される。このため、再び蓄積された電荷が飽和電荷量をオーバーしたとき、白抜き矢印62で示す様に、信号電荷がA群画素側に流れてブルーミングが発生してしまう。
そこで、本実施形態では、B群画素に順次読出信号を印加した後も、所定周期で複数の順次リセット信号73,74を印加し、B群画素の電荷を廃棄するようにしている。この様に、メカニカルシャッタを用いずにローリングリセット信号にてブルーミングを回避できるため、本実施形態は動画モードにも適用可能である。
なお、図8の実施形態では、長時間露光と短時間露光の夫々の露光終了時点が一致するように露光時間制御を行い、図9の実施形態では、長時間露光と短時間露光の夫々の露光開始時点が一致するように露光時間制御を行っている。本発明の実施形態はどちらにも適用可能であり、長時間露光中であって短時間露光を行っていない状態時(上記の不要露光期間)に短時間露光用の画素に対してリセット信号を印加することでブルーミングを回避する。
図9に示す実施形態では不要露光期間中にブルーミング回避用の順次リセット信号73,74を2回印加し、図8に示す実施形態では不要露光期間中にブルーミング回避用のグローバルリセット信号70を3回印加している。
不要露光期間にブルーミング回避用のリセット信号を何回も印加すれば、ブルーミングの発生を皆無にすることができる。しかし、バッテリ電源を消費してしまうことになるため、回数制限を行うのが好ましい。
この回数制限を行う場合、例えば、長時間露光と短時間露光の露光時間比に応じて行うのが好ましい。露光時間比が大きい場合(長時間露光に対して短時間露光が短い場合)にはリセット回数を多くし、露光時間比が小さい場合には不要露光時間が短いためリセット回数を少なくする。
リセット回数を1フレーム前の短時間露光画素(この例ではB群画素)の出力を解析して決定することも可能である。図10に示す様に、高輝度被写体61が画面内に存在する場合、長時間露光画素の信号電荷量は飽和状態に達している。このときの短時間露光画素の信号がどの程度であるかを検出し、短時間露光画素が不要露光期間中にどの程度の信号レベルに達するかを見積もり、短時間露光画素が不要露光期間中に飽和電荷量に達しないように、リセット信号を印加する時間間隔を決定する。
図11は、本発明の別実施形態に係るブルーミング抑制方法の説明図である。図10で説明した短時間露光画素の信号レベルによって直ぐにリセットとしたい場合も生じる。しかし、順次読出信号71や順次リセット信号72に時間がかかる場合、つまり、図11に示す信号71,72の傾斜が寝ている場合には、順次リセット信号が間に合わずにブルーミングが発生してしまう事態も想定される。
斯かる場合には、図11に示す様に、部分一括リセット信号75を印加することで、対処する。部分一括リセットとは、この例ではB群画素に対して一括でリセット信号を印加することをいい、図8で説明したグローバルリセットと同意である。部分一括リセットであれば、短時間に何回も印加可能となり、ブルーミングの発生を回避可能となる。
図12は、本発明の更に別実施形態のブルーミング抑制方法の説明図である。動画像を撮影する場合、高フレームレートで画像読出を行う関係で、全画素行の信号を読み出すのではなく、画素間引きを行って被写体画像を読み出すことが行われる。
図12に示す例では、ペアとなる隣接する長露光ライン,短露光ラインの2行の画素行Xが読出対象となる画素行となっており、その上部と下部の画素は読出対象とはなっていない。読出対象となっていない画素で少しくらいブルーミングが発生しても動画像には影響はない。
そこで、本実施形態では読出対象となっている画素行Xに最隣接する上部側の短露光ラインY1と下部側の短露光ラインY2を重点リセット対象エリアの画素とし、他の読出対象外となっている短時間露光画素へのリセット回数より多くリセットを行い、ブルーミングが読出対象画素Xに及ばないようにする。
図13は、本発明の更に別実施形態のブルーミング抑制方法の説明図である。画像を撮像するとき、高輝度被写体61が存在すると、その高輝度被写体61の周囲でブルーミングが発生する確率が高くなる。短時間露光画素がブルーミングを起こすか否かは、長時間露光画素の信号レベルが飽和レベルに達したときのペアとなる短時間露光画素の信号レベルから判断できる。
そこで、本実施形態では、ブルーミングの発生確率が所定閾値以上となる可能が高い画面中の部分領域(リセット信号は画素行毎に印加する配線構造となっているのが普通のため、この部分領域は横一ラインが単位となる。)Nに対して、部分領域N内の短時間露光画素を重点的にリセットし、ブルーミング発生を抑制する。勿論、部分領域N以外でも図8,図9で説明した様に短時間露光画素をリセットしてブルーミングを抑制するが、部分領域Nではリセット回数を他の領域より多くする。
以上述べた様に、上述した各実施形態によれば、第2画素群の不要露光期間中に第2画素群に対してリセット信号を印加して不要電荷の廃棄を図るため、ブルーミングの発生が抑制され、高品質な広ダイナミックレンジの被写体画像を撮像することが可能となる。
なお、上述した各実施形態は、各画素が半導体基板上に形成したフォトダイオードであるとして説明したが、例えば特開2010―67829号公報に記載されている様に、半導体基板にMOSトランジスタ回路による信号読出回路が形成され、その上層として画素電極膜が被着された光電変換膜が積層され、その上にカラーフィルタが積層される光電変換膜積層型の固体撮像素子でも各実施形態を適用可能である。
また、上述した各実施形態を別々に説明したが、複数の実施形態を併用して適用することでも良いことは言うまでもない。
以上述べた様に、実施形態の撮像装置及び固体撮像素子の駆動制御方法は、半導体基板上に二次元アレイ状に配列形成された複数の画素及び該画素に対応して設けられたMOSトランジスタでなる信号読出回路が形成された固体撮像素子を搭載した撮像装置であって、前記複数の画素の奇数行画素行又は偶数行画素行の一方で構成される第1画素群の露光(以下、長時間露光という。)中に前記奇数行画素行又は前記偶数行画素行の他方で構成される第2画素群の露光(以下、短時間露光という。)を行いかつ前記長時間露光中であって前記短時間露光中でない期間に前記第2画素群の前記信号読出回路を構成する前記MOSトランジスタの中のリセットトランジスタにリセット信号を印加することを特徴とする。
また、実施形態の撮像装置及び固体撮像素子の駆動制御方法の前記リセット信号の印加は、前記第2画素群の全画素に対して同時に行うグローバルリセットであることを特徴とする。
また、実施形態の撮像装置及び固体撮像素子の駆動制御方法の前記リセット信号の印加は、前記第2画素群の各画素行順に行う順次リセットであることを特徴とする。
また、実施形態の撮像装置及び固体撮像素子の駆動制御方法は、前記順次リセットが所定時間より遅い場合にはグローバルリセットを併用することを特徴とする。
また、実施形態の撮像装置及び固体撮像素子の駆動制御方法は、前記リセット信号の印加を行う回数を、前記長時間露光と前記短時間露光の時間比によって決定することを特徴とする。
また、実施形態の撮像装置及び固体撮像素子の駆動制御方法は、前記リセット信号の印加を行う回数を、前記固体撮像素子から撮像画像データを読み出すフレームの前フレームの撮像画像データで決めることを特徴とする。
また、実施形態の撮像装置及び固体撮像素子の駆動制御方法は、前記固体撮像素子から撮像画像データを画素間引きしながら読み出す場合には、読出画素に近いエリアの前記第2画素群に対する前記リセット信号の印加回数を、該読出画素から遠いエリアの前記第2画素群に対する前記リセット信号の印加回数より多くすることを特徴とする。
また、実施形態の撮像装置及び固体撮像素子の駆動制御方法は、前記固体撮像素子から撮像画像データを読み出すフレームの前フレームの撮像画像データからブルーミングが起きやすいエリアを求め、該エリア内の前記第2画素群に対する前記リセット信号の印加回数を、該エリア外の前記リセット信号の印加回数より多くすることを特徴とする。
実施形態の撮像装置及び固体撮像素子の駆動制御方法によれば、ブルーミングを起こすことなく広ダイナミックレンジの被写体画像を撮影することが可能となる。
本発明に係る撮像装置は、ブルーミングを抑制した広ダイナミックレンジの画像を撮像できるため、デジタルカメラやカメラ付携帯電話機、PDAやノートパソコン等のカメラ付電子装置、内視鏡等の撮像装置一般に適用すると有用である。
1 撮像装置
11,50 CMOS型固体撮像素子
12 メカニカルシャッタ,絞り
15 システム制御部(CPU)
19 絞り・メカニカルシャッタ駆動部
20 撮像素子駆動部
41 半導体基板
42 画素(フォトダイオード)
52 リセットトランジスタ
61 高輝度被写体画像
62 ブルーミング
68,69,70 グローバルリセット信号
71,73,74 順次リセット信号
72 順次読出信号
75 部分一括リセット信号(=グローバルリセット信号)
11,50 CMOS型固体撮像素子
12 メカニカルシャッタ,絞り
15 システム制御部(CPU)
19 絞り・メカニカルシャッタ駆動部
20 撮像素子駆動部
41 半導体基板
42 画素(フォトダイオード)
52 リセットトランジスタ
61 高輝度被写体画像
62 ブルーミング
68,69,70 グローバルリセット信号
71,73,74 順次リセット信号
72 順次読出信号
75 部分一括リセット信号(=グローバルリセット信号)
Claims (16)
- 半導体基板上に二次元アレイ状に配列形成された複数の画素及び該画素に対応して設けられたMOSトランジスタでなる信号読出回路が形成された固体撮像素子と、
前記複数の画素の奇数行画素行または偶数行画素行の一方で構成される第1画素群の露光(以下、長時間露光という。)中に前記奇数行画素行または前記偶数行画素行の他方で構成される第2画素群の露光(以下、短時間露光という。)を行い、且つ、前記長時間露光中であって前記短時間露光中でない期間に前記第2画素群の前記信号読出回路を構成する前記MOSトランジスタの中のリセットトランジスタにリセット信号を印加する撮像素子駆動手段と
を備える撮像装置。 - 請求項1に記載の撮像装置であって、前記リセット信号の印加は、前記第2画素群の全画素に対して同時に行うグローバルリセットである撮像装置。
- 請求項1に記載の撮像装置であって、前記リセット信号の印加は、前記第2画素群の各画素行順に行う順次リセットである撮像装置。
- 請求項3に記載の撮像装置であって、前記順次リセットが所定時間より遅い場合にはグローバルリセットを併用する撮像装置。
- 請求項2乃至請求項4のいずれか1項に記載の撮像装置であって、前記リセット信号の印加を行う回数を、前記長時間露光と前記短時間露光の時間比によって決定する撮像装置。
- 請求項2乃至請求項4のいずれか1項に記載の撮像装置であって、前記リセット信号の印加を行う回数を、前記固体撮像素子から撮像画像データを読み出すフレームの前フレームの撮像画像データで決める撮像装置。
- 請求項1乃至請求項6のいずれか1項に記載の撮像装置であって、前記固体撮像素子から撮像画像データを画素間引きしながら読み出す場合には、読出画素に近いエリアの前記第2画素群に対する前記リセット信号の印加回数を、該読出画素から遠いエリアの前記第2画素群に対する前記リセット信号の印加回数より多くする撮像装置。
- 請求項1乃至請求項6のいずれか1項に記載の撮像装置であって、前記固体撮像素子から撮像画像データを読み出すフレームの前フレームの撮像画像データからブルーミングが起きやすいエリアを求め、該エリア内の前記第2画素群に対する前記リセット信号の印加回数を、該エリア外の前記リセット信号の印加回数より多くする撮像装置。
- 半導体基板上に二次元アレイ状に配列形成された複数の画素及び該画素に対応して設けられたMOSトランジスタでなる信号読出回路が形成された固体撮像素子の駆動制御方法であって、
前記複数の画素の奇数行画素行または偶数行画素行の一方で構成される第1画素群の露光(以下、長時間露光という。)中に前記奇数行画素行または前記偶数行画素行の他方で構成される第2画素群の露光(以下、短時間露光という。)を行い、且つ、前記長時間露光中であって前記短時間露光中でない期間に前記第2画素群の前記信号読出回路を構成する前記MOSトランジスタの中のリセットトランジスタにリセット信号を印加する
固体撮像素子の駆動制御方法。 - 請求項9に記載の固体撮像素子の駆動制御方法であって、前記リセット信号の印加は、前記第2画素群の全画素に対して同時に行うグローバルリセットである固体撮像素子の駆動制御方法。
- 請求項9に記載の固体撮像素子の駆動制御方法であって、前記リセット信号の印加は、前記第2画素群の各画素行順に行う順次リセットである固体撮像素子の駆動制御方法。
- 請求項11に記載の固体撮像素子の駆動制御方法であって、前記順次リセットが所定時間より遅い場合にはグローバルリセットを併用する固体撮像素子の駆動制御方法。
- 請求項10乃至請求項12のいずれか1項に記載の固体撮像素子の駆動制御方法であって、前記リセット信号の印加を行う回数を、前記長時間露光と前記短時間露光の時間比によって決定する固体撮像素子の駆動制御方法。
- 請求項10乃至請求項12のいずれか1項に記載の固体撮像素子の駆動制御方法であって、前記リセット信号の印加を行う回数を、前記固体撮像素子から撮像画像データを読み出すフレームの前フレームの撮像画像データで決める固体撮像素子の駆動制御方法。
- 請求項9乃至請求項14のいずれか1項に記載の固体撮像素子の駆動制御方法であって、前記固体撮像素子から撮像画像データを画素間引きしながら読み出す場合には、読出画素に近いエリアの前記第2画素群に対する前記リセット信号の印加回数を、該読出画素から遠いエリアの前記第2画素群に対する前記リセット信号の印加回数より多くする固体撮像素子の駆動制御方法。
- 請求項9乃至請求項15のいずれか1項に記載の固体撮像素子の駆動制御方法であって、前記固体撮像素子から撮像画像データを読み出すフレームの前フレームの撮像画像データからブルーミングが起きやすいエリアを求め、該エリア内の前記第2画素群に対する前記リセット信号の印加回数を、該エリア外の前記リセット信号の印加回数より多くする固体撮像素子の駆動制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010116670A JP2011244351A (ja) | 2010-05-20 | 2010-05-20 | 撮像装置及び固体撮像素子の駆動制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010116670A JP2011244351A (ja) | 2010-05-20 | 2010-05-20 | 撮像装置及び固体撮像素子の駆動制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011244351A true JP2011244351A (ja) | 2011-12-01 |
Family
ID=45410514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010116670A Pending JP2011244351A (ja) | 2010-05-20 | 2010-05-20 | 撮像装置及び固体撮像素子の駆動制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011244351A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014050042A (ja) * | 2012-09-03 | 2014-03-17 | Toshiba Corp | 画像処理装置及び固体撮像装置 |
JP2017147721A (ja) * | 2016-02-17 | 2017-08-24 | キヤノン株式会社 | 撮像装置及びその駆動方法 |
CN107786814A (zh) * | 2016-08-24 | 2018-03-09 | 杭州海康威视数字技术股份有限公司 | 一种基于宽动态的图像处理方法、装置及曝光电路 |
JP2023516410A (ja) * | 2020-03-03 | 2023-04-19 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | イメージセンサおよびイメージ光感知方法 |
-
2010
- 2010-05-20 JP JP2010116670A patent/JP2011244351A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014050042A (ja) * | 2012-09-03 | 2014-03-17 | Toshiba Corp | 画像処理装置及び固体撮像装置 |
CN103686101A (zh) * | 2012-09-03 | 2014-03-26 | 株式会社东芝 | 图像处理装置、图像处理方法及固体拍摄装置 |
JP2017147721A (ja) * | 2016-02-17 | 2017-08-24 | キヤノン株式会社 | 撮像装置及びその駆動方法 |
CN107786814A (zh) * | 2016-08-24 | 2018-03-09 | 杭州海康威视数字技术股份有限公司 | 一种基于宽动态的图像处理方法、装置及曝光电路 |
CN107786814B (zh) * | 2016-08-24 | 2023-08-04 | 杭州海康威视数字技术股份有限公司 | 一种基于宽动态的图像处理方法、装置及曝光电路 |
JP2023516410A (ja) * | 2020-03-03 | 2023-04-19 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | イメージセンサおよびイメージ光感知方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5342969B2 (ja) | 撮像装置及び撮像方法 | |
JP5026951B2 (ja) | 撮像素子の駆動装置、撮像素子の駆動方法、撮像装置、及び撮像素子 | |
JP4484944B2 (ja) | 撮像装置及び撮像装置の駆動方法 | |
JP5089017B2 (ja) | 固体撮像装置及び固体撮像システム | |
US7978240B2 (en) | Enhancing image quality imaging unit and image sensor | |
JP4887314B2 (ja) | 撮像装置及び画像信号処理方法 | |
JP6026102B2 (ja) | 固体撮像素子および電子機器 | |
JP2009060342A (ja) | 撮像装置及びccd型固体撮像素子の駆動方法 | |
JP2010219958A (ja) | 撮像装置 | |
JP2011250325A (ja) | 撮像装置及び位相差検出画素を持つ固体撮像素子並びに撮像装置の駆動制御方法 | |
JP6413233B2 (ja) | 撮像装置および撮像素子 | |
JP5885431B2 (ja) | 撮像素子及び撮像装置 | |
JP2009065478A (ja) | 固体撮像素子の駆動方法及び撮像装置 | |
JP5033711B2 (ja) | 撮像装置及び撮像装置の駆動方法 | |
JP2011244351A (ja) | 撮像装置及び固体撮像素子の駆動制御方法 | |
JP2010263305A (ja) | 撮像装置及びその駆動方法 | |
US10924693B2 (en) | Image sensor and image capturing apparatus | |
WO2018087975A1 (ja) | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 | |
JP2011232658A (ja) | Cmos型固体撮像素子を搭載した撮像装置及びそのプリ発光制御方法並びにフラッシュ発光量調光方法 | |
JP5124549B2 (ja) | 固体撮像素子の動画像信号読出方法及び撮像装置 | |
JP2007235888A (ja) | 単板式カラー固体撮像素子及び撮像装置 | |
JP5629568B2 (ja) | 撮像装置及びその画素加算方法 | |
JP5256084B2 (ja) | 撮像装置及び撮像装置の駆動方法 | |
JP2003153090A (ja) | X−y走査型撮像素子及びこれを備えた撮像装置 | |
JP2024096158A (ja) | 撮像素子及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111216 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20121005 |