JP2003153090A - Ｘ−ｙ走査型撮像素子及びこれを備えた撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、各画素の露光時間が長くなるように
して、動画の撮像及び連写を可能とするＸ−Ｙ走査型撮
像素子及びこれを備えた撮像装置を提供することを目的
とする。 【解決手段】固体撮像素子内の画素を４つのブロック
Ｘ，Ｙ，Ｚ，Ｗに分類する。そして、画素のリセットか
ら映像信号の出力までの露光時間が、それぞれ、ブロッ
ク毎に重なり合うように、各画素を動作させることによ
って、ブロックＸ，Ｙ，Ｚ，Ｗより出力される映像信号
をそれぞれ１フレーム分の映像信号とし、連続的に出力
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２次元に光電変換
素子が配列された固体撮像素子を有する撮像装置に関す
るもので、特に、固体撮像素子として、Ｘ−Ｙ走査型撮
像装置（Ｃ−ＭＯＳセンサ）が用いられて映像信号のラ
ンダムな出力が可能な撮像装置に関する。

【０００２】

【従来の技術】近年、フォトダイオードなどの光電変換
素子を２次元に配列した固体撮像素子を利用したデジタ
ルカメラが、一般的に普及されている。このようなデジ
タルカメラに用いられる固体撮像素子には、光電変換素
子で撮像されて得られた電荷を電位障壁を用いて画素毎
に転送するＣＣＤ（Charge Coupled Device）センサ
と、光電変換素子で撮像されて得られた電荷をＭＯＳト
ランジスタを利用して画素毎に出力するＣ−ＭＯＳセン
サとがある。この固体撮像素子は、デジタルカメラだけ
でなく、携帯電話やＰＤＡ（Personal Digital Assista
nts）やノート型のパソコンなどの携帯機器にも設けら
れている。

【０００３】このように携帯機器や撮像装置に用いられ
る固体撮像素子のうち、Ｃ−ＭＯＳセンサの方が他の電
子回路部品と同じ半導体チップ上に構成することがで
き、安価な構成とすることができるため、ＣＣＤセンサ
よりもＣ−ＭＯＳセンサで構成されるもの方が多く普及
される。特に、ＶＧＡ（Video Graphics Array）規格や
ＣＩＦ（Common Intermediate Format）規格などに対応
した安価な固体撮像素子においては、Ｃ−ＭＯＳセンサ
の普及率が更に高くなる。

【０００４】このようなＣ−ＭＯＳセンサを用いた固体
撮像素子においては、更に各行毎にリセット及び出力が
同時に行われることで積分時間を等しくした電子フォー
カルプレーンシャッターが用いられる。このようにする
ことによって、機械的なシャッターを使用する必要がな
いので、このＣ−ＭＯＳセンサを固体撮像素子に用いた
撮像装置のコストを更に低く抑えることができる。

【０００５】

【発明が解決しようとする課題】デジタルカメラなどの
撮像装置において、撮像される様子を確認するための液
晶などのファインダーが設けられ、動画としてファイン
ダーに再生表示される。このように、上述したＣ−ＭＯ
Ｓセンサを用いたデジタルカメラなどでは、動画をファ
インダー上で再生するには、Ｃ−ＭＯＳセンサで撮像す
る際、撮像する被写体が低輝度の場合はクロックを高速
にして読み出した後に複数画素分の出力を加算するか、
又はコマ数を少なくする。

【０００６】しかしながら、クロックを高速にして読み
出す場合は、電力消費が大きくなり、又、コマ数を少な
くする場合は、動画として違和感が感じられる。又、動
画撮像する際において被写体が低輝度である場合、露光
時間に制限があるため、固体撮像素子からの出力が十分
でない。よって、再生表示される映像が鮮明なものでな
くなる。

【０００７】又、このＣ−ＭＯＳセンサを有するデジタ
ルカメラの場合、上述したように、電子フォーカルプレ
ーンシャッターが利用される。更に、連写のように高速
で複数回撮像動作を行う場合は、低輝度の被写体に対し
て撮像を行ったとき、露光時間が短くなると十分な出力
が得られない。このことから、電子フォーカルプレーン
シャッターを利用したデジタルカメラで連写を行った場
合、１行毎にリセット動作と撮像動作が順次行われるた
め、各行に配置される画素の露光時間が短くなってしま
い、画像形成が困難になる。又、フラッシュ発光して撮
像した場合も、各行毎に撮像動作を行う時間が異なるた
め、均一にフラッシュが発光された状態とすることがで
きない。

【０００８】このような問題を鑑みて、本発明は、各画
素の露光時間が長くなるようにして、動画の撮像及び連
写を可能とするＸ−Ｙ走査型撮像素子及びこれを備えた
撮像装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載のＸ−Ｙ走査型撮像素子は、入射光
量に応じた電気信号を映像信号として出力するマトリク
ス状に配された複数の画素を有するＸ−Ｙ走査型撮像素
子において、隣接するｎ個（ｎは１以上の自然数）の前
記画素毎に単位画素を構成し、隣接するｍ個（ｍは２以
上の自然数）の前記単位画素毎に画素群を複数構成し、
前記各画素群において相対的な位置が同一となる複数の
前記単位画素によって、ｍ個のブロックを形成し、前記
画素全てから映像信号が出力されたとき、ｍフレームの
映像信号が出力されるように、前記各ブロック毎に１フ
レーム分の映像信号が出力されるとともに、前記各ブロ
ック内の１つ目の画素がリセットを開始してから該１つ
目の画素が映像信号の出力を開始するまでの露光時間
が、少なくとも次に動作するブロックの露光時間に重な
るように、前記各ブロックに属する各画素が動作し、前
記各ブロックからの１フレーム分の映像信号を連続して
出力することを特徴とする。

【００１０】このようなＸ−Ｙ走査型撮像素子におい
て、ｍ個の各ブロックをＢ１〜Ｂｍとすると、ブロック
Ｂｋ（１≦ｋ≦ｍ）のリセットを終了すると、ブロック
Ｂｋの読み出しを開始する前に、ブロックＢｋ＋１のリ
セットを開始する。このようにして、各ブロックに属す
る画素の露光時間が、２個以上の複数ブロック毎に重な
るように、撮像動作を行う。そして、各ブロックに属す
る画素を並列的に動作させ、固体撮像素子に備えられた
全画素より映像信号が出力されたとき、ｍフレーム分の
映像信号が連続して出力される。

【００１１】又、請求項２に記載するように、前記各ブ
ロックに属する全画素が映像信号を出力する出力時間
が、少なくとも２ブロック以上の複数ブロック毎に重な
るように、前記各ブロックに属する各画素が動作するよ
うにしても構わない。このとき、各ブロックにおいて、
そのブロックに属する全ての画素がリセットされるまで
に、既にリセットされた画素から映像信号が出力される
ようにしても構わない。即ち、各ブロックにおいて、そ
のブロックに属する全ての画素がリセットされるリセッ
ト時間よりも露光時間が短くなる。

【００１２】このようなＸ−Ｙ走査型撮像素子におい
て、請求項３に記載するように、前記各ブロックから出
力される映像信号をデジタル信号に変換するｍ個のＡ／
Ｄ変換部を設け、並列的に動作する各ブロックの映像信
号がｍ個の各Ａ／Ｄ変換部に与えられるようにしても構
わない。このとき、ｍ個のＡ／Ｄ変換部をＡ／Ｄ変換部
ＡＤ１〜ＡＤｍとすると、ブロックＢ１，Ｂ２，…，Ｂ
ｍから出力される映像信号がそれぞれ、Ａ／Ｄ変換部Ａ
Ｄ１，ＡＤ２，…，ＡＤｍに与えられてデジタル信号に
変換されて出力される。

【００１３】又、請求項４に記載するように、前記各ブ
ロックを構成する前記単位画素がｋ（ｋはｎ以下の自然
数）種類の色フィルタを備え、前記各ブロックから出力
される映像信号をｋ種類の色信号としても構わない。

【００１４】又、上述した各Ｘ−Ｙ走査型撮像素子にお
いて、各ブロック毎のリセット動作及び映像信号の出力
動作を行う際、現在動作しているブロックの次に動作す
るブロックが、現在動作しているブロックに近接したブ
ロックであるように、各ブロックが順に動作を行うよう
にしても構わない。

【００１５】又、請求項５に記載の撮像装置は、被写体
の輝度値を測定する輝度センサと、請求項１〜請求項４
のいずれかに記載のＸ−Ｙ走査型撮像素子とを有すると
ともに、前記輝度センサで測定された輝度値に基づい
て、前記Ｘ−Ｙ走査型撮像素子内からの読み出し方法を
設定することを特徴とする。

【００１６】このような撮像装置において、請求項１に
記載するようなＸ−Ｙ走査型撮像素子を用いることによ
って、低輝度時に動画となる連続画像を撮影することが
でき、ファインダーなどの表示部に再生表示したり、又
は、メモリカードなどの記録媒体に記録することができ
る。又、請求項２に記載するようなＸ−Ｙ走査型撮像素
子を用いることによって、高速連写して撮影された画像
を、メモリカードなどの記録媒体に記録することができ
る。このとき、輝度値が高く、設定された連写速度が速
いほど、各ブロック間のリセット開始間隔が短くなるよ
うに設定する。

【００１７】又、輝度値が低く、設定された連写速度が
速いほど、ブロック数を増やすように設定するようにし
ても構わない。即ち、輝度値が高く、その露光時間が短
くても構わないときで設定された連写速度が速くなくて
よいとき、通常の撮影動作と同様、全画素から出力され
る映像信号を１フレームの映像信号とするようにし、
又、輝度値が低く、その露光時間が長くなるときは、１
フレームの映像信号を構成するための画素数を少なくす
るためにブロック数を多くする。更に、高速連写を行う
ために、出力時間が重なるように動作する場合、輝度値
が低く、十分な露光量が得られない場合は、高速連写が
不可能であることを通知するようにしても構わない。

【００１８】

【発明の実施の形態】本発明の実施の形態について、図
面を参照して、以下に説明する。図１は、本実施形態に
おける撮像装置の内部構成を示すブロック図である。

【００１９】図１の撮像装置は、光学系１と、光学系１
に備えられるズーム用レンズ１ａとフォーカス用レンズ
１ｂとの間に設けられた絞り２と、ズーム用レンズ１ａ
の位置を移動させて広角を変更して撮像範囲を変更する
ズーム駆動制御部３と、フォーカス用レンズ１ｂの位置
を移動させて焦点位置を変更するフォーカス駆動制御部
４と、絞り２の開口部の広さを変更して絞りを変更する
絞り制御部５と、被写体の輝度を測定する輝度センサ６
と、光学系１を通じて入射される被写体からの光を電気
信号に変換して出力するＸ−Ｙ走査型撮像素子である固
体撮像素子７と、固体撮像素子７から出力される電気信
号である映像信号に対してカラーバランス処理やホワイ
トバランス処理を初めとする各種画像処理を施す画像処
理部８と、画像処理部８で処理された映像信号を１フレ
ーム毎に記録するメモリカード９と、画像処理部８で処
理された映像信号より映像を再生表示するためのファイ
ンダー１０と、撮像装置の各部を動作制御する制御部１
１と、操作部１２とを有する。

【００２０】このように構成される撮像装置において、
制御部１１は輝度センサ６で検出された輝度値に応じ
て、固体撮像素子７の露光時間及び絞り制御部５によっ
て制御される絞り２の開口部の広さを設定し、固体撮像
素子７及び絞り制御部５の動作を制御する。又、制御部
１１からズーム駆動制御部３及びフォーカス駆動制御部
４に信号が与えられることによって、ズーム用レンズ１
ａ及びフォーカス用レンズ１ｂそれぞれの位置が、ズー
ム駆動制御部３及びフォーカス駆動制御部４により変更
され、ユーザーが操作部１２を操作して所望する撮像範
囲となるように広角度が変更されるとともにピントが合
わせられる。更に、操作部１２には、その撮像動作を連
写と単写との間で切り換えるための連写・単写切換スイ
ッチ１２ａと、撮影動作を促すためのレリーズボタン１
２ｂとが備えられる。

【００２１】この撮像装置に設けられた固体撮像素子７
は、図２のように構成される。図２に示すように、固体
撮像素子７は、列毎に信号を与える水平走査回路７１
と、行毎に信号を与える垂直走査回路７２と、複数の画
素がマトリクス状に配されて成るセンサ部７３と、セン
サ部７３から出力される映像信号をデジタル信号に変換
するＡ／Ｄ変換部７４ａ〜７４ｄと、を備える。

【００２２】この固体撮像素子７において、センサ部７
３内の各画素が図３のように配置される。尚、図３に
は、センサ部７３内の各画素の構成はそれぞれ同一であ
るため、その一部を示す。センサ部７３において、４つ
の隣接する画素を１つの画素単位として扱われ、この４
つの隣接する画素それぞれには異なる色フィルタが設け
られる。本実施形態では、Ｒ（Red）Ｇ（Green）Ｂ（Bl
ue）の３種類の色フィルタが用いられ、Ｒ、Ｂの色フィ
ルタが設けられた画素それぞれ１画素ずつと、Ｇの色フ
ィルタが設けられた２画素とで、１つの画素単位が構成
される。この画素単位が複数単位毎に、後述するブロッ
クＸ，Ｙ，Ｚ，Ｗに割り当てられる。更に、この４つの
隣接する画素単位より１つの画素群が構成される。即
ち、１６画素で１つの画素群を構成するものとする。図
３には、ｍ行ｎ列に配された画素群を構成する１６画素
の配置を示す。

【００２３】図３のように、垂直走査回路７２より垂直
選択線２１na−１〜２１na−４，２１nb−１〜２１nb−
４のそれぞれに信号φＶna−１〜φＶna−４，φＶnb−
１〜φＶnb−４が与えられ、垂直リセット線２２na−１
〜２２na−４，２２nb−１〜２２nb−４のそれぞれに信
号φＲna−１〜φＲna−４，φＲnb−１〜φＲnb−４が
与えられる。

【００２４】又、水平走査回路７１より、ＭＯＳトラン
ジスタＴma−１〜Ｔma−４のゲートに信号φＨma−１〜
φＨma−４が、ＭＯＳトランジスタＴmb−１〜Ｔmb−４
のゲートに信号φＨmb−１〜φＨmb−４が、ＭＯＳトラ
ンジスタＴmc−１〜Ｔmc−４のゲートに信号φＳma−１
〜φＳma−４が、ＭＯＳトランジスタＴmd−１〜Ｔmd−
４のゲートに信号φＳmb−１〜φＳmb−４が、それぞれ
与えられる。尚、ＭＯＳトランジスタＴma−１〜Ｔma−
４，Ｔmb−１〜Ｔmb−４，Ｔmd−１〜Ｔmd−４，Ｔmc−
１〜Ｔmc−４はそれぞれ、ＮチャネルのＭＯＳトランジ
スタである。

【００２５】そして、Ｇの色フィルタが設けられた画素
Ｇmnａ−１，Ｇmnｂ−１、Ｂの色フィルタが設けられた
画素Ｂmn−１、及び、Ｒの色フィルタが設けられた画素
Ｒmn−１の４画素によって、ブロックＸにおける画素単
位が構成される。同様に、画素Ｇmnａ−２，Ｇmnｂ−
２，Ｂmn−２，Ｒmn−２の４画素によってブロックＹに
おける画素単位が、画素Ｇmnａ−３，Ｇmnｂ−３，Ｂmn
−３，Ｒmn−３の４画素によってブロックＺにおける画
素単位が、画素Ｇmnａ−４，Ｇmnｂ−４，Ｂmn−４，Ｒ
mn−４の４画素によってブロックＷにおける画素単位
が、それぞれ構成される。

【００２６】このように、各画素が配されているとき、
垂直選択線２１na−１と垂直リセット線２２na−１に画
素Ｇmnａ−１，Ｒmn−１が、垂直選択線２１nb−１と垂
直リセット線２２nb−１に画素Ｂmn−１，Ｇmnｂ−１
が、垂直選択線２１na−３と垂直リセット線２２na−３
に画素Ｇmnａ−３，Ｒmn−３が、垂直選択線２１nb−３
と垂直リセット線２２nb−３に画素Ｂmn−３，Ｇmnｂ−
３が、垂直選択線２１na−２と垂直リセット線２２na−
２に画素Ｇmnａ−２，Ｒmn−２が、垂直選択線２１nb−
２と垂直リセット線２２nb−２に画素Ｂmn−２，Ｇmnｂ
−２が、垂直選択線２１na−４と垂直リセット線２２na
−４に画素Ｇmnａ−４，Ｒmn−４が、垂直選択線２１nb
−４と垂直リセット線２２nb−４に画素Ｂmn−４，Ｇmn
ｂ−４が、それぞれ接続される。

【００２７】又、ＭＯＳトランジスタＴma−１のドレイ
ンに接続された水平信号線２３ma−１及びＭＯＳトラン
ジスタＴmc−１のソースに接続された水平リセット線２
４ma−１に画素Ｇmnａ−１，Ｂmn−１が、ＭＯＳトラン
ジスタＴma−２のドレインに接続された水平信号線２３
ma−２及びＭＯＳトランジスタＴmc−２のソースに接続
された水平リセット線２４ma−２に画素Ｇmnａ−２，Ｂ
mn−２が、ＭＯＳトランジスタＴmb−１のドレインに接
続された水平信号線２３mb−１及びＭＯＳトランジスタ
Ｔmd−１のソースに接続された水平リセット線２４mb−
１に画素Ｒmn−１，Ｇmnｂ−１が、ＭＯＳトランジスタ
Ｔmb−２のドレインに接続された水平信号線２３mb−２
及びＭＯＳトランジスタＴmd−２のソースに接続された
水平リセット線２４mb−２に画素Ｒmn−２，Ｇmnｂ−２
が、それぞれ接続される。

【００２８】又、ＭＯＳトランジスタＴma−３のドレイ
ンに接続された水平信号線２３ma−３及びＭＯＳトラン
ジスタＴmc−３のソースに接続された水平リセット線２
４ma−３に画素Ｇmnａ−３，Ｂmn−３が、ＭＯＳトラン
ジスタＴma−４のドレインに接続された水平信号線２３
ma−４及びＭＯＳトランジスタＴmc−４のソースに接続
された水平リセット線２４ma−４に画素Ｇmnａ−４，Ｂ
mn−４が、ＭＯＳトランジスタＴmb−３のドレインに接
続された水平信号線２３mb−３及びＭＯＳトランジスタ
Ｔmd−３のソースに接続された水平リセット線２４mb−
３に画素Ｒmn−３，Ｇmnｂ−３が、ＭＯＳトランジスタ
Ｔmb−４のドレインに接続された水平信号線２３mb−４
及びＭＯＳトランジスタＴmd−４のソースに接続された
水平リセット線２４mb−４に画素Ｒmn−４，Ｇmnｂ−４
が、それぞれ接続される。

【００２９】更に、ＭＯＳトランジスタＴma−１，Ｔmb
−１のソースが出力信号線２５−１に、ＭＯＳトランジ
スタＴma−２，Ｔmb−２のソースが出力信号線２５−２
に、ＭＯＳトランジスタＴma−３，Ｔmb−３のソースが
出力信号線２５−３に、ＭＯＳトランジスタＴma−４，
Ｔmb−４のソースが出力信号線２５−４に、それぞれ接
続される。そして、出力信号線２５−１〜２５−４がそ
れぞれ、Ａ／Ｄ変換部７４ａ〜７４ｄと接続する。更
に、ＭＯＳトランジスタＴmc−１〜Ｔmc−４，Ｔmd−１
〜Ｔmd−４のドレインに、直流電圧線２６を介して、直
流電圧ＶDDが印加される。

【００３０】このように、センサ部７３において、各画
素がマトリクス状に配置されるとき、隣接する４画素が
一組となったブロックＸ、Ｙ、Ｚ、Ｗが、図４のように
配置される。即ち、奇数列にブロックＸ、Ｙが繰り返し
配置され、又、偶数列にブロックＺ、Ｗが繰り返し配置
される。同様に、奇数行にブロックＸ、Ｚが繰り返し配
置され、又、偶数行にブロックＹ、Ｗが繰り返し配置さ
れる。

【００３１】又、このセンサ部７３に構成された各画素
は、例えば、図５のようにしてＭＯＳトランジスタとフ
ォトダイオードとで構成される。図５の画素は、アノー
ドが接地されたフォトダイオードＰＤと、フォトダイオ
ードＰＤのカソードにゲートが接続されたＭＯＳトラン
ジスタＴ１と、ＭＯＳトランジスタＴ１のドレインにソ
ースが接続されたＭＯＳトランジスタＴ２と、フォトダ
イオードＰＤのカソードとＭＯＳトランジスタＴ１のゲ
ートとの接続ノードにソースが接続されたＭＯＳトラン
ジスタＴ３とを有する。尚、ＭＯＳトランジスタＴ１〜
Ｔ３は、ＮチャネルのＭＯＳトランジスタである。

【００３２】そして、ＭＯＳトランジスタＴ１のソース
が水平信号線２３（図３の２３ma−１〜２３ma−４，２
３mb−１〜２３mb−４に相当する）に接続される。又、
ＭＯＳトランジスタＴ２のドレインに直流電圧ＶDDが印
加され、ＭＯＳトランジスタＴ２のゲートに垂直選択線
２１（図３の２１na−１〜２１na−４，２１nb−１〜２
１nb−４に相当する）が接続される。

【００３３】又、ＭＯＳトランジスタＴ３のドレインに
水平リセット線２４（図３の２４ma−１〜２４ma−４，
２４mb−１〜２４mb−４に相当する）が接続され、ＭＯ
ＳトランジスタＴ３のゲートに垂直リセット線２２（図
３の２２na−１〜２２na−４，２２nb−１〜２２nb−４
に相当する）が接続される。更に、水平信号線２３にＭ
ＯＳトランジスタＴａ（図３のＴma−１〜Ｔma−４，Ｔ
mb−１〜Ｔmb−４に相当する）のドレインが接続され、
水平リセット線２４にＭＯＳトランジスタＴｃ（図３の
Ｔmc−１〜Ｔmc−４，Ｔmd−１〜Ｔmd−４に相当する）
のソースが接続される。ＭＯＳトランジスタＴａのソー
スに出力信号線２５（図３の２５−１〜２５−４に相当
する）が、ＭＯＳトランジスタＴｃのドレインに直流電
圧線２６が接続される。

【００３４】よって、ＭＯＳトランジスタＴ２のゲート
に信号φＶ（図３のφＶna−１〜φＶna−４，φＶnb−
１〜φＶnb−４に相当する）が、ＭＯＳトランジスタＴ
３のゲートに信号φＲ（図３のφＲna−１〜φＲna−
４，φＲnb−１〜φＲnb−４に相当する）が、それぞれ
垂直走査回路７２より与えられる。又、ＭＯＳトランジ
スタＴａのゲートに信号φＨ（図３のφＨma−１〜φＨ
ma−４，φＨmb−１〜φＨmb−４に相当する）が、ＭＯ
ＳトランジスタＴｃのゲートに信号φＳ（図３のφＳma
−１〜φＳma−４，φＳmb−１〜φＳmb−４に相当す
る）が、それぞれ水平走査回路７１より与えられる。

【００３５】このように各画素が構成されるとき、ま
ず、信号φＲを垂直リセット線２２に与えてＭＯＳトラ
ンジスタＴ３をＯＮとするとともに信号φＳをＭＯＳト
ランジスタＴｃのゲートに与えてＭＯＳトランジスタＴ
ｃをＯＮとすることで、ＭＯＳトランジスタＴ１のゲー
トとフォトダイオードＰＤのカソードとの接続ノードを
リセットする。その後、ＭＯＳトランジスタＴ３，Ｔｃ
がＯＦＦとされると、フォトダイオードＰＤへの入射光
量に応じた光電荷がＭＯＳトランジスタＴ１のゲートに
蓄積される。

【００３６】そして、信号φＶを垂直選択線２１に与え
てＭＯＳトランジスタＴ２をＯＮとするとともに、信号
φＨをＭＯＳトランジスタＴａのゲートに与えてＭＯＳ
トランジスタＴａをＯＮとすることで、ＭＯＳトランジ
スタＴ１のゲートに蓄積された光電荷量が電流増幅され
て得られた出力電流が映像信号としてＭＯＳトランジス
タＴ１のソースより水平信号線２３に出力される。

【００３７】このようにセンサ部７３が構成される固体
撮像素子７を有する撮像装置において、固体撮像素子７
の動作を以下に説明する。

【００３８】＜通常撮影時の撮像動作＞まず、固体撮像
素子７の通常撮影時の撮像動作について、図面を参照し
て説明する。即ち、連写・単写切換スイッチ１２ａで単
写で撮影を行うように設定されているとともに、レリー
ズボタン１２ｂが操作されて、撮影を行うように指示さ
れたときの撮像動作である。

【００３９】センサ部７３がＮ行Ｍ列の画素群で構成さ
れているものとすると、まず、１行目の１列目に配され
た画素Ｇ11ａ−１から順にリセットされる。このとき、
図６のタイミングチャートのように、信号φＲna−１，
φＲna−３が同時に与えられ、この間、信号φＳ1a−
１，φＳ1b−１，…，φＳma−１，φＳmb−１，φＳma
−３，φＳmb−３，…，φＳMa−３，φＳMb−３が順に
与えられ、画素Ｇ1nａ−１，Ｒ1n−１，…，Ｇmnａ−
１，Ｒmn−１，Ｇmnａ−３，Ｒmn−３，…，ＧMnａ−
３，ＲMn−３の順でリセットされる。そして、信号φＲ
nb−１，φＲnb−３が同時に与えられ、この間、信号φ
Ｒna−１，φＲna−３が与えられるときと同様、信号φ
Ｓ1a−１，φＳ1b−１，…，φＳma−１，φＳmb−１，
φＳma−３，φＳmb−３，…，φＳMa−３，φＳMb−３
が順に与えられ、画素Ｂ1n−１，Ｇ1nｂ−１，…，Ｂmn
−１，Ｇmnｂ−１，Ｂmn−３，Ｇmnｂ−３，…，ＢMn−
３，ＧMnｂ−３の順でリセットされる。

【００４０】そして、信号φＲna−２，φＲna−４が同
時に与えられ、この間、信号φＳ1a−２，φＳ1b−２，
…，φＳma−２，φＳmb−２，φＳma−４，φＳmb−
４，…，φＳMa−４，φＳMb−４が順に与えられ、画素
Ｇ1nａ−２，Ｒ1n−２，…，Ｇmnａ−２，Ｒmn−２，Ｇ
mnａ−４，Ｒmn−４，…，ＧMnａ−４，ＲMn−４の順で
リセットされる。そして、信号φＲnb−２，φＲnb−４
が同時に与えられ、この間、信号φＲna−２，φＲna−
２が与えられるときと同様、信号φＳ1a−２，φＳ1b−
２，…，φＳma−２，φＳmb−２，φＳma−４，φＳmb
−４，…，φＳMa−４，φＳMb−４が順に与えられ、画
素Ｂ1n−２，Ｇ1nｂ−２，…，Ｂmn−２，Ｇmnｂ−２，
Ｂmn−４，Ｇmnｂ−４，…，ＢMn−４，ＧMnｂ−４の順
でリセットされる。

【００４１】このようにして、１行目から順次、各行の
各画素毎にリセットされると、所定時間となる露光時間
が経過した後、１行目の１列目に配された画素Ｇ11ａ−
１から順に映像信号が出力される。

【００４２】このとき、図７のタイミングチャートのよ
うに、信号φＶna−１，φＶna−３が同時に与えられ、
この間、信号φＨ1a−１，φＨ1b−１，…，φＨma−
１，φＨmb−１，φＨma−３，φＨmb−３，…，φＨMa
−３，φＨMb−３が順に与えられ、画素Ｇ1nａ−１，Ｒ
1n−１，…，Ｇmnａ−１，Ｒmn−１，Ｇmnａ−３，Ｒmn
−３，…，ＧMnａ−３，ＲMn−３の順で映像信号が出力
される。そして、画素Ｇ1nａ−１〜ＧMnａ−１，Ｒ1n−
１〜ＲMn−１の映像信号がＡ／Ｄ変換部７４ａに与えら
れ、画素Ｇ1nａ−３〜ＧMnａ−３，Ｒ1n−３〜ＲMn−３
の映像信号がＡ／Ｄ変換部７４ｃに与えられる。

【００４３】次に、信号φＶnb−１，φＶnb−３が同時
に与えられ、この間、信号φＶna−１，φＶna−３が与
えられるときと同様、信号φＨ1a−１，φＨ1b−１，
…，φＨma−１，φＨmb−１，φＨma−３，φＨmb−
３，…，φＨMa−３，φＨMb−３が順に与えられ、画素
Ｂ1n−１，Ｇ1nｂ−１，…，Ｂmn−１，Ｇmnｂ−１，Ｂ
mn−３，Ｇmnｂ−３，…，ＢMn−３，ＧMnｂ−３の順で
映像信号が出力される。そして、画素Ｂ1n−１〜ＢMn−
１，Ｇ1nｂ−１〜ＧMnｂ−１の映像信号がＡ／Ｄ変換部
７４ａに与えられ、画素Ｂ1n−３〜ＢMn−３，Ｇ1nｂ−
３〜ＧMnｂ−３の映像信号がＡ／Ｄ変換部７４ｃに与え
られる。

【００４４】次に、信号φＶna−２，φＶna−４が同時
に与えられ、この間、信号φＨ1a−２，φＨ1b−２，
…，φＨma−２，φＨmb−２，φＨma−４，φＨmb−
４，…，φＨMa−４，φＨMb−４が順に与えられ、画素
Ｇ1nａ−２，Ｒ1n−２，…，Ｇmnａ−２，Ｒmn−２，Ｇ
mnａ−４，Ｒmn−４，…，ＧMnａ−４，ＲMn−４の順で
映像信号が出力される。そして、画素Ｇ1nａ−２〜ＧMn
ａ−２，Ｒ1n−２〜ＲMn−２の映像信号がＡ／Ｄ変換部
７４ｂに与えられ、画素Ｇ1nａ−４〜ＧMnａ−４，Ｒ1n
−４〜ＲMn−４の映像信号がＡ／Ｄ変換部７４ｄに与え
られる。

【００４５】次に、信号φＶnb−２，φＶnb−４が同時
に与えられ、この間、信号φＶna−２，φＶna−４が与
えられるときと同様、信号φＨ1a−２，φＨ1b−２，
…，φＨma−２，φＨmb−２，φＨma−４，φＨmb−
４，…，φＨMa−４，φＨMb−４が順に与えられ、画素
Ｂ1n−２，Ｇ1nｂ−２，…，Ｂmn−２，Ｇmnｂ−２，Ｂ
mn−４，Ｇmnｂ−４，…，ＢMn−４，ＧMnｂ−４の順で
映像信号が出力される。そして、画素Ｂ1n−２〜ＢMn−
２，Ｇ1nｂ−２〜ＧMnｂ−２の映像信号がＡ／Ｄ変換部
７４ｂに与えられ、画素Ｂ1n−４〜ＢMn−４，Ｇ1nｂ−
４〜ＧMnｂ−４の映像信号がＡ／Ｄ変換部７４ｄに与え
られる。

【００４６】このようにして、最終的に信号φＶNb−４
が与えられている間に、信号φＨMb−４が与えられて、
画素ＧMNｂ−４の映像信号が出力されると、１フレーム
分の映像信号が出力され、撮像動作が終了する。このよ
うにして得られた映像信号が、各画素毎にシリアルに固
体撮像素子７より出力され、画像処理部８で処理された
後、メモリカード９に１フレーム分の画像に対応した映
像信号として格納される。

【００４７】＜ブロック分割の動画モード時の撮像動作
＞次に、固体撮像素子７のブロック分割の動画モード時
の撮像動作について図面を参照して説明する。尚、「ブ
ロック分割」とは、本例の場合、ブロックＸ，Ｙ，Ｚ，
Ｗの４ブロック毎に１フレーム分の映像信号を出力する
ように各画素を動作制御することをいう。このときの撮
像動作は、低輝度の被写体を撮影しているとともに、レ
リーズボタン１２ｂが操作されず、ファインダー部１０
に動画の表示を行うときの撮像動作である。

【００４８】通常撮影時の撮像動作を説明した場合と同
様、センサ部７３がＮ行Ｍ列の画素群で構成されている
ものとする。このとき、図８のタイミングチャートのよ
うに、ブロックＸを構成するそれぞれの画素がリセット
される。即ち、信号φＲ1a−１，φＲ1b−１，φＲ2a−
１，φＲ2b−１，…，φＲNa−１，φＲNb−１が順次与
えられるとともに、信号φＲ1a−１，φＲ1b−１，…，
φＲNb−１それぞれが与えられている間に、信号φＳ1a
−１，φＳ1b−１，φＳ2a−１，φＳ2b−１，…，φＳ
Ma−１，φＳMb−１が順次与えられる。

【００４９】よって、図９（ａ）のタイミングチャート
のように、信号φＲna−１が与えられている間に信号φ
Ｓ1a−１，φＳ1b−１，φＳ2a−１，φＳ2b−１，…，
φＳMa−１，φＳMb−１が順に与えられ、ブロックＸに
属する画素Ｇ1nａ−１，Ｒ1n−１，Ｇ2nａ−１，Ｒ2n−
１，…，ＧMnａ−１，ＲMn−１の順でリセットされる。
そして、信号φＲnb−１が与えられている間に、同様
に、信号φＳ1a−１，φＳ1b−１，φＳ2a−１，…，φ
ＳMb−１が順に与えられ、ブロックＸに属する画素Ｂ1n
−１，Ｇ1nｂ−１，Ｂ2n−１，…，ＧMnｂ−１の順でリ
セットされる。

【００５０】そして、ブロックＸを構成するそれぞれの
画素はリセットされると、露光動作が行われる。このブ
ロックＸを構成する全ての画素がリセットされると、ブ
ロックＹを構成するそれぞれの画素がリセットされる。
即ち、信号φＲ1a−２，φＲ1b−２，φＲ2a−２，φＲ
2b−２，…，φＲNa−２，φＲNb−２が順次与えられる
とともに、信号φＲ1a−２，φＲ1b−２，…，φＲNb−
２それぞれが与えられている間に、信号φＳ1a−２，φ
Ｓ1b−２，φＳ2a−２，φＳ2b−２，…，φＳMa−２，
φＳMb−２が順次与えられる。

【００５１】よって、図９（ｂ）のタイミングチャート
のように、信号φＲna−２が与えられている間に信号φ
Ｓ1a−２，φＳ1b−２，φＳ2a−２，…，φＳMb−２が
順に与えられ、ブロックＹに属する画素Ｇ1nａ−２，Ｒ
1n−２，Ｇ2nａ−２，…，ＲMn−２の順でリセットされ
る。そして、信号φＲnb−２が与えられている間に、同
様に、信号φＳ1a−２，φＳ1b−２，φＳ2a−２，…，
φＳMb−２が順に与えられ、ブロックＹに属する画素Ｂ
1n−２，Ｇ1nｂ−２，Ｂ2n−２，…，ＧMnｂ−２の順で
リセットされる。

【００５２】そして、ブロックＹを構成するそれぞれの
画素はリセットされると、ブロックＸを構成する画素と
同様、露光動作が行われる。このブロックＹを構成する
全ての画素がリセットされると、ブロックＺを構成する
それぞれの画素がリセットされる。即ち、信号φＲ1a−
３，φＲ1b−３，φＲ2a−３，φＲ2b−３，…，φＲNa
−３，φＲNb−３が順次与えられるとともに、信号φＲ
1a−３，φＲ1b−３，…，φＲNb−３それぞれが与えら
れている間に、信号φＳ1a−３，φＳ1b−３，φＳ2a−
３，φＳ2b−３，…，φＳMa−３，φＳMb−３が順次与
えられる。

【００５３】よって、図９（ｃ）のタイミングチャート
のように、信号φＲna−３が与えられている間に信号φ
Ｓ1a−３，φＳ1b−３，φＳ2a−３，…，φＳMb−３が
順に与えられ、ブロックＺに属する画素Ｇ1nａ−３，Ｒ
1n−３，Ｇ2nａ−３，…，ＲMn−３の順でリセットされ
る。そして、信号φＲnb−３が与えられている間に、信
号φＳ1a−３，φＳ1b−３，φＳ2a−３，…，φＳMb−
３が順に与えられ、ブロックＺに属する画素Ｂ1n−３，
Ｇ1nｂ−３，Ｂ2n−３，…，ＧMnｂ−３の順でリセット
される。

【００５４】そして、ブロックＺを構成するそれぞれの
画素はリセットされると、ブロックＸを構成する画素と
同様、露光動作が行われる。このブロックＺを構成する
全ての画素がリセットされると、ブロックＷを構成する
それぞれの画素がリセットされる。即ち、信号φＲ1a−
４，φＲ1b−４，φＲ2a−４，φＲ2b−４，…，φＲNa
−４，φＲNb−４が順次与えられるとともに、信号φＲ
1a−４，φＲ1b−４，…，φＲNb−４それぞれが与えら
れている間に、信号φＳ1a−４，φＳ1b−４，φＳ2a−
４，φＳ2b−４，…，φＳMa−４，φＳMb−４が順次与
えられる。

【００５５】よって、図９（ｄ）のタイミングチャート
のように、信号φＲna−４が与えられている間に信号φ
Ｓ1a−４，φＳ1b−４，φＳ2a−４，…，φＳMb−４が
順に与えられ、ブロックＷに属する画素Ｇ1nａ−４，Ｒ
1n−４，Ｇ2nａ−４，…，ＲMn−４の順でリセットされ
る。そして、信号φＲnb−４が与えられている間に、信
号φＳ1a−４，φＳ1b−４，φＳ2a−４，…，φＳMb−
４が順に与えられ、ブロックＷに属する画素Ｂ1n−４，
Ｇ1nｂ−４，Ｂ2n−４，…，ＧMnｂ−４の順でリセット
される。

【００５６】このように、リセット動作が行われている
とき、図８のタイミングチャートのように、ブロックＷ
を構成するそれぞれの画素がリセットされるタイミング
と同じタイミングで、ブロックＸを構成するそれぞれの
画素より映像信号が出力される。即ち、信号φＶ1a−
１，φＶ1b−１，φＶ2a−１，φＶ2b−１，…，φＶNa
−１，φＶNb−１が順次与えられるとともに、信号φＶ
1a−１，φＶ1b−１，φ，…，φＶNb−１それぞれが与
えられている間に、信号φＨ1a−１，φＨ1b−１，φＨ
2a−１，φＨ2b−１，…，φＨMa−１，φＨMb−１が順
次与えられる。

【００５７】よって、図１０（ａ）のタイミングチャー
トのように、信号φＶna−１が与えられている間に信号
φＨ1a−１，φＨ1b−１，φＨ2a−１，φＨ2b−１，
…，φＨMa−１，φＨMb−１が順に与えられ、ブロック
Ｘに属する画素Ｇ1nａ−１，Ｒ1n−１，Ｇ2nａ−１，Ｒ
2n−１，…，ＧMnａ−１，ＲMn−１の順に映像信号がＡ
／Ｄ変換部７４ａに出力される。そして、信号φＶnb−
１が与えられている間に、信号φＨ1a−１，φＨ1b−
１，φＨ2a−１，…，φＨMb−１が順に与えられ、ブロ
ックＸに属する画素Ｂ1n−１，Ｇ1nｂ−１，Ｂ2n−１，
…，ＧMnｂ−１の順で映像信号がＡ／Ｄ変換部７４ａに
出力される。

【００５８】そして、ブロックＸを構成する全ての画素
から映像信号が出力されると、ブロックＹを構成するそ
れぞれの画素から映像信号が出力される。よって、ブロ
ックＸを構成するそれぞれの画素がリセットされるタイ
ミングと同じタイミングで、ブロックＹを構成するそれ
ぞれの画素より映像信号が出力される。即ち、信号φＶ
1a−２，φＶ1b−２，φＶ2a−２，φＶ2b−２，…，φ
ＶNa−２，φＶNb−２が順次与えられるとともに、信号
φＶ1a−２，φＶ1b−２，…，φＶNb−２それぞれが与
えられている間に、信号φＨ1a−２，φＨ1b−２，φＨ
2a−２，φＨ2b−２，…，φＨMa−２，φＨMb−２が順
次与えられる。

【００５９】よって、図１０（ｂ）のタイミングチャー
トのように、信号φＶna−２が与えられている間に信号
φＨ1a−２，φＨ1b−２，φＨ2a−２，…，φＨMb−２
が順に与えられ、ブロックＹに属する画素Ｇ1nａ−２，
Ｒ1n−２，Ｇ2nａ−２，…，ＲMn−２の順に映像信号が
Ａ／Ｄ変換部７４ｂに出力される。そして、信号φＶnb
−２が与えられている間に、信号φＨ1a−２，φＨ1b−
２，φＨ2a−２，…，φＨMb−２が順に与えられ、ブロ
ックＹに属する画素Ｂ1n−２，Ｇ1nｂ−２，Ｂ2n−２，
…，ＧMnｂ−２の順で映像信号がＡ／Ｄ変換部７４ｂに
出力される。

【００６０】そして、ブロックＹを構成する全ての画素
から映像信号が出力されると、ブロックＺを構成するそ
れぞれの画素から映像信号が出力される。よって、ブロ
ックＹを構成するそれぞれの画素がリセットされるタイ
ミングと同じタイミングで、ブロックＺを構成するそれ
ぞれの画素より映像信号が出力される。即ち、信号φＶ
1a−３，φＶ1b−３，φＶ2a−３，φＶ2b−３，…，φ
ＶNa−３，φＶNb−３が順次与えられるとともに、信号
φＶ1a−３，φＶ1b−３，…，φＶNb−３それぞれが与
えられている間に、信号φＨ1a−３，φＨ1b−３，φＨ
2a−３，φＨ2b−３，…，φＨMa−３，φＨMb−３が順
次与えられる。

【００６１】よって、図１０（ｃ）のタイミングチャー
トのように、信号φＶna−３が与えられている間に信号
φＨ1a−３，φＨ1b−３，φＨ2a−３，…，φＨMb−３
が順に与えられ、ブロックＺに属する画素Ｇ1nａ−３，
Ｒ1n−３，Ｇ2nａ−３，…，ＲMn−３の順に映像信号が
Ａ／Ｄ変換部７４ｃに出力される。そして、信号φＶnb
−３が与えられている間に、信号φＨ1a−３，φＨ1b−
３，φＨ2a−３，…，φＨMb−３が順に与えられ、ブロ
ックＺに属する画素Ｂ1n−３，Ｇ1nｂ−３，Ｂ2n−３，
…，ＧMnｂ−３の順で映像信号がＡ／Ｄ変換部７４ｃに
出力される。

【００６２】そして、ブロックＺを構成する全ての画素
から映像信号が出力されると、ブロックＷを構成するそ
れぞれの画素から映像信号が出力される。よって、ブロ
ックＺを構成するそれぞれの画素がリセットされるタイ
ミングと同じタイミングで、ブロックＷを構成するそれ
ぞれの画素より映像信号が出力される。即ち、信号φＶ
1a−４，φＶ1b−４，φＶ2a−４，φＶ2b−４，…，φ
ＶNa−４，φＶNb−４が順次与えられるとともに、信号
φＶ1a−４，φＶ1b−４，…，φＶNb−４それぞれが与
えられている間に、信号φＨ1a−４，φＨ1b−４，φＨ
2a−４，φＨ2b−４，…，φＨMa−４，φＨMb−４が順
次与えられる。

【００６３】よって、図１０（ｄ）のタイミングチャー
トのように、信号φＶna−４が与えられている間に信号
φＨ1a−４，φＨ1b−４，φＨ2a−４，…，φＨMb−４
が順に与えられ、ブロックＷに属する画素Ｇ1nａ−４，
Ｒ1n−４，Ｇ2nａ−４，…，ＲMn−４の順に映像信号が
Ａ／Ｄ変換部７４ｄに出力される。そして、信号φＶnb
−４が与えられている間に、信号φＨ1a−４，φＨ1b−
４，φＨ2a−４，…，φＨMb−４が順に与えられ、ブロ
ックＷに属する画素Ｂ1n−４，Ｇ1nｂ−４，Ｂ2n−４，
…，ＧMnｂ−４の順で映像信号がＡ／Ｄ変換部７４ｄに
出力される。

【００６４】このように動作することによって、まず、
ブロックＸを構成する画素からの映像信号がＡ／Ｄ変換
部７４ａでデジタル信号に変換されて、固体撮像素子７
から出力されると、画像処理部８で処理された後、ファ
インダー１０に与えられる。そして、このブロックＸを
構成する全画素の映像信号に基づいて１フレームの画像
がファインダー１０で再生される。

【００６５】続いて、ブロックＹを構成する画素からの
映像信号がＡ／Ｄ変換部７４ｂでデジタル信号に変換さ
れて、固体撮像素子７から出力されると、画像処理部８
で処理された後、ファインダー１０に与えられ、次の１
フレームの画像がファインダー１０で再生される。その
後、ブロックＺ、Ｗ、Ｘ、Ｙ、…の順に、固体撮像素子
７の各ブロックを構成する画素からの映像信号に基づい
て、ファインダー１０に再生表示される画像が切り替わ
る。このようにして、ファインダー１０において、動画
が再生される。

【００６６】このように動画モードで動作するとき、１
つのブロックの最初の画素が映像信号の出力を開始して
から最後の画素が映像信号の出力を終了するまでの時間
をフレーム期間とすると、１つの画素がリセットを終了
してから映像信号の出力を開始するまでの露光時間の最
大値を、ブロック数がｋブロックである場合、フレーム
期間の（ｋ−１）倍とすることができる。

【００６７】＜ブロック分割の連写モード時の撮像動作
＞次に、固体撮像素子７のブロック分割の連写モード時
の撮像動作について図面を参照して説明する。即ち、連
写・単写切換スイッチ１２ａで連写で撮影を行うように
設定されているとともに、レリーズボタン１２ｂが操作
されて、撮影を行うように指示されたときの撮像動作
で、設定された連写速度が速く、且つ、低輝度の被写体
を撮影するときの撮像動作である。尚、このとき、連写
枚数及び連写速度（４０コマ／秒等）も設定する。

【００６８】このとき、図１１のタイミングチャートの
ように、ブロックＸを構成するそれぞれの画素がリセッ
トされる。そして、このブロックＸの画素に対するリセ
ットが開始されてから時間ｔｘが経過すると、ブロック
Ｙを構成するそれぞれの画素に対してリセット動作が開
始される。同様に、ブロックＹ，Ｚの画素に対するリセ
ットが開始されてからそれぞれ時間ｔｘが経過すると、
ブロックＺ，Ｗを構成するそれぞれの画素に対してリセ
ット動作が開始される。

【００６９】尚、時間ｔｘは、１ブロック分の画素が全
てリセットされる時間よりも短い。又、ブロックＸ，
Ｙ，Ｚ，Ｗそれぞれを構成する画素におけるリセット動
作は、動画モード時の撮像動作におけるリセット動作と
同様、図９のタイミングチャートのように信号が与えら
れることによって成される。

【００７０】このようにリセット動作がなされるとき、
各画素はリセット終了後、露光時間ｔｙが経過すると、
映像信号を出力する。即ち、図１１のタイミングチャー
トのように、ブロックＸの画素に対するリセットが開始
されてから露光時間ｔｙが経過すると、このブロックＸ
の画素より映像信号がＡ／Ｄ変換器７４ａに出力され
る。同様に、ブロックＹ，Ｚ，Ｗそれぞれの画素に対す
るリセットが開始されてから露光時間ｔｙが経過する
と、このブロックＹ，Ｚ，Ｗそれぞれの画素より映像信
号がＡ／Ｄ変換器７４ｂ〜７４ｄに出力される。

【００７１】尚、この場合、露光時間ｔｙは、１ブロッ
ク分の画素が全てリセットされる時間よりも短い。これ
は、連写枚数や連写速度、又は、被写体輝度によって異
なる。又、ブロックＸ，Ｙ，Ｚ，Ｗそれぞれを構成する
画素における映像信号の出力動作は、動画モード時の撮
像動作における映像信号の出力動作と同様、図１０のタ
イミングチャートのように信号が与えられることによっ
て成される。

【００７２】このように動作することによって、まず、
ブロックＸを構成する画素からの映像信号がＡ／Ｄ変換
部７４ａでデジタル信号に変換されて、固体撮像素子７
から出力されると、画像処理部８で処理された後、メモ
リカード９に１フレームの画像として格納される。続い
て、ブロックＹを構成する画素からの映像信号がＡ／Ｄ
変換部７４ｂでデジタル信号に変換されて、固体撮像素
子７から出力されると、画像処理部８で処理された後、
メモリカード９に与えられ、次の１フレームの画像とし
て格納される。

【００７３】その後、ブロックＺ、Ｗ、Ｘ、Ｙ、…の順
に、固体撮像素子７から各ブロックを構成する画素から
の映像信号が、画像処理部８で処理された後、それぞれ
１フレームの画像としてメモリカード９に格納される。
このようにして、短時間で撮像された複数の画像がメモ
リカード９に格納され、高速連写での撮影動作が行われ
る。

【００７４】＜撮像装置の撮影動作フロー＞上述の各場
合のように固体撮像素子７が撮像動作を行う撮像装置の
撮影動作について、図１２のフローチャートを参照して
説明する。

【００７５】撮像装置の操作部１２が操作されて電源Ｏ
Ｎとされると（ＳＴＥＰ０）、撮像装置が動作を開始す
る。そして、操作部１２のレリーズボタン１２ｂが操作
されたか否かが制御部１１で確認される（ＳＴＥＰ
１）。そして、このレリーズボタン１２ｂが操作される
と（Ｙｅｓ）、動画モードに設定されているか否かが確
認される（ＳＴＥＰ２）。尚、ＳＴＥＰ１は、レリーズ
ボタン１２ｂが操作されるまで確認される。そして、Ｓ
ＴＥＰ２で動画モードで設定されていることが確認され
ると（Ｙｅｓ）、輝度センサ６で測定された被写体の輝
度が制御部１１で確認される（ＳＴＥＰ３）。

【００７６】そして、制御部１１において、輝度センサ
６で測定された被写体の輝度に基づいて、通常の動画モ
ードで動作可能であるか確認される（ＳＴＥＰ４）。即
ち、通常の動画モードで設定される露光時間で撮像可能
か否かが確認される。このとき、被写体の輝度が所定の
閾値より低いと（Ｎｏ）、制御部１１によって、その被
写体の輝度に基づいて、露光時間が設定される（ＳＴＥ
Ｐ５）。

【００７７】この露光時間は、被写体の輝度が暗いほど
長くなるように設定される。但し、固体撮像素子７にお
いてブロックがｎ種類である場合、露光時間は、フレー
ム期間のｎ−１倍の時間を最長とする。このように露光
時間が設定されると、この露光時間に応じて固体撮像素
子７が上述したブロック分割の動画モードで動作するよ
うに制御される（ＳＴＥＰ６）。

【００７８】又、被写体の輝度が所定の閾値より高いと
（Ｙｅｓ）、固体撮像素子７が通常の動画モードで動作
するように制御される（ＳＴＥＰ７）。尚、このとき、
固体撮像素子７に備えられる画素数が少なく、動画再生
する画素数と同等である場合は、固体撮像素子７の全画
素が１フレーム分の撮像を連続して行うように制御され
る。又、固体撮像素子７に備えられる画素数が動画再生
する画素数よりも多くなる場合は、固体撮像素子７の一
部のブロックの画素が１フレーム分の撮像を連続して行
うように制御される。即ち、例えば、固体撮像素子７の
全画素の１／４の画素数が動画再生する画素数に相当す
る場合、固体撮像素子７のブロックＸにおける画素のみ
が１フレーム分の撮像を連続して行うように制御され
る。

【００７９】又、ＳＴＥＰ２で動画モードに設定されて
いないとき（Ｎｏ）、連写・単写切換スイッチ１２ａが
操作されて高速連写で撮影するように設定されているか
否かが制御部１１によって確認される（ＳＴＥＰ８）。
このとき、高速連写で撮影を行うように設定されている
とき（Ｙｅｓ）、ＳＴＥＰ３と同様、輝度センサ６で測
定された被写体の輝度が確認される（ＳＴＥＰ９）。
尚、高速連写が設定される場合、その設定とともに、連
写するコマ数及び連写速度が設定される。

【００８０】そして、制御部１１において、輝度センサ
６で測定された被写体の輝度と設定された連写速度に基
づいて、通常の連写モードで動作可能であるか確認され
る（ＳＴＥＰ１０）。即ち、通常の連写モードで設定さ
れる露光時間で撮像可能か否かが確認される。このと
き、被写体の輝度が低いとともに連写速度が速く、通常
の連写モードで設定される露光時間で十分な出力が得ら
れない場合（Ｎｏ）、制御部１１によって、その被写体
の輝度に基づいて、露光時間が設定される（ＳＴＥＰ１
１）。

【００８１】この露光時間は、被写体の輝度が明るいほ
ど短くなるように設定される。このように露光時間が設
定されると、この露光時間に応じて固体撮像素子７が上
述したブロック分割の連写モードで動作するように制御
される（ＳＴＥＰ１２）。又、通常の連写モードで設定
される露光時間で十分な出力が得られる場合（Ｙｅ
ｓ）、固体撮像素子７が通常の連写モードで動作するよ
うに制御される（ＳＴＥＰ１３）。即ち、このとき、固
体撮像素子７の全画素が１フレーム分の撮像を設定され
た連写速度で連続して行うように制御され、設定された
枚数分の撮影が行われる。

【００８２】又、ＳＴＥＰ８で高速連写で撮影を行うよ
うに設定されていないとき（Ｎｏ）、通常撮影動作が行
われるように、固体撮像素子７が制御部１１によって制
御される（ＳＴＥＰ１４）。ＳＴＥＰ６、ＳＴＥＰ７、
ＳＴＥＰ１２〜１４の動作が終了すると、操作部１２が
操作されて電源ＯＦＦとされたか否かが制御部１１で確
認される（ＳＴＥＰ１５）。そして、このとき、電源Ｏ
ＦＦの指示が確認されなかったとき（Ｎｏ）、ＳＴＥＰ
１以降の動作が繰り返し行われる。又、電源ＯＦＦの指
示がなされたとき（Ｙｅｓ）、電源ＯＦＦとなり動作が
終了する。

【００８３】尚、本実施形態において、固体撮像素子に
設けられた色フィルタがＲ，Ｇ，Ｂとしたが、図１３の
ように、Ｍｇ（Magenta），Ｃｙ（Cyan），Ｙｅ（Yello
w），Ｇ（Green）の色フィルタとしても構わない。この
とき、Ｍｇ，Ｃｙ，Ｙｅ，Ｇそれぞれの色フィルタが設
けられた４画素が１画素単位となる。又、色フィルタを
有さない固体撮像素子としても構わない。このとき、１
画素が１画素単位となる。又、輝度センサは、固体撮像
素子内に設けられた画素によって代用しても構わない。

【００８４】又、固体撮像素子における画素群の構成を
図３のようにしたが、他の構成としても構わない。又、
読み出し順を変えても構わない。他の構成について、図
１４に示す。図１４（ａ）は、２ブロックＸ，Ｙそれぞ
れの画素単位において垂直方向に隣接した２つの画素単
位によって１つの画素群としたもので、Ｘ，Ｙの順に各
ブロックの画素の映像信号を読み出す。又、図１４
（ｂ）は、ブロックＸ〜Ｚそれぞれの画素単位において
垂直方向に隣接した３つの画素単位によって１つの画素
群としたもので、Ｘ，Ｙ，Ｚの順に各ブロックの画素の
映像信号を読み出す。又、図１４（ｃ）は、２ブロック
Ｘ，Ｙそれぞれの画素単位において水平方向に隣接した
２つの画素単位によって１つの画素群としたもので、
Ｘ，Ｙの順に各ブロックの画素の映像信号を読み出す。

【００８５】又、図１４（ｄ）は、６ブロックＡ〜Ｆそ
れぞれの画素単位において垂直方向に３単位分、又、水
平方向に２単位分隣接した６つの画素単位によって１つ
の画素群としたもので、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの順に
各ブロックの画素の映像信号を読み出す。又、図１４
（ｅ）は、６ブロックＡ〜Ｆそれぞれの画素単位におい
て垂直方向に２単位分、又、水平方向に３単位分隣接し
た６つの画素単位によって１つの画素群としたもので、
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの順に各ブロックの画素の映像
信号を読み出す。

【００８６】又、図１４（ｆ）は、９ブロックＡ〜Ｉそ
れぞれの画素単位において垂直方向及び水平方向それぞ
れで３単位分毎に隣接した９つの画素単位によって１つ
の画素群としたもので、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，
Ｈ，Ｉの順に各ブロックの画素の映像信号を読み出す。
又、本実施形態のように、ブロックＸ，Ｙ，Ｚ，Ｗを配
置したとき、Ｘ，Ｙ，Ｗ，Ｚの順に各ブロックの画素の
映像信号を読み出すようにしても構わない。

【００８７】又、本実施形態では、動画モードで撮像さ
れた各フレームの映像信号がメモリカードに動画として
格納される場合について述べたが、通常の撮影でのファ
インダー表示において、本形態が行われても構わない。

【００８８】更に、動画モード又は連写モードで撮像動
作が行われる際、被写体の輝度値に応じて露光時間が設
定されるものとしたが、被写体の輝度値や連写速度に応
じてブロック数が変更されるようにしても構わない。

【００８９】即ち、動画モードにおいて、例えば、本実
施形態のように、４ブロック毎に配置したとき、輝度値
が高い場合は、１フレームの撮像に４ブロック全ての画
素が撮像動作を行う通常の動画モードとする。そして、
輝度値が低くなると、次に、１フレームの撮像に２ブロ
ックの画素を用いた通常の動画モードとし、更に輝度値
が低くなると、１フレームの撮像に１ブロックの画素を
用いた通常の動画モードとする。そして、輝度値が所定
値よりも低い場合は、１フレームの撮像に１ブロックの
画素が撮像動作を行うブロック分割の動画モードとす
る。

【００９０】又、連写モードにおいて、輝度値が高く連
写速度が遅い場合は、１フレームの撮像に４ブロック全
ての画素が撮像動作を行う通常の連写モードとし、この
場合よりも輝度値が低くなるか又は連写速度が速くなる
場合は、１フレームの撮像に２ブロックの画素を用いた
通常の連写モードとする。更に輝度値が低くなるか又は
連写速度が速くなると、１フレームの撮像に１ブロック
の画素が撮像動作を行う通常の連写モードとする。そし
て、この場合よりも輝度値が低くなるか又は連写速度が
速くなると、１フレームの撮像に１ブロックの画素が撮
像動作を行うブロック分割の連写モードとする。

【００９１】尚、このようにしたとき、１フレームの撮
像に１ブロックの画素が撮像動作を行う通常の動画モー
ド又は連写モードの代わりに、十分な露光時間が得られ
る場合、１フレームの撮像に２ブロックの画素が撮像動
作を行うブロック分割の動画モード又は連写モードとし
ても構わない。又、上述した連写モードにおいて、輝度
値が低いか又は連写速度が速いために、設定した露光時
間で十分な露光量が得られない場合は、連写モードでの
撮影が不可能であることを通知するようにしても構わな
い。

【００９２】又、上述では、通常の撮影、通常の動画モ
ード、及び、通常の連写モードにおいて、各ブロックか
ら読み出しをシリアルに行われるものとして説明した
が、Ａ／Ｄ変換器をブロック毎に設けているので、ブロ
ック毎にパラレルに読み出しても構わない。即ち、本実
施形態の場合、ブロックＸ，Ｙ，Ｚ，Ｗを同一のタイミ
ングで読み出し動作を行って、全画素からの出力を１フ
レーム分の映像信号として出力する。

【００９３】又、本実施形態において、固体撮像素子の
センサ部の構成を、図５のような回路構成の画素が図４
のように配置されたものとしたが、これに限定されるも
のでなく、例えば、サブスレッショルド領域で動作する
ＭＯＳトランジスタが備えられて入射光量に対して対数
変換した映像信号を出力するような構成の画素が配され
るなどといった、他の構成のものでも構わない。

【００９４】

【発明の効果】本発明によると、ブロック毎に撮像動作
を行うことによって１フレーム分の画素数を減少させて
露光時間を長くすることができるので、動画などの連続
画像を撮影する際に、低輝度でも十分な映像信号を得る
ことができる。又、各ブロックの露光時間を重ねて、各
ブロックから出力される１フレーム分の映像信号を連続
的に出力するので、その変化が滑らかな動画を得ること
ができる。又、出力時間を重ねて、各ブロック間の出力
開始時間を短くすることができるので、高速連写での撮
影を可能とすることができる。

【図面の簡単な説明】

【図１】本発明の撮像装置の内部構成を示すブロック
図。

【図２】図１の撮像装置に備えられた固体撮像素子の内
部構成を示すブロック図。

【図３】図２の固体撮像素子内の各画素の配置を示すた
めのブロック回路図。

【図４】図２の固体撮像素子内の各ブロックの配置を示
すための図。

【図５】図２の固体撮像素子内の各画素の構成を示すた
めの回路図。

【図６】通常撮影時のリセット動作を示すタイミングチ
ャート。

【図７】通常撮影時の撮影動作を示すタイミングチャー
ト。

【図８】動画モード時の動作を示すタイミングチャー
ト。

【図９】各ブロック毎のリセット動作を示すタイミング
チャート。

【図１０】各ブロック毎の撮像動作を示すタイミングチ
ャート。

【図１１】連写モード時の動作を示すタイミングチャー
ト。

【図１２】撮像装置の撮影動作を示すフローチャート。

【図１３】色フィルタの別構成を示す図。

【図１４】ブロックの別構成を示す図。

【符号の説明】

１ 光学系 ２ 絞り ３ ズーム駆動制御部 ４ フォーカス駆動制御部 ５ 絞り制御部 ６ 輝度センサ ７ 固体撮像素子 ８ 画像処理部 ９ メモリカード １０ ファインダー １１ 制御部 １２ 操作部

フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 BA14 CA02 DB09 DD20 FA06 FA33 FA42 FA50 GC08 5C024 BX01 CX39 CX54 CY14 GX04 GX16 GX21 GY31 HX23 HX58 5C065 AA03 BB38 CC01 DD01 EE06 EE07 GG18 GG30

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入射光量に応じた電気信号を映像信号と
   して出力するマトリクス状に配された複数の画素を有す
   るＸ−Ｙ走査型撮像素子において、 隣接するｎ個（ｎは１以上の自然数）の前記画素毎に単
   位画素を構成し、 隣接するｍ個（ｍは２以上の自然数）の前記単位画素毎
   に画素群を複数構成し、 前記各画素群において相対的な位置が同一となる複数の
   前記単位画素によって、ｍ個のブロックを形成し、 前記画素全てから映像信号が出力されたとき、ｍフレー
   ムの映像信号が出力されるように、前記各ブロック毎に
   １フレーム分の映像信号が出力されるとともに、 前記各ブロック内の１つ目の画素がリセットを開始して
   から該１つ目の画素が映像信号の出力を開始するまでの
   露光時間が、少なくとも次に動作するブロックの露光時
   間に重なるように、前記各ブロックに属する各画素が動
   作し、 前記各ブロックからの１フレーム分の映像信号を連続し
   て出力することを特徴とするＸ−Ｙ走査型撮像素子。
2. 【請求項２】 前記各ブロックに属する全画素が映像信
   号を出力する出力時間が、少なくとも２ブロック以上の
   複数ブロック毎に重なるように、前記各ブロックに属す
   る各画素が動作することを特徴とする請求項１に記載の
   Ｘ−Ｙ走査型撮像素子。
3. 【請求項３】 前記各ブロックから出力される映像信号
   をデジタル信号に変換するｍ個のＡ／Ｄ変換部を有する
   ことを特徴とする請求項１又は請求項２に記載のＸ−Ｙ
   走査型撮像素子。
4. 【請求項４】 前記各ブロックを構成する前記各単位画
   素がｋ（ｋはｎ以下の自然数）種類の色フィルタを備
   え、前記各ブロックから出力される映像信号がｋ種類の
   色信号であることを特徴とする請求項１〜請求項３のい
   ずれかに記載のＸ−Ｙ走査型撮像素子。
5. 【請求項５】 被写体の輝度値を測定する輝度センサ
   と、請求項１〜請求項４のいずれかに記載のＸ−Ｙ走査
   型撮像素子とを有するとともに、 前記輝度センサで測定された輝度値に基づいて、前記Ｘ
   −Ｙ走査型撮像素子からの読み出し方法を設定すること
   を特徴とする撮像装置。