JP2005277513A - 固体撮像装置 - Google Patents

Abstract

【課題】 高速のＡＦ／ＡＥ用ブロック読み出しを行いつつ、同時にＥＶＦ用画像を得ることが可能な固体撮像装置を提供する。
【解決手段】 複数の画素Ｃ11〜Ｃ14で構成された画素領域と、ブロック及び間引き読み出しの可能な第１の垂直走査回路21Ａ並びに第１及び第２の水平走査回路22Ａ，22Ｂと、上記第１の垂直走査回路及び第１の水平走査回路により、全画素領域から間引きした画素群をＥＶＦ用信号として読み出された電圧信号を出力する第１の水平信号線23Ａと、上記第１の垂直走査回路と第２の水平走査回路により、画素領域の中央ブロック領域のＡＦ／ＡＥ用信号として読み出された加算電流信号を出力する第２の水平信号線23Ｂとを備えて固体撮像装置を構成する。
【選択図】 図 １

Description

この発明は、光電変換素子を画素として用いる固体撮像装置に関し、特にオートフォーカス等に利用される特定の複数の画素信号を読み出すことのできる固体撮像装置に関する。

近年、被写体画像をデジタル信号として記録媒体に記録するための、ＣＣＤ又はいわゆるＣＭＯＳセンサ等の固体撮像装置を用いたデジタルカメラが多く市販されている。そのデジタルカメラでは、電子的にＡＥ（Automatic Exposure：自動露光）やＡＦ（Automatic Focus:自動焦点）を実行している。ＡＥは、画像撮像時に該撮像の露光条件を適切に調整して、固体撮像装置の感度に応じた露光時間を設定するものである。デジタルカメラのＡＥの場合、受光画素部の全画素データを読み出して、その中からブロックを抽出し、平均値を求め、１度メモリーに蓄積後、適切な所定露光レベルと比較し、シャッター速度や絞り等のパラメータを変更して再度ブロックを抽出して所定露光レベルと比較し、この動作を数回繰り返して、露光レベルが所定露光レベルとなったときの条件を露光条件と決定するようにしている。

また、ＡＦとしては被写体の対象画像を読み取って、カメラレンズの位置を変更しつつ、対象物の焦点が合うレンズの位置を計測して、最適なレンズの位置を設定して、シャッター釦の押されたときに、その各条件のもとで撮影を実行している。

次に、図19を用いてＡＦの一方式について説明する。ここでは、被写体を中心を同一とする３重円とし、これをレンズで集束し、センサでその被写体像の信号強度を測定しつつ行う方式について説明する。図19の（Ａ）は焦点が合致した場合を示し、信号強度は被写体の形状に対応した矩形階段状態を示す。この信号強度を一次微分すると、前記信号強度の変化量に応じた鋭いインパルス的波形が得られる。また、図19の（Ｂ）に示すように、ピントずれした場合は、信号強度はその被写体の変化する部分で傾斜特性を有した波形となり、これを微分した場合には、その変化する部分で振幅の小さい矩形形状の特性となる。この矩形波の幅が狭く、振幅の大きいほどピントずれが小さいことを示す。したがって、レンズの位置を調節しつつ前記信号強度微分波形を得て、その振幅が最大になるレンズ位置を見つけることで、ＡＦ動作を行うことができる。

しかしながら、ＣＣＤ型固体撮像装置では、ＡＦのために受光画素部の画像を全般的に読み出して、２次元アドレスを有する記憶手段に格納して、その記憶手段に格納した画像信号のＡＦに利用する部分だけを読み出して、その後その画像信号の空間位置に対応した微分波形を取得しなければならず、記憶手段への格納とその読み出しに相当の時間を要し、これをレンズの位置変化に対応して複数回繰り返して、最適なレンズ位置を設定するという複雑さを要していた。

これに対する解決手段として、図20に示す特開２０００−２０９５０９号公報に開示されている従来技術においては、一部の領域のみ繰り返し読み出すいわゆるブロック読み出しを行うことより、高速にＡＦ／ＡＥを行う方式が提案されている。図20の概略ブロック図に示すように、この方式は、受光画素領域として11×11の計 121個の画素を有しており、画素ブロック位置として、４隅及び中央の５箇所を有し、各ブロックでは十字型の計５個の画素をＡＦ用に読み出すものである。ここでは、水平選択スイッチＨ１〜Ｈ11のいずれかがオンし、更に垂直選択スイッチＶ１〜Ｖ11のいずれかがオンすると、オンしたそれぞれのスイッチが接続されている選択線の交点に相当する画素信号が読み出されるものとする。水平選択スイッチＨ１〜Ｈ11は水平走査回路100 により制御され、垂直選択スイッチＶ１〜Ｖ11は垂直走査回路200 により制御される。水平信号線ＨＬには、残留電荷を排除するためにリセット用ＭＯＳトランジスタＳ１を備え、その出力用のバッファとしてのＡＭＰ300 を備えている。

図21に、11×11の光電変換素子の画素中の５ブロックの読み出しタイミングを示す。まず、リセット用ＭＯＳトランジスタＳ１をオンして、水平信号線ＨＬの残留電荷をリセットする。次に、垂直選択スイッチＶ１がオンし、水平選択スイッチＨ１，Ｈ２，Ｈ３，Ｈ９，Ｈ10，Ｈ11が順次オンし、ブロックＢ１，Ｂ２内の３画素の信号を読み出す。同様に垂直選択スイッチＶ２，Ｖ３を順次順次オンし、水平選択スイッチＨ１，Ｈ２，Ｈ３，Ｈ９，Ｈ10，Ｈ11が順次オンすることで、ブロックＢ１，Ｂ２の各３×３の画素の光電荷を水平信号線ＨＬに読み出す。以下同様に、ブロックＢ３，及びブロックＢ４，Ｂ５の各画素の光電荷信号を水平信号線ＨＬに読み出す。このようにして、読み出す領域を５箇所のブロックに限定することで、全画素11×11を読み出す場合と比較してフレームレートを上げることができる。ＡＦ動作のためのブロックを１個に限定すると、更に高速の読み出しができる。

また、デジタルカメラのファインダーとしては、従来の銀塩カメラと同じ光学式ファインダーのほか、固体撮像装置の動画像をそのままファインダーに表示する電子式ファインダー（ＥＶＦ：Electronic View Finder) があり、後者はファインダー用光学系が不要で且つ実写画像とファインダー像に視差がない等の利点があることより、コンパクトカメラで多く用いられている。百万画素以上の固体撮像装置でＥＶＦで表示を行うときは、フレームレートを上げて動体に対する視認性をよくするため、全画素領域から粗く読む、いわゆる間引き読み出しを行って画像を表示することが一般的である。
特開平６−３５０９３３号公報 特開平９−３１２８０６号公報 特開２０００−２０９５０９号公報

ところで、上記特開２０００−２０９５０９号公報に開示されている従来技術においては、ブロック読み出し時にはＡＦ／ＡＥ用の信号は得られるが、該動作時のＥＶＦ用画像を得るという観点については考慮がなされていない。本発明はこの観点に着目し、高速なＡＦ／ＡＥ用ブロック読み出しを行いつつ、同時にＥＶＦ用画像を得ることが可能な固体撮像装置を提供することを課題とするものである。

更に、上記特開２０００−２０９５０９号公報に開示されている従来技術においては、ブロック読み出し時にはＡＦ／ＡＥ用の信号は得られるが、一部の領域を高フレームレートで読み出した場合の、露光時間減少によるＳ／Ｎ比（Signal Noise ratio；ノイズ抑圧比）低下への対策についての考慮がなされていない。Ｓ／Ｎ比が低下すると、低輝度被写体撮像時にＡＦ／ＡＥが正しく動作しなくなる可能性がある。Ｓ／Ｎ比をあげるために露光時間を長くすると、今度はＡＦ／ＡＥの動作速度が遅くなる弊害が生じる。本発明はこの観点に着目し、高速なＡＦ／ＡＥ用ブロック読み出しをＳ／Ｎ比の低下を抑えて行いつつ、同時にＥＶＦ用画像を得ることが可能な固体撮像装置を提供することを課題とするものである。

上記問題点を解決するため、請求項１に係る発明は、光電変換素子を画素として用い、複数の画素を２次元状に配置した画素領域と、該画素領域の画素信号を読み出すための水平走査回路及び垂直走査回路とを有する固体撮像装置において、前記画素からの信号を電圧値で出力する第１の出力手段と、前記画素からの信号を電流値で出力する第２の出力手段とを備えていることを特徴とするものである。

請求項２に係る発明は、請求項１に係る固体撮像装置において、前記第２の出力手段は、２個以上の前記画素からの信号を加算して出力することを特徴とするものである。

請求項３に係る発明は、請求項１又は２に係る固体撮像装置において、前記第１の出力手段及び第２の出力手段は、各々、画素毎に独立に動作させることが可能であることを特徴とするものである。

請求項４に係る発明は、請求項３に係る固体撮像装置において、前記第１の出力手段は、前記画素領域内の複数の画素で構成される第１の画素群の画素からの信号を電圧値で出力し、前記第２の出力手段は、前記画素領域内の複数の画素で構成される第２の画素群の画素からの信号を電流値で出力することを特徴とするものである。

請求項５に係る発明は、請求項３又は４に係る固体撮像装置において、前記第１の出力手段及び第２の出力手段は、各々、他方の画素群の読み出し周期とは異なる読み出し周期で画素群の読み出しを行うことを特徴とするものである。

請求項６に係る発明は、請求項４又は５に係る固体撮像装置において、前記第１の出力手段は、前記第１の画素群として、全画素領域から間引いて得られる複数の画素で構成された画素群を対象とすることを特徴とするものである。

請求項７に係る発明は、請求項６に係る固体撮像装置において、前記第２の出力手段は、前記第２の画素群として、前記第１の画素群に含まれる画素とは異なる複数の画素で構成された画素群を対象とすることを特徴とするものである。

請求項８に係る発明は、請求項７に係る固体撮像装置において、前記第２の出力手段は、前記第２の画素群として、前記第１の画素群に含まれる画素が属する行とは異なる行の画素で構成された画素群を対象とすることを特徴とするものである。

請求項９に係る発明は、請求項７に係る固体撮像装置において、前記第２の出力手段は、前記第２の画素群として、前記第１の画素群に含まれる画素が属する列とは異なる列の画素で構成された画素群を対象とすることを特徴とするものである。

請求項10に係る発明は、請求項４〜９のいずれか１項に係る固体撮像装置において、前記第１の出力手段及び第２の出力手段は、各々、異なる水平走査期間に出力することを特徴とするものである。

請求項11に係る発明は、請求項４〜９のいずれか１項に係る固体撮像装置において、前記第１の出力手段及び第２の出力手段は、各々、異なる垂直走査期間に出力することを特徴とするものである。

請求項12に係る発明は、請求項４〜９のいずれか１項に係る固体撮像装置において、前記第１の出力手段及び第２の出力手段は、各々、同一の水平走査期間の異なる期間に出力することを特徴とするものである。

請求項13に係る発明は、請求項３〜12のいずれか１項に係る固体撮像装置において、前記水平走査回路は、前記第１の出力手段の一部を構成する第１の水平走査回路と、前記第２の出力手段の一部を構成する第２の水平走査回路とを有することを特徴とするものである。

請求項14に係る発明は、請求項13に係る固体撮像装置において、前記第１の水平走査回路と第２の水平走査回路とは、各々、駆動周波数が異なることを特徴とするものである。

請求項15に係る発明は、請求項13又は14に係る固体撮像装置において、前記垂直走査回路は、前記第１の出力手段の一部を構成する第１の垂直走査回路と、前記第２の出力手段の一部を構成する第２の垂直走査回路とを有することを特徴とするものである。

請求項16に係る発明は、請求項13〜15のいずれか１項に係る固体撮像装置において、前記第１の出力手段及び第２の出力手段は、各々、各画素からの信号を出力させる垂直信号線を共有することを特徴とするものである。

請求項17に係る発明は、請求項13〜15のいずれか１項に係る固体撮像装置において、前記第１の出力手段及び第２の出力手段は、各々、各画素からの信号を出力させる垂直信号線を、個別に有することを特徴とするものである。

本発明によれば、高速なＡＦ／ＡＥ用ブロック読み出しを行い、同時にＥＶＦ用画像を得ることが可能な固体撮像装置を実現することができる。また、高速なＡＦ／ＡＥ用ブロック読み出しをＳ／Ｎ比の低下を抑えつつ行い、同時にＥＶＦ用画像を得ることが可能な固体撮像装置を実現することができる。

次に、本発明を実施するための最良の形態について説明する。

（実施例１）
まず、本発明に係る固体撮像装置の実施例１を図１の回路構成図に基づいて説明する。本実施例は、請求項１〜４，６，12〜14，16に係る各発明に対応する。図１に示すように本実施例は、画素Ｃ11〜Ｃ44で構成されている画素領域、ブロック及び間引き読み出し可能な第１の垂直走査回路21Ａ，ブロック及び間引き読み出し可能な第１及び第２の水平走査回路22Ａ，22Ｂ，第１及び第２の水平信号線23Ａ，23Ｂ，第１及び第２の出力端子24Ａ，24Ｂ，帰還抵抗50を介して電流電圧変換を行う電流電圧変換アンプ40，出力アンプ30，ドレイン電源60，第１の水平信号線23Ａの残存電荷を排除するための信号線リセットスイッチＳＷ１，リファレンス電圧源41，信号線リセット電圧源80，オフ電圧源70，オン電圧源71，転送スイッチ制御端子90で構成されている。ここでは、画素を４×４の２次元状に配置したものを示している。

第１の垂直走査回路21Ａは、４段の単位ユニットＶＳＲ−Ａ１〜ＶＳＲ−Ａ４，及び該単位ユニットＶＳＲ−Ａ１〜ＶＳＲ−Ａ４で制御される画素リセットスイッチＳＷ−Ａ−Ｒ１〜Ｒ４と画素選択スイッチＳＷ−Ａ−Ｓ１〜Ｓ４で構成する。画素リセットスイッチＳＷ−Ａ−Ｒ１〜Ｒ４は、それぞれリセット線Ｒ１〜Ｒ４をオフ電圧源70又はオン電圧源71のいずれかに導通し、画素選択スイッチＳＷ−Ａ−Ｓ１〜Ｓ４は、それぞれ選択線Ｓ１〜Ｓ４をオフ電圧源70又はオン電圧源71のいずれかに導通する。

第１及び第２の水平走査回路22Ａ，22Ｂは、それぞれ４段の単位ユニットＨ−Ａ１〜Ｈ−Ａ４及びＨ−Ｂ１〜Ｈ−Ｂ４で構成する。第１の水平走査回路22Ａ内の単位ユニットＨ−Ａ１は、水平シフトレジスタの単位ユニットＨＳＲ−Ａ１，該単位ユニットＨＳＲ−Ａ１からの選択パルスで制御される選択スイッチＳＷ−Ａ１，転送スイッチＳＷ−Ｔ１とＳＷ−Ｃ１，電流源10−１，蓄積容量11−１で構成する。以下、単位ユニットＨ−Ａ２，Ａ３，Ａ４も同様な構成であり説明を省略する。第２の水平走査回路22Ｂ内の単位ユニットＨ−Ｂ１は、水平シフトレジスタの単位ユニットＨＳＲ−Ｂ１と、該単位ユニットＨＳＲ−Ｂ１からの選択パルスで制御される選択スイッチＳＷ−Ｂ１とで構成する。以下、単位ユニットＨ−Ｂ２，Ｂ３，Ｂ４も同様な構成であり説明を省略する。転送スイッチＳＷ−Ｔ１〜Ｔ４，ＳＷ−Ｃ１〜Ｃ４は、転送スイッチ制御端子90から入力される転送パルスφＴで、共通に制御される。

第１の水平信号線23Ａは、選択スイッチＳＷ−Ａ１〜ＳＷ−Ａ４のそれぞれの一端と、信号線リセットスイッチＳＷ１の一端と、出力アンプ30の入力側に接続し、出力アンプ30の出力側は第１の出力端子24Ａに接続する。第２の水平信号線23Ｂは、電流電圧変換アンプ40のマイナス入力側に接続し、電流電圧変換アンプ40の出力側は第２の出力端子24Ｂに接続する。電流電圧変換アンプ40のプラス入力側はリファレンス電圧源41に接続する。リファレンス電圧源41は、リファレンス電圧値Vrefに設定する。

画素Ｃ11は、フォトダイオードＰ11，リセットＭＯＳトランジスタＴr11 ，増幅ＭＯＳトランジスタＴa11 ，選択ＭＯＳトランジスタＴs11 で構成する、いわゆる３トランジスタ型の画素構成をとる。リセットＭＯＳトランジスタＴr11 のゲートはリセット線Ｒ１に、選択ＭＯＳトランジスタＴs11 のゲートは選択線Ｓ１にそれぞれ接続し、フォトダイオードＰ11のカソード側はリセットＭＯＳトランジスタＴr11 のソース及び増幅ＭＯＳトランジスタＴa11 のゲートに接続する。リセットＭＯＳトランジスタＴr11 がオンすると、フォトダイオードＰ11のカソード側がリセットＭＯＳトランジスタＴr11 を介してドレイン電源60に導通する。選択トランジスタＴs11 をオンすると同時に第１の水平走査回路22Ａの単位ユニットＨ−Ａ１内の転送スイッチＳＷ−Ｔ１及びＳＷ−Ｃ１をオンすると、増幅トランジスタＴa11 のソースが、選択トランジスタＴs11 ，垂直信号線１，転送スイッチＳＷ−Ｔ１を介して電流源10-1の一端に導通し、更に転送スイッチＳＷ−Ｃ１を介して蓄積容量11-1の一端に導通する。

また、選択トランジスタＴs11 をオンすると同時に第２の水平走査回路22ＢのユニットセルＨ−Ｂ１内の選択スイッチＳＷ−Ｂ１をオンすると、増幅トランジスタＴa11 のソースが選択ＭＯＳトランジスタＴs11 ，垂直信号線１，選択スイッチＳＷ−Ｂ１，第２の水平信号線23Ｂを介して電流電圧変換アンプ40のマイナス入力側に導通する。リセットＭＯＳトランジスタＴr11 は、ゲートがリセット線Ｒ１と画素リセットスイッチＳＷ-A−Ｒ１を介してオン電圧源71に接続するとオンし、オフ電圧源70に接続するとオフする。選択ＭＯＳトランジスタＴs11 は、ゲートが選択線Ｓ１と画素選択スイッチＳＷ-A−Ｓ１を介してオン電圧源71に接続するとオンし、オフ電圧源70に接続するとオフする。以下、画素Ｃ21〜Ｃ44についても同様な構成となっている。

次に、本実施例の動作について、図２の（Ａ）に示すタイミングチャートを用いて説明する。図２の（Ａ）は、画素から電圧値で出力したＥＶＦ用信号を第１の出力端子24Ａに、画素から電流値で出力したＡＦ／ＡＥ用信号を第２の出力端子24Ｂに出力する駆動方法を示す。図２の（Ａ）においては、画素選択スイッチＳＷ−Ａ−Ｓ１〜Ｓ４及び画素リセットスイッチＳＷ−Ａ−Ｒ１〜Ｒ４の接続態様（オン電圧源接続又はオフ電圧源接続）、選択スイッチＳＷ−Ａ１〜Ａ４，選択スイッチＳＷ−Ｂ１〜Ｂ４，転送スイッチＳＷ−Ｔ１〜Ｔ４とＳＷ−Ｃ１〜Ｃ４，信号線リセットスイッチＳＷ１のスイッチの状態（オン又はオフ）、第１の出力端子24Ａ及び第２の出力端子24Ｂから出力する画素信号を示している。

期間Ｔ２〜Ｔ３では、画素選択スイッチＳＷ−Ａ−Ｓ２がオン電圧源側に導通し、画素領域２行目の選択ＭＯＳトランジスタＴs12 ，22，32，42がオンする。ここで、選択スイッチＳＷ−Ｂ２，Ｂ３のみがオンしているため、増幅ＭＯＳトランジスタＴa22 のソースが選択ＭＯＳトランジスタＴs22 ，垂直信号線２，選択スイッチＳＷ−Ｂ２，第２の水平信号線23Ｂを介して電流電圧変換アンプ40のマイナス入力側に導通し、増幅ＭＯＳトランジスタＴa32 のソースが選択ＭＯＳトランジスタＴs32 ，垂直信号線３，選択スイッチＳＷ−Ｂ３，第２の水平信号線23Ｂを介して電流電圧変換アンプ40のマイナス入力側に同時に導通する。電流電圧変換アンプ40は、帰還抵抗50を介して出力端子とマイナス入力側に接続しているため、マイナス入力側はプラス入力側と同じ電位、すなわちＶref に固定される。この結果、増幅ＭＯＳトランジスタＴa22 及びＴa32 の出力電流は、各ゲートに接続しているフォトダイオードＰ22及びＰ32の蓄積光電荷数に応じた電流値となり、第２の水平信号線23Ｂには、その両者の総和の電流値が出力する。ここでは、Ｖref は増幅ＭＯＳトランジスタＴa22 及びＴa32 が飽和領域動作する電位とする。そして、電流電圧変換アンプ40で電圧変換され、第２の出力端子24Ｂに出力する。

期間Ｔ４では、画素選択スイッチＳＷ−Ａ−Ｓ１がオン電圧源側に導通し、画素領域１行目の選択ＭＯＳトランジスタＴs11 ，21，31，41がオンする。ここで、転送スイッチＳＷ−Ｔ１〜Ｔ４，ＳＷ−Ｃ１〜Ｃ４がオンするため、増幅ＭＯＳトランジスタＴa11 のソースは選択トランジスタＴs11 ，垂直信号線１、転送スイッチＳＷ−Ｔ１を介して電流源10-1に導通し、更に転送スイッチＳＷ−Ｃ１を介して蓄積容量11-1に導通する。この結果、増幅ＭＯＳトランジスタＴa11 は電圧値読み出しのソースフォロア動作を行い、同ゲートに接続しているフォトダイオードＰ11の蓄積光電荷数に応じた電圧値を画素から出力し、該電圧値を蓄積容量11-1に充電する。以下同様に、蓄積容量11-2，11-3，11-4にフォトダイオードＰ21，Ｐ31，Ｐ41の蓄積光電荷数に応じた電圧値を、それぞれ充電する。

期間Ｔ５では、画素リセットスイッチＳＷ−Ａ−Ｒ１とＳＷ−Ａ−Ｒ２をオン電圧源側に導通し、画素領域１，２行目の蓄積光電荷をリセットする。期間Ｔ６では、まず信号線リセットスイッチＳＷ１をオンし第１の水平信号線23Ａの残留電荷をリセットした後、選択スイッチＳＷ−Ａ１をオンし蓄積容量11-1蓄積していた画素Ｃ11の信号電圧値を第１の水平信号線23Ａに出力し、出力アンプ30を介して第１の出力端子24Ａに出力する。以下同様に、期間Ｔ７で画素Ｃ31の信号を第１の出力端子24Ａに出力する。一方、期間Ｔ６〜Ｔ７では、画素選択スイッチＳＷ−Ａ−Ｓ３がオン電圧源側に導通し、画素領域３行目の選択ＭＯＳトランジスタＴs13 ，23，33，43がオンする。以下、期間Ｔ２〜Ｔ３と同様に画素Ｃ23，Ｃ33のフォトダイオードＰ23，Ｐ33に蓄積された電荷の総和に相当する電流値を第２の水平信号線23Ｂに出力し、電流電圧変換アンプ40で電圧変換して第２の出力端子24Ｂより出力する。

期間Ｔ８では、画素選択スイッチＳＷ−Ａ−Ｓ３がオン電圧源側に導通し、画素領域３行目の選択ＭＯＳトランジスタＴs13 ，23，33，43がオンし、且つ転送スイッチＳＷ−Ｔ１〜Ｔ４及びＳＷ−Ｃ１〜Ｃ４がオンすることで、蓄積容量11-1〜11-4には画素領域３行目にあたる画素Ｃ13，Ｃ23，Ｃ33，Ｃ43の蓄積光電荷量に相当する電圧値を充電する。期間Ｔ９では、期間Ｔ５と同様で画素領域３，４行目の画素Ｃ13〜Ｃ44の蓄積光電荷をリセットし、期間Ｔ10〜Ｔ11で期間Ｔ６〜Ｔ７と同様に蓄積容量11-1，11-3に充電された画素Ｃ13とＣ33の光蓄積光電荷量に相当する電圧値を、第１の水平信号線23Ａにそれぞれ出力し、出力アンプ30によって第１の出力端子24Ａに出力する。

以上の結果、第１の出力端子24Ａには間引き信号を、第２の出力端子24Ｂには画素領域中央部の２画素加算信号を出力する。この態様を図２の（Ｂ）に示す。これは画素Ｃ11〜Ｃ44のどの画素を読み出したかを図示したもので、ハッチングを施した画素が読み出し画素を、太線で囲まれた範囲が加算単位を示している。ここでは、第１の出力端子24Ａから画素Ｃ11，Ｃ31，Ｃ13，Ｃ33の信号を逐次読み出し、第２の出力端子24Ｂからは画素Ｃ22とＣ32，画素Ｃ23とＣ33のそれぞれ加算信号を逐次読み出したことを示している。

このように、本実施例に係る固体撮像装置においては、全画素領域から間引きした画素群をＥＶＦ用の信号として読み出すと同時に、同一の垂直走査期間内で画素領域中央ブロック領域のＡＦ／ＡＥ用の信号を読み出すことができる。ＡＦ／ＡＥ用信号は２画素加算しており、１画素からのみの信号と比較してＳ／Ｎ比が向上する。また、図２の（Ａ）に示すように、第２の出力端子24Ｂからは、期間Ｔ２〜Ｔ３及び期間Ｔ５〜Ｔ６の時間をかけて、それぞれ２画素加算信号を読み出しており、１信号あたりの読み出し期間が第１の出力端子24Ａからの出力の２倍の長さである。つまり、第２の水平走査回路22Ｂの駆動周波数が第１の水平走査回路22Ａの駆動周波数より低いことを示し、これにより更なるＳ／Ｎ比を向上させることもできる。

次に、本実施例１と各請求項に係る発明との対応関係を示すと、次の通りである。本実施例は、電流値と電圧値で画素から信号を出力するものであり、これは請求項１に係る発明に対応する。また、２画素加算して電流値で出力しており、これは請求項２に係る発明に対応する。また、間引きした画素群の画素信号を電圧値で出力しており、これは請求項３，４，６に係る発明に対応する。また、同一の水平走査期間内の期間Ｔ２〜Ｔ３で画素の信号を電流値で出力し、期間Ｔ４で画素の信号を電圧値で出力しており、これは請求項12に係る発明に対応する。また、第１と第２の水平走査回路を用いており、これは請求項13に係る発明に対応する。また、電流読み出しを電圧値での読み出しの２倍の駆動周波数で行っており、これは請求項14に係る発明に対応する。また、同一の垂直信号線を介して電流値と電圧値を出力しており、これは請求項16に係る発明に対応する。

次に、図１に示す本実施例において、通常のデジタル画像用信号を画素から電圧値で順次出力する駆動方法を、図３の（Ａ）を用いて説明する。各出力端子に出力される画素信号の態様は、図３の（Ｂ）に示すように第１の出力端子24Ａには全画素が１画素づつ逐次読み出され、第２の出力端子24Ｂには画素信号が出力されない。図３の（Ａ）において、期間Ｔ２で画素選択スイッチＳＷ−Ａ−Ｓ１がオン電圧源側に導通し、画素領域１行目の選択ＭＯＳトランジスタＴs11 ，21，31，41がオンする。ここで転送スイッチＳＷ−Ｔ１〜Ｔ４，ＳＷ−Ｃ１〜Ｃ４がオンするため、以下図２の（Ａ）に示したタイミングチャートに関する説明と同様に、蓄積容量11-1，11-2，11-3，11-4にフォトダイオードＰ11，Ｐ21，Ｐ22，Ｐ23の蓄積光電荷数に応じた電圧値を、それぞれ充電する。期間Ｔ３では、画素リセットスイッチＳＷ−Ａ−Ｒ１がオン電圧源側に導通し、画素領域１行目の蓄積光電荷をリセットする。期間Ｔ４〜Ｔ７では、各期間の前半で信号線リセットスイッチＳＷ１をオンし第１の水平信号線23Ａの残留電荷をリセットした後、選択スイッチＳＷ−Ａ１〜ＳＷ−Ａ４を逐次オンすることで、蓄積容量11-1〜11-4に蓄積していた画素Ｃ11〜Ｃ41の信号電圧値を第１の水平信号線23Ａに出力し、出力アンプ30を介して第１の出力端子24Ａに出力する。以下同様にして、期間Ｔ10〜Ｔ25に残りの画素の信号が第１の出力端子24Ａに出力する。

電流読み出しは加算が容易な利点がある一方で、電圧読み出し信号と比較して線形性がわるく、ＦＰＮ（Fixed Pattern Noise：暗時固定パターン）抑圧が難しい等の理由により、現在のＣＭＯＳセンサでは電圧読み出しが主流になっている。しかしながら、ＡＦ／ＡＥ用の信号においては、線形性やＦＰＮに対する要求レベルはデジタル画像作成用の信号と比べて低く、逆に感度、Ｓ／Ｎ比に対する要求は極めて高い。したがって、本実施例が示す電流読み出しによる信号加算によるＳ／Ｎ向上の利点が、線形性、ＦＰＮの欠点をはるかに上回る。ＡＦ／ＡＥ用の信号には複数の画素信号の平均値を用いるため、あらかじめ信号加算してある方が、後の信号処理において容易である。以上のように、本実施例の特徴は、信号加算に有利な電流読み出しをＡＦ／ＡＥ用信号に適用しつつ、画質が求められるＥＶＦ用信号及びデジタル画像用信号には従来の電圧読み出しを適用したことである。

（実施例２）
次に、実施例２について説明する。図４は、本発明に係る固体撮像装置の実施例２を示す回路構成図である。本実施例は、請求項１〜８，12，13，15，16に係る各発明に対応する。本実施例に係る固体撮像装置は、図１に示した実施例１に係る固体撮像装置に対して、第２の垂直走査回路21Ｂが追加され、画素選択スイッチ及び画素リセットスイッチがフローティングを選択できる構成となっている。

第１の垂直走査回路21Ａ内の画素リセットスイッチＳＷ−Ａ−Ｒ１〜Ｒ４は、それぞれリセット線Ｒ１〜Ｒ４をオフ電圧源70又はオン電圧源71のいずれかに導通するか、フローティングにする。同様に、画素選択スイッチＳＷ−Ａ−Ｓ１〜Ｓ４は、それぞれ選択線Ｓ１〜Ｓ４をオフ電圧源70又はオン電圧源71のいずれかに導通するか、フローティングにする。

第２の垂直走査回路21Ｂは第１の垂直走査回路21Ａと同一構成であり、同一機能を有する。リセット線Ｒ１には、画素リセットスイッチＳＷ−Ａ−Ｒ１とＳＷ−Ｂ−Ｒ１が共に接続され、以下リセット線Ｒ２には画素リセットスイッチＳＷ−Ａ−Ｒ２とＳＷ−Ｂ−Ｒ２が、リセット線Ｒ３には画素リセットスイッチＳＷ−Ａ−Ｒ３とＳＷ−Ｂ−Ｒ３が、リセット線Ｒ４には画素リセットスイッチＳＷ−Ａ−Ｒ４とＳＷ−Ｂ−Ｒ４がそれぞれ接続されている。選択線Ｓ１には、画素選択スイッチＳＷ−Ａ−Ｓ１とＳＷ−Ｂ−Ｓ１が共に接続され、以下選択線Ｓ２には画素選択スイッチＳＷ−Ａ−Ｓ２とＳＷ−Ｂ−Ｓ２が、選択線Ｒ３には画素選択スイッチＳＷ−Ａ−Ｒ３とＳＷ−Ｂ−Ｓ３が、選択線Ｒ４には画素選択スイッチＳＷ−Ａ−Ｒ４とＳＷ−Ｂ−Ｓ４がそれぞれ接続されている。他の構成は、図１に示した実施例１と同じである。

次に、本実施例２の動作について、図５の（Ａ）に示すタイミングチャートを用いて説明する。図５の（Ａ）は、画素から電圧値で出力したＥＶＦ用信号を第１の出力端子24Ａに、画素から電流値で出力したＡＦ／ＡＥ用信号を第２の出力端子24Ｂに出力する駆動方法を示している。画素選択スイッチＳＷ−Ａ−Ｓ１〜Ｓ４，ＳＷ−Ｂ−Ｓ１〜Ｓ４及び画素リセットスイッチＳＷ−Ａ−Ｒ１〜Ｒ４，ＳＷ−Ｂ−Ｒ１〜Ｒ４は、ここではオン電圧源側、フローティング、オフ電圧源側の３値をとる。期間Ｔ１では、画素選択スイッチＳＷ−Ｂ−Ｓ１をフローティング側とし、画素選択スイッチＳＷ−Ａ−Ｓ１をオン電圧源側に導通することで、画素領域１行目の選択ＭＯＳトランジスタＴs11 ，21，31，41をオンする。

ここで転送スイッチＳＷ−Ｔ１〜Ｔ４，ＳＷ−Ｃ１〜Ｃ４がオンするため、実施例１と同様に、増幅ＭＯＳトランジスタＴa11 〜41のゲートに接続しているフォトダイオードＰ11〜Ｐ41の蓄積光電荷数に応じた電圧値を画素から出力し、該電圧値を蓄積容量11-1〜11-4にそれぞれ充電する。期間Ｔ３では、まず信号線リセットスイッチＳＷ１をオンし第１の水平信号線23Ａの残留電荷をリセットした後、選択スイッチＳＷ−Ａ１をオンし蓄積容量11-1に蓄積していた画素Ｃ11の信号電圧値を第１の水平信号線23Ａに出力し、出力アンプ30を介して第１の出力端子24Ａに出力する。期間Ｔ４でも同様に、画素Ｃ31の信号電圧値を第１の出力端子24Ａに出力する。以下同様に、期間Ｔ７，Ｔ８では画素Ｃ13，Ｃ33の信号電圧値を第１の出力端子24Ａに出力する。

一方、期間Ｔ３では画素選択スイッチＳＷ−Ａ−Ｓ２をフローティング側とし、画素選択スイッチＳＷ−Ｂ−Ｓ２をオン電圧源側に導通することで、画素領域２行目の選択ＭＯＳトランジスタＴs12 ，22，32，42がオンする。ここで選択スイッチＳＷ−Ｂ１〜Ｂ４がオンしているため、前記実施例１と同様に画素Ｃ12，22，32，42の蓄積光電荷数の総和に応じた電流値が第２の水平信号線23Ｂに出力され、電流電圧変換アンプ40で電圧変換された信号を第２の出力端子24Ｂに出力する。以下同様に、期間Ｔ４では画素Ｃ14，24，34，44の加算信号を、第２の出力端子24Ｂに出力する。以下同様に、期間Ｔ15，T16 において、それぞれ画素Ｃ12，22，32，42の加算信号と、画素Ｃ14，24，34，44の加算信号を逐次第２の出力端子24Ｂに出力する。期間Ｔ２で画素リセットスイッチＳＷ−Ｂ−Ｒ１をフローティング側とし、画素リセットスイッチＳＷ−Ａ−Ｒ１リセット電圧源側に導通することで、画素領域１行目の蓄積光電荷をリセットする。以下同様に、期間Ｔ６で画素領域２〜４行目の蓄積光電荷をリセットする。期間Ｔ18では、画素領域２行目と４行目の蓄積光電荷をリセットする。期間Ｔ25〜Ｔ32では、期間Ｔ１〜Ｔ８と同一の動作を行う。以上の画素信号読み出し結果の態様を、図５の（Ｂ）に示す。

本実施例の特徴は、図５の（Ａ）のタイミングチャートに示すように電流読み出しを行う画素群（Ｃ12，Ｃ22，Ｃ32，Ｃ42，Ｃ14，Ｃ24，Ｃ34，Ｃ44）の読み出し周期を、電圧読み出しを行う画素群（Ｃ11，Ｃ31，Ｃ13，Ｃ33）の読み出し周期の１／２の周期としたことであり、２つの垂直走査回路を用いることにより、両者を独立に制御できるようにしたものである。

このように、本実施例２に係る固体撮像装置においては、全画素領域から間引きした画素群をＥＶＦ用の信号として読み出すと同時に、ブロック領域のＡＦ／ＡＥ用の信号を読み出すことができる。ＡＦ／ＡＥ用信号は４画素加算しており、前記実施例１に示した駆動方法よりも加算画素数が多く、よりＳ／Ｎ比が向上する。また、ＡＦ／ＡＥ用信号の読み出し周期は、ＥＶＦ用信号の読み出し周期より短く、高速にＡＦ／ＡＥ処理ができる。前記したように、読み出し周期の短縮に伴い露光時間が減少しても、加算画素数を増やすことにより、Ｓ／Ｎ比の低下を抑えることができる。ＡＦ／ＡＥ用信号の読み出し周期をより短くすることもできる。なお、上記説明においては、説明を簡素化するため、ＥＶＦ用信号とＡＦ／ＡＥ用信号の読み出し開始の時刻を揃えたが、これをずらしてもよい。両者の相対的な読み出し周期は、任意に設定できる。

本実施例２と各請求項に係る発明との対応関係は、次の通りである。本実施例は、画素から電流値と電圧値で画素から信号を出力するものであり、これは請求項１に係る発明に対応する。また、４画素加算して電流値で出力しており、これは請求項２に係る発明に対応する。また、間引きした画素領域の画素信号を電圧値で出力しており、これは請求項３，４，６に係る発明に対応する。また、読み出し周期が電流値で画素から出力するときと、電圧値で画素から出力するときとで異なり、これは請求項５に係る発明に対応する。また、電流値で出力する画素群は、電圧値で出力する画素群の画素と同一行の画素を含んでいないため、これは請求項７，８に係る発明に対応する。また、同一の水平走査期間内の期間Ｔ３〜Ｔ４で画素の信号を電流値で出力し、期間Ｔ１で画素の信号を電圧値で出力しており、これは請求項12に係る発明に対応する。また、第１と第２の水平走査回路を用いており、これは請求項13に係る発明に対応する。また、第１と第２の垂直走査回路を有しており、これは請求項15に係る発明に対応する。また、同一の垂直信号線を介して電流値と電圧値を出力しており、これは請求項16に係る発明に対応する。

（実施例３）
次に、実施例３について説明する。図６は、本実施例３に係る固体撮像装置の構成を示す回路構成図である。本実施例は、請求項１〜４，６，７，９，13，15，17に係る各発明に対応する。図４に示した実施例２に係る固体撮像装置に対して、第１及び第２の垂直走査回路21Ａ，21Ｂ内の画素選択スイッチＳＷ−Ａ−Ｓ１〜Ｓ４，ＳＷ−Ｂ−Ｓ１〜Ｓ４からフローティング選択機能を削除し、信号線リセットスイッチＳＷ１，信号線リセット電圧源80を削除し、電流源10と蓄積容量11を付加し、両者の一端を第１の水平信号線23Ａに接続する。第１の水平走査回路22Ａ内の単位ユニットＨ−Ａ１は、シフトレジスタの単位ユニットＨＳＲ−Ａ１と選択スイッチＳＷ−Ａ１で構成し、該選択スイッチＳＷ−Ａ１をオンすると、垂直信号線１Ａが第１の水平信号線23Ａに導通する。以下、単位ユニットＨＳＲ−Ａ２〜Ａ３も同様に構成されている。

画素Ｃ11には、２つの選択ＭＯＳトランジスタＴsa11とＴsb11を備えており、選択ＭＯＳトランジスタＴsa11がオンすると、増幅ＭＯＳランジスタＴa11 のソースが垂直信号線１Ａと導通する。この動作は、第１の垂直走査回路21Ａで制御される。選択ＭＯＳトランジスタＴsb11がオンすると、増幅ＭＯＳトランジスタＴa11 のソースが垂直信号線１Ｂと導通する。この動作は、第２の垂直走査回路21Ｂで制御される。以下、画素Ｃ21〜Ｃ44，垂直信号線１Ａ〜４Ａ，１Ｂ〜４Ｂについても同様に構成されている。

次に、本実施例の動作について、図７の（Ａ）に示すタイミングチャートを用いて説明する。図７の（Ａ）は、画素から電圧値で出力したＥＶＦ用信号を第１の出力端子24Ａに、画素から電流値で出力したＡＦ／ＡＥ用信号を第２の出力端子24Ｂに出力する駆動方法を示している。図５の（Ａ）に示した実施例２に関するタイミングチャートとは異なり、ここでは画素選択スイッチＳＷ−Ａ−Ｓ１〜Ｓ４，ＳＷ−Ｂ−Ｓ１〜Ｓ４はオン電圧源側、オフ電圧源側の２値をとる。期間Ｔ２では、画素選択スイッチＳＷ−Ａ−Ｓ１，ＳＷ−Ｂ−Ｓ１，ＳＷ−Ｂ−Ｓ２をオン電圧源側に接続するため、画素領域１行目の選択ＭＯＳトランジスタＴsa11，21，31，41とＴsb11，21，31，41がオンし、同時に画素領域２行目の選択ＭＯＳトランジスタＴsb12，22，32，42もオンする。ここで選択スイッチＳＷ−Ｂ２がオンしているため、前記各実施例と同様に画素Ｃ21，22の蓄積光電荷数の総和に応じた電流値が第２の水平信号線23Ｂに出力され、電流電圧変換アンプ40で電圧変換し、第２の出力端子24Ｂに出力する。

一方、選択スイッチＳＷ−Ａ１もオンしており、増幅ＭＯＳトランジスタＴa11 のソースは選択トランジスタＴsa11，垂直信号線１Ａ，選択スイッチＳＷ−Ａ１，第１の水平信号線23Ａを介して電流源10に導通する。この結果、増幅ＭＯＳトランジスタＴa11 は電圧値読み出しのソースフォロア動作を行い、蓄積容量11を同ゲートに接続しているフォトダイオードＰ11の蓄積光電荷数に応じた電圧値に充電し、出力アンプ30を介して第１の出力端子24Ａに画素Ｃ11の信号を出力する。以下同様に、期間Ｔ３，Ｔ５，Ｔ６では、第２の出力端子24Ｂには、画素Ｃ41とＣ42，画素Ｃ23とＣ24，画素Ｃ43とＣ44の加算信号をそれぞれ出力し、第１の出力端子24Ａには、画素Ｃ31，Ｃ13，Ｃ33の信号をそれぞれ出力する。以上の画素信号読み出し結果の態様を、図７の（Ｂ）に示す。

このように、本実施例３に係る固体撮像装置においては、全画素領域から間引きした画素群をＥＶＦ用の信号として読み出すと同時に、同一の垂直走査期間内でブロック領域のＡＦ／ＡＥ用の信号を読み出すことができる。前記実施例１及び２では、各画素に選択ＭＯＳトランジスタを１つしか備えていないため、同じ時刻で同時に電流読み出しと電圧読み出しをすることができない。例えば、図１及び図２の（Ａ）に示した実施例１において、電流値読み出しを行っている期間Ｔ２に、電圧読み出しのために転送スイッチＳＷ−Ｔ１〜Ｔ４をオンすると、電流源10-2，10-3と電流電圧変換アンプ40が導通し、回路が正常動作しない。このため転送スイッチＳＷ−Ｔ１〜Ｔ４は、電流読み出しが行われていない期間、すなわち期間Ｔ４及び期間Ｔ８で行う必要があった。しかしながら、本実施例３では、電流読み出し用と電圧読み出し用に各画素毎に独立の２つの選択ＭＯＳトランジスタを有し、更にそれぞれに対応して各画素列毎に２本の垂直信号線を有するため、例えば図７の（Ａ）の期間Ｔ２，Ｔ３，Ｔ５，Ｔ６に示すように、同時に電流読み出しと電圧読み出しを行うことが可能となり、実施例２より更に高速にＡＦ／ＡＥ用信号及びＥＶＦ信号を出力することができる。

本実施例３と各請求項に係る発明との対応関係は、次の通りである。本実施例は、電流値と電圧値で画素から信号を出力するものであり、これは請求項１に係る発明に対応する。また、２画素加算して電流値で出力しており、これは請求項２に係る発明に対応する。また、間引きした画素領域の画素信号を電圧値で出力しており、これは請求項３，４，６に係る発明に対応する。また、電流値で出力する画素群は、電圧値で出力する画素群の画素と同一列の画素を含んでいないため、これは請求項７，９に係る発明に対応する。また、第１と第２の水平走査回路を用いており、これは請求項13に係る発明に対応する。また、第１と第２の垂直走査回路を有しており、これは請求項15に係る発明に対応する。また、各画素列毎に、第１と第２の垂直信号線を有しており、これは請求項17に係る発明に対応する。

（実施例４）
（構成の説明）
次に、実施例４について説明する。図８は、本実施例４に係る固体撮像装置の構成を示す回路構成図である。本実施例は、請求項１〜４，６〜８，10，13，16に係る各発明に対応する。図１に示した実施例１に係る固体撮像装置に対して、信号線リセットスイッチＳＷ１，信号線リセット電圧源80を削除し、電流源10と蓄積容量11を付加し、両者の一端を第１の水平信号線23Ａに接続する。第１の水平走査回路22Ａ内の単位ユニットＨ−Ａ１は、シフトレジスタの単位ユニットＨＳＲ−Ａ１と選択スイッチＳＷ−Ａ１とで構成し、該選択スイッチＳＷ−Ａ１をオンすると、垂直信号線１が第１の水平信号線23Ａに導通する。以下、単位ユニットＨＳＲ−Ａ２〜Ａ３も同様の構成である。つまり図１に示した実施例１の回路構成図において、第１の水平走査回路22Ａ部分のみ図６に示した実施例３のものと同一の構成をとる。

次に、本実施例の動作について、図９の（Ａ）に示すタイミングチャートを用いて説明する。図９の（Ａ）は、画素から電圧値で出力したＥＶＦ用信号を第１の出力端子24Ａに、画素から電流値で出力したＡＦ／ＡＥ用信号を第２の出力端子24Ｂに出力する駆動方法を示している。ここでは、画素選択スイッチＳＷ−Ａ−Ｓ１〜Ｓ４及び画素リセットスイッチＳＷ−Ａ−Ｒ１〜Ｒ４はオン電圧源側、オフ電圧源側の２値をとる。期間Ｔ２では、画素選択スイッチＳＷ−Ａ−Ｓ１をオン電圧源側に接続するため、画素領域１行目の選択ＭＯＳトランジスタＴs11 ，21，31，41がオンする。ここで選択スイッチＳＷ−Ａ１がオンしているため、前記実施例３と同様に、増幅ＭＯＳトランジスタＴa11 は電圧値読み出しのソースフォロア動作を行い、蓄積容量11を同ゲートに接続しているフォトダイオードＰ11の蓄積光電荷数に応じた電圧値に充電し、出力アンプ30によって第１の出力端子24Ａに画素Ｃ11の信号を出力する。同様に、期間Ｔ３において、第１の出力端子24Ａに画素Ｃ31の信号を出力する。

期間Ｔ４で画素リセットスイッチＳＷ−Ａ−Ｒ１をオン電圧源側に接続するため、画素領域１行目の蓄積光電荷をリセットし、次の水平走査期間にあたる期間Ｔ５では、画素選択スイッチＳＷ−Ａ−Ｓ２をオン電圧源側に接続し、画素領域２行目の選択ＭＯＳトランジスタＴs12 ，22，32，42がオンする。このとき、選択スイッチＳＷ−Ｂ１〜Ｂ４をオンすることにより、図４及び図５の（Ａ）に記載の実施例２における期間Ｔ３と同様に、第２の出力端子24Ｂに画素Ｃ12，Ｃ22，Ｃ32，Ｃ42の加算信号を出力する。期間Ｔ６では、画素リセットスイッチＳＷ−Ａ−Ｒ２をオン電圧源に接続することにより、画素領域２行目の蓄積光電荷をリセットする。以下、期間Ｔ７〜Ｔ８では逐次画素Ｃ13，Ｃ33の信号を第１の出力端子24Ａに出力し、期間Ｔ９で画素領域３行目の蓄積光電荷をリセットし、期間Ｔ10で画素Ｃ14，Ｃ24，Ｃ34，Ｃ44の加算信号を第２の出力端子24Ｂに出力し、期間Ｔ11で画素領域４行目の蓄積光電荷をリセットする。以上の画素信号読み出し結果の態様を、図９の（Ｂ）に示す。

このように、本実施例４に係る固体撮像装置においては、全画素領域から間引きした画素群をＥＶＦ用の信号として読み出すと同時に、同一の垂直走査期間内でブロック領域のＡＦ／ＡＥ用の信号を読み出すことができる。図６に示した実施例３とは異なり、画素内の選択ＭＯＳトランジスタは１つのみ備え、垂直信号線も各列毎に１本のみ備え、且つ図１に示した実施例１とは異なり、第１の水平走査回路22Ａ内の各列毎の蓄積容量11-1〜11-4及び電流源10-1〜10-4を不要とし、垂直走査回路を１つのみ備えているため、実施例１〜３に対してレイアウト的に有利であり、チップ面積の縮小化が可能である。

本実施例４と各請求項に係る発明との対応関係は、次の通りである。本実施例は、電流値と電圧値で画素から信号を出力するもので、これは請求項１に係る発明に対応する。また、４画素加算して電流値で出力しており、これは請求項２に係る発明に対応する。また、間引きした画素領域の画素信号を電圧値で出力しており、これは請求項３，４，６に係る発明に対応する。また、電流値で出力する画素群は、電圧値で出力する画素群の画素と同一行の画素を含んでいないため、これは請求項７，８に係る発明に対応する。また、異なる水平走査期間でＥＶＦ用信号とＡＦ／ＡＥ用信号を出力しており、これは請求項10に係る発明に対応する。また、第１と第２の水平走査回路を用いており、これは請求項13に係る発明に対応する。また、同一の垂直信号線を介して電流値と電圧値を出力しており、これは請求項16に係る発明に対応する。

（実施例５）
次に、実施例５について説明する。この実施例５に係る固体撮像装置の回路構成は図８に示した実施例４に係る固体撮像装置と同一である。本実施例は、請求項１〜４，６〜８，11，13，16に係る発明に対応するものである。

次に、本実施例の動作について、図10の（Ａ）に示すタイミングチャートを用いて説明する。図10の（Ａ）は、画素から電圧値で出力したＥＶＦ用信号を第１の出力端子24Ａに、画素から電流値で出力したＡＦ／ＡＥ用信号を第２の出力端子24Ｂに出力する駆動方法を示している。期間Ｔ１〜Ｔ４までは、図９の（Ａ）に示した実施例４の動作と同一である。期間Ｔ５〜Ｔ７は、図９の（Ａ）における期間Ｔ７〜Ｔ９の動作と同一である。故に、期間Ｔ２，Ｔ３，Ｔ５，Ｔ６において、第１の出力端子24Ａから逐次画素Ｃ11，Ｃ31，Ｃ13，Ｃ33の信号を出力する。次に期間Ｔ８，Ｔ９は、図９の（Ａ）における期間Ｔ５，Ｔ10と同一である。故に、期間Ｔ８，Ｔ９において、第２の出力端子24Ｂから逐次画素Ｃ12，Ｃ22，Ｃ32，Ｃ42の加算信号、及び画素Ｃ14，Ｃ24，Ｃ34，Ｃ44の加算信号を出力する。画素領域１行目と３行目のリセットは、それぞれ期間Ｔ４，Ｔ７で行い、画素領域２行目と４行目のリセットは、期間Ｔ10に同時に行う。実施例４では、ＥＶＦ用信号の読み出しとＡＦ／ＡＥ用信号の読み出しを１水平走査期間毎に切り替えて行うようにしたのに対し、本実施例ではＥＶＦ用信号を全て読み出した後、次フレームでＡＦ／ＡＥ用信号を読み出すことが特徴である。以上の画素信号読み出し結果の態様を、図10の（Ｂ）に示す。

このように、本実施例５に係る固体撮像装置においては、異なるフレームで交互に、全画素領域から間引きした画素群をＥＶＦ用の信号と、ブロック領域のＡＦ／ＡＥ用の信号とを読み出すことができる。実施例４とは異なり、ＥＶＦ用信号もＡＦ／ＡＥ用信号も連続に出力されるため、後段の信号処理回路を、より安定的に動作させることができる。

本実施例５と各請求項に係る発明との対応関係は、次の通りである。本実施例は、電流値と電圧値で画素から信号を出力するもので、これは請求項１に係る発明に対応する。また、４画素加算して電流値で出力しており、これは請求項２に係る発明に対応する。また、間引きした画素領域の画素信号を電圧値で出力しており、これは請求項３，４，６に係る発明に対応する。また、電流値で出力する画素群は、電圧値で出力する画素群の画素と同一行の画素を含んでいないため、これは請求項７，８に係る発明に対応する。また、異なる垂直走査期間でＥＶＦ用信号とＡＦ／ＡＥ用信号を出力しており、これは請求項11に係る発明に対応する。また、第１と第２の水平走査回路を用いており、これは請求項13に係る発明に対応する。また、同一の垂直信号線を介して電流値と電圧値を出力しており、これは請求項16に係る発明に対応する。

上記実施例３を除く各実施例では、３つのＭＯＳトランジスタ構成の画素を用いて説明したが、たとえば一般的なデジタルカメラで用いられている４つのＭＯＳトランジスタ構成の画素、あるいはその他のＭＯＳ型、ＬＢＣＡＳＴ等の電流読み出し/ 電圧読み出し共に可能な画素を用いてもよい。また、上記各実施例では、出力アンプ30を固体撮像装置内に設ける、いわゆるオンチップの回路構成としたものを示したが、これを固体撮像装置外、いわゆるオフチップに構成してもかまわない。電流電圧変換アンプ40についても、同様である。ブロック及び間引き読み出しが可能な水平走査回路及び垂直走査回路としては、デコーダ回路を使用したものでも実現できる。実施例２及び３では、シフトレジスタ型の垂直走査回路を想定し、ＥＶＦ用信号とＡＦ用信号を異なるフレームレートで読み出し可能なように２つの垂直走査回路を用いたが、例えばデコーダ回路を使用したものであれば、１つの垂直走査回路で実施することも可能である。また、上記各実施例で示した垂直走査回路及び水平走査回路にシフトレジスタを用いた構成のものとしては、本件出願人が出願した特開平６−３５０９３３号公報又は特開平９−３１２８０６号公報に開示した間引き走査及びブロック走査方法を適用することにより実現できる。また、上記各実施例では、水平走査回路及び水平信号線を画素領域の両側に配置したものを示したが、これを片側に配置してもよい。デコーダ回路を用いた水平走査回路であれば、水平走査回路を一つにすることもできる。

また、実施例１及び２においては、電圧読み出し用の第１の水平走査回路22Ａの単位ユニットは、シフトレジスタ部、選択スイッチ、蓄積容量、電流源、転送スイッチ等で構成したものを示したが、より複雑且つ多機能なものに構成することもできる。例えば、画素の増幅ＭＯＳトランジスタのオフセットばらつき、いわゆるＦＰＮ（Fixed Pattern Noise ：暗時固定パターン）をキャンセルするためのＦＰＮ抑圧回路、あるいは列毎のＡ／Ｄコンバータ等を設けることもできる。この構成は電流読み出し用の第２の水平走査回路22Ｂについても同様であり、例えばカレントコピアセル方式のＦＰＮ抑圧回路等を列毎に設けることが考えられる。ＦＰＮ抑圧回路は、外部メモリー等を用いてオフチップで設けることもできる。

また、上記各実施例では、ＥＶＦ用の間引きは全画素数に対して読み出し画素数が１／４になる形態を示したが、他の間引き例の適用もできる。また、ＡＦ／ＡＥ用の信号の読み出し画素領域を画素領域のブロック領域としたが、他のブロックを選択することもできる。また画素加算については、各実施例において、水平方向に連続する２画素又は４画素を加算する形態、又は列方向に２画素を加算する形態を示したが、いずれの実施例においても、より多くの画素数での加算、垂直方向の複数画素の加算、連続しない領域の加算、水平方向と垂直方向の両方向を含めた加算等もできる。また実施例３においては、ＥＶＦ用とＡＦ／ＡＥ用に選択した領域は、列アドレスが異なる形態で示したが、行アドレスが異なる動作方法も可能である。また実施例２〜５においても、実施例１と同様に、通常のデジタル画像用信号として電圧読み出し手段を用いて順次読み出すこともできる。また実施例１において、ＡＦ／ＡＥ用の信号はＥＶＦ用信号の１／２のレートで読み出される形態を示したが、これをより低速に、又はより高速に読み出すこともできる。

以上の説明では、説明を簡単化するため４×４の計16画素で説明したが、無論より多画素の例にも適用できる。図11〜図16を用いて、多画素化したときの本発明の適用例について説明する。タイミングチャート及び回路構成例を用いた詳細な説明は省略する。図11〜図14において、“Ｖ”表記がある画素はＥＶＦ用の電圧読み出しを行う画素、“Ｉ”表記がある画素はＡＦ／ＡＥ用の電流読み出しを行う画素、その他は読み出しを行わない画素である。ここでは、ＥＶＦ用に１／16間引きを行い、その他の画素領域の一部のブロック領域の画素信号をＡＦ／ＡＥ信号として用いている。図11，図12は、デジタルカメラにおいて、中央画素領域の画素信号を用いてＡＦ／ＡＥを行う例であり、図11は被写体が例えば図17に示すような縦線パターンの時にＡＦ動作を行う場合に適した加算例であり、図12は被写体が例えば図18に示すような横線パターンの時にＡＦ動作を行う場合に適した加算例である。図13は、中央のみならず、画素領域の４隅からもＡＦ／ＡＥ用信号を読み出す例である。４隅の画素信号と中央領域の画素信号については、同時に読み出す方法と、時間的にずらして読み出す方法がある。前者は加算画素数が多いためＳ／Ｎ比が高い利点があり、後者はそれぞれを独立の信号として扱い領域毎に異なる係数を乗じて測光量を計算する、いわゆる重み付け測光を行うＡＥ動作に用いることができる。被写体に応じて、両者を使い分けることもできる。また、図14に示すように、フレーム毎にＡＦ／ＡＥ領域を、Ｉ１→Ｉ２→Ｉ３の如く変更することもできる。動体を被写体にするとき等に、活用することができる。

図15，図16は、カラー撮像用固体撮像装置に本発明を適用した例である。ここでは、いわゆるＲＧＢベイヤーパターンにカラーフィルターパターンを配置した固体撮像装置を用いて説明する。図中、“Ｒ”，“Ｇ”，“Ｂ”表記は、それぞれ赤、緑、青のオンチップフィルターを画素上に配置した画素を示し、白抜き文字はＥＶＦ用信号として、薄いハッチングを施した画素はＡＦ／ＡＥ用信号として読み出す画素を示している。図15は、中央のＧ画素のみをＡＦ／ＡＥ用信号とした用いた例であり、Ｇ信号のみをＡＦ／ＡＥに用いる用途に適用できる。図16は、Ｒ，Ｇ，Ｂ各画素信号を混合加算した例であり、いわゆる輝度信号に近い信号となり、図15と比較して緑成分の少ない被写体のＡＦ／ＡＥ動作を行うときに好適である。

本発明に係る固体撮像装置の実施例１の構成を示す回路構成図である。 図１に示した実施例１に係る固体撮像装置の動作を説明するためのタイミングチャート、及び画素領域における画素信号の読み出し態様を示す図である。 図１に示した実施例１に係る固体撮像装置において全画素読み出しの動作を説明するためのタイミングチャート、及び各出力端子からの画素信号の出力態様を示す図である。 本発明の実施例２に係る固体撮像装置の構成を示す回路構成図である。 図４に示した実施例２に係る固体撮像装置の動作を説明するためのタイミングチャート、及び画素領域における画素信号の読み出し態様を示す図である。 本発明の実施例３に係る固体撮像装置の構成を示す回路構成図である。 図６に示した実施例３に係る固体撮像装置の動作を説明するためのタイミングチャート、及び画素領域における画素信号の読み出し態様を示す図である。 本発明の実施例４に係る固体撮像装置の構成を示す回路構成図である。 図８に示した実施例４に係る固体撮像装置の動作を説明するためのタイミングチャート、及び画素領域における画素信号の読み出し態様を示す図である。 本発明の実施例５に係る固体撮像装置の動作を説明するためのタイミングチャート、及び画素領域における画素信号の読み出し態様を示す図である。 本発明を多画素の画素領域に適用した場合の、電圧読み出しを行う画素と電流読み出しを行う画素の一例を示す図である。 本発明を多画素の画素領域に適用した場合の、電圧読み出しを行う画素と電流読み出しを行う画素の他の例を示す図である。 本発明を多画素の画素領域に適用した場合の、電圧読み出しを行う画素と電流読み出しを行う画素の更に他の例を示す図である。 本発明を多画素の画素領域に適用した場合の、電圧読み出しを行う画素と電流読み出しを行う画素の更に他の例を示す図である。 本発明をカラー撮像用固体撮像装置に適用した場合の、電圧読み出しを行う画素（ＥＶＦ用）と電流読み出しを行う画素（ＡＦ／ＡＥ用）の一例を示す図である。 本発明をカラー撮像用固体撮像装置に適用した場合の、電圧読み出しを行う画素（ＥＶＦ用）と電流読み出しを行う画素（ＡＦ／ＡＥ用）の他の例を示す図である。 縦線パターンの被写体を示す図である。 横線パターンの被写体を示す図である。 デジタルカメラにおけるＡＦ動作を示す説明図である。 従来の高速ＡＦ／ＡＥ方式の固体撮像装置を説明するための回路構成図である。 図20に示した固体撮像装置のＡＦ動作のための高速読み出し動作を説明するためのタイミングチャートである。

符号の説明

１〜４，１Ａ〜４Ａ，１Ｂ〜４Ｂ 垂直信号線
10，10-1〜10-4 電流源
11，11-1〜11-4 蓄積容量
21Ａ 第１の垂直走査回路
21Ｂ 第２の垂直走査回路
22Ａ 第１の水平走査回路
22Ｂ 第２の水平走査回路
23Ａ 第１の水平信号線
23Ｂ 第２の水平信号線
24Ａ 第１の出力端子
24Ｂ 第２の出力端子
30 出力アンプ
40 電流電圧変換アンプ
41 リファレンス電圧源
50 帰還抵抗
60 ドレイン電源
70 オフ電圧源
71 オン電圧源
80 信号線リセット電圧源
90 転送スイッチ制御端子
Ｃ11〜Ｃ44 画素
ＳＷ１ 信号線リセットスイッチ

Claims (17)

1. 光電変換素子を画素として用い、複数の画素を２次元状に配置した画素領域と、該画素領域の画素信号を読み出すための水平走査回路及び垂直走査回路とを有する固体撮像装置において、前記画素からの信号を電圧値で出力する第１の出力手段と、前記画素からの信号を電流値で出力する第２の出力手段とを備えていることを特徴とする固体撮像装置。
2. 前記第２の出力手段は、２個以上の前記画素からの信号を加算して出力することを特徴とする請求項１に係る固体撮像装置。
3. 前記第１の出力手段及び第２の出力手段は、各々、画素毎に独立に動作させることが可能であることを特徴とする請求項１又は２に係る固体撮像装置。
4. 前記第１の出力手段は、前記画素領域内の複数の画素で構成される第１の画素群の画素からの信号を電圧値で出力し、前記第２の出力手段は、前記画素領域内の複数の画素で構成される第２の画素群の画素からの信号を電流値で出力することを特徴とする請求項３に係る固体撮像装置。
5. 前記第１の出力手段及び第２の出力手段は、各々、他方の画素群の読み出し周期とは異なる読み出し周期で画素群の読み出しを行うことを特徴とする請求項３又は４に係る固体撮像装置。
6. 前記第１の出力手段は、前記第１の画素群として、全画素領域から間引いて得られる複数の画素で構成された画素群を対象とすることを特徴とする請求項４又は５に係る固体撮像装置。
7. 前記第２の出力手段は、前記第２の画素群として、前記第１の画素群に含まれる画素とは異なる複数の画素で構成された画素群を対象とすることを特徴とする請求項６に係る固体撮像装置。
8. 前記第２の出力手段は、前記第２の画素群として、前記第１の画素群に含まれる画素が属する行とは異なる行の画素で構成された画素群を対象とすることを特徴とする請求項７に係る固体撮像装置。
9. 前記第２の出力手段は、前記第２の画素群として、前記第１の画素群に含まれる画素が属する列とは異なる列の画素で構成された画素群を対象とすることを特徴とする請求項７に係る固体撮像装置。
10. 前記第１の出力手段及び第２の出力手段は、各々、異なる水平走査期間に出力することを特徴とする請求項４〜９のいずれか１項に係る固体撮像装置。
11. 前記第１の出力手段及び第２の出力手段は、各々、異なる垂直走査期間に出力することを特徴とする請求項４〜９のいずれか１項に係る固体撮像装置。
12. 前記第１の出力手段及び第２の出力手段は、各々、同一の水平走査期間の異なる期間に出力することを特徴とする請求項４〜９のいずれか１項に係る固体撮像装置。
13. 前記水平走査回路は、前記第１の出力手段の一部を構成する第１の水平走査回路と、前記第２の出力手段の一部を構成する第２の水平走査回路とを有することを特徴とする請求項３〜12のいずれか１項に係る固体撮像装置。
14. 前記第１の水平走査回路と第２の水平走査回路とは、各々、駆動周波数が異なることを特徴とする請求項13に係る固体撮像装置。
15. 前記垂直走査回路は、前記第１の出力手段の一部を構成する第１の垂直走査回路と、前記第２の出力手段の一部を構成する第２の垂直走査回路とを有することを特徴とする請求項13又は14に係る固体撮像装置。
16. 前記第１の出力手段及び第２の出力手段は、各々、各画素からの信号を出力させる垂直信号線を共有することを特徴とする請求項13〜15のいずれか１項に係る固体撮像装置。
17. 前記第１の出力手段及び第２の出力手段は、各々、各画素からの信号を出力させる垂直信号線を、個別に有することを特徴とする請求項13〜15のいずれか１項に係る固体撮像装置。

Images