JP2011097646A - 固体撮像装置及びその画素平均化処理方法 - Google Patents

固体撮像装置及びその画素平均化処理方法 Download PDF

Info

Publication number
JP2011097646A
JP2011097646A JP2011018989A JP2011018989A JP2011097646A JP 2011097646 A JP2011097646 A JP 2011097646A JP 2011018989 A JP2011018989 A JP 2011018989A JP 2011018989 A JP2011018989 A JP 2011018989A JP 2011097646 A JP2011097646 A JP 2011097646A
Authority
JP
Japan
Prior art keywords
signal
charge
pixel
vertical signal
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011018989A
Other languages
English (en)
Other versions
JP5426587B2 (ja
Inventor
Yoshitaka Egawa
佳孝 江川
Shinji Osawa
慎治 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011018989A priority Critical patent/JP5426587B2/ja
Publication of JP2011097646A publication Critical patent/JP2011097646A/ja
Application granted granted Critical
Publication of JP5426587B2 publication Critical patent/JP5426587B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 面積の増大や消費電力の増加を招くことなく偽信号による画質の劣化を防ぐ。
【解決手段】 半導体基板上に、光電変換部、読み出し部、増幅部、及びリセット部を備えた画素12が行及び列の二次元的に配置された撮像領域11と、撮像領域11における各画素列にそれぞれ接続された垂直信号線VLINと、選択された画素行中の各増幅部から垂直信号線にそれぞれ読み出された電圧を保持する蓄積部13と、撮像領域11と蓄積部13との間に設けられ、複数の垂直信号線を蓄積部13の入力端に接続し、複数の画素から読み出したデータを加算するスイッチ加算部40とを備えた。
【選択図】 図1

Description

本発明の実施形態は、CMOSイメージセンサ等の固体撮像装置及びその画素平均化処理方法に関するもので、例えばイメージセンサ付き携帯電話やデジタルカメラ、ビデオカメラに適用されるものである。
イメージセンサ付き携帯電話やデジタルカメラ、ビデオカメラ等にはCMOSイメージセンサが用いられている。この種のCMOSイメージセンサでは、読み出した信号電荷のアナログ/デジタル変換時に、低ノイズ化処理動作(CDS:Correlated Double Sampling動作と呼ばれる)が行われている。また、高精度のAD変換を行うためにADコンバータを2段構成にしている。そして、垂直ライン選択回路には、一般にシフトレジスタ回路もしくはデコーダ回路が用いられる(例えば特許文献1参照)。
ところで、上記のようなCMOSイメージセンサでは、同色を平均化するために垂直方向に配置された画素の2ラインを読んで2ラインを飛ばす間引き動作をしている。しかし、このような間引き動作を行うと、ベイヤー配列のカラーセンサでは輝度信号を生成するためのG信号(Gr信号とGb信号)のサンプリング点が不連続となるため偽信号により画質が劣化する。
この偽信号による画質の劣化対策として、特許文献2にコンデンサを使って垂直信号を平均化する技術が提案されているが、コンデンサの追加によりパターン占有面積が大きくなったり、各コンデンサに対応して設けるバッファ回路により消費電力が増加したりする。
このため、パターン占有面積の増大や消費電力の増加を招くことなく、偽信号による画質の劣化を防ぐことができる固体撮像装置及びその画素平均化処理方法が望まれている。
特許第3361005号公報 特開平09−247535号公報
本実施形態によれば、パターン占有面積の増大や消費電力の増加を招くことなく、偽信号による画質の劣化を防ぐことができる固体撮像装置及びその画素平均化処理方法を提供する。
本発明の一態様に係る固体撮像装置は、半導体基板上に、光信号を信号電荷に変換し、この信号電荷を蓄積する光電変換手段、前記光電変換手段に蓄積した電荷を検出部に読み出す読み出し手段、前記検出部の電荷量に対応する電圧を増幅して出力する増幅手段、及び前記検出部の電荷をリセットするためのリセット手段を備えた画素が行及び列の二次元的に配置された撮像領域と、前記撮像領域における各画素列にそれぞれ接続された垂直信号線と、選択された画素行中の各増幅手段から前記垂直信号線にそれぞれ読み出された電圧を保持する蓄積手段と、前記撮像領域と前記蓄積手段との間に設けられ、複数の垂直信号線を前記蓄積手段の入力端に接続し、複数の画素から読み出したデータを加算するスイッチ加算手段とを具備する。
この発明の更に他の一態様に係る固体撮像装置は、半導体基板上に、光信号を信号電荷に変換し、この信号電荷を蓄積する光電変換手段、前記光電変換手段に蓄積した電荷を検出部に読み出す読み出し手段、前記検出部の電荷量に対応する電圧を増幅して出力する増幅手段、及び前記検出部の電荷をリセットするためのリセット手段を備えた画素が行及び列の二次元的に配置された撮像領域と、前記撮像領域における各画素列にそれぞれ接続された垂直信号線と、選択された画素行中の各増幅手段から前記垂直信号線にそれぞれ読み出された電圧をアナログ/デジタル変換するアナログ/デジタル変換手段と、前記アナログ/デジタル変換手段で得たデジタルデータを保持する保持手段と、前記撮像領域と前記アナログ/デジタル変換手段との間に設けられ、電流通路が前記垂直信号線と前記アナログ/デジタル変換手段の入力端間にそれぞれ接続された第1の合成用スイッチ、及び電流通路が前記垂直信号線と前記第1の合成用スイッチとは異なる前記アナログ/デジタル変換手段の入力端間にそれぞれ接続された第2の合成用スイッチを含み、複数の垂直信号線を前記アナログ/デジタル変換手段の入力端に接続して複数の画素から読み出したデータを加算するスイッチ加算手段とを具備し、前記第2の合成用スイッチをオンさせた時に、前記第2の合成用スイッチが接続された前記アナログ/デジタル変換手段の一部の動作を停止させる。
この発明の一態様に係る固体撮像装置の画素平均化処理方法は、半導体基板上に、光信号を信号電荷に変換し、この信号電荷を蓄積する光電変換手段、前記光電変換手段に蓄積した電荷を検出部に読み出す読み出し手段、前記検出部の電荷量に対応する電圧を増幅して出力する増幅手段、及び前記検出部の電荷をリセットするためのリセット手段を備えた画素が行及び列の二次元的に配置された撮像領域と、前記撮像領域における各画素列にそれぞれ接続された垂直信号線と、前記垂直信号線に接続された負荷手段と、選択された画素行中の各増幅手段から前記垂直信号線にそれぞれ読み出された電圧を保持する蓄積手段とを備える固体撮像装置の画素平均化処理方法であって、前記撮像領域の画素行中における2ライン以上の前記増幅手段を並列に動作させるステップと、2ライン以上の前記増幅手段を並列に動作させることによって前記複数の垂直信号線に読み出された複数画素のデータを加算して平均化するステップとを具備する。
第1の実施形態に係る固体撮像装置及びその画素平均化処理方法について説明するためのもので、増幅型CMOSイメージセンサの構成例を示す回路図。 図1に示した回路におけるブロック内ライン選択回路とパルスセレクタ回路の構成例を示す回路図。 図1に示した回路における標準のセンサ動作タイミングを示すタイミングチャート。 図1に示した回路における画素数削減の動作タイミングを示すタイミングチャート。 第2の実施形態に係る固体撮像装置及びその画素平均化処理方法について説明するためのもので、増幅型CMOSイメージセンサの構成例を示す回路図。 第3の実施形態に係る固体撮像装置及びその画素平均化処理方法について説明するためのもので、増幅型CMOSイメージセンサの構成例を示す回路図。 第4の実施形態に係る固体撮像装置及びその画素平均化処理方法について説明するためのもので、増幅型CMOSイメージセンサの構成例を示す回路図。
以下、実施の形態について、図面を参照して説明する。
(第1の実施形態)
図1は、この発明の第1の実施形態に係る固体撮像装置及びその画素平均化処理方法について説明するためのもので、増幅型CMOSイメージセンサの構成例を示す回路図である。撮像領域11には画素としての単位セル12−11,12−12,…,12−mnがm行及びn列の二次元的に配置されている。図1では撮像領域11における4行及び4列を抽出して詳細に示している。上記撮像領域11は垂直方向に複数のブロックに分割されている。この撮像領域11における各単位セル列にはそれぞれ、垂直信号線VLIN1,VLIN2,VLIN3,…が接続されている。
上記撮像領域11の一端(上部)には、ソースフォロワ回路用の負荷トランジスタTLM1,TLM2,TLM3,…が水平方向に配置されている。これら負荷トランジスタTLM1,TLM2,TLM3,…の電流通路は、上記垂直信号線VLIN1,VLIN2,VLIN3,…の一端と接地点間にそれぞれ接続されている。上記負荷トランジスタTLM1,TLM2,TLM3,…のゲートには、バイアス回路21(バイアス手段)からバイアス電圧VTLが印加される。上記負荷トランジスタTLM1,TLM2,TLM3,…とバイアス回路21は負荷手段として働く。上記バイアス回路21は、抵抗R1〜R3と切換スイッチSWとを含んで構成されている。上記抵抗R1〜R3は、電源VDDと接地点間に直列接続される。上記切換スイッチSWは、信号PMONIに応答して抵抗R1,R2の接続点の電圧(H)または抵抗R2,R3の接続点の電圧(L)をバイアス電圧VTLとして選択する。これによって、負荷トランジスタTLM1,TLM2,TLM3,…のオン抵抗(導通抵抗)が変化し、垂直信号線VLIN1,VLINE2,VLINE3,…を流れる電流量を変化させることができる。
上記垂直信号線VLIN1,VLIN2,VLIN3,…の他端(下部)には、カラム型ノイズキャンセル回路とアナログ/デジタル変換器(CDS&ADC)13、アナログ/デジタル変換した信号をラッチするラッチ回路14、ラッチした信号を記憶するためのラインメモリ(10Bit)15、及びこのラインメモリ15の信号を読み出すための水平シフトレジスタ回路16が接続されている。上記ラッチ回路14、ラインメモリ15及び水平シフトレジスタ回路16等の回路部17は、CDS&ADC13で得たデジタルデータを保持する保持手段として働く。また、この回路部17とCDS&ADC13は、蓄積手段として働く。
上記撮像領域11に隣接して、垂直ブロック選択回路(垂直ブロック選択手段)18、ブロック内ライン選択回路(ブロック内ライン選択手段)19及びパルスセレクタ回路(パルスセレクタ手段)20が設けられている。そして、パルスセレクタ回路20からパルス信号ADRES1,ADRES2,…、パルス信号RESET1,RESET2,…及びパルス信号READ1,READ2,…が単位セルの行毎にそれぞれ供給される。
すなわち、垂直ブロック選択回路18から出力されるブロック選択信号Vblock1,Vblock2によって撮像領域11中のブロックが選択される。この垂直ブロック選択回路18は、シフトレジスタ回路またはデコーダ回路で形成されている。上記垂直ブロック選択回路18で選択されたブロック中の単位セル行(画素行)は、信号BLine1〜BLine4に基づいてブロック内ライン選択回路19で選択される。そして、上記ブロック内ライン選択回路19の出力信号と画素駆動パルス信号RESET,READ,ADRESとに基づいて、パルスセレクタ回路20により単位セル行が選択される。
各々の単位セル12−11,12−12,…は、4つのトランジスタ(行選択トランジスタTa、増幅手段としての増幅トランジスタTb、リセット手段としてのリセットトランジスタTc、読み出し手段としての読み出しトランジスタTd)とフォトダイオード(光電変換手段)PDから構成されている。単位セル12−11を例に取ると、上記トランジスタTa,Tbの電流通路は、電源VDDと垂直信号線VLIN1間に直列接続される。上記トランジスタTaのゲートにはパルス信号ADRES1が供給される。上記トランジスタTcの電流通路は、電源VDDとトランジスタTbのゲート(検出部FD)との間に接続され、そのゲートにパルス信号RESET1が供給される。また、上記トランジスタTdの電流通路の一端は上記検出部FDに接続され、そのゲートにパルス信号(読み出しパルス)READ1が供給される。そして、上記トランジスタTdの電流通路の他端にフォトダイオードPDのカソードが接続され、このフォトダイオードPDのアノードは接地されている。
上記CDS&ADC13中には、ノイズキャンセラ用のコンデンサ(容量)C11,C12,C13,…とC21,C22,C23,…が配置されると共に、垂直信号線VLIN1,VLIN2,VLIN3,…の信号を伝達するためのトランジスタTS11,TS12,TS13,…、AD変換用の基準波形を入力するためのトランジスタTS21,TS22,TS23,…、及び2段のコンパレータ回路COMP11,COMP12,COMP13,…とCOMP21,COMP22,COMP23,…が配置されている。
上記トランジスタTS11,TS12,TS13,…の電流通路の一端は垂直信号線VLIN1,VLIN2,VLIN3,…にそれぞれ接続され、ゲートには図示しないタイミングジェネレータから出力されるパルス信号S1が供給される。上記トランジスタTS11,TS12,TS13,…の電流通路の他端にはそれぞれ、キャパシタC11,C12,C13,…とC21,C22,C23,…の一方の電極が接続される。上記キャパシタC11,C12,C13,…の他方の電極には、アナログ/デジタル変換器(ADC)の比較用の基準電圧VREF(三角波)が増幅回路AMPから供給される。上記キャパシタC21,C22,C23,…の他方の電極はそれぞれ、コンパレータ回路COMP11,COMP12,COMP13,…の入力端に接続される。
上記各コンパレータ回路COMP11,COMP12,COMP13,…は、インバータINV11,INV12,INV13,…と、これらのインバータINV11,INV12,INV13,…の入力端と出力端間に電流通路がそれぞれ接続されたトランジスタTS21,TS22,TS23,…とで構成されている。また、上記各コンパレータ回路COMP21,COMP22,COMP23,…は、インバータINV21,INV22,INV23,…と、これらのインバータINV21,INV22,INV23,…の入力端と出力端間に電流通路が接続されたトランジスタTS31,TS32,TS33,…とで構成されている。上記コンパレータ回路COMP11,COMP12,COMP13,…とCOMP21,COMP22,COMP23,…との間には、キャパシタC31,C32,C33…が接続される。上記トランジスタTS21,TS22,TS23,…のゲートにはパルス信号S2、上記トランジスタTS31,TS32,TS33,…のゲートにはパルス信号S3がそれぞれ供給される。
上記コンパレータ回路COMP21,COMP22,COMP23,…から出力されるデジタル信号はラッチ回路14でラッチされる。このラッチ回路14には、ラッチした信号を読み出すためのラインメモリ15と水平シフトレジスタ回路16とが接続されている。そして、ラインメモリ15から10ビットのデジタル信号が出力される。
図2は、上記図1に示した回路におけるブロック内ライン選択回路19とパルスセレクタ回路20の構成例を示す回路図であり、垂直2ラインの平均化を行うための論理構成を示している。本例では、ブロック内ライン選択回路19、パルスセレクタ回路20とも論理積回路で実現している。ブロック内ライン選択回路19は、アンドゲート30−1〜30−4を備えている。これらアンドゲート30−1〜30−4の一方の入力端には垂直ブロック選択回路18から出力された信号Vblock1が供給され、他方の入力端には信号BLine1〜BLine4がそれぞれ供給される。そして、これらアンドゲート30−1〜30−4の出力信号がパルスセレクタ回路20に供給される。
このブロック内ライン選択回路19は、垂直ブロック選択回路18から出力される垂直ブロックの選択信号Vblock1と、選択するラインの数を設定するための信号BLine1〜BLine4とに基づいて1垂直ブロック内で1画素行を選択、もしくは1垂直ブロック内で複数画素行を同時に選択する。図2に示す例では、信号BLine1〜BLine4のレベルの組み合わせに応じて、選択信号Vblock1で選択されたブロックの1ラインもしくは2ラインを同時に選択できるようになっている。
上記パルスセレクタ回路20は、アンドゲート31−1〜31−4、アンドゲート32−1〜32−4及びアンドゲート33−1〜33−4を含んで構成される。上記各アンドゲート31−1,32−1,33−1の一方の入力端にはアンドゲート30−1の出力信号が供給され、他方の入力端には画素駆動パルス信号ADRES,RESET,READが入力され、パルス信号ADRES1,RESET1,READ1を出力する。また、上記各アンドゲート31−2,32−2,33−2の一方の入力端にはアンドゲート30−2の出力信号が供給され、他方の入力端には画素駆動パルス信号ADRES,RESET,READが入力され、パルス信号ADRES2,RESET2,READ2を出力する。更に、上記各アンドゲート31−3,32−3,33−3の一方の入力端にはアンドゲート30−3の出力信号が供給され、他方の入力端には画素駆動パルス信号ADRES,RESET,READが入力され、パルス信号ADRES3,RESET3,READ3を出力する。更にまた、上記各アンドゲート31−4,32−4,33−4の一方の入力端にはアンドゲート30−4の出力信号が供給され、他方の入力端には画素駆動パルス信号ADRES,RESET,READが入力され、パルス信号ADRES4,RESET4,READ4を出力するようになっている。
図3は、上記図1及び図2に示した回路における標準のセンサ動作タイミングを示すタイミングチャートである。垂直ブロック選択回路18の出力信号Vblock1とVblock2は、水平同期パルスHP(1水平期間がH)に応答して4Hの周期で順次“H”レベルとなる。ブロック内ライン選択回路19には、上記水平同期パルスHPに同期して信号BLine1,BLine2,BLine3,BLine4が供給される。これらの信号BLine1,BLine2,BLine3,BLine4は、1Hの周期で順次“H”レベルになる期間が繰り返される。
上記パルスセレクタ回路20には画素駆動パルス信号RESET,READ,ADRESが入力されており、上記ブロック内ライン選択回路19の出力信号との論理積(パルス信号RESET1,RESET2,RESET3,…、READ1,READ2,READ3,…、ADRES1,ADRES2,ADRES3,…)が上記撮像領域11の単位セル行(画素行)へ供給される。ここで、まずパルスセレクタ回路20から出力される垂直ライン1のパルス信号ADRES1,RESET1,READ1が“H”レベルになる。パルス信号ADRES1が“H”レベルになることで増幅用トランジスタTbと負荷用トランジスタTLM1からなるソースフォロワ回路が動作する。一定期間フォトダイオードPDで光電変換した信号電荷を蓄積し、読み出す前に検出部FDの暗電流等のノイズ信号を除去するためにパルス信号RESET1を“H”レベルに設定して、検出部FDを電源電圧VDD(=2.8V)にセットする。次に、パルス信号RESET1が“L”レベルになった時、垂直信号線VLIN1には基準となる検出部FDに信号がない状態の電圧(リセットレベル)が出力される。この信号をコンデンサC21に蓄積する。次に、パルス信号READ1を“H”レベルにすることで読み出しトランジスタTdをオンにし、フォトダイオードPDで蓄積した信号電荷を検出部FDに読み出す。すると、垂直信号線VLIN1には検出部FDの電圧(信号+リセット)レベルが読み出される。この信号をコンデンサC11に蓄積する。次に、パルス信号READ1が“L”レベルになった時、基準電圧VREFを変化させてコンパレータCOMP11の閾値電圧を利用してアナログ信号をデジタル信号に変換する。この時に、信号はC11−C21となり、コンデンサC21のリセットレベルの極性が反転しているためリセットレベルを除去できる。
上記撮像領域11の単位セル行(画素行)へ供給される信号は水平同期パルスHPに同期して順次出力される。リセットレベルの電圧、及び検出部の電圧(信号+リセットレベル)は、共にパルス信号S1が“H”レベルの期間にコンデンサC11,C12,C13,…とC21,C22,C23,…の一方の電極へ入力される。そして、上記ラッチ回路14、ラインメモリ15及び水平シフトレジスタ回路16等の回路部17に保持される。
図4は、図1に示した回路における画素数削減の動作タイミングを示すタイミングチャートである。この例では、垂直2ラインずつ順番に読み出している。垂直ブロック選択回路18では水平同期パルスHPに応答して、2Hの周期で信号Vblock1,Vblock2,…が交互に“H”レベルとなる。ブロック内ライン選択回路19には水平同期パルスHPに同期して信号BLine1,BLine2,BLine3,BLine4が入力される。信号BLine1とBLine3は同時に“H”レベルになり、次の周期Hでは信号BLine2とBLine4が同時に“H”レベルになる動作が順次繰り返される。パルスセレクタ回路20には、画素駆動パルスRESET,READ,ADRESが入力され、ブロック内ライン選択回路19の出力信号との論理積を取った信号が画素行へ供給されている。このため、信号RESET1とRESET3、信号READ1とREAD3、信号ADRES1とADRES3が同時に“H”レベルになっている。
次の周期Hでは、信号RESET2とRESET4、信号READ2とREAD4、信号ADRES2とADRES4が同時に“H”レベルになっている。この動作を順次ブロック順に繰り返している。そして、垂直2ラインのリセットレベルの電圧、及び検出部の電圧(信号+リセットレベル)は、共にパルス信号S1が“H”レベルの期間にコンデンサC11,C12,C13,…とC21,C22,C23,…の一方の電極へ入力される。ここでは、ベイヤー配列のカラーセンサに対応して同色を平均化するために1ライン飛ばして平均化している。
本第1の実施形態に係る固体撮像装置及びその画素平均化処理方法では、ソースフォロワ回路の出力インピーダンスを利用して抵抗による平均化を実現している。この際、負荷トランジスタTLM1,TLM2,TLM3,…は共通化されている。更に、平均化する垂直ライン数を3ライン、4ラインと増加させると(ADRESラインの同時オンを2ライン、3ライン、4ラインと増加させる)動作点が電源側へ引っ張られて動作マージンが減少する。この対策として、信号PMONIによりスイッチSWを切換制御し、バイアス電圧VTLを高く設定すれば、負荷トランジスタTLM1,TLM2,TLM3,…のオン抵抗が小さくなるため接地(GND)側へ引き戻すことができ、動作マージンを拡大できる。
上述したような抵抗平均化方法では、コンデンサを増加させる必要はなく、バッファ回路も必要としない。しかも、垂直ブロック選択回路18の回路規模は従来の1/4で良い。また、抵抗による平均化動作により、画素のランダムノイズやソースフォロワのノイズを平均化することができるのでノイズ低減にも効果がある。
従って、上記のような構成並びに方法によれば、画素数削減動作において、偽信号を発生せず、パターン占有面積の増加もなく、且つ消費電力の増加を抑えつつ画素間の平均化が実現できる。
なお、上記図2に示した回路並びに動作説明では、2ライン平均化を例にとって説明した。しかしながら、ブロック内ライン選択回路19は論理積回路と入力BLineの数を増加することで簡単に3ライン平均化、4ライン平均化にも対応できる。
[第2の実施形態]
図5は、この発明の第2の実施形態に係る固体撮像装置及びその画素平均化処理方法について説明するためのもので、増幅型CMOSイメージセンサの構成例を示す回路図である。この図5に示す回路が図1に示した回路と異なるのは、撮像領域11とCDS&ADC13との間に水平方向のスイッチ加算回路40を設けた点にある。このスイッチ加算回路40は、トランジスタTSM11,TSM12,TSM13,…(第1の合成用スイッチ)とトランジスタTSM21,TSM22,…(第2の合成用スイッチ)を備えている。上記トランジスタTSM11,TSM12,TSM13,…の電流通路は、垂直信号線VLIN1,VLIN2,VLIN3,…の他端とトランジスタTS11,TS12,TS13,…の電流通路の一端との間にそれぞれ接続されている。また、上記トランジスタTSM21の電流通路は、垂直信号線VLIN3の他端とトランジスタTS11の電流通路の一端との間に接続されている。更に、上記トランジスタTSM22の電流通路は、垂直信号線VLIN4の他端とトランジスタTS12の電流通路の一端との間に接続されている。
上記トランジスタTSM11,TSM12,…のゲートには制御信号SM1が供給される。上記トランジスタTSM13,TSM14,…のゲートには制御信号SM2が供給される。上記トランジスタTSM21,TSM22,…のゲートには制御信号SM2がインバータINV3で反転されて供給される。上記制御信号SM2は、インバータINV13,INV14,INV23,INV24に供給され、これらのインバータの動作を制御するようになっている。
上記のような構成において、水平平均化なしの場合は、制御信号SM1とSM2を“H”レベルにする。一方、水平平均化ありの場合には、制御信号SM1の“H”レベルは維持したまま、制御信号SM2を“L”レベルにする。これによって、トランジスタTSM13,TSM14がオフになり、トランジスタTSM21,TSM22がオンになる。すなわち水平方向に1ライン飛ばしたソースフォロワ回路の出力がトランジスタTSM11とTSM21のオン抵抗を介して接続され、平均化された信号がトランジスタTS11の電流通路を介してコンデンサC11とC21に蓄積される。
上記水平平均化方法では、平均化ラインを2本、3本、4本と増加しても、バイアス電圧VTLは“L”レベルのままでも良い。トランジスタTLM1,TLM2,TLM3,…は共通化されずに、各ラインに配置されているためバイアス電圧VTLを増加させる必要がないからである。
本第2の実施形態に係る水平平均化方法の特長は、制御信号SM2を“L”レベルにすることでコンパレータCMP13,CMP14,CMP23,CMP24の電源をオフにできることにある。コンパレータは総段数の1/2しか動作しないため消費電力を1/2に低減できる。また、水平の読出し段数も1/2にできるため、2倍の高速動作が可能になる。もちろん、水平の平均化用トランジスタTSMと制御信号SMを増加させることで、同様にして水平3ライン、4ラインの平均化も可能である。
なお、水平方向の平均化は、水平全画素を読み出してデジタル信号処理で平均化しても良い。
増幅型CMOSイメージセンサを使った画素数の削減動作において、抵抗ミックス動作により画素の平均化処理を実現している。これによって、従来の間引き動作で問題だった偽信号が発生せず、回路が簡単でノイズ低減ができる特長もある。
[第3の実施形態]
図6は、この発明の第3の実施形態に係る固体撮像装置及びその画素平均化処理方法について説明するためのもので、増幅型CMOSイメージセンサの構成例を示す回路図である。この図6に示す回路が図5に示した回路と異なるのは、スイッチ加算回路の回路構成にある。すなわち、上記トランジスタTSM11,TSM12,TSM13,…、上記トランジスタTSM21,TSM22,…及びインバータINV3を削除し、これらに代えてトランジスタTSM31,TSM32,…(合成用スイッチ)を設けている。そして、制御信号SM1,SM2に代えて制御信号SM3を用いる。
上記スイッチ加算回路41は、トランジスタTSM31,TSM32,…を備えている。上記トランジスタTSM31の電流通路は、垂直信号線VLIN1,VLIN3の他端間に接続されている。上記トランジスタTSM32の電流通路は、垂直信号線VLIN2,VLIN4の他端間に接続されている。これらのトランジスタTSM31,TSM32,…のゲートには制御信号SM3が供給される。
上記のような構成において、水平平均化なしの場合は、制御信号SM3を“L”レベルにしてトランジスタTSM31,TSM32,…をオフさせる。一方、水平平均化ありの場合には、制御信号SM3を“H”レベルにする。これによって、トランジスタTSM31,TSM32,…がオンになる。すなわち水平方向に1ライン飛ばしたソースフォロワ回路の出力がトランジスタTSM31のオン抵抗を介して接続され、平均化された信号がトランジスタTS11の電流通路を介してコンデンサC11とC21に蓄積される。同時に、平均化された信号がトランジスタTS13の電流通路を介してコンデンサC13とC23に蓄積される。また、平均化された信号がトランジスタTS12の電流通路を介してコンデンサC12とC22に蓄積されるとともに、平均化された信号がトランジスタTS14の電流通路を介してコンデンサC14とC24に蓄積される。
従って、このような構成によれば、まず垂直信号線に混入するノイズをアナログ信号の平均化で低減し、更にADコンバータから混入するノイズをデジタル変換出力でデジタル平均化するので更にノイズを低減できる。
[第4の実施形態]
図7は、この発明の第4の実施形態に係る固体撮像装置及びその画素平均化処理方法について説明するためのもので、増幅型CMOSイメージセンサの構成例を示す回路図である。この図7に示す回路が図6に示した回路と異なるのは、スイッチ加算回路の回路構成にある。このスイッチ加算回路42は、トランジスタTSM31,TSM32,…(合成用スイッチ)と抵抗RM1,RM2,RM3,…を備えている。上記抵抗RM1,RM2,…の一端は垂直信号線VLIN1,VLIN2,VLIN3,…の他端にそれぞれ接続され、他端はトランジスタTS11,TS12,TS13,…の電流通路の一端にそれぞれ接続されている。上記トランジスタTSM31の電流通路は、抵抗RM1,RM3の他端間に接続されている。上記トランジスタTSM32の電流通路は、抵抗RM2,RM4の他端間に接続されている。これらのトランジスタTSM31,TSM32,…のゲートには制御信号SM3が供給される。
上記のような構成では、上記抵抗RM1,RM2,RM3,…の抵抗値を大きな値にし、トランジスタTSM31,TSM32,…のオン抵抗を小さくすることで、垂直信号線VLIN1とVLIN2の平均出力電圧を同時に蓄積する2箇所の蓄積部C11,C21とC13,C23の信号電圧差を小さくできる。トランジスタTSM31,TSM32,…のオン抵抗とRM1,RM2,RM3,…の抵抗値との比を1:10にすることで、2箇所の蓄積部の信号電圧差を1/10に低減できる。これによって、本第4の実施形態によれば、第3の実施形態よりも更にノイズ低減効果を高めることができる。
なお、水平方向の平均化は、水平全画素を読み出してデジタル信号処理で平均化しても良い。
上述したように、この発明の1つの側面によれば、画素数削減動作において、パターン占有面積の増加や、消費電力の増大を招くことなく偽信号の発生を防止して少ない画素間の平均化が実現できる。また、画素のノイズ低減効果も得られる。
以上、第1乃至第4の実施形態を用いてこの発明の説明を行ったが、この発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
11…撮像領域、12−11,12−12,…,12−mn…単位セル(画素)、13…カラム型ノイズキャンセル回路とアナログ/デジタル変換器(CDS&ADC)、14…ラッチ回路、15…ラインメモリ、16…水平シフトレジスタ回路、17…回路部、18…垂直ブロック選択回路、19…ブロック内ライン選択回路、20…パルスセレクタ回路、21…バイアス回路、40,41,42…スイッチ加算回路、Ta…行選択トランジスタ、Tb…増幅トランジスタ、Tc…リセットトランジスタ、Td…読み出しトランジスタ、FD…検出部、PD…フォトダイオード、VLIN1,VLIN2,VLIN3…垂直信号線、TLM1,TLM2,TLM3…負荷トランジスタ、VTL…バイアス電圧、READ,ADRES,RESET…画素駆動パルス信号。

Claims (3)

  1. 半導体基板上に、光信号を信号電荷に変換し、この信号電荷を蓄積する光電変換手段、前記光電変換手段に蓄積した電荷を検出部に読み出す読み出し手段、前記検出部の電荷量に対応する信号を出力する増幅手段、及び前記検出部の電荷をリセットするためのリセット手段を備えた画素が行及び列の二次元的に配置された撮像領域と、
    前記撮像領域における各画素列にそれぞれ接続された垂直信号線と、
    選択された画素行中の各増幅手段から前記垂直信号線にそれぞれ読み出された電圧を保持する蓄積手段と、
    前記撮像領域と前記蓄積手段との間に設けられ、複数の垂直信号線を前記蓄積手段の入力端に接続し、複数の画素から読み出したデータを加算するスイッチ加算手段と
    を具備することを特徴とする固体撮像装置。
  2. 半導体基板上に、光信号を信号電荷に変換し、この信号電荷を蓄積する光電変換手段、前記光電変換手段に蓄積した電荷を検出部に読み出す読み出し手段、前記検出部の電荷量に対応する信号を出力する増幅手段、及び前記検出部の電荷をリセットするためのリセット手段を備えた画素が行及び列の二次元的に配置された撮像領域と、
    前記撮像領域における各画素列にそれぞれ接続された垂直信号線と、
    選択された画素行中の各増幅手段から前記垂直信号線にそれぞれ読み出された電圧をアナログ/デジタル変換するアナログ/デジタル変換手段と、
    前記アナログ/デジタル変換手段で得たデジタルデータを保持する保持手段と、
    前記撮像領域と前記アナログ/デジタル変換手段との間に設けられ、電流通路が前記垂直信号線と前記アナログ/デジタル変換手段の入力端間にそれぞれ接続された第1の合成用スイッチ、及び電流通路が前記垂直信号線と前記第1の合成用スイッチとは異なる前記アナログ/デジタル変換手段の入力端間にそれぞれ接続された第2の合成用スイッチを含み、複数の垂直信号線を前記アナログ/デジタル変換手段の入力端に接続して複数の画素から読み出したデータを加算するスイッチ加算手段とを具備し、
    前記第2の合成用スイッチをオンさせた時に、前記第2の合成用スイッチが接続された前記アナログ/デジタル変換手段の一部の動作を停止させる
    ことを特徴とする固体撮像装置。
  3. 半導体基板上に、光信号を信号電荷に変換し、この信号電荷を蓄積する光電変換手段、前記光電変換手段に蓄積した電荷を検出部に読み出す読み出し手段、前記検出部の電荷量に対応する信号を出力する増幅手段、及び前記検出部の電荷をリセットするためのリセット手段を備えた画素が行及び列の二次元的に配置された撮像領域と、前記撮像領域における各画素列にそれぞれ接続された垂直信号線と、前記垂直信号線に接続された負荷手段と、を備える固体撮像装置の画素平均化処理方法であって、
    前記撮像領域の画素行中における2ライン以上の前記増幅手段を並列に動作させるステップと、
    2ライン以上の前記増幅手段を並列に動作させることによって前記複数の垂直信号線に読み出された複数画素のデータを加算して平均化するステップと
    を具備することを特徴とする固体撮像装置の画素平均化処理方法。
JP2011018989A 2011-01-31 2011-01-31 固体撮像装置及びその画素平均化処理方法 Expired - Fee Related JP5426587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011018989A JP5426587B2 (ja) 2011-01-31 2011-01-31 固体撮像装置及びその画素平均化処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011018989A JP5426587B2 (ja) 2011-01-31 2011-01-31 固体撮像装置及びその画素平均化処理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005365051A Division JP4723994B2 (ja) 2005-12-19 2005-12-19 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2011097646A true JP2011097646A (ja) 2011-05-12
JP5426587B2 JP5426587B2 (ja) 2014-02-26

Family

ID=44113977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011018989A Expired - Fee Related JP5426587B2 (ja) 2011-01-31 2011-01-31 固体撮像装置及びその画素平均化処理方法

Country Status (1)

Country Link
JP (1) JP5426587B2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013099264A1 (ja) * 2011-12-27 2013-07-04 株式会社ニコン 固体撮像素子および撮像装置
JP2015213258A (ja) * 2014-05-02 2015-11-26 キヤノン株式会社 撮像装置の駆動方法、撮像装置、撮像システム
JP2015213245A (ja) * 2014-05-02 2015-11-26 キヤノン株式会社 固体撮像装置
JP2015228650A (ja) * 2014-05-30 2015-12-17 アップル インコーポレイテッド 画像センサにおける画素ビニング
JP2016051949A (ja) * 2014-08-29 2016-04-11 キヤノン株式会社 固体撮像装置および撮像システム
US9473706B2 (en) 2013-12-09 2016-10-18 Apple Inc. Image sensor flicker detection
US9497397B1 (en) 2014-04-08 2016-11-15 Apple Inc. Image sensor with auto-focus and color ratio cross-talk comparison
US9596423B1 (en) 2013-11-21 2017-03-14 Apple Inc. Charge summing in an image sensor
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US9912883B1 (en) 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
US10263032B2 (en) 2013-03-04 2019-04-16 Apple, Inc. Photodiode with different electric potential regions for image sensors
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
US10438987B2 (en) 2016-09-23 2019-10-08 Apple Inc. Stacked backside illuminated SPAD array
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
US10801886B2 (en) 2017-01-25 2020-10-13 Apple Inc. SPAD detector having modulated sensitivity
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145859A (ja) * 1991-11-25 1993-06-11 Hitachi Ltd 固体撮像装置およびその制御方法
JPH08182005A (ja) * 1994-12-22 1996-07-12 Canon Inc 光電変換装置
JPH11191891A (ja) * 1997-12-25 1999-07-13 Canon Inc 固体撮像装置および固体撮像装置の信号読み出し方法
JP2000004406A (ja) * 1998-04-16 2000-01-07 Nikon Corp 固体撮像装置およびこれを用いた電子カメラ
JP2000078474A (ja) * 1998-09-02 2000-03-14 Canon Inc 撮像装置およびそれを用いた撮像システム
JP2000341699A (ja) * 1999-05-31 2000-12-08 Canon Inc カラー撮像装置及びそれを用いた撮像システム
JP2000358250A (ja) * 1999-06-17 2000-12-26 Canon Inc カラー撮像装置及びそれを用いた撮像システム
JP2001036920A (ja) * 1999-07-21 2001-02-09 Canon Inc 撮像装置及びそれを用いた撮像システム
JP2001292453A (ja) * 2000-04-07 2001-10-19 Canon Inc カラー撮像装置及びそれを用いた撮像システム
JP2002320146A (ja) * 2001-02-19 2002-10-31 Innotech Corp 可変利得アンプ、固体撮像装置及び光信号読み出し方法
JP2002330349A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd Xyアドレス型固体撮像装置
JP2005065213A (ja) * 2003-01-28 2005-03-10 Matsushita Electric Ind Co Ltd 固体撮像装置、その駆動方法及びそれを用いたカメラ
US20050103977A1 (en) * 2003-11-13 2005-05-19 Alexander Krymski Pixel signal binning and interpolation in column circuits of a sensor circuit
JP2005191814A (ja) * 2003-12-25 2005-07-14 Sony Corp 固体撮像装置、及び画素信号読み出し方法
JP2005269646A (ja) * 2004-03-16 2005-09-29 Samsung Electronics Co Ltd アクティブピクセルセンサアレイで、ピクセルの相関性二重サブサンプリングを行う方法及び回路
JP2005277513A (ja) * 2004-03-23 2005-10-06 Olympus Corp 固体撮像装置
JP2005348040A (ja) * 2004-06-02 2005-12-15 Canon Inc 増幅型撮像装置及び撮像システム
JP2006014107A (ja) * 2004-06-29 2006-01-12 Olympus Corp 固体撮像装置
JP2006014316A (ja) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法
JP2006310933A (ja) * 2005-04-26 2006-11-09 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145859A (ja) * 1991-11-25 1993-06-11 Hitachi Ltd 固体撮像装置およびその制御方法
JPH08182005A (ja) * 1994-12-22 1996-07-12 Canon Inc 光電変換装置
JPH11191891A (ja) * 1997-12-25 1999-07-13 Canon Inc 固体撮像装置および固体撮像装置の信号読み出し方法
JP2000004406A (ja) * 1998-04-16 2000-01-07 Nikon Corp 固体撮像装置およびこれを用いた電子カメラ
JP2000078474A (ja) * 1998-09-02 2000-03-14 Canon Inc 撮像装置およびそれを用いた撮像システム
JP2000341699A (ja) * 1999-05-31 2000-12-08 Canon Inc カラー撮像装置及びそれを用いた撮像システム
JP2000358250A (ja) * 1999-06-17 2000-12-26 Canon Inc カラー撮像装置及びそれを用いた撮像システム
JP2001036920A (ja) * 1999-07-21 2001-02-09 Canon Inc 撮像装置及びそれを用いた撮像システム
JP2001292453A (ja) * 2000-04-07 2001-10-19 Canon Inc カラー撮像装置及びそれを用いた撮像システム
JP2002320146A (ja) * 2001-02-19 2002-10-31 Innotech Corp 可変利得アンプ、固体撮像装置及び光信号読み出し方法
JP2002330349A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd Xyアドレス型固体撮像装置
JP2005065213A (ja) * 2003-01-28 2005-03-10 Matsushita Electric Ind Co Ltd 固体撮像装置、その駆動方法及びそれを用いたカメラ
US20050103977A1 (en) * 2003-11-13 2005-05-19 Alexander Krymski Pixel signal binning and interpolation in column circuits of a sensor circuit
JP2007515869A (ja) * 2003-11-13 2007-06-14 マイクロン テクノロジー インコーポレイテッド センサ回路の列回路における画素信号のビニングおよび補間
JP2005191814A (ja) * 2003-12-25 2005-07-14 Sony Corp 固体撮像装置、及び画素信号読み出し方法
JP2005269646A (ja) * 2004-03-16 2005-09-29 Samsung Electronics Co Ltd アクティブピクセルセンサアレイで、ピクセルの相関性二重サブサンプリングを行う方法及び回路
JP2005277513A (ja) * 2004-03-23 2005-10-06 Olympus Corp 固体撮像装置
JP2005348040A (ja) * 2004-06-02 2005-12-15 Canon Inc 増幅型撮像装置及び撮像システム
JP2006014316A (ja) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法
JP2006014107A (ja) * 2004-06-29 2006-01-12 Olympus Corp 固体撮像装置
JP2006310933A (ja) * 2005-04-26 2006-11-09 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013099264A1 (ja) * 2011-12-27 2013-07-04 株式会社ニコン 固体撮像素子および撮像装置
JPWO2013099264A1 (ja) * 2011-12-27 2015-04-30 株式会社ニコン 固体撮像素子および撮像装置
CN107911633B (zh) * 2011-12-27 2021-05-14 株式会社尼康 固体成像元件及摄像装置
CN107911633A (zh) * 2011-12-27 2018-04-13 株式会社尼康 固体成像元件及摄像装置
US10798330B2 (en) 2011-12-27 2020-10-06 Nikon Corporation Imaging device and imaging apparatus
US20190364236A1 (en) * 2011-12-27 2019-11-28 Nikon Corporation Imaging device and imaging apparatus
US10419700B2 (en) 2011-12-27 2019-09-17 Nikon Corporation Imaging device and imaging apparatus
US10263032B2 (en) 2013-03-04 2019-04-16 Apple, Inc. Photodiode with different electric potential regions for image sensors
US10943935B2 (en) 2013-03-06 2021-03-09 Apple Inc. Methods for transferring charge in an image sensor
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US9596423B1 (en) 2013-11-21 2017-03-14 Apple Inc. Charge summing in an image sensor
US9473706B2 (en) 2013-12-09 2016-10-18 Apple Inc. Image sensor flicker detection
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US9497397B1 (en) 2014-04-08 2016-11-15 Apple Inc. Image sensor with auto-focus and color ratio cross-talk comparison
US9596425B2 (en) 2014-05-02 2017-03-14 Canon Kabushiki Kaisha Driving method for an image pickup apparatus, image pickup apparatus, and image pickup system
US9426391B2 (en) 2014-05-02 2016-08-23 Canon Kabushiki Kaisha Solid-state imaging apparatus, method of controlling the same, and imaging system
JP2015213258A (ja) * 2014-05-02 2015-11-26 キヤノン株式会社 撮像装置の駆動方法、撮像装置、撮像システム
JP2015213245A (ja) * 2014-05-02 2015-11-26 キヤノン株式会社 固体撮像装置
US10609348B2 (en) 2014-05-30 2020-03-31 Apple Inc. Pixel binning in an image sensor
JP2015228650A (ja) * 2014-05-30 2015-12-17 アップル インコーポレイテッド 画像センサにおける画素ビニング
US9627423B2 (en) 2014-08-29 2017-04-18 Canon Kabushiki Kaisha Solid-state image pickup apparatus and image pickup system having a clipping circuit arranged close to an N-row signal mixing region
JP2016051949A (ja) * 2014-08-29 2016-04-11 キヤノン株式会社 固体撮像装置および撮像システム
US9912883B1 (en) 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
US10658419B2 (en) 2016-09-23 2020-05-19 Apple Inc. Stacked backside illuminated SPAD array
US10438987B2 (en) 2016-09-23 2019-10-08 Apple Inc. Stacked backside illuminated SPAD array
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
US10801886B2 (en) 2017-01-25 2020-10-13 Apple Inc. SPAD detector having modulated sensitivity
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US11659298B2 (en) 2018-07-18 2023-05-23 Apple Inc. Seamless readout mode transitions in image sensors
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors

Also Published As

Publication number Publication date
JP5426587B2 (ja) 2014-02-26

Similar Documents

Publication Publication Date Title
JP5426587B2 (ja) 固体撮像装置及びその画素平均化処理方法
JP4723994B2 (ja) 固体撮像装置
US11438537B2 (en) Image pickup apparatus, control method, and computer program storage medium
JP4609428B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8520110B2 (en) Solid-state imaging device, driving control method, and imaging apparatus
TW550942B (en) CMOS image sensor having chopper type comparator to perform analog correlated double sampling
US7616146B2 (en) A/D conversion circuit, control method thereof, solid-state imaging device, and imaging apparatus
US20180249108A1 (en) Solid-state image pickup device, signal processing method for the same, and image pickup apparatus using the same
JP6377947B2 (ja) 固体撮像素子および電子機器
KR101497821B1 (ko) 고체 촬상 장치
JP4481758B2 (ja) 信号処理装置及びデータ処理装置
JP2013038549A (ja) 撮像装置
US20080055439A1 (en) Physical quantity detecting device, solid-state imaging device, and imaging apparatus
JP2011182095A (ja) 固体撮像装置および撮像装置
US20120104233A1 (en) Solid-state imaging device and method of driving the same
JP4693863B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP5906596B2 (ja) 撮像装置
JP2009021889A (ja) 固体撮像装置及びその駆動方法
KR101578997B1 (ko) 고체 촬상 장치
JP2013058960A (ja) 固体撮像装置
JP6213596B2 (ja) 撮像装置
WO2013027326A1 (ja) 固体撮像装置
JP2023000029A (ja) 撮像素子、及び、撮像装置
JP2021164041A (ja) 半導体デバイス

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131128

LAPS Cancellation because of no payment of annual fees