JPH08182005A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH08182005A JPH08182005A JP6320685A JP32068594A JPH08182005A JP H08182005 A JPH08182005 A JP H08182005A JP 6320685 A JP6320685 A JP 6320685A JP 32068594 A JP32068594 A JP 32068594A JP H08182005 A JPH08182005 A JP H08182005A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- horizontal
- circuit
- conversion device
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 センサ内部でデータ圧縮を行うことができ、
モアレや擬似色の少ない良好な画像や、ノイズの低減し
た高Ｓ／Ｎの画像を得ること。 【構成】 二次元状に光電変換素子が構成され、その画
素上にカラーフィルタが配列されている光電変換装置に
おいて、カラーフィルタに対応した複数の同色の光電変
換素子からの信号を信号出力線上で加算するスイッチ手
段を有し、スイッチ手段のオン・オフにより複数の同色
の光電変換素子からの信号を加算する場合と加算しない
場合の両方の動作動作を行なうことを特徴とする。
モアレや擬似色の少ない良好な画像や、ノイズの低減し
た高Ｓ／Ｎの画像を得ること。 【構成】 二次元状に光電変換素子が構成され、その画
素上にカラーフィルタが配列されている光電変換装置に
おいて、カラーフィルタに対応した複数の同色の光電変
換素子からの信号を信号出力線上で加算するスイッチ手
段を有し、スイッチ手段のオン・オフにより複数の同色
の光電変換素子からの信号を加算する場合と加算しない
場合の両方の動作動作を行なうことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は画素上にカラーフィルタ
を形成してカラー撮像を行う光電変換装置に関するもの
である。特に高画素数のエリアセンサに関する。
を形成してカラー撮像を行う光電変換装置に関するもの
である。特に高画素数のエリアセンサに関する。
【０００２】
【従来の技術】近年、光電変換素子を縦横に複数個配置
したエリアセンサの高画素化が進み、高精細度（ＨＤ）
テレビ対応センサとして１３０万画素、２００万画素と
いったカラー撮像のセンサを有する光電変換装置が開発
されている。又、日米のＴＶ放送規格のＮＴＳＣ対応と
して、従来は３８〜４２万画素程度のセンサが用いられ
てきたが、最近は垂直解像度向上のため６０〜９０万画
素のセンサも開発され始め、将来、マルチメディアの時
代になると１３０〜２００万画素のセンサが標準的に使
われることが予想され、高密度画素型センサをＮＴＳＣ
動作で動かす必要性も出てくる。
したエリアセンサの高画素化が進み、高精細度（ＨＤ）
テレビ対応センサとして１３０万画素、２００万画素と
いったカラー撮像のセンサを有する光電変換装置が開発
されている。又、日米のＴＶ放送規格のＮＴＳＣ対応と
して、従来は３８〜４２万画素程度のセンサが用いられ
てきたが、最近は垂直解像度向上のため６０〜９０万画
素のセンサも開発され始め、将来、マルチメディアの時
代になると１３０〜２００万画素のセンサが標準的に使
われることが予想され、高密度画素型センサをＮＴＳＣ
動作で動かす必要性も出てくる。
【０００３】かかる状況のもと、原理的な面から、図１
９に従来のイメージセンサーの回路構成図を示して説明
する。同図において、１は水平シフトレジスタ、２〜５
はベースに電荷を蓄積し、エミッタから信号を読み出す
バイポーラ型のセンサ（以下センサーバイポーラとい
う。）、１０〜１３はセンサーバイポーラ２〜５のベー
スに蓄積した信号を読み出すためのベース電位制御容量
Ｃex、１８〜２１はセンサーバイポーラ２〜５のベース
をリセット電圧ＶM にリセットするためのベースリセッ
ト用のｐＭＯＳトランジスタ、２６はセンサーバイポー
ラ２，４の信号を出力する垂直信号線、２８はセンサー
バイポーラ３，５の信号を出力する垂直信号線、３０，
３２は垂直信号線２６，２８をリセット電圧Ｖvcにリセ
ットするための垂直リセット用のＭＯＳトランジスタ、
３８，４０は信号を一時蓄えておく蓄積容量Ｃr 、３
４，３６は垂直信号線２６，２８に出力された信号を蓄
積容量Ｃr ３８，４０へ転送するための転送用のｎＭＯ
Ｓトランジスタ、４６は水平信号線、４２，４４は蓄積
容量Ｃr ３８，４０に蓄えられた信号を水平信号線４６
へ出力するための水平転送用のｎＭＯＳトランジスタ、
４７は水平信号線４６をリセット電圧ＶHCにリセットす
るため水平リセット用のｎＭＯＳトランジスタ、４８は
バッファ・アンプ、４９はセンサの出力端子である。
９に従来のイメージセンサーの回路構成図を示して説明
する。同図において、１は水平シフトレジスタ、２〜５
はベースに電荷を蓄積し、エミッタから信号を読み出す
バイポーラ型のセンサ（以下センサーバイポーラとい
う。）、１０〜１３はセンサーバイポーラ２〜５のベー
スに蓄積した信号を読み出すためのベース電位制御容量
Ｃex、１８〜２１はセンサーバイポーラ２〜５のベース
をリセット電圧ＶM にリセットするためのベースリセッ
ト用のｐＭＯＳトランジスタ、２６はセンサーバイポー
ラ２，４の信号を出力する垂直信号線、２８はセンサー
バイポーラ３，５の信号を出力する垂直信号線、３０，
３２は垂直信号線２６，２８をリセット電圧Ｖvcにリセ
ットするための垂直リセット用のＭＯＳトランジスタ、
３８，４０は信号を一時蓄えておく蓄積容量Ｃr 、３
４，３６は垂直信号線２６，２８に出力された信号を蓄
積容量Ｃr ３８，４０へ転送するための転送用のｎＭＯ
Ｓトランジスタ、４６は水平信号線、４２，４４は蓄積
容量Ｃr ３８，４０に蓄えられた信号を水平信号線４６
へ出力するための水平転送用のｎＭＯＳトランジスタ、
４７は水平信号線４６をリセット電圧ＶHCにリセットす
るため水平リセット用のｎＭＯＳトランジスタ、４８は
バッファ・アンプ、４９はセンサの出力端子である。
【０００４】次に、上記センサの動作を図２０のタイミ
ングチャートに示して説明する。時刻ｔ31において、３
値パルスφR1をハイレベルとしてｐＭＯＳトランジスタ
１８、１９をオンし、センサーバイポーラ２、３のベー
ス電位を電圧ＶMにセットすると共に、転送パルスφTを
ハイレベルとしてｎＭＯＳトランジスタ３４、３６をオ
ンしてベース電位制御容量Ｃex１０、１１の容量結合に
よりベース２〜５の電荷を蓄積容量Ｃr ３８，４０に転
送する。水平出力線４６をリセット電圧Ｖvcにリセット
される。
ングチャートに示して説明する。時刻ｔ31において、３
値パルスφR1をハイレベルとしてｐＭＯＳトランジスタ
１８、１９をオンし、センサーバイポーラ２、３のベー
ス電位を電圧ＶMにセットすると共に、転送パルスφTを
ハイレベルとしてｎＭＯＳトランジスタ３４、３６をオ
ンしてベース電位制御容量Ｃex１０、１１の容量結合に
よりベース２〜５の電荷を蓄積容量Ｃr ３８，４０に転
送する。水平出力線４６をリセット電圧Ｖvcにリセット
される。
【０００５】次に、時刻ｔ32において、水平シフトレジ
スタ１から水平パルスφH1がハイレベルとなって、ｎＭ
ＯＳトランジスタ４２がオンして蓄積容量Ｃr ３８の電
荷を水平信号線４６に出力してバッファ・アンプ４８か
ら出力する。その後、時刻ｔ33にリセットパルスφHCが
ハイレベルとなってｎＭＯＳトランジスタ４７がオンし
て、水平信号線４６の残留信号をアースに落としてリセ
ットする。さらに、時刻ｔ34において、水平シフトレジ
スタ１から水平パルスφH2がハイレベルとなって、ｎＭ
ＯＳトランジスタ４４がオンして蓄積容量Ｃr ４０の電
荷を水平信号線４６に出力してバッファ・アンプ４８か
ら出力する。時刻ｔ35にリセットパルスφHCがハイレベ
ルとなってｎＭＯＳトランジスタ４７がオンして、水平
信号線４６の残留信号をアースに落としてリセットす
る。その後、水平ラインの画素信号を時系列的に順次バ
ッファ・アンプ４８からセンサの出力端子４９に出力さ
れる。
スタ１から水平パルスφH1がハイレベルとなって、ｎＭ
ＯＳトランジスタ４２がオンして蓄積容量Ｃr ３８の電
荷を水平信号線４６に出力してバッファ・アンプ４８か
ら出力する。その後、時刻ｔ33にリセットパルスφHCが
ハイレベルとなってｎＭＯＳトランジスタ４７がオンし
て、水平信号線４６の残留信号をアースに落としてリセ
ットする。さらに、時刻ｔ34において、水平シフトレジ
スタ１から水平パルスφH2がハイレベルとなって、ｎＭ
ＯＳトランジスタ４４がオンして蓄積容量Ｃr ４０の電
荷を水平信号線４６に出力してバッファ・アンプ４８か
ら出力する。時刻ｔ35にリセットパルスφHCがハイレベ
ルとなってｎＭＯＳトランジスタ４７がオンして、水平
信号線４６の残留信号をアースに落としてリセットす
る。その後、水平ラインの画素信号を時系列的に順次バ
ッファ・アンプ４８からセンサの出力端子４９に出力さ
れる。
【０００６】次に、時刻ｔ36において、リセットパルス
φVCと転送パルスφT、３値パルスφR1をハイレベルと
して、ｎＭＯＳトランジスタ３０、３２、３４、３６及
びセンサーバイポーラ２、３のベース電位を電圧ＶMに
セットして、光電変換容量１０、１１の電荷や垂直信号
線２６，２８上の残留電荷を基準電位ＶVCに落としてリ
セットする。その後、３値パルスφR1はミドル電位に設
定されて、センサーバイポーラ２、３のベースに光電変
換の電荷が蓄積される。
φVCと転送パルスφT、３値パルスφR1をハイレベルと
して、ｎＭＯＳトランジスタ３０、３２、３４、３６及
びセンサーバイポーラ２、３のベース電位を電圧ＶMに
セットして、光電変換容量１０、１１の電荷や垂直信号
線２６，２８上の残留電荷を基準電位ＶVCに落としてリ
セットする。その後、３値パルスφR1はミドル電位に設
定されて、センサーバイポーラ２、３のベースに光電変
換の電荷が蓄積される。
【０００７】その後、次の水平ラインの画素信号が順次
読み出される。時刻ｔ37において、３値パルスφR2をハ
イレベルとしてｐＭＯＳトランジスタ２０、２１をオン
し、センサーバイポーラ４、５のベース電位を電圧ＶM
にセットすると共に、転送パルスφTをハイレベルとし
てｎＭＯＳトランジスタ３４、３６をオンして光電変換
容量Ｃex１０、１１の電荷を蓄積容量Ｃr ３８，４０に
転送する。こうして、エリアセンサによる光電変換装置
によって、順次画像が読み出されて行く。
読み出される。時刻ｔ37において、３値パルスφR2をハ
イレベルとしてｐＭＯＳトランジスタ２０、２１をオン
し、センサーバイポーラ４、５のベース電位を電圧ＶM
にセットすると共に、転送パルスφTをハイレベルとし
てｎＭＯＳトランジスタ３４、３６をオンして光電変換
容量Ｃex１０、１１の電荷を蓄積容量Ｃr ３８，４０に
転送する。こうして、エリアセンサによる光電変換装置
によって、順次画像が読み出されて行く。
【０００８】かかる原理的な光電変換装置をＮＴＳＣ方
式の撮像装置に用いる場合、インターレース走査なの
で、画素数の問題も残るが、画素の読み出しのためにま
ず奇数フィールド分を読み出し、次に偶数フィールド分
を読み出して、１フレームとするタイミング操作が必要
である。
式の撮像装置に用いる場合、インターレース走査なの
で、画素数の問題も残るが、画素の読み出しのためにま
ず奇数フィールド分を読み出し、次に偶数フィールド分
を読み出して、１フレームとするタイミング操作が必要
である。
【０００９】上記したように、近年のエリアセンサの高
画素化が進み、ＨＤテレビ対応センサとして１３０万画
素、２００万画素といったセンサが開発され、ＮＴＳＣ
対応としても６０〜９０万画素のセンサも開発され始め
ている。
画素化が進み、ＨＤテレビ対応センサとして１３０万画
素、２００万画素といったセンサが開発され、ＮＴＳＣ
対応としても６０〜９０万画素のセンサも開発され始め
ている。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来例の１３０〜２００万画素のエリアセンサでＮＴＳＣ
動作を行う場合、画素数が多いため次の様な欠点があっ
た。
来例の１３０〜２００万画素のエリアセンサでＮＴＳＣ
動作を行う場合、画素数が多いため次の様な欠点があっ
た。
【００１１】（１）高速クロックが必要となる。
【００１２】（２）信号処理速度も高速となる。
【００１３】以上の欠点を補なうため、画素を間引いて
読み出す方法や出力信号をデータ圧縮して映像信号処理
を行う方法が提案されているが、解像力を低下させた
り、システムコストを増大させるといった欠点があり、
有効な解決手段はなかった。
読み出す方法や出力信号をデータ圧縮して映像信号処理
を行う方法が提案されているが、解像力を低下させた
り、システムコストを増大させるといった欠点があり、
有効な解決手段はなかった。
【００１４】
【課題を解決するための手段及び作用】本発明は、上記
欠点を解決すべく成されたもので、同色画素信号を出力
線上で加算するためのスイッチ回路を設けることによ
り、外部でデータ圧縮を行わなくても、センサ内部でデ
ータ圧縮を行うことができ、モアレや擬似色の少ない良
好な画像や、ノイズの低減した高Ｓ／Ｎの画像を得るこ
とができる。
欠点を解決すべく成されたもので、同色画素信号を出力
線上で加算するためのスイッチ回路を設けることによ
り、外部でデータ圧縮を行わなくても、センサ内部でデ
ータ圧縮を行うことができ、モアレや擬似色の少ない良
好な画像や、ノイズの低減した高Ｓ／Ｎの画像を得るこ
とができる。
【００１５】
（１）実施例１ 本発明による第１の実施例について、図を参照しつつ詳
細に説明する。図１に本実施例の概略的回路構成図を示
す。同図において、１は水平走査回路、６は垂直走査回
路、２２〜２５は出力増幅回路、７〜９は画素構成要素
で、７はバイポーラフォトトランジスタ、８はベース電
位制御用容量Ｃox、９は画素分離用リセットｐ−ＭＯＳ
トランジスタ、１５は画素を示している。１６，１７は
読み出し回路であり、読み出し回路１６内に水平走査回
路１、電荷蓄積容量ＣT1〜ＣT8、信号転送ＭＯＳトラン
ジスタＳＷa1〜ＳＷa1 ，ＳＷc1〜ＳＷc8 ，信号加算用
ＭＯＳトランジスタＳＷd1〜ＳＷd4 を具備する。な
お、読み出し回路１７は読み出し回路１６と同一構成で
垂直出力線ＶL2、ＶL4…が異なるだけで読み出しタイミ
ングは同じである。
細に説明する。図１に本実施例の概略的回路構成図を示
す。同図において、１は水平走査回路、６は垂直走査回
路、２２〜２５は出力増幅回路、７〜９は画素構成要素
で、７はバイポーラフォトトランジスタ、８はベース電
位制御用容量Ｃox、９は画素分離用リセットｐ−ＭＯＳ
トランジスタ、１５は画素を示している。１６，１７は
読み出し回路であり、読み出し回路１６内に水平走査回
路１、電荷蓄積容量ＣT1〜ＣT8、信号転送ＭＯＳトラン
ジスタＳＷa1〜ＳＷa1 ，ＳＷc1〜ＳＷc8 ，信号加算用
ＭＯＳトランジスタＳＷd1〜ＳＷd4 を具備する。な
お、読み出し回路１７は読み出し回路１６と同一構成で
垂直出力線ＶL2、ＶL4…が異なるだけで読み出しタイミ
ングは同じである。
【００１６】図２に本発明のオンチップカラーフィルタ
の配列を示す。解像度、感度の点でシアンＣｙ，マゼン
タＭｇ，グリーンＧ，イエローＹｅを用いた補色モザイ
ク型のフィルタが好ましい。
の配列を示す。解像度、感度の点でシアンＣｙ，マゼン
タＭｇ，グリーンＧ，イエローＹｅを用いた補色モザイ
ク型のフィルタが好ましい。
【００１７】上記回路構成、フィルタ配列における回路
動作を、図３のタイミングチャートを用いて以下に説明
する。
動作を、図３のタイミングチャートを用いて以下に説明
する。
【００１８】まず、時刻ｔ1において、第１水平ライン
ＨL1から出力される３値パルスφR1がミドルレベルから
ハイレベルになると、画素１５のセンサーバイポーラ７
のベース電位が、ベース電位制御用容量８を通して持ち
上がるため、エミッタから信号が出力される。同時に転
送パルスφT1をハイレベルとすると、垂直出力線ＶL1，
ＶL3，ＶL5…に読み出された信号は読み出し回路１６の
中の電荷蓄積容量ＣT1，ＣT3，ＣT5…にそれぞれ転送さ
れる。同様に垂直出力線ＶL2，ＶL4，ＶL6…に読み出さ
れた信号は、読み出し回路１７の中の電荷蓄積容量ＣT
1，ＣT3，ＣT5…へ転送される。一方、転送パルスφT1
がローレベルになればリセットパルスφVCが瞬時ハイレ
ベルになって水平ラインの残留蓄積電荷をリセットす
る。
ＨL1から出力される３値パルスφR1がミドルレベルから
ハイレベルになると、画素１５のセンサーバイポーラ７
のベース電位が、ベース電位制御用容量８を通して持ち
上がるため、エミッタから信号が出力される。同時に転
送パルスφT1をハイレベルとすると、垂直出力線ＶL1，
ＶL3，ＶL5…に読み出された信号は読み出し回路１６の
中の電荷蓄積容量ＣT1，ＣT3，ＣT5…にそれぞれ転送さ
れる。同様に垂直出力線ＶL2，ＶL4，ＶL6…に読み出さ
れた信号は、読み出し回路１７の中の電荷蓄積容量ＣT
1，ＣT3，ＣT5…へ転送される。一方、転送パルスφT1
がローレベルになればリセットパルスφVCが瞬時ハイレ
ベルになって水平ラインの残留蓄積電荷をリセットす
る。
【００１９】次に、時刻ｔ2 において、垂直走査回路６
の水平ラインＨL2から出力される３値パルスφR2がミド
ルレベルからハイレベルになると、画素１５の信号が読
み出される。同時にパルスφT2をハイレベルとすると、
先に述べた動作と同様に、垂直出力線ＶL1，ＶL3，ＶL5
…に読み出された信号は読み出し回路１６の中の電荷蓄
積容量ＣT2，ＣT4，ＣT6…にそれぞれ転送される。同様
に垂直出力線ＶL2，ＶL4，ＶL6…に読み出された信号
は、読み出し回路１７の中の電荷蓄積容量ＣT2，ＣT4，
ＣT6…へ転送される。以上の動作で画素からの信号は電
荷蓄積容量ＣT へ転送される。ここで、各電荷蓄積容量
ＣT と色信号の関係は図４のように、（ａ）では読み出
し回路１６の電荷蓄積容量ＣT1，ＣT3，ＣT5…にはシア
ンＣｙが、電荷蓄積容量ＣT2，ＣT4，ＣT6…にはグリー
ンＧが、（ｂ）では読み出し回路１７の電荷蓄積容量Ｃ
T1'，ＣT3'，ＣT5'…にはイエローＹｅが、電荷蓄積容
量ＣT2'，ＣT4'，ＣT6'…にはマゼンタＭｇが、蓄積さ
れている。
の水平ラインＨL2から出力される３値パルスφR2がミド
ルレベルからハイレベルになると、画素１５の信号が読
み出される。同時にパルスφT2をハイレベルとすると、
先に述べた動作と同様に、垂直出力線ＶL1，ＶL3，ＶL5
…に読み出された信号は読み出し回路１６の中の電荷蓄
積容量ＣT2，ＣT4，ＣT6…にそれぞれ転送される。同様
に垂直出力線ＶL2，ＶL4，ＶL6…に読み出された信号
は、読み出し回路１７の中の電荷蓄積容量ＣT2，ＣT4，
ＣT6…へ転送される。以上の動作で画素からの信号は電
荷蓄積容量ＣT へ転送される。ここで、各電荷蓄積容量
ＣT と色信号の関係は図４のように、（ａ）では読み出
し回路１６の電荷蓄積容量ＣT1，ＣT3，ＣT5…にはシア
ンＣｙが、電荷蓄積容量ＣT2，ＣT4，ＣT6…にはグリー
ンＧが、（ｂ）では読み出し回路１７の電荷蓄積容量Ｃ
T1'，ＣT3'，ＣT5'…にはイエローＹｅが、電荷蓄積容
量ＣT2'，ＣT4'，ＣT6'…にはマゼンタＭｇが、蓄積さ
れている。
【００２０】次に時刻ｔ3 において、３値パルスφR1，
φR2をロウレベルとすると、ベースリセット用のｐＭＯ
Ｓトランジスタ９が導通状態となるので、センサトラン
ジスタ７のベース電位はリセット電圧ＶM にリセットさ
れる。
φR2をロウレベルとすると、ベースリセット用のｐＭＯ
Ｓトランジスタ９が導通状態となるので、センサトラン
ジスタ７のベース電位はリセット電圧ＶM にリセットさ
れる。
【００２１】次に時刻ｔ4 において、加算パルスφBLK
をハイレベルとすると信号加算用ＭＯＳトランジスタＳ
Ｗd1〜ＳＷd4がオンして、電荷蓄積容量ＣT1とＣT3，電
荷蓄積容量ＣT2とＣT4，…といった同色画素の信号電荷
が加算される。信号電荷加算後、水平走査回路をスター
トパルスφHSによりスタートさせ、水平走査パルスφH1
によりＳＷC1とＳＷC2、ＳＷC3とＳＷC4、ＳＷC5とＳＷ
C6…と順次導通させ、そのそれぞれの水平走査パルスφ
H1のローレベルの直後、水平走査リセットパルスφH2に
より水平出力線をリセットする。こうして、２画素分毎
の加算信号を出力増幅回路２２〜２５を通して出力させ
る。
をハイレベルとすると信号加算用ＭＯＳトランジスタＳ
Ｗd1〜ＳＷd4がオンして、電荷蓄積容量ＣT1とＣT3，電
荷蓄積容量ＣT2とＣT4，…といった同色画素の信号電荷
が加算される。信号電荷加算後、水平走査回路をスター
トパルスφHSによりスタートさせ、水平走査パルスφH1
によりＳＷC1とＳＷC2、ＳＷC3とＳＷC4、ＳＷC5とＳＷ
C6…と順次導通させ、そのそれぞれの水平走査パルスφ
H1のローレベルの直後、水平走査リセットパルスφH2に
より水平出力線をリセットする。こうして、２画素分毎
の加算信号を出力増幅回路２２〜２５を通して出力させ
る。
【００２２】次に時刻ｔ5 において３値パルスφR1，φ
R2，及びリセットパルスφVCをハイレベルとし、センサ
トランジスタ７のベース電位を上昇させエミッタを接地
し、ベース電荷をリセットする。
R2，及びリセットパルスφVCをハイレベルとし、センサ
トランジスタ７のベース電位を上昇させエミッタを接地
し、ベース電荷をリセットする。
【００２３】その後、時刻ｔ6 において、３値パルスφ
R1，φR2をミドルレベルに戻し、センサトランジスタ７
のベース電位を逆バイアス状態にしリセットを終了させ
る。その後、垂直走査回路６の水平ラインＨL3、ＨL4か
らの３値パルスφR3，φR4がそれぞれミドルレベルから
ハイレベルのパルスがセンサトランジスタ７に印加さ
れ、上記の動作が繰り返される。
R1，φR2をミドルレベルに戻し、センサトランジスタ７
のベース電位を逆バイアス状態にしリセットを終了させ
る。その後、垂直走査回路６の水平ラインＨL3、ＨL4か
らの３値パルスφR3，φR4がそれぞれミドルレベルから
ハイレベルのパルスがセンサトランジスタ７に印加さ
れ、上記の動作が繰り返される。
【００２４】以上の動作で、第１水平ラインＨL1、第２
水平ラインＨL2の走査が終了し、次の水平ラインの走査
を同様に行っていく。
水平ラインＨL2の走査が終了し、次の水平ラインの走査
を同様に行っていく。
【００２５】走査方式のノンインターレースによるフィ
ールド蓄積モードの場合、第１と第２、第３と第４ライ
ンの走査を順次行ない、インターレースによるフレーム
蓄積モードの場合、第１と第２のライン走査が終了した
ならば、次に第３と第４のライン走査を飛ばし、第５と
第６ラインの走査を行って、奇数フィールドと偶数フィ
ールドとをそれぞれ走査し終わって、１フレームの画像
が完成する。
ールド蓄積モードの場合、第１と第２、第３と第４ライ
ンの走査を順次行ない、インターレースによるフレーム
蓄積モードの場合、第１と第２のライン走査が終了した
ならば、次に第３と第４のライン走査を飛ばし、第５と
第６ラインの走査を行って、奇数フィールドと偶数フィ
ールドとをそれぞれ走査し終わって、１フレームの画像
が完成する。
【００２６】以上、説明した回路構成、タイミングによ
り、エリアセンサに接続された読み出し回路１６、１７
によって、特に第１と第２の水平ラインの走査を終了直
後、信号加算用ＭＯＳトランジスタＳＷd1〜ＳＷd4をハ
イレベルとして、同色画素の加算出力を行うことが可能
となる。本実施例で述べた水平２画素加算の場合、信号
処理の情報量が半分になり、処理速度、システムコスト
が大幅に低減できる。水平２画素加算に限定されず、３
画素以上の加算も当然可能である。
り、エリアセンサに接続された読み出し回路１６、１７
によって、特に第１と第２の水平ラインの走査を終了直
後、信号加算用ＭＯＳトランジスタＳＷd1〜ＳＷd4をハ
イレベルとして、同色画素の加算出力を行うことが可能
となる。本実施例で述べた水平２画素加算の場合、信号
処理の情報量が半分になり、処理速度、システムコスト
が大幅に低減できる。水平２画素加算に限定されず、３
画素以上の加算も当然可能である。
【００２７】上記の信号加算を行った場合、信号対雑音
比Ｓ／Ｎも√ｋ（ｋ：加算画素数）に比例して良くなる
ため、暗状態において解像度を落として、Ｓ／Ｎを良く
するといった方法にも応用できる。
比Ｓ／Ｎも√ｋ（ｋ：加算画素数）に比例して良くなる
ため、暗状態において解像度を落として、Ｓ／Ｎを良く
するといった方法にも応用できる。
【００２８】又、読み出しゲインＧRは、 ＧR＝ｋ×ＣT／（ｋ×ＣT＋ＣH） ……（１） （ただし、ＣTは電荷蓄積容量、ＣHは水平ラインの寄生
容量である。）となって、加算画素数ｋが１の場合に比
較して、寄生容量の影響も小さくなり、読み出しゲイン
ＧRが大きくなるとともに、外来ノイズの影響も少なく
なり、出力増幅回路のゲインも小さく設計できるといっ
た特徴もある。
容量である。）となって、加算画素数ｋが１の場合に比
較して、寄生容量の影響も小さくなり、読み出しゲイン
ＧRが大きくなるとともに、外来ノイズの影響も少なく
なり、出力増幅回路のゲインも小さく設計できるといっ
た特徴もある。
【００２９】このように本発明の光電変換装置を用いれ
ば、モザイク型のオンチップカラーフィルタを用いた場
合にでも、同色同士の信号が加算された出力を得ること
ができ、後の信号処理が簡単にでき、１３０〜２００万
画素といった高画素数センサでも、ＮＴＳＣ動作ができ
るようになる。また、信号を加算して読み出すのでラン
ダムノイズ、固定パターンノイズに対するＳ／Ｎも向上
する。又、本発明の他の特徴として加算パルスφBLKの
オン、オフのみで加算、非加算か可能となるため、撮影
状況に応じた設定も素速く対処できるといったこともあ
る。
ば、モザイク型のオンチップカラーフィルタを用いた場
合にでも、同色同士の信号が加算された出力を得ること
ができ、後の信号処理が簡単にでき、１３０〜２００万
画素といった高画素数センサでも、ＮＴＳＣ動作ができ
るようになる。また、信号を加算して読み出すのでラン
ダムノイズ、固定パターンノイズに対するＳ／Ｎも向上
する。又、本発明の他の特徴として加算パルスφBLKの
オン、オフのみで加算、非加算か可能となるため、撮影
状況に応じた設定も素速く対処できるといったこともあ
る。
【００３０】本実施例において、各色Ｃｙ，Ｍｇ，Ｙ
ｅ，Ｇの補色フィルタで説明したが、図５に示したＲ，
Ｇ，Ｂの純色フィルタを用いた場合や、図６に示した各
色画素の面積比を変えたフィルタのセンサにも加算パル
スφBLKに接続されたｎＭＯＳトランジスタを例えばグ
リーンＧ用に４個、レッドＲ用に２個というように加算
するスイッチを設けることにより、上記と同様な回路構
成で実現できる。 （２）実施例２ 本発明による第２の実施例について、図を参照しつつ詳
細に説明する。図７に本実施例の概略的回路構成図を示
す。同図において、図１と同一符号のものは同一機能を
有するものとして詳細な説明は省略する。図７におい
て、ＳＷe1〜ＳＷe4…は水平転送パルス切り替えスイッ
チである。本実施例において水平走査回路１と水平転送
ＭＯＳトランジスタＳＷC1〜ＳＷC8…の間に水平転送パ
ルス切り替えスイッチＳＷe1〜ＳＷe4…を設けたことが
特徴である。
ｅ，Ｇの補色フィルタで説明したが、図５に示したＲ，
Ｇ，Ｂの純色フィルタを用いた場合や、図６に示した各
色画素の面積比を変えたフィルタのセンサにも加算パル
スφBLKに接続されたｎＭＯＳトランジスタを例えばグ
リーンＧ用に４個、レッドＲ用に２個というように加算
するスイッチを設けることにより、上記と同様な回路構
成で実現できる。 （２）実施例２ 本発明による第２の実施例について、図を参照しつつ詳
細に説明する。図７に本実施例の概略的回路構成図を示
す。同図において、図１と同一符号のものは同一機能を
有するものとして詳細な説明は省略する。図７におい
て、ＳＷe1〜ＳＷe4…は水平転送パルス切り替えスイッ
チである。本実施例において水平走査回路１と水平転送
ＭＯＳトランジスタＳＷC1〜ＳＷC8…の間に水平転送パ
ルス切り替えスイッチＳＷe1〜ＳＷe4…を設けたことが
特徴である。
【００３１】そこで、垂直走査回路６の水平ラインＨL1
から３値パルスφR1、転送パルスφT1がハイレベルとな
って蓄積容量ＣT1、ＣT3、ＣT5…に電荷が転送され、水
平走査回路１からφH1がハイレベルになり、同時にスイ
ッチパルスφA1とスイッチパルスφA2をハイレベルとす
ることにより、水平出力OUT1、OUT2にそれぞれ蓄積容量
ＣT1＋ＣT3、ＣT2＋ＣT4の加算した結果が出力される。
その直後リセットパルスφHCにより、水平出力信号線の
それぞれがリセットされ、次の蓄積容量ＣT5＋ＣT7、Ｃ
T6＋ＣT8が加算されて水平出力OUT1、OUT2から出力され
る。一方、読み出し回路１７においても同様な走査、各
制御パルスが供給されて、水平出力OUT3、OUT4にアンプ
２４、２５を介して各画素電荷の加算された信号が出力
される。こうして、各画素の電荷が加算されて出力され
る。
から３値パルスφR1、転送パルスφT1がハイレベルとな
って蓄積容量ＣT1、ＣT3、ＣT5…に電荷が転送され、水
平走査回路１からφH1がハイレベルになり、同時にスイ
ッチパルスφA1とスイッチパルスφA2をハイレベルとす
ることにより、水平出力OUT1、OUT2にそれぞれ蓄積容量
ＣT1＋ＣT3、ＣT2＋ＣT4の加算した結果が出力される。
その直後リセットパルスφHCにより、水平出力信号線の
それぞれがリセットされ、次の蓄積容量ＣT5＋ＣT7、Ｃ
T6＋ＣT8が加算されて水平出力OUT1、OUT2から出力され
る。一方、読み出し回路１７においても同様な走査、各
制御パルスが供給されて、水平出力OUT3、OUT4にアンプ
２４、２５を介して各画素電荷の加算された信号が出力
される。こうして、各画素の電荷が加算されて出力され
る。
【００３２】静止画撮影等において全画素を独立に出力
する場合には、スイッチパルスφA1とパルスφA2の切り
替えを行えば良い。従って、本実施例においても、実施
例１と同等の効果を得ることができる。 （３）実施例３ 本発明による第３の実施例について、図を参照しつつ詳
細に説明する。図８に本実施例の概略的回路構成図を示
す。同図において、図１、図７と同一符号のものは同一
機能を有するものとして詳細な説明は省略する。同図に
おいてＳＷf1〜ＳＷf3… ，ＳＷg1〜ＳＷg3… ，ＳＷh1
〜ＳＷh3… ，ＳＷi1〜ＳＷi3… はそれぞれ独立した電
荷蓄積容量ＣTA1〜ＣTA6…、ＣTB1〜ＣTB6… へのＭＯ
Ｓスイッチであり、それぞれ転送パルスφT1，φT2，φ
T3，φT4で制御する。
する場合には、スイッチパルスφA1とパルスφA2の切り
替えを行えば良い。従って、本実施例においても、実施
例１と同等の効果を得ることができる。 （３）実施例３ 本発明による第３の実施例について、図を参照しつつ詳
細に説明する。図８に本実施例の概略的回路構成図を示
す。同図において、図１、図７と同一符号のものは同一
機能を有するものとして詳細な説明は省略する。同図に
おいてＳＷf1〜ＳＷf3… ，ＳＷg1〜ＳＷg3… ，ＳＷh1
〜ＳＷh3… ，ＳＷi1〜ＳＷi3… はそれぞれ独立した電
荷蓄積容量ＣTA1〜ＣTA6…、ＣTB1〜ＣTB6… へのＭＯ
Ｓスイッチであり、それぞれ転送パルスφT1，φT2，φ
T3，φT4で制御する。
【００３３】実施例１，実施例２においては、２画素の
信号電荷の加算出力を得ていたが、本実施例では水平、
垂直２画素ずつの計４画素の加算出力を得ることができ
る。図９に本実施例のオンチップカラーフィルタの配列
を示す。４画素加算のため、Ｃｙ，Ｍｇ，Ｇ，Ｙｅの４
画素単位の繰り返しパターンである。
信号電荷の加算出力を得ていたが、本実施例では水平、
垂直２画素ずつの計４画素の加算出力を得ることができ
る。図９に本実施例のオンチップカラーフィルタの配列
を示す。４画素加算のため、Ｃｙ，Ｍｇ，Ｇ，Ｙｅの４
画素単位の繰り返しパターンである。
【００３４】上記回路構成、フィルタ配列における回路
動作を図１０のタイミングチャートを用いて以下に説明
する。
動作を図１０のタイミングチャートを用いて以下に説明
する。
【００３５】まず、最初の水平期間において、垂直走査
回路６により第１，２，３，４水平ラインＨL1〜ＨL4を
選択し、それぞれ３値パルスφR1〜φR4を出力する。時
刻ｔ11において、第１水平ラインＨL1から３値パルスφ
R1をハイレベルにし、転送パルスφT1をハイレベルにす
ると、垂直出力線ＶＬ1，ＶＬ3，ＶＬ5…に読み出され
た信号はスイッチＳＷf1〜ＳＷf3… に接続された蓄積
容量ＣTA2、ＣTA4、ＣTA6… へ転送される。同様に垂直
出力線ＶL2，ＶL4，ＶL6…に読み出された信号は、他方
の読み出し回路１７中の蓄積容量ＣT へ転送される。
回路６により第１，２，３，４水平ラインＨL1〜ＨL4を
選択し、それぞれ３値パルスφR1〜φR4を出力する。時
刻ｔ11において、第１水平ラインＨL1から３値パルスφ
R1をハイレベルにし、転送パルスφT1をハイレベルにす
ると、垂直出力線ＶＬ1，ＶＬ3，ＶＬ5…に読み出され
た信号はスイッチＳＷf1〜ＳＷf3… に接続された蓄積
容量ＣTA2、ＣTA4、ＣTA6… へ転送される。同様に垂直
出力線ＶL2，ＶL4，ＶL6…に読み出された信号は、他方
の読み出し回路１７中の蓄積容量ＣT へ転送される。
【００３６】同様に、次の時刻ｔ12において、第２水平
ラインＨL2から３値パルスφR2、転送パルスφT2をハイ
レベルにし、スイッチＳＷg1〜ＳＷg3…をオンして蓄積
容量ＣTA1、ＣTA3、ＣTA5…に画素電荷を転送して第２
水平ラインの読み出しを行なう。時刻ｔ13において、第
３水平ラインＨL3から３値パルスφR3，転送パルスφT3
をハイレベルにし、スイッチＳＷh1〜ＳＷh3…をオンし
て蓄積容量ＣTB2、ＣTB4、ＣTB6…に画素電荷を転送し
て第３水平ラインＨL3の読み出しを行なう。時刻ｔ14に
おいて、第４水平ラインＨL4から３値パルスφR4，転送
パルスφT4をハイレベルにし、スイッチＳＷi1〜ＳＷi3
…をオンして蓄積容量ＣTB1、ＣTB3、ＣTB5…に画素電
荷を転送して第４水平ラインＨL4の読み出しを行う。こ
こで各蓄積容量ＣT と色信号の関係は図１１の様に、蓄
積容量ＣTA2、ＣTA4、ＣTA6…にはシアンＣｙ、蓄積容
量ＣTA1、ＣTA3、ＣTA5…にはグリーンＧ、蓄積容量ＣT
B2、ＣTB4、ＣTB6…にはシアンＣｙ、蓄積容量ＣTB1、
ＣTB3、ＣTB5…グリーンＧ、さらに、蓄積容量ＣTA2'、
ＣTA4'、ＣTA6'…にはイエローＹｅ、蓄積容量ＣTA1'、
ＣTA3'、ＣTA5'…にはマゼンタＭｇ、蓄積容量ＣTB2'、
ＣTB4'、ＣTB6'…にはイエローＹｅ、蓄積容量ＣTB1'、
ＣTB3'、ＣTB5'…にはマゼンタＭｇ、が蓄積される。
ラインＨL2から３値パルスφR2、転送パルスφT2をハイ
レベルにし、スイッチＳＷg1〜ＳＷg3…をオンして蓄積
容量ＣTA1、ＣTA3、ＣTA5…に画素電荷を転送して第２
水平ラインの読み出しを行なう。時刻ｔ13において、第
３水平ラインＨL3から３値パルスφR3，転送パルスφT3
をハイレベルにし、スイッチＳＷh1〜ＳＷh3…をオンし
て蓄積容量ＣTB2、ＣTB4、ＣTB6…に画素電荷を転送し
て第３水平ラインＨL3の読み出しを行なう。時刻ｔ14に
おいて、第４水平ラインＨL4から３値パルスφR4，転送
パルスφT4をハイレベルにし、スイッチＳＷi1〜ＳＷi3
…をオンして蓄積容量ＣTB1、ＣTB3、ＣTB5…に画素電
荷を転送して第４水平ラインＨL4の読み出しを行う。こ
こで各蓄積容量ＣT と色信号の関係は図１１の様に、蓄
積容量ＣTA2、ＣTA4、ＣTA6…にはシアンＣｙ、蓄積容
量ＣTA1、ＣTA3、ＣTA5…にはグリーンＧ、蓄積容量ＣT
B2、ＣTB4、ＣTB6…にはシアンＣｙ、蓄積容量ＣTB1、
ＣTB3、ＣTB5…グリーンＧ、さらに、蓄積容量ＣTA2'、
ＣTA4'、ＣTA6'…にはイエローＹｅ、蓄積容量ＣTA1'、
ＣTA3'、ＣTA5'…にはマゼンタＭｇ、蓄積容量ＣTB2'、
ＣTB4'、ＣTB6'…にはイエローＹｅ、蓄積容量ＣTB1'、
ＣTB3'、ＣTB5'…にはマゼンタＭｇ、が蓄積される。
【００３７】次の時刻ｔ15において、加算パルスφBL
K，転送パルスφT1，φT2，φT3，φT4をハイレベルと
し、各４画素同色信号電荷の加算を行い、水平走査回路
１を走査させ、蓄積容量の加算結果ＣTA2＋ＣTA4＋ＣTB
2＋ＣTB4、ＣTA1＋ＣTA3＋ＣTB1＋ＣTB3…の加算信号を
読み出す。
K，転送パルスφT1，φT2，φT3，φT4をハイレベルと
し、各４画素同色信号電荷の加算を行い、水平走査回路
１を走査させ、蓄積容量の加算結果ＣTA2＋ＣTA4＋ＣTB
2＋ＣTB4、ＣTA1＋ＣTA3＋ＣTB1＋ＣTB3…の加算信号を
読み出す。
【００３８】信号の読み出しを終えた後、３値パルスφ
R1〜φR4を同時にハイレベルにして、画素のリセットを
行ない、垂直走査回路を走査させ、次の第５〜第８ライ
ンの読み出し動作を同様に行っていく。
R1〜φR4を同時にハイレベルにして、画素のリセットを
行ない、垂直走査回路を走査させ、次の第５〜第８ライ
ンの読み出し動作を同様に行っていく。
【００３９】以上説明した回路構成及びタイミングによ
り、水平垂直４画素加算出力を行うことができる。
り、水平垂直４画素加算出力を行うことができる。
【００４０】本実施例の４画素加算の場合、実施例１〜
２の２画素加算の場合よりも、信号処理の情報量が半減
するため、より高画素タイプのエリアセンサに特に有効
となる。垂直走査回路の走査の方法により、インターレ
ース、ノンインターレース、フレーム蓄積、フィールド
蓄積のいずれの場合にも本実施例が適用できる。
２の２画素加算の場合よりも、信号処理の情報量が半減
するため、より高画素タイプのエリアセンサに特に有効
となる。垂直走査回路の走査の方法により、インターレ
ース、ノンインターレース、フレーム蓄積、フィールド
蓄積のいずれの場合にも本実施例が適用できる。
【００４１】本実施例により、より一層の情報量低減に
よる高速画像読み出しを可能とし、さらにＳ／Ｎの向上
を行なうことができる。 （４）実施例４ 本発明による第４の実施例について、図を参照しつつ詳
細に説明する。図１２に本実施例の概略的回路構成図を
示す。又、本実施例に好適な画素の各色フィルターの配
列を図１３に示す。図１２において、図１、図７、図８
と同一符号のものは同一機能を有するものとして詳細な
説明は省略する。本実施例では第４，８，１２，…４ｎ
（ｎ＝１，２…）水平ラインＨL4、ＨL8…のエミッタ出
力線を、実施例１〜３の場合と比較して、１つずらした
垂直出力線ＶLにずらして接続したことを特徴とする。
こうして、偶数行の画素フィルターが４行目毎に１つず
れたカラーエリアセンサーに最適な構成としている。
よる高速画像読み出しを可能とし、さらにＳ／Ｎの向上
を行なうことができる。 （４）実施例４ 本発明による第４の実施例について、図を参照しつつ詳
細に説明する。図１２に本実施例の概略的回路構成図を
示す。又、本実施例に好適な画素の各色フィルターの配
列を図１３に示す。図１２において、図１、図７、図８
と同一符号のものは同一機能を有するものとして詳細な
説明は省略する。本実施例では第４，８，１２，…４ｎ
（ｎ＝１，２…）水平ラインＨL4、ＨL8…のエミッタ出
力線を、実施例１〜３の場合と比較して、１つずらした
垂直出力線ＶLにずらして接続したことを特徴とする。
こうして、偶数行の画素フィルターが４行目毎に１つず
れたカラーエリアセンサーに最適な構成としている。
【００４２】実施例１〜２においてフィールド蓄積動作
の場合、フィールド毎にＣｙとＹｅ、ＧとＭｇが交互に
出力されてしまうので、信号処理が複雑化してしまう。
それを防ぐため、第４ｎラインのエミッタ出力を変える
ことにより、各OUT1〜OUT4に常に同色信号の出力を可能
とした。
の場合、フィールド毎にＣｙとＹｅ、ＧとＭｇが交互に
出力されてしまうので、信号処理が複雑化してしまう。
それを防ぐため、第４ｎラインのエミッタ出力を変える
ことにより、各OUT1〜OUT4に常に同色信号の出力を可能
とした。
【００４３】本実施例において、解像力を落とすことな
く、信号処理を簡単化できるといった特徴がある。 （５）実施例５ 本発明による第５の実施例について、図を参照しつつ詳
細に説明する。図１４に本実施例の概略的回路構成図を
示す。同図において、図１、図７、図８等と同一符号の
ものは同一機能を有するものとして詳細な説明は省略す
る。
く、信号処理を簡単化できるといった特徴がある。 （５）実施例５ 本発明による第５の実施例について、図を参照しつつ詳
細に説明する。図１４に本実施例の概略的回路構成図を
示す。同図において、図１、図７、図８等と同一符号の
ものは同一機能を有するものとして詳細な説明は省略す
る。
【００４４】本実施例では、図３の８画素周期のフィル
タ配列で４画素加算を行う場合である。実施例３の回路
に図３の様な８画素周期のフィルタ配列を行うとＭｇと
Ｇの信号電荷が混ざってしまうため、本実施例の回路構
成を用いる。実施例４のように第４ｎ（ｎ＝１，２，３
…）水平ラインＨL4、ＨL8…のエミッタ出力を、垂直ラ
インＶL1をＶL2、ＶL2をＶL3、…にと、ずらせて接続し
たことにより、８画素周期のフィルタ配列でも、例えば
実施例４で説明した図１３の様なフィルタ配列の場合
に、同色の加算が可能となった。
タ配列で４画素加算を行う場合である。実施例３の回路
に図３の様な８画素周期のフィルタ配列を行うとＭｇと
Ｇの信号電荷が混ざってしまうため、本実施例の回路構
成を用いる。実施例４のように第４ｎ（ｎ＝１，２，３
…）水平ラインＨL4、ＨL8…のエミッタ出力を、垂直ラ
インＶL1をＶL2、ＶL2をＶL3、…にと、ずらせて接続し
たことにより、８画素周期のフィルタ配列でも、例えば
実施例４で説明した図１３の様なフィルタ配列の場合
に、同色の加算が可能となった。
【００４５】本実施例の回路構成により、実施例３より
も、各OUT1〜OUT4以後の画像処理回路が簡単になり、高
解像度の映像を得ることができる。 （６）実施例６ 本発明による第６の実施例について、図を参照しつつ詳
細に説明する。図１５に本実施例の概略的回路構成図を
示す。同図において、図１、図７、図８等と同一符号の
ものは同一機能を有するものとして詳細な説明は省略す
る。
も、各OUT1〜OUT4以後の画像処理回路が簡単になり、高
解像度の映像を得ることができる。 （６）実施例６ 本発明による第６の実施例について、図を参照しつつ詳
細に説明する。図１５に本実施例の概略的回路構成図を
示す。同図において、図１、図７、図８等と同一符号の
ものは同一機能を有するものとして詳細な説明は省略す
る。
【００４６】本実施例では水平方向画素を３画素加算し
て読み出す場合である。ｎＭＯＳトランジスタＳＷd1と
ＳＷd3、ＳＷd2とＳＷd4、…が直列に接続されており、
加算パルスφBLKによって、蓄積容量ＣT1＋ＣT3＋ＣT
5、ＣT2＋ＣT4＋ＣT6、ＣT7＋ＣT9＋ＣT11、…の加算出
力が読み出される。本実施例において、出力情報量単位
はは従来の１／３倍単位になるので、より多画素数のセ
ンサに対して、１画素毎の出力は得られないが、３画素
の加算値が順次出力されるので、出力レベルが高くなっ
てセンサ感度の改善が図られ、Ｓ／Ｎが向上し、有効と
なる。 （７）実施例７ 図１６に本発明の第７実施例を示す。本実施例では、図
１７に示す様な純色ＲＧＢのストライプ状のカラーフィ
ルタ配列を用いた場合の加算方法である。信号読み出し
時に、蓄積容量ＣT1＋ＣT4、ＣT2＋ＣT5、ＣT3＋ＣT6、
ＣT7＋…というようにＲＧＢの同色画素の信号を加え、
水平走査回路１からの読み出し用スイッチＳＷC1、ＳＷ
C2、…が順次導通することにより、順次加算された色信
号がアンプ３を介して出力される。こうして情報量単位
を減らすことができ、高速読み出し、高出力を可能とす
る。 （８）実施例８ 図１８に本発明の第８実施例を示す。本実施例ではＣＣ
Ｄセンサにおいて同色画素加算を行う場合である。同図
において、５１は上述のバイポーラフォトトランジスタ
を含む光電変換画素の画素領域で、画素が２次元に並ん
でいる。５２は水平ＣＣＤであり、奇数番の垂直ライン
ＶL1，ＶL3…の出力に接続され、ＣＣＤ（Charge Coupl
ed Device）は光電変換の機能を用いず、文字どおり純
然たる電荷転送デバイスとして用いている。同様に、５
３の水平ＣＣＤは偶数番の垂直ラインＶL2，ＶL4…の出
力に接続されている。５４，５５はＦＤＡ等の出力アン
プであり、５６は同色画素加算スイッチである。
て読み出す場合である。ｎＭＯＳトランジスタＳＷd1と
ＳＷd3、ＳＷd2とＳＷd4、…が直列に接続されており、
加算パルスφBLKによって、蓄積容量ＣT1＋ＣT3＋ＣT
5、ＣT2＋ＣT4＋ＣT6、ＣT7＋ＣT9＋ＣT11、…の加算出
力が読み出される。本実施例において、出力情報量単位
はは従来の１／３倍単位になるので、より多画素数のセ
ンサに対して、１画素毎の出力は得られないが、３画素
の加算値が順次出力されるので、出力レベルが高くなっ
てセンサ感度の改善が図られ、Ｓ／Ｎが向上し、有効と
なる。 （７）実施例７ 図１６に本発明の第７実施例を示す。本実施例では、図
１７に示す様な純色ＲＧＢのストライプ状のカラーフィ
ルタ配列を用いた場合の加算方法である。信号読み出し
時に、蓄積容量ＣT1＋ＣT4、ＣT2＋ＣT5、ＣT3＋ＣT6、
ＣT7＋…というようにＲＧＢの同色画素の信号を加え、
水平走査回路１からの読み出し用スイッチＳＷC1、ＳＷ
C2、…が順次導通することにより、順次加算された色信
号がアンプ３を介して出力される。こうして情報量単位
を減らすことができ、高速読み出し、高出力を可能とす
る。 （８）実施例８ 図１８に本発明の第８実施例を示す。本実施例ではＣＣ
Ｄセンサにおいて同色画素加算を行う場合である。同図
において、５１は上述のバイポーラフォトトランジスタ
を含む光電変換画素の画素領域で、画素が２次元に並ん
でいる。５２は水平ＣＣＤであり、奇数番の垂直ライン
ＶL1，ＶL3…の出力に接続され、ＣＣＤ（Charge Coupl
ed Device）は光電変換の機能を用いず、文字どおり純
然たる電荷転送デバイスとして用いている。同様に、５
３の水平ＣＣＤは偶数番の垂直ラインＶL2，ＶL4…の出
力に接続されている。５４，５５はＦＤＡ等の出力アン
プであり、５６は同色画素加算スイッチである。
【００４７】画素信号加算を行わない場合は加算パルス
φBLKをＯＦＦにさせ、水平ＨＣＣＤ１、ＨＣＣＤ３…
により奇数番の垂直ライン信号を順次電荷転送して出力
アンプ５４から、また，水平ＨＣＣＤ２、ＨＣＣＤ４…
により偶数番の垂直ライン信号を順次電荷転送して出力
アンプ５５から出力を得る。画素信号加算時には加算パ
ルスφBLKをＯＮさせ、信号電荷の加算を行い、ＨＣＣ
Ｄ１の電荷とＨＣＣＤ２の電荷、ＨＣＣＤ３の電荷とＨ
ＣＣＤ４の電荷、…が加算され、出力アンプ５５から出
力を得る。
φBLKをＯＦＦにさせ、水平ＨＣＣＤ１、ＨＣＣＤ３…
により奇数番の垂直ライン信号を順次電荷転送して出力
アンプ５４から、また，水平ＨＣＣＤ２、ＨＣＣＤ４…
により偶数番の垂直ライン信号を順次電荷転送して出力
アンプ５５から出力を得る。画素信号加算時には加算パ
ルスφBLKをＯＮさせ、信号電荷の加算を行い、ＨＣＣ
Ｄ１の電荷とＨＣＣＤ２の電荷、ＨＣＣＤ３の電荷とＨ
ＣＣＤ４の電荷、…が加算され、出力アンプ５５から出
力を得る。
【００４８】出力線上で信号加算を行う方法により、Ｂ
ＡＳＩＳ（Base Stored Type ImageSenser）以外のＣＣ
Ｄセンサにおいても同色信号の加算が可能となる。
ＡＳＩＳ（Base Stored Type ImageSenser）以外のＣＣ
Ｄセンサにおいても同色信号の加算が可能となる。
【００４９】
【発明の効果】以上説明したように、同色画素信号を出
力線上で加算するための回路を設けることにより、外部
で特別なデータ圧縮ＩＣを用いなくとも、センサ内部で
データ圧縮が行うことができ、かつ、Ｓ／Ｎの良い映像
信号を得られるため、システムコストを大幅に削減でき
る効果がある。
力線上で加算するための回路を設けることにより、外部
で特別なデータ圧縮ＩＣを用いなくとも、センサ内部で
データ圧縮が行うことができ、かつ、Ｓ／Ｎの良い映像
信号を得られるため、システムコストを大幅に削減でき
る効果がある。
【図１】本発明による一実施例の回路図である。
【図２】本発明による一実施例のカラーフィルタ配列で
ある。
ある。
【図３】本発明による一実施例の動作説明用タイミング
チャートである。
チャートである。
【図４】本発明による一実施例の蓄積容量ＣT の色信号
である。
である。
【図５】本発明による一実施例に利用されるカラーフィ
ルタ配列である。
ルタ配列である。
【図６】本発明による一実施例に利用されるカラーフィ
ルタ配列である。
ルタ配列である。
【図７】本発明による一実施例の回路図である。
【図８】本発明による一実施例の回路図である。
【図９】本発明による一実施例のカラーフィルタ配列で
ある。
ある。
【図１０】本発明による一実施例の動作説明用タイミン
グチャートである。
グチャートである。
【図１１】本発明による一実施例の蓄積容量ＣT の色信
号である。
号である。
【図１２】本発明による一実施例の回路図である。
【図１３】本発明による一実施例に利用されるカラーフ
ィルタ配列である。
ィルタ配列である。
【図１４】本発明による一実施例の回路図である。
【図１５】本発明による一実施例の回路図である。
【図１６】本発明による一実施例の回路図である。
【図１７】本発明による一実施例に利用されるカラーフ
ィルタ配列である。
ィルタ配列である。
【図１８】本発明による一実施例の回路図である。
【図１９】従来の光電変換装置の回路図である。
【図２０】従来の光電変換装置の動作を説明するための
タイミングチャートである。
タイミングチャートである。
１ 水平走査回路 ２〜５ バイポーラセンサ ６ 垂直走査回路 １０〜１３ ベース制御用容量 １６，１７ 読み出し回路 １５ 光電変換画素 １８〜２１ ｐ−ＭＯＳトランジスタ ２２〜２５ 出力アンプ ２６，２８ 垂直ライン ３０，３２ リセットスイッチ ３４，３６ 転送スイッチＭＯＳトランジスタ ３８，４０ 蓄積容量 ４２，４４ 水平出力スイッチＭＯＳトランジスタ ４６ 出力線 ４８ アンプ
Claims (6)
- 【請求項１】 二次元状に光電変換素子が構成され、そ
の画素上にカラーフィルタが配列されている光電変換装
置において、 複数の同色の光電変換素子からの信号を信号出力線上で
加算するスイッチ手段を有し、前記スイッチ手段のオン
／オフにより前記複数の同色の光電変換素子からの信号
を加算する場合と加算しない場合の両方の動作を行なう
ことを特徴とする光電変換装置。 - 【請求項２】 請求項１記載の光電変換装置において、
前記スイッチ手段は、蓄積容量に蓄積された電荷を読み
出す際にオンすることにより加算することを特徴とする
光電変換装置。 - 【請求項３】 請求項１記載の光電変換装置において、
前記スイッチ手段は、加算パルスをゲートを印加しソー
ス・ドレインに蓄積容量が接続されていることを特徴と
する光電変換装置。 - 【請求項４】 二次元状に光電変換素子が構成され、そ
の画素上にカラーフィルタが配列されている光電変換装
置において、 １水平走査期間に２水平ラインをオンしてそれぞれ蓄積
容量に前記光電変換素子の電荷を蓄積する転送手段と、
加算パルスにより少なくとも２以上の前記蓄積容量の電
荷を加算する加算手段と、前記加算手段による加算と同
時に２出力に読み出す水平走査回路とを具備する読み出
し回路を有し、垂直ラインの読み出しに奇数ライン用と
偶数ライン用の２つの前記読み出し回路とを備えたこと
を特徴とする光電変換装置。 - 【請求項５】 二次元状に光電変換素子が構成され、そ
の画素上にカラーフィルタが配列されている光電変換装
置において、 水平ラインの４ｎ（ｎは整数）毎の前記光電変換素子の
出力を１垂直ラインずらせた接続として蓄積容量に前記
光電変換素子の電荷を蓄積する転送手段と、加算パルス
により少なくとも２以上の前記蓄積容量の電荷を加算す
る加算手段と、前記加算手段による加算と同時に２出力
に読み出す水平走査回路とを具備する読み出し回路を有
し、垂直ラインの読み出しに奇数ライン用と偶数ライン
用の２つの前記読み出し回路とを備えたことを特徴とす
る光電変換装置。 - 【請求項６】 二次元状に光電変換素子が構成され、そ
の画素上にカラーフィルタが配列されている光電変換装
置において、 前記光電変換素子の画像電荷を奇数ＣＣＤ及び偶数ＣＣ
Ｄに転送する手段と、前記奇数ＣＣＤと偶数ＣＣＤとの
出力を加算するか否かの加算スイッチ手段とを備えたこ
とを特徴とする光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32068594A JP3862298B2 (ja) | 1994-12-22 | 1994-12-22 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32068594A JP3862298B2 (ja) | 1994-12-22 | 1994-12-22 | 光電変換装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005256745A Division JP3862732B2 (ja) | 2005-09-05 | 2005-09-05 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08182005A true JPH08182005A (ja) | 1996-07-12 |
| JP3862298B2 JP3862298B2 (ja) | 2006-12-27 |
Family
ID=18124198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32068594A Expired - Fee Related JP3862298B2 (ja) | 1994-12-22 | 1994-12-22 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3862298B2 (ja) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0757497A2 (en) * | 1995-08-02 | 1997-02-05 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus for colour images |
| EP0940976A2 (en) * | 1998-03-04 | 1999-09-08 | OmniVision Technologies Inc. | Single-chip color CMOS image sensor with two or more line reading structure |
| US6289139B1 (en) | 1996-05-03 | 2001-09-11 | Omnivision Technologies, Inc. | Single chip color CMOS image sensor with two or more line reading structure |
| EP1139658A2 (en) * | 2000-03-29 | 2001-10-04 | Kabushiki Kaisha Toshiba | Amplification type solid-state imaging device and high-speed readout method |
| JP2002330349A (ja) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | Ｘｙアドレス型固体撮像装置 |
| WO2003034714A1 (fr) * | 2001-10-15 | 2003-04-24 | Nikon Corporation | Dispositif de capture d'images a l'etat solide |
| US6707496B1 (en) | 1999-09-15 | 2004-03-16 | Omnivision Technologies, Inc. | CMOS sensor having analog delay line for image processing |
| JP2005057528A (ja) * | 2003-08-05 | 2005-03-03 | Olympus Corp | 固体撮像装置 |
| JP2005229603A (ja) * | 2004-02-11 | 2005-08-25 | Samsung Electronics Co Ltd | サブサンプリングモードでディスプレイ品質を改善した固体撮像素子及びその駆動方法 |
| JP2005348040A (ja) * | 2004-06-02 | 2005-12-15 | Canon Inc | 増幅型撮像装置及び撮像システム |
| JP2006014316A (ja) * | 2004-06-22 | 2006-01-12 | Samsung Electronics Co Ltd | サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法 |
| JP2006020037A (ja) * | 2004-07-01 | 2006-01-19 | Sony Corp | 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置 |
| US7074737B2 (en) | 2003-12-23 | 2006-07-11 | Supresta U.S. Llc | Alkylation of triphenylphosphate |
| JP2006295620A (ja) * | 2005-04-12 | 2006-10-26 | Pentax Corp | 固体撮像素子 |
| JP2007515869A (ja) * | 2003-11-13 | 2007-06-14 | マイクロン テクノロジー インコーポレイテッド | センサ回路の列回路における画素信号のビニングおよび補間 |
| CN100366061C (zh) * | 2003-03-20 | 2008-01-30 | 松下电器产业株式会社 | 固体摄像装置及其驱动方法 |
| US7528872B2 (en) | 2003-08-04 | 2009-05-05 | Olympus Corporation | Image apparatus, driving method, and camera |
| US7593047B2 (en) | 2001-04-19 | 2009-09-22 | Fujitsu Microelectronics Limited | CMOS image sensor for suppressing degradation of spatial resolution and generating compressed image signals |
| US7595821B2 (en) | 2004-06-02 | 2009-09-29 | Canon Kabushiki Kaisha | Solid-state image pickup device and camera using the same |
| US7742088B2 (en) | 2002-11-19 | 2010-06-22 | Fujifilm Corporation | Image sensor and digital camera |
| US7800674B2 (en) | 2003-04-02 | 2010-09-21 | Olympus Corporation | Solid-state image sensing apparatus and method of reading image signal using a plurality of output channels |
| JP4612769B2 (ja) * | 2000-11-15 | 2011-01-12 | キヤノン株式会社 | 固体撮像装置及び固体撮像システム |
| JP2011097646A (ja) * | 2011-01-31 | 2011-05-12 | Toshiba Corp | 固体撮像装置及びその画素平均化処理方法 |
| US7982789B2 (en) | 2007-07-11 | 2011-07-19 | Canon Kabushiki Kaisha | Image sensing apparatus driving method, image sensing apparatus, and image sensing system |
| WO2013099264A1 (ja) * | 2011-12-27 | 2013-07-04 | 株式会社ニコン | 固体撮像素子および撮像装置 |
| JP2013143654A (ja) * | 2012-01-10 | 2013-07-22 | Canon Inc | 固体撮像装置 |
-
1994
- 1994-12-22 JP JP32068594A patent/JP3862298B2/ja not_active Expired - Fee Related
Cited By (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0757497A2 (en) * | 1995-08-02 | 1997-02-05 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus for colour images |
| EP0757497A3 (en) * | 1995-08-02 | 1998-04-08 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus for colour images |
| US6289139B1 (en) | 1996-05-03 | 2001-09-11 | Omnivision Technologies, Inc. | Single chip color CMOS image sensor with two or more line reading structure |
| EP0940976A3 (en) * | 1998-03-04 | 1999-09-22 | OmniVision Technologies Inc. | Single-chip color CMOS image sensor with two or more line reading structure |
| EP0940976A2 (en) * | 1998-03-04 | 1999-09-08 | OmniVision Technologies Inc. | Single-chip color CMOS image sensor with two or more line reading structure |
| US6707496B1 (en) | 1999-09-15 | 2004-03-16 | Omnivision Technologies, Inc. | CMOS sensor having analog delay line for image processing |
| EP1139658A3 (en) * | 2000-03-29 | 2003-03-19 | Kabushiki Kaisha Toshiba | Amplification type solid-state imaging device and high-speed readout method |
| EP1139658A2 (en) * | 2000-03-29 | 2001-10-04 | Kabushiki Kaisha Toshiba | Amplification type solid-state imaging device and high-speed readout method |
| US6982759B2 (en) | 2000-03-29 | 2006-01-03 | Kabushiki Kaisha Toshiba | Amplification type solid-state imaging device having a potential detecting circuit for each unit cell and high-speed readout method thereof |
| JP4612769B2 (ja) * | 2000-11-15 | 2011-01-12 | キヤノン株式会社 | 固体撮像装置及び固体撮像システム |
| US7593047B2 (en) | 2001-04-19 | 2009-09-22 | Fujitsu Microelectronics Limited | CMOS image sensor for suppressing degradation of spatial resolution and generating compressed image signals |
| JP2002330349A (ja) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | Ｘｙアドレス型固体撮像装置 |
| WO2003034714A1 (fr) * | 2001-10-15 | 2003-04-24 | Nikon Corporation | Dispositif de capture d'images a l'etat solide |
| US7742088B2 (en) | 2002-11-19 | 2010-06-22 | Fujifilm Corporation | Image sensor and digital camera |
| US7825976B2 (en) | 2003-03-20 | 2010-11-02 | Panasonic Corporation | Solid-state image sensing apparatus and driving method thereof |
| CN100366061C (zh) * | 2003-03-20 | 2008-01-30 | 松下电器产业株式会社 | 固体摄像装置及其驱动方法 |
| US7379109B2 (en) | 2003-03-20 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Solid-state image sensing apparatus and driving method thereof |
| US7800674B2 (en) | 2003-04-02 | 2010-09-21 | Olympus Corporation | Solid-state image sensing apparatus and method of reading image signal using a plurality of output channels |
| US7893979B2 (en) | 2003-08-04 | 2011-02-22 | Olympus Corporation | Solid-state imager apparatus which carries out both progressive scanning and interlace scanning in one frame by an arbitrary combination, and a camera using the solid-state imager apparatus |
| US7528872B2 (en) | 2003-08-04 | 2009-05-05 | Olympus Corporation | Image apparatus, driving method, and camera |
| JP4499387B2 (ja) * | 2003-08-05 | 2010-07-07 | オリンパス株式会社 | 固体撮像装置 |
| JP2005057528A (ja) * | 2003-08-05 | 2005-03-03 | Olympus Corp | 固体撮像装置 |
| JP2007515869A (ja) * | 2003-11-13 | 2007-06-14 | マイクロン テクノロジー インコーポレイテッド | センサ回路の列回路における画素信号のビニングおよび補間 |
| US7074737B2 (en) | 2003-12-23 | 2006-07-11 | Supresta U.S. Llc | Alkylation of triphenylphosphate |
| JP2005229603A (ja) * | 2004-02-11 | 2005-08-25 | Samsung Electronics Co Ltd | サブサンプリングモードでディスプレイ品質を改善した固体撮像素子及びその駆動方法 |
| US7595821B2 (en) | 2004-06-02 | 2009-09-29 | Canon Kabushiki Kaisha | Solid-state image pickup device and camera using the same |
| JP2005348040A (ja) * | 2004-06-02 | 2005-12-15 | Canon Inc | 増幅型撮像装置及び撮像システム |
| JP4510523B2 (ja) * | 2004-06-02 | 2010-07-28 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP2006014316A (ja) * | 2004-06-22 | 2006-01-12 | Samsung Electronics Co Ltd | サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法 |
| JP2006020037A (ja) * | 2004-07-01 | 2006-01-19 | Sony Corp | 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置 |
| US7875839B2 (en) | 2005-04-12 | 2011-01-25 | Hoya Corporation | Solid state imaging device that generates color pixel signals corresponding to a color filter |
| JP2006295620A (ja) * | 2005-04-12 | 2006-10-26 | Pentax Corp | 固体撮像素子 |
| US7982789B2 (en) | 2007-07-11 | 2011-07-19 | Canon Kabushiki Kaisha | Image sensing apparatus driving method, image sensing apparatus, and image sensing system |
| JP2011097646A (ja) * | 2011-01-31 | 2011-05-12 | Toshiba Corp | 固体撮像装置及びその画素平均化処理方法 |
| WO2013099264A1 (ja) * | 2011-12-27 | 2013-07-04 | 株式会社ニコン | 固体撮像素子および撮像装置 |
| JPWO2013099264A1 (ja) * | 2011-12-27 | 2015-04-30 | 株式会社ニコン | 固体撮像素子および撮像装置 |
| US10419700B2 (en) | 2011-12-27 | 2019-09-17 | Nikon Corporation | Imaging device and imaging apparatus |
| US10798330B2 (en) | 2011-12-27 | 2020-10-06 | Nikon Corporation | Imaging device and imaging apparatus |
| JP2013143654A (ja) * | 2012-01-10 | 2013-07-22 | Canon Inc | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3862298B2 (ja) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3862298B2 (ja) | 光電変換装置 | |
| JP5442556B2 (ja) | センサ回路の列回路における画素信号のビニングおよび補間 | |
| KR100285390B1 (ko) | 고체 상태 영상 픽업 장치와 그 장치의 신호 판독 방법 | |
| US5420631A (en) | Solid state image pickup device and method | |
| JP4540280B2 (ja) | 光学走査装置 | |
| US5229857A (en) | Solid state imaging apparatus with large electric charge amount in vertical transfer | |
| JPS63245073A (ja) | 撮像装置 | |
| JP2005277709A (ja) | 固体撮像装置 | |
| JP2002165136A (ja) | 撮像装置及び撮像システム | |
| JP3102557B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JPH11164204A (ja) | 増幅型固体撮像素子 | |
| JPS63153971A (ja) | 固体撮像装置 | |
| US7701498B2 (en) | Solid-state image pickup device, drive method therefor and camera | |
| US5379068A (en) | Solid state imaging devices for producing normal and mirror image signals with the use of a reversible shift register | |
| JPH06245145A (ja) | 固体撮像装置の駆動方法 | |
| JP3862732B2 (ja) | 光電変換装置 | |
| JP2001016502A (ja) | 固体撮像装置 | |
| JP2915483B2 (ja) | 光電変換装置 | |
| JP2658443B2 (ja) | 固体撮像装置の駆動方法 | |
| JP4228755B2 (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
| JPH04293371A (ja) | 固体撮像装置 | |
| JPS60167579A (ja) | 電荷移送型固体撮像素子 | |
| JP2000032480A (ja) | ２次元カラー画像入力装置 | |
| JPS6258593B2 (ja) | ||
| JP3919304B2 (ja) | カラーイメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |