JP2915483B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP2915483B2 JP2915483B2 JP2105190A JP10519090A JP2915483B2 JP 2915483 B2 JP2915483 B2 JP 2915483B2 JP 2105190 A JP2105190 A JP 2105190A JP 10519090 A JP10519090 A JP 10519090A JP 2915483 B2 JP2915483 B2 JP 2915483B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- horizontal
- photoelectric conversion
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光電変換装置に係わり、特に共通信号出力線
上で、異なる光電変換要素からの信号の混合を行う光電
変換装置に関する。
上で、異なる光電変換要素からの信号の混合を行う光電
変換装置に関する。
［従来の技術］ 近年、ビデオカメラの小型・軽量化が著しく進み、需
要も増大しつつある。従来からカラービデオカメラのカ
ラー化の方式としては単板カラー方式が主流を占めてき
た。
要も増大しつつある。従来からカラービデオカメラのカ
ラー化の方式としては単板カラー方式が主流を占めてき
た。
単板カラー方式では、イメージセンサにカラーフィル
ターを貼り、イメージセンサー出力を信号処理回路で画
像を作っていた。
ターを貼り、イメージセンサー出力を信号処理回路で画
像を作っていた。
このような単板カラー方式において、カラーフィルタ
ーには、いろいろな方式があるが、色解像度の点から、
フィールド毎に１行ずらして２行を加算することにより
信号を得る信号読み出し方法が一般的に用いられてい
た。例えば、第１フィールドでは、１行目と２行目、３
行目と４行目、第２フィールドでは２行目と３行目、４
行目と５行目を加算してインターレース動作を行なって
いた。
ーには、いろいろな方式があるが、色解像度の点から、
フィールド毎に１行ずらして２行を加算することにより
信号を得る信号読み出し方法が一般的に用いられてい
た。例えば、第１フィールドでは、１行目と２行目、３
行目と４行目、第２フィールドでは２行目と３行目、４
行目と５行目を加算してインターレース動作を行なって
いた。
第８図は従来のイメージセンサーの回路構成図であ
る。
る。
同図において、１は水平シフトレジスタ、２〜５はベ
ースに電荷を蓄積し、エミッタから信号を読み出すバイ
ポーラ型のセンサ（以下センサーバイポーラという）、
10〜13はセンサーバイポーラ２〜５のベースに蓄積した
信号を読み出すための容量COX、18〜21はセンサーバイ
ポーラ２〜５のベースをリセット電圧VMにリセットする
ためのベースリセット用のpMOSトランジスタ、26はセン
サーバイポーラ2,4の信号を出力する垂直信号線、28は
センサーバイポーラ3,5の信号を出力する垂直信号線、3
0,32は垂直信号線26,28をリセット電圧VVCにリセットす
るための垂直リセット用のMOSトランジスタ、38,40は信
号を一時蓄えておく蓄積容量CT、34,36は垂直信号線26,
28に出力された信号を蓄積容量CT、38,40へ転送するた
めの転送用のMOSトランジスタ、46は水平信号線、42,44
は蓄積容量CT38,40に蓄えられた信号を水平信号線46へ
出力するための水平転送用のMOSトランジスタ、47は水
平信号線46をリセット電圧VHCにリセットするため水平
リセット用のMOSトランジスタ、48はバッファ・アン
プ、49は出力端子である。
ースに電荷を蓄積し、エミッタから信号を読み出すバイ
ポーラ型のセンサ（以下センサーバイポーラという）、
10〜13はセンサーバイポーラ２〜５のベースに蓄積した
信号を読み出すための容量COX、18〜21はセンサーバイ
ポーラ２〜５のベースをリセット電圧VMにリセットする
ためのベースリセット用のpMOSトランジスタ、26はセン
サーバイポーラ2,4の信号を出力する垂直信号線、28は
センサーバイポーラ3,5の信号を出力する垂直信号線、3
0,32は垂直信号線26,28をリセット電圧VVCにリセットす
るための垂直リセット用のMOSトランジスタ、38,40は信
号を一時蓄えておく蓄積容量CT、34,36は垂直信号線26,
28に出力された信号を蓄積容量CT、38,40へ転送するた
めの転送用のMOSトランジスタ、46は水平信号線、42,44
は蓄積容量CT38,40に蓄えられた信号を水平信号線46へ
出力するための水平転送用のMOSトランジスタ、47は水
平信号線46をリセット電圧VHCにリセットするため水平
リセット用のMOSトランジスタ、48はバッファ・アン
プ、49は出力端子である。
上記構成のイメージセンサにおける通常の動作は、第
９図のタイミング・チャートによって示される。
９図のタイミング・チャートによって示される。
同図に示すように、まず、時刻t31において、パルス
φR1をミドルレベルからハイレベルとして、ベース電位
をCOX10,11を通して持ち上げると、センサバイポーラ2,
3のベースに蓄えられてきた信号がエミッタへ読み出さ
れる。同時にパルスφＴをハイレベルとして、垂直出力
線26,28へ出力されていた信号を蓄積容量CT38,40へ転送
する。
φR1をミドルレベルからハイレベルとして、ベース電位
をCOX10,11を通して持ち上げると、センサバイポーラ2,
3のベースに蓄えられてきた信号がエミッタへ読み出さ
れる。同時にパルスφＴをハイレベルとして、垂直出力
線26,28へ出力されていた信号を蓄積容量CT38,40へ転送
する。
次に、時刻t32において、パルスφH1をハイレベルと
して、蓄積容量CT38へ蓄えられていた信号を水平出力線
46に読み出す。
して、蓄積容量CT38へ蓄えられていた信号を水平出力線
46に読み出す。
次に、時刻t33において、パルスφHCをハイレベルと
して、水平出力線46をリセット電圧VHCにリセットす
る。
して、水平出力線46をリセット電圧VHCにリセットす
る。
次に、時刻t34において、パルスφH2をハイレベルと
して、蓄積容量CT40に蓄えられていた信号を水平出力線
46へ読み出す。
して、蓄積容量CT40に蓄えられていた信号を水平出力線
46へ読み出す。
次に、時刻t35において、パルスφHCをハイレベルと
して、水平出力線46をリセット電圧VHCにリセットす
る。
して、水平出力線46をリセット電圧VHCにリセットす
る。
次に、時刻t36において、センサーバイポーラ2,3のエ
ミッタと蓄積容量CT38,40がリセット電圧VVCにリセット
される。
ミッタと蓄積容量CT38,40がリセット電圧VVCにリセット
される。
次に、時刻t37において、センサーバイポーラ4,5の信
号が蓄積容量CT38,40に読み出され、以下上述した動作
と同様な動作で水平出力線46に出力される。
号が蓄積容量CT38,40に読み出され、以下上述した動作
と同様な動作で水平出力線46に出力される。
［発明が解決しようとしている課題］ しかしながら、上記従来のイメージセンサでは、２行
分の信号を加算する場合にイメージセンサの外部で加算
処理をやらねばならず、システム全体の大型化を招き、
又、外部回路の調整も必要でコスト高となる問題点があ
った。
分の信号を加算する場合にイメージセンサの外部で加算
処理をやらねばならず、システム全体の大型化を招き、
又、外部回路の調整も必要でコスト高となる問題点があ
った。
［課題を解決するための手段］ 本発明の光電変換装置は、異なる光電変換要素から出
力される信号を蓄積する複数の蓄積手段と、前記複数の
蓄積手段に蓄積された各信号が出力される共通信号出力
線と、この共通信号出力線と前記複数の蓄積手段との間
にそれぞれ設けられた複数のスイッチ手段と、各スイッ
チ手段をオフして前記複数の蓄積手段に前記異なる光電
変換要素から出力される信号をそれぞれ蓄積するととも
に、各スイッチ手段をオンして前記複数の蓄積手段に蓄
積された信号をそれぞれ前記共通信号出力線に読み出
し、前記共通信号出力線上で読み出された信号の混合を
行う制御手段と、を有することを特徴とする。
力される信号を蓄積する複数の蓄積手段と、前記複数の
蓄積手段に蓄積された各信号が出力される共通信号出力
線と、この共通信号出力線と前記複数の蓄積手段との間
にそれぞれ設けられた複数のスイッチ手段と、各スイッ
チ手段をオフして前記複数の蓄積手段に前記異なる光電
変換要素から出力される信号をそれぞれ蓄積するととも
に、各スイッチ手段をオンして前記複数の蓄積手段に蓄
積された信号をそれぞれ前記共通信号出力線に読み出
し、前記共通信号出力線上で読み出された信号の混合を
行う制御手段と、を有することを特徴とする。
なお、共通信号出力線上の信号の混合は信号を加算す
る処理となるので、以下、共通信号出力線上での信号の
混合を信号の加算処理という。
る処理となるので、以下、共通信号出力線上での信号の
混合を信号の加算処理という。
［作 用］ 本発明は、複数の蓄積手段に蓄積された各信号をスイ
ッチ手段をオンすることで共通信号出力線に読み出し、
共通信号出力線上で読み出された信号の加算処理を行う
ことにより、信号読出部から信号を読み出す時点で加算
された出力を得られるようにしたものである。
ッチ手段をオンすることで共通信号出力線に読み出し、
共通信号出力線上で読み出された信号の加算処理を行う
ことにより、信号読出部から信号を読み出す時点で加算
された出力を得られるようにしたものである。
以下、本発明における加算処理動作について図面を用
いて説明する。
いて説明する。
第６図（Ａ）は本発明の光電変換装置における加算処
理動作を説明するための説明図、第６図（Ｂ）は従来の
光電変換装置における加算処理動作を説明するための説
明図である。
理動作を説明するための説明図、第６図（Ｂ）は従来の
光電変換装置における加算処理動作を説明するための説
明図である。
第６図（Ｂ）に示すように、従来の光電変換装置にお
いては、画素S11からの信号と画素S21からの信号とを加
算する場合、画素S11からの信号を蓄積手段CT1（容量を
CTとする）に蓄積し（信号電圧V11）、この信号を水平
出力線SL（寄生容量をCHとする）に出力した後に、画素
S21からの信号を蓄積手段CT1に蓄積し（信号電圧
V21）、この信号を水平出力線SLに出力し、外部回路で
次のような加算処理を行う。
いては、画素S11からの信号と画素S21からの信号とを加
算する場合、画素S11からの信号を蓄積手段CT1（容量を
CTとする）に蓄積し（信号電圧V11）、この信号を水平
出力線SL（寄生容量をCHとする）に出力した後に、画素
S21からの信号を蓄積手段CT1に蓄積し（信号電圧
V21）、この信号を水平出力線SLに出力し、外部回路で
次のような加算処理を行う。
一方、第６図（Ａ）に示すように、本発明の光電変換
装置においては、画素S11からの信号と画素S21からの信
号とを加算する場合、画素S11からの信号を蓄積手段CT1
（容量をCTとする）に蓄積し（信号電圧V11）、画素S21
からの信号を蓄積手段CT2（容量をCTとする）に蓄積し
（信号電圧V21）、両信号を水平出力線SL（寄生容量をC
Hとする）に出力して、次のような加算処理を行う。
装置においては、画素S11からの信号と画素S21からの信
号とを加算する場合、画素S11からの信号を蓄積手段CT1
（容量をCTとする）に蓄積し（信号電圧V11）、画素S21
からの信号を蓄積手段CT2（容量をCTとする）に蓄積し
（信号電圧V21）、両信号を水平出力線SL（寄生容量をC
Hとする）に出力して、次のような加算処理を行う。
このように、本発明においても信号電圧の加算値（V
11＋V21）に所定の係数をかけた処理、すなわち加算処
理が行われる。
11＋V21）に所定の係数をかけた処理、すなわち加算処
理が行われる。
［実施例］ 以下、本発明の実施例について図面を用いて説明す
る。
る。
第１図は、本発明の光電変換装置の第１実施例の回路
構成図である。
構成図である。
なお、第８図に示した構成部材と同一構成部材につい
ては、同一符号を付するものとする。
ては、同一符号を付するものとする。
同図において、１は水平シフトレジスタ、２〜９は、
ベース領域に光信号を蓄積し、エミッタへ出力する各々
が１画素の相当するセンサーバイポーラ、10〜17は、セ
ンサーバイポーラ２〜９のベースに蓄積された信号をエ
ミッタへ読み出すための容量COX、18〜25は、センサー
バイポーラのベースをリセット電圧VMにリセットするた
めのpMOSトランジスタ、26,27及び28,29は各々互い違い
に垂直方向に１つおきのエミッタに接続している垂直信
号線、30〜33は垂直信号線26〜29をリセット電圧VVCに
リセットするためのnMOSトランジスタ、38〜41は信号を
一時蓄えておくための蓄積容量CT、34〜37はそれぞれ垂
直信号線26〜29に出力された信号を蓄積容量CT38〜41へ
移すための転送用のMOSトランジスタ、46は水平信号
線、42〜45はそれぞれ蓄積容量CT38〜41に蓄えられた信
号を水平信号線46に読み出すための水平転送用のMOSト
ランジスタ、47は水平信号線をリセット電圧VHCにリセ
ットするための水平リセット用のMOSトランジスタ、48
はバッファアンプ、49は出力端子である。
ベース領域に光信号を蓄積し、エミッタへ出力する各々
が１画素の相当するセンサーバイポーラ、10〜17は、セ
ンサーバイポーラ２〜９のベースに蓄積された信号をエ
ミッタへ読み出すための容量COX、18〜25は、センサー
バイポーラのベースをリセット電圧VMにリセットするた
めのpMOSトランジスタ、26,27及び28,29は各々互い違い
に垂直方向に１つおきのエミッタに接続している垂直信
号線、30〜33は垂直信号線26〜29をリセット電圧VVCに
リセットするためのnMOSトランジスタ、38〜41は信号を
一時蓄えておくための蓄積容量CT、34〜37はそれぞれ垂
直信号線26〜29に出力された信号を蓄積容量CT38〜41へ
移すための転送用のMOSトランジスタ、46は水平信号
線、42〜45はそれぞれ蓄積容量CT38〜41に蓄えられた信
号を水平信号線46に読み出すための水平転送用のMOSト
ランジスタ、47は水平信号線をリセット電圧VHCにリセ
ットするための水平リセット用のMOSトランジスタ、48
はバッファアンプ、49は出力端子である。
なお、センサーバイポーラ２〜９は光電変換要素、蓄
積容量CT38〜41は蓄積手段、MOSトランジスタ42〜45は
スイッチ手段、水平信号線46は共通信号出力線、水平シ
フトレジスタ１は制御手段となる。
積容量CT38〜41は蓄積手段、MOSトランジスタ42〜45は
スイッチ手段、水平信号線46は共通信号出力線、水平シ
フトレジスタ１は制御手段となる。
上記構成の光電変換装置における回路動作を第２図の
タイミングチャートを用いて以下に説明する。
タイミングチャートを用いて以下に説明する。
まず、時刻t1において、パルスφR1,φR2をミドルレ
ベルからハイレベルにすると、センサーバイポーラ２〜
５のベース電位が、容量COX10〜13を通して持ち上げる
ため、エミッタから信号が出力される。同時にパルスφ
Ｔをハイレベルとすると、垂直信号線26,28に読み出さ
れた信号は蓄積容量CT38,40へ、垂直信号線27,29に読み
出された信号は蓄積容量CT39,40へ転送される。
ベルからハイレベルにすると、センサーバイポーラ２〜
５のベース電位が、容量COX10〜13を通して持ち上げる
ため、エミッタから信号が出力される。同時にパルスφ
Ｔをハイレベルとすると、垂直信号線26,28に読み出さ
れた信号は蓄積容量CT38,40へ、垂直信号線27,29に読み
出された信号は蓄積容量CT39,40へ転送される。
次に、時刻t2において、パルスφT,φR1,φR2をロウ
レベルとすると、信号の読み出しは終り、ベースリセッ
ト用のpMOSトランジスタ18〜21がON状態となるのでセン
サーバイポーラ２〜５のベースはベースリセット電圧VM
にリセットされる。
レベルとすると、信号の読み出しは終り、ベースリセッ
ト用のpMOSトランジスタ18〜21がON状態となるのでセン
サーバイポーラ２〜５のベースはベースリセット電圧VM
にリセットされる。
次に、時刻t3において、パルスφH1をハイレベルにす
ると、MOSトランジスタ42,43がON状態となり、蓄積容量
CT38と蓄積容量CT39に蓄えられていたセンサーバイポー
ラ2,4に対応する信号が加算されて水平出力線46に出力
される。
ると、MOSトランジスタ42,43がON状態となり、蓄積容量
CT38と蓄積容量CT39に蓄えられていたセンサーバイポー
ラ2,4に対応する信号が加算されて水平出力線46に出力
される。
次に、時刻t4において、パルスφHCをハイレベルにす
ると、MOSトランジスタ47がON状態となり、水平出力線4
6がリセット電圧VHCにリセットされる。
ると、MOSトランジスタ47がON状態となり、水平出力線4
6がリセット電圧VHCにリセットされる。
次に、時刻t5において、時刻t3のときと同様にしてセ
ンサーバイポーラ3,5に対応する信号が水平出力線46に
出力される。以下時刻t6〜時刻t8まで、順次パルスφR1
とパルスφR2によって読み出される行の信号が、２行加
算されて水平出力線46に出力される。
ンサーバイポーラ3,5に対応する信号が水平出力線46に
出力される。以下時刻t6〜時刻t8まで、順次パルスφR1
とパルスφR2によって読み出される行の信号が、２行加
算されて水平出力線46に出力される。
次に、時刻t8において、パルスφR1,φR2,をロウレベ
ルからハイレベル、パルスφVCをハイレベルにすると、
ベースリセット用のpMOSトランジスタ18〜21がOFF状態
となるとともに、容量COX10〜13を通してセンサーバイ
ポーラ２〜５のベース電位が持ち上げられ、同時にリセ
ット用のMOSトランジスタ26〜29がON状態となるため、
エミッタはMOSトランジスタ26〜29を通して垂直リセッ
ト電圧VVCにリセットされ、ベースに残留した電荷もリ
フレッシュされる。この時パルスφＴをハイレベルとす
ると転送用のMOSトランジスタ34〜37もON状態となり、
蓄積容量CT38〜41がリセットされる。
ルからハイレベル、パルスφVCをハイレベルにすると、
ベースリセット用のpMOSトランジスタ18〜21がOFF状態
となるとともに、容量COX10〜13を通してセンサーバイ
ポーラ２〜５のベース電位が持ち上げられ、同時にリセ
ット用のMOSトランジスタ26〜29がON状態となるため、
エミッタはMOSトランジスタ26〜29を通して垂直リセッ
ト電圧VVCにリセットされ、ベースに残留した電荷もリ
フレッシュされる。この時パルスφＴをハイレベルとす
ると転送用のMOSトランジスタ34〜37もON状態となり、
蓄積容量CT38〜41がリセットされる。
次に、時刻t9において、パルスφR1,φR2をハイレベ
ルからミドルレベルとすると、センサーバイポーラ２〜
５はベース電位が低下して逆バイアス状態となり、光信
号の蓄積が始まる。
ルからミドルレベルとすると、センサーバイポーラ２〜
５はベース電位が低下して逆バイアス状態となり、光信
号の蓄積が始まる。
次に、時刻t10において、今度はパルスφR3,φR4をミ
ドルレベルからハイレベルとするとセンサーバイポーラ
６〜９のベースに蓄えられていた光信号が蓄積容量CT38
〜41に読み出される。パルスφR1,φR2が加えられるラ
インと同様に、パルスφR3,φR4が加えられるラインも
センサバイポーラ6,8、センサバイポーラ7,9というよう
に２行分が順次加算され水平出力線46に出力される。
ドルレベルからハイレベルとするとセンサーバイポーラ
６〜９のベースに蓄えられていた光信号が蓄積容量CT38
〜41に読み出される。パルスφR1,φR2が加えられるラ
インと同様に、パルスφR3,φR4が加えられるラインも
センサバイポーラ6,8、センサバイポーラ7,9というよう
に２行分が順次加算され水平出力線46に出力される。
以下、同様動作を続けることにより、２行ずつ信号が
加算され出力される。以上の動作は第１行目のセンサバ
イポーラからの信号と第２行目のセンサバイポーラから
の信号とを加算するものであるが、この動作を第１フィ
ールドとする。
加算され出力される。以上の動作は第１行目のセンサバ
イポーラからの信号と第２行目のセンサバイポーラから
の信号とを加算するものであるが、この動作を第１フィ
ールドとする。
次に第２フィールドの回路動作について、第３図のタ
イミングチャートを用いて説明する。
イミングチャートを用いて説明する。
第２フィールドの動作は、第２行目のセンサバイポー
ラからの信号と第３行目のセンサバイポーラからの信号
とを加算するものである。
ラからの信号と第３行目のセンサバイポーラからの信号
とを加算するものである。
まず、時刻t11において、パルスφR2,φR3をミドルレ
ベルからハイレベルにすると、センサーバイポーラ４〜
７のベース電位が持ち上げられ、エミッタに信号が出力
される。このときパルスφＴもハイレベルになっている
のでセンサーバイポーラ４の信号は蓄積容量CT39に転送
され、センサーバイポーラ６の信号は蓄積容量CT38に転
送される。以下、第１フィールドの場合と同様に蓄積容
量CT38と蓄積容量CT39の信号は加算されて水平出力線46
に出力され、順次第２行と第３行の信号が加算されて水
平出力線46に出力される。
ベルからハイレベルにすると、センサーバイポーラ４〜
７のベース電位が持ち上げられ、エミッタに信号が出力
される。このときパルスφＴもハイレベルになっている
のでセンサーバイポーラ４の信号は蓄積容量CT39に転送
され、センサーバイポーラ６の信号は蓄積容量CT38に転
送される。以下、第１フィールドの場合と同様に蓄積容
量CT38と蓄積容量CT39の信号は加算されて水平出力線46
に出力され、順次第２行と第３行の信号が加算されて水
平出力線46に出力される。
同様にして時刻t12において、第４行目のセンサバイ
ポーラからの信号と第５行目のセンサバイポーラからの
信号が蓄積容量CTへ読み出され、以下順次加算されて、
水平出力線46に出力される。
ポーラからの信号と第５行目のセンサバイポーラからの
信号が蓄積容量CTへ読み出され、以下順次加算されて、
水平出力線46に出力される。
このように本発明の光電変換装置を用いれば、フィー
ルド毎に１行ずらして２行加算が出力できるので、カラ
ーフィルターを貼ったイメージセンサーのインターレー
ス動作が容易に実現でき、後の信号処理も簡易化でき
る。また２画素加算して読み出すので、固定パターンノ
イズも減らすことができる効果がある。
ルド毎に１行ずらして２行加算が出力できるので、カラ
ーフィルターを貼ったイメージセンサーのインターレー
ス動作が容易に実現でき、後の信号処理も簡易化でき
る。また２画素加算して読み出すので、固定パターンノ
イズも減らすことができる効果がある。
第４図は、本発明の光電変換装置の第２実施例の部分
回路構成図である。
回路構成図である。
第５図は、上記光電変換装置の動作を説明するための
タイミングチャートである。
タイミングチャートである。
本実施例の光電変換装置の特徴とするところは、第４
図に示すように、第１図に示した第１実施例に加えて、
切換用のnMOSトランジスタ50,pMOSトランジスタ51が設
けられていることである。なお、他の構成部材について
は第１図に示した構成部材と同じなので図示及び説明を
略すものとする。
図に示すように、第１図に示した第１実施例に加えて、
切換用のnMOSトランジスタ50,pMOSトランジスタ51が設
けられていることである。なお、他の構成部材について
は第１図に示した構成部材と同じなので図示及び説明を
略すものとする。
なお、第４図において、蓄積容量CT38〜41は蓄積手
段、MOSトランジスタ42〜45はスイッチ手段、水平信号
線46は共通信号出力線、水平シフトレジスタ1,nMOSトラ
ンジスタ50,pMOSトランジスタ51は制御手段となる。
段、MOSトランジスタ42〜45はスイッチ手段、水平信号
線46は共通信号出力線、水平シフトレジスタ1,nMOSトラ
ンジスタ50,pMOSトランジスタ51は制御手段となる。
以下、第５図のタイミングチャートに従って動作を説
明する。
明する。
なお、時刻20までは、第２図に示したタイミングチャ
ートと同じ動作であり、センサーバイポーラ２〜５の信
号を蓄積容量CT38〜41へ読み出し、センサーバイポーラ
のベースをリセット電位VMにリセットする動作が行われ
る。
ートと同じ動作であり、センサーバイポーラ２〜５の信
号を蓄積容量CT38〜41へ読み出し、センサーバイポーラ
のベースをリセット電位VMにリセットする動作が行われ
る。
次に、時刻t20において、パルスφH1をロウレベルか
らハイレベルとし、パルスφＺをハイレベルとすると、
pMOSトランジスタ51がOFF状態、nMOSトランジスタ50がO
N状態となって、水平転送用のMOSトランジスタ42〜45が
ON状態となるので、蓄積容量CT38〜41に蓄えられていた
信号が加算されて水平出力線46に出力される。
らハイレベルとし、パルスφＺをハイレベルとすると、
pMOSトランジスタ51がOFF状態、nMOSトランジスタ50がO
N状態となって、水平転送用のMOSトランジスタ42〜45が
ON状態となるので、蓄積容量CT38〜41に蓄えられていた
信号が加算されて水平出力線46に出力される。
次に、時刻21において、パルスφHCをハイレベルとし
て、MOSトランジスタ47をON状態として、水平出力線46
をリセット電圧VHCにリセットする。
て、MOSトランジスタ47をON状態として、水平出力線46
をリセット電圧VHCにリセットする。
次に、時刻22において、パルスφH2をロウレベルから
ハイレベルとしても、MOSトランジスタ51がOFF状態であ
るため、水平転送は行なわれない。
ハイレベルとしても、MOSトランジスタ51がOFF状態であ
るため、水平転送は行なわれない。
次に、時刻23において、１行目と２行目センサーバイ
ポーラ２〜５のエミッタ及び蓄積容量CTがリセットされ
る。
ポーラ２〜５のエミッタ及び蓄積容量CTがリセットされ
る。
以下同様の動作では、時刻24からは、センサーバイポ
ーラ６〜９の信号が蓄積容量CT38〜41へ読み出され、４
信号が加算されて水平出力線46に出力される。このよう
な動作によって画素数を1/4にした場合と同じ出力が取
り出せる。
ーラ６〜９の信号が蓄積容量CT38〜41へ読み出され、４
信号が加算されて水平出力線46に出力される。このよう
な動作によって画素数を1/4にした場合と同じ出力が取
り出せる。
以上説明したように、本実施例においては、４画素分
の加算処理が行なわれて出力信号のレベルが大きくなっ
て感度が向上する。また、センサー内部で４画素分の加
算処理が行なわれて加算信号が１回で出力されるので、
信号出力時にのるノイズ成分は、各画素ごとに４回分信
号を出力して外部回路で加算するよりも低減される。し
たがって、低照度時には解像度を落としてS/N比を上げ
ることができる。
の加算処理が行なわれて出力信号のレベルが大きくなっ
て感度が向上する。また、センサー内部で４画素分の加
算処理が行なわれて加算信号が１回で出力されるので、
信号出力時にのるノイズ成分は、各画素ごとに４回分信
号を出力して外部回路で加算するよりも低減される。し
たがって、低照度時には解像度を落としてS/N比を上げ
ることができる。
第７図は、本発明を適用した固体撮像装置の概略的構
成図である。
成図である。
同図において、光センサがエリア状に配列された撮像
素子201は、垂直走査部202及び水平走査部203によって
テレビジョン走査が行なわれる。
素子201は、垂直走査部202及び水平走査部203によって
テレビジョン走査が行なわれる。
水平走査部203から出力された信号は、処理回路204を
通して標準テレビジョン信号として出力される。
通して標準テレビジョン信号として出力される。
垂直および水平走査部202及び203の駆動パルスφHS,
φH1,φH2,φVS,φV1,φV2等はドライバ205によって供
給される。またドライバ205はコントローラ206によって
制限される。
φH1,φH2,φVS,φV1,φV2等はドライバ205によって供
給される。またドライバ205はコントローラ206によって
制限される。
［発明の効果］ 以上詳細に説明したように、本発明の光電変換装置に
よれば、複数の蓄積手段に蓄積された各信号をスイッチ
手段をオンすることで共通信号出力線に読み出し、共通
信号出力線上で読み出された信号の加算処理を行うこと
により、信号読出部から信号を読み出す時点で加算処理
が行なえるようになったので、カラー化された光電変換
装置における外部の信号処理回路を簡易にし、感度アッ
プなどの機能を持たせることができるという効果があ
る。
よれば、複数の蓄積手段に蓄積された各信号をスイッチ
手段をオンすることで共通信号出力線に読み出し、共通
信号出力線上で読み出された信号の加算処理を行うこと
により、信号読出部から信号を読み出す時点で加算処理
が行なえるようになったので、カラー化された光電変換
装置における外部の信号処理回路を簡易にし、感度アッ
プなどの機能を持たせることができるという効果があ
る。
第１図は、本発明の光電変換装置の第１実施例の回路構
成図である。 第２図及び第３図は、上記光電変換装置の動作を説明す
るためのタイミングチャートである。 第４図は、本発明の光電変換装置の第２実施例の部分回
路構成図である。 第５図は、上記光電変換装置の動作を説明するためのタ
イミングチャートである。 第６図（Ａ）は本発明の光電変換装置における加算処理
動作を説明するための説明図、第６図（Ｂ）は従来の光
電変換装置における加算処理動作を説明するための説明
図である。 第７図は、本発明を適用した固体撮像装置の概略的構成
図である。 第８図は従来のイメージセンサーの回路構成図である。 第９図は、従来のイメージセンサーの動作を説明するた
めのタイミングチャートである。 1:水平シフトレジスタ、２〜9:センサーバイポーラ、10
〜17:容量COX、18〜25:pMOSトランジスタ、26〜29:垂直
信号線、30〜33:nMOSトランジスタ、38〜41:蓄積容量
CT、34〜37:転送用のMOSトランジスタ、46:水平信号
線、42〜45:水平転送用のMOSトランジスタ、47:水平リ
セット用のMOSトランジスタ、48:バッファアンプ、49:
出力端子。
成図である。 第２図及び第３図は、上記光電変換装置の動作を説明す
るためのタイミングチャートである。 第４図は、本発明の光電変換装置の第２実施例の部分回
路構成図である。 第５図は、上記光電変換装置の動作を説明するためのタ
イミングチャートである。 第６図（Ａ）は本発明の光電変換装置における加算処理
動作を説明するための説明図、第６図（Ｂ）は従来の光
電変換装置における加算処理動作を説明するための説明
図である。 第７図は、本発明を適用した固体撮像装置の概略的構成
図である。 第８図は従来のイメージセンサーの回路構成図である。 第９図は、従来のイメージセンサーの動作を説明するた
めのタイミングチャートである。 1:水平シフトレジスタ、２〜9:センサーバイポーラ、10
〜17:容量COX、18〜25:pMOSトランジスタ、26〜29:垂直
信号線、30〜33:nMOSトランジスタ、38〜41:蓄積容量
CT、34〜37:転送用のMOSトランジスタ、46:水平信号
線、42〜45:水平転送用のMOSトランジスタ、47:水平リ
セット用のMOSトランジスタ、48:バッファアンプ、49:
出力端子。
Claims (1)
- 【請求項１】異なる光電変換要素から出力される信号を
蓄積する複数の蓄積手段と、 前記複数の蓄積手段に蓄積された各信号が出力される共
通信号出力線と、この共通信号出力線と前記複数の蓄積
手段との間にそれぞれ設けられた複数のスイッチ手段
と、 各スイッチ手段をオフして前記複数の蓄積手段に前記異
なる光電変換要素から出力される信号をそれぞれ蓄積す
るとともに、各スイッチ手段をオンして前記複数の蓄積
手段に蓄積された信号をそれぞれ前記共通信号出力線に
読み出し、前記共通信号出力線上で読み出された信号の
混合を行う制御手段と、 を有する光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105190A JP2915483B2 (ja) | 1990-04-23 | 1990-04-23 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105190A JP2915483B2 (ja) | 1990-04-23 | 1990-04-23 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH044682A JPH044682A (ja) | 1992-01-09 |
| JP2915483B2 true JP2915483B2 (ja) | 1999-07-05 |
Family
ID=14400757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2105190A Expired - Fee Related JP2915483B2 (ja) | 1990-04-23 | 1990-04-23 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2915483B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW443064B (en) | 1998-02-19 | 2001-06-23 | Canon Kk | Image sensor |
| US6847399B1 (en) | 1998-03-23 | 2005-01-25 | Micron Technology, Inc. | Increasing readout speed in CMOS APS sensors through block readout |
| US6239456B1 (en) | 1998-08-19 | 2001-05-29 | Photobit Corporation | Lock in pinned photodiode photodetector |
| JP2004328384A (ja) | 2003-04-24 | 2004-11-18 | Brother Ind Ltd | 画像読取装置、読取解像度確認方法及びイメージセンサ |
| JP3975960B2 (ja) | 2003-04-24 | 2007-09-12 | ブラザー工業株式会社 | 読取装置及び読取方法 |
-
1990
- 1990-04-23 JP JP2105190A patent/JP2915483B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH044682A (ja) | 1992-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982759B2 (en) | Amplification type solid-state imaging device having a potential detecting circuit for each unit cell and high-speed readout method thereof | |
| US7456886B2 (en) | Image pickup apparatus | |
| US7697051B2 (en) | Image sensor with pixels having multiple capacitive storage elements | |
| JP5109026B2 (ja) | センサ回路の列回路における画素信号のビニングおよび補間 | |
| US5280358A (en) | Photoelectric converting apparatus having an analog memory | |
| JP3862298B2 (ja) | 光電変換装置 | |
| EP0569202B1 (en) | Solid state imaging device with electronic shutter | |
| US20030117510A1 (en) | Image pickup apparatus | |
| JPS6161586B2 (ja) | ||
| KR20070030192A (ko) | 고체 촬상 장치 | |
| US20090046187A1 (en) | Solid-state imaging device | |
| US20020024068A1 (en) | Solid-state image pickup apparatus | |
| KR950010204B1 (ko) | 고체촬상장치 | |
| US4626916A (en) | Solid state image pickup device | |
| EP0547697A2 (en) | Solid state imaging device and camera provided with such an imaging device | |
| JP2915483B2 (ja) | 光電変換装置 | |
| JPH04281681A (ja) | Ｘ‐ｙアドレス型固体撮像装置 | |
| US20060077272A1 (en) | Optical signal processor and image processing apparatus | |
| JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| JP2582168B2 (ja) | 光電変換装置 | |
| JPH06217205A (ja) | 固体撮像素子 | |
| JPH0595515A (ja) | 固体撮像装置 | |
| JP2669462B2 (ja) | 光電変換装置 | |
| JPH04880A (ja) | 固体撮像素子 | |
| JPH0945887A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |