JPH044682A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH044682A JPH044682A JP2105190A JP10519090A JPH044682A JP H044682 A JPH044682 A JP H044682A JP 2105190 A JP2105190 A JP 2105190A JP 10519090 A JP10519090 A JP 10519090A JP H044682 A JPH044682 A JP H044682A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- horizontal
- photoelectric conversion
- output line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 26
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 102100038652 Ferritin heavy polypeptide-like 17 Human genes 0.000 description 2
- 101001031604 Homo sapiens Ferritin heavy polypeptide-like 17 Proteins 0.000 description 2
- 101000597425 Homo sapiens Nuclear RNA export factor 2 Proteins 0.000 description 2
- 102100035403 Nuclear RNA export factor 2 Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 101100496968 Caenorhabditis elegans ctc-1 gene Proteins 0.000 description 1
- 101100027969 Caenorhabditis elegans old-1 gene Proteins 0.000 description 1
- 101100221647 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) cox-1 gene Proteins 0.000 description 1
- 101150062589 PTGS1 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明の光電変換装置に係り、特に信号読出部内で信号
を加算して読出すことが可能な光電変換装置に関するも
のである。
を加算して読出すことが可能な光電変換装置に関するも
のである。
［従来の技術］
近年、ビデオカメラの小型・軽量化が著しく進み、需要
も増大しつつある。従来からカラービデオカメラのカラ
ー化の方式としては単板カラ一方式が主流を占めてきた
。
も増大しつつある。従来からカラービデオカメラのカラ
ー化の方式としては単板カラ一方式が主流を占めてきた
。
単板カラ一方式では、イメージセンサにカラーフィルタ
ーを貼り、イメージセンサ−出力を信号処理回路で画像
を作っていた。
ーを貼り、イメージセンサ−出力を信号処理回路で画像
を作っていた。
このような単板カラ一方式において、カラーフィルター
には、いろいろな方式があるが、色解像度の点から、フ
ィールド毎に１行ずらして２行を加算することにより信
号を得る信号読み出し方法が一般的に用いられていた。
には、いろいろな方式があるが、色解像度の点から、フ
ィールド毎に１行ずらして２行を加算することにより信
号を得る信号読み出し方法が一般的に用いられていた。
例えば、第１フイールドでは、１行目と２行目、３行目
と４行目、第２フイールドでは２行目と３行目、４行目
と５行目を加算してインターレース動作を行なっていた
。
と４行目、第２フイールドでは２行目と３行目、４行目
と５行目を加算してインターレース動作を行なっていた
。
第８図は従来のイメージセンサ−の回路構成図である。
同図において、１は水平シフトレジスタ、２〜５はベー
スに電荷を蓄積し、エミッタから信号を読み出すバイポ
ーラ型のセンサ（以下センサーバイポーラという）、１
０〜１３はセンサーバイポーラ２〜５のベースに蓄積し
た信号を読み出すための容量ＣＯＸ、１８〜２１はセン
サーバイポーラ２〜５のベースをリセット電圧■２にリ
セットするためのベースリセット用のｐＭＯＳトランジ
スタ、２６はセンサーバイポーラ２，４の信号を出力す
る垂直信号線、２８はセンサーバイポーラ３．５の信号
を出力する垂直信号線、３０．３２は垂直信号１１２６
．２８をリセット電圧Ｖ ｖｃにリセットするための垂
直リセット用のＭＯＳトランジスタ、３８．４０は信号
を一時蓄えておく蓄積容量Ｃア、３４．３６は垂直信号
線２６．２８に出力された信号を蓄積容量ＣＴ ３８．
４０へ転送するための転送用のＭＯＳトランジスタ、４
６は水平信号線、４２．４４は蓄積容量ＣＴ３８゜４０
に蓄えられた信号を水平信号線４６へ出力するための水
平転送用のＭＯＳトランジスタ、４７は水平信号線４６
をリセット電圧■ＨＣにリセットするため水平リセット
用のＭＯＳトランジスタ、４８はバッファ・アンプ、４
９は出力端子である。
スに電荷を蓄積し、エミッタから信号を読み出すバイポ
ーラ型のセンサ（以下センサーバイポーラという）、１
０〜１３はセンサーバイポーラ２〜５のベースに蓄積し
た信号を読み出すための容量ＣＯＸ、１８〜２１はセン
サーバイポーラ２〜５のベースをリセット電圧■２にリ
セットするためのベースリセット用のｐＭＯＳトランジ
スタ、２６はセンサーバイポーラ２，４の信号を出力す
る垂直信号線、２８はセンサーバイポーラ３．５の信号
を出力する垂直信号線、３０．３２は垂直信号１１２６
．２８をリセット電圧Ｖ ｖｃにリセットするための垂
直リセット用のＭＯＳトランジスタ、３８．４０は信号
を一時蓄えておく蓄積容量Ｃア、３４．３６は垂直信号
線２６．２８に出力された信号を蓄積容量ＣＴ ３８．
４０へ転送するための転送用のＭＯＳトランジスタ、４
６は水平信号線、４２．４４は蓄積容量ＣＴ３８゜４０
に蓄えられた信号を水平信号線４６へ出力するための水
平転送用のＭＯＳトランジスタ、４７は水平信号線４６
をリセット電圧■ＨＣにリセットするため水平リセット
用のＭＯＳトランジスタ、４８はバッファ・アンプ、４
９は出力端子である。
上記構成のイメージセンサにおける通常の動作は、第９
図のタイミング・チャートによって示される。
図のタイミング・チャートによって示される。
同図に示すように、まず、時刻ｔ３１において、パルス
φ８．をミドルレベルからハイレベルとして、ベース電
位をＣ３Ｘ１０，１１を通して持ち上げると、センサバ
イポーラ２，３のベースに蓄えられていた信号がエミッ
タへ読み出される。同時にパルスφアをハイレベルとし
て、垂直出力線２６．２８へ出力されていた信号を蓄積
容量Ｃア３８．４０へ転送する。
φ８．をミドルレベルからハイレベルとして、ベース電
位をＣ３Ｘ１０，１１を通して持ち上げると、センサバ
イポーラ２，３のベースに蓄えられていた信号がエミッ
タへ読み出される。同時にパルスφアをハイレベルとし
て、垂直出力線２６．２８へ出力されていた信号を蓄積
容量Ｃア３８．４０へ転送する。
次に、時刻ｔ３２において、パルスφ８．をハイレベル
として、蓄積容量Ｃ工３８へ蓄えられていた信号を水平
出力線４６に読み出す。
として、蓄積容量Ｃ工３８へ蓄えられていた信号を水平
出力線４６に読み出す。
次に、時刻ｔｓｉにおいて、パルスφＨｅをハイレベル
として、水平出力線４６をリセット電圧Ｖ Ｈｃにリセ
ットする。
として、水平出力線４６をリセット電圧Ｖ Ｈｃにリセ
ットする。
次に、時刻ｔｘ＜において、パルスφＨ２をハイレベル
として、蓄積容量Ｃア４０に蓄えられていた信号を水平
出力線４６へ読み出す。
として、蓄積容量Ｃア４０に蓄えられていた信号を水平
出力線４６へ読み出す。
次に、時刻ｔ’ｓにおいて、パルスφＨＣをハイレベル
として、水平出力線４６をリセット電圧■８゜にリセッ
トする。
として、水平出力線４６をリセット電圧■８゜にリセッ
トする。
次に、時刻ｔｓ６において、センサーバイポーラ２．３
のエミッタと蓄積容量ＣＴ ：３ｓ； ４０がリセット
電圧Ｖｖｃにリセットされる。
のエミッタと蓄積容量ＣＴ ：３ｓ； ４０がリセット
電圧Ｖｖｃにリセットされる。
次に、時刻ｔｓｙにおいて、センサーバイポーラ４．５
の信号が蓄積容量Ｃｔ３８，４０に読み出され、以下上
述した動作と同様な動作で水平出力線４６に出力される
。
の信号が蓄積容量Ｃｔ３８，４０に読み出され、以下上
述した動作と同様な動作で水平出力線４６に出力される
。
［発明が解決しようとしている課題］
しかしながら、上記従来のイメージセンサでは、２行分
の信号を加算する場合にイメージセンサの外部で加算処
理をやらねばならず、システム全体の大型化を招き、又
、外部回路の調整も必要でコスト高となる問題点があっ
た。
の信号を加算する場合にイメージセンサの外部で加算処
理をやらねばならず、システム全体の大型化を招き、又
、外部回路の調整も必要でコスト高となる問題点があっ
た。
［課題を解決するための手段〕
本発明の光電変換装置は、複数の光電変換要素から出力
される信号をそれぞれ蓄積する複数の蓄積手段と、 この複数の蓄積手段に共通接続された信号出力線とを有
し、 前記複数の蓄積手段に蓄積されたそれぞれの信号を前記
信号出力線に読み出し、前記信号出力線上で信号の加算
処理を行うことを特徴とする。
される信号をそれぞれ蓄積する複数の蓄積手段と、 この複数の蓄積手段に共通接続された信号出力線とを有
し、 前記複数の蓄積手段に蓄積されたそれぞれの信号を前記
信号出力線に読み出し、前記信号出力線上で信号の加算
処理を行うことを特徴とする。
なお、本願において、加算処理とは、二つの信号レベル
を加算したものに、ある係数をかけた処理をいう。
を加算したものに、ある係数をかけた処理をいう。
［作 用］
本発明は、複数の蓄積手段に蓄積されたそれぞれの信号
を前記信号出力線に読み出し、前記信号出力線上で信号
の加算処理を行うことにより、信号読出部から信号を読
み出す時点で加算された出力を得られるようにしたもの
である。
を前記信号出力線に読み出し、前記信号出力線上で信号
の加算処理を行うことにより、信号読出部から信号を読
み出す時点で加算された出力を得られるようにしたもの
である。
以下、本発明における加算処理動作について図面を用い
て説明する。
て説明する。
第６図（Ａ）は本発明の光電変換装置における加算処理
動作を説明するための説明図、第６図（Ｂ）は従来の光
電変換装置における加算処理動作を説明するための説明
図である。
動作を説明するための説明図、第６図（Ｂ）は従来の光
電変換装置における加算処理動作を説明するための説明
図である。
第６図（Ｂ）に示すように、従来の光電変換装置におい
ては、画素Ｓ ＋＋からの信号と画素Ｓ２１からの信号
とを加算する場合、画素Ｓ ＋＋からの信号を蓄積手段
Ｃア、（容量をＣＴとする）に蓄積しく信号電圧Ｖ＋＋
）、この信号を水平出力線ＳＬ（寄生容量をＣＨとする
）に出力した後に、画素Ｓ ２＋からの信号を蓄積手段
Ｃｔ＋に蓄積しく信号電圧Ｖｚ＋）、この信号を水平出
力線ＳＬに出力し、外部回路で次のような加算処理を行
う。 一方、第６図（Ａ）に示すように、本発明の光電
変換装置においては、画素Ｓ ＋＋からの信号と画素Ｓ
２１からの信号とを加算する場合、画素Ｓｚからの信
号を蓄積手段Ｃア、（容量をＣＴとする）に蓄積しく信
号電圧Ｖ、、）、画素Ｓ２１からの信号を蓄積手段Ｃア
２（容量をＣアとする）に蓄積しく信号電圧Ｖ、、）
、両信号を水平出力線ＳＬ（寄生容量をＣＨとする）に
出力して、次のような加算処理を行う。
ては、画素Ｓ ＋＋からの信号と画素Ｓ２１からの信号
とを加算する場合、画素Ｓ ＋＋からの信号を蓄積手段
Ｃア、（容量をＣＴとする）に蓄積しく信号電圧Ｖ＋＋
）、この信号を水平出力線ＳＬ（寄生容量をＣＨとする
）に出力した後に、画素Ｓ ２＋からの信号を蓄積手段
Ｃｔ＋に蓄積しく信号電圧Ｖｚ＋）、この信号を水平出
力線ＳＬに出力し、外部回路で次のような加算処理を行
う。 一方、第６図（Ａ）に示すように、本発明の光電
変換装置においては、画素Ｓ ＋＋からの信号と画素Ｓ
２１からの信号とを加算する場合、画素Ｓｚからの信
号を蓄積手段Ｃア、（容量をＣＴとする）に蓄積しく信
号電圧Ｖ、、）、画素Ｓ２１からの信号を蓄積手段Ｃア
２（容量をＣアとする）に蓄積しく信号電圧Ｖ、、）
、両信号を水平出力線ＳＬ（寄生容量をＣＨとする）に
出力して、次のような加算処理を行う。
このように、本発明においても信号電圧の加算値（Ｖ
＋ ＋ ＋ Ｖ ２１ ）に所定の係数をかけた処理、
すなわち加算処理が行われる。
＋ ＋ ＋ Ｖ ２１ ）に所定の係数をかけた処理、
すなわち加算処理が行われる。
［実施例］
以下、本発明の実施例について図面を用いて説明する。
第１図は、本発明の光電変換装置の第１実施例の回路構
成図である。
成図である。
なお、第８図に示した構成部材と同一構成部材について
は、同一符号を付するものとする。
は、同一符号を付するものとする。
同図において、１は水平シフトレジスタ、２〜９は、ベ
ース領域に光信号を蓄積し、エミッタへ出力する各々が
１画素に相当するセンサーバイポーラ、１０〜１７は、
センサーバイポーラ２〜９のベースに蓄積された信号を
エミッタへ読み出すための容量Ｃ８Ｘ、１８〜２５は、
センサーバイポーラのベースをリセット電圧■２にリセ
ットするためのｐＭＯ３）ランジスタ、２６．２７及び
２８．２９は各々互い違いに垂直方向に１つおきのエミ
ッタに接続している垂直信号線、３０〜３３は垂直信号
線２６〜２９をリセット電圧Ｖｖｅにリセットするため
のｎＭＯ５）ランジスタ、３８〜４１は信号を一時蓄え
てお（ためめ蓄積容量Ｃア、３４〜３７はそれぞれ垂直
信号線２６〜２９に出力された信号を蓄積容量Ｃア３８
〜４１へ移すための転送用のＭＯＳトランジスタ、４６
は水平信号線、４２〜４５はそれぞれ蓄積容量Ｃア３８
〜４１に蓄えられた信号を水平信号線４６に読み出すた
めの水平転送用のＭＯＳトランジスタ、４７は水平信号
線をリセット電圧■Ｈｃにリセットするための水平リセ
ット用のＭＯＳトランジスタ、４８はバッファアンプ、
４９は出力端子である。
ース領域に光信号を蓄積し、エミッタへ出力する各々が
１画素に相当するセンサーバイポーラ、１０〜１７は、
センサーバイポーラ２〜９のベースに蓄積された信号を
エミッタへ読み出すための容量Ｃ８Ｘ、１８〜２５は、
センサーバイポーラのベースをリセット電圧■２にリセ
ットするためのｐＭＯ３）ランジスタ、２６．２７及び
２８．２９は各々互い違いに垂直方向に１つおきのエミ
ッタに接続している垂直信号線、３０〜３３は垂直信号
線２６〜２９をリセット電圧Ｖｖｅにリセットするため
のｎＭＯ５）ランジスタ、３８〜４１は信号を一時蓄え
てお（ためめ蓄積容量Ｃア、３４〜３７はそれぞれ垂直
信号線２６〜２９に出力された信号を蓄積容量Ｃア３８
〜４１へ移すための転送用のＭＯＳトランジスタ、４６
は水平信号線、４２〜４５はそれぞれ蓄積容量Ｃア３８
〜４１に蓄えられた信号を水平信号線４６に読み出すた
めの水平転送用のＭＯＳトランジスタ、４７は水平信号
線をリセット電圧■Ｈｃにリセットするための水平リセ
ット用のＭＯＳトランジスタ、４８はバッファアンプ、
４９は出力端子である。
上記構成の光電変換装置における回路動作を第２図のタ
イミングチャートを用いて以下に説明する。
イミングチャートを用いて以下に説明する。
まず、時刻ｔ１において、パルスφｌ１１． φＲ２を
ミドルレベルからハイレベルにすると、センサーバイポ
ーラ２〜５のベース電位が、容量Ｃ６，１０〜１３を通
して持ち上がるため、エミッタから信号が出力される。
ミドルレベルからハイレベルにすると、センサーバイポ
ーラ２〜５のベース電位が、容量Ｃ６，１０〜１３を通
して持ち上がるため、エミッタから信号が出力される。
同時にパルスφアをハイレベルとすると、垂直信号線２
６．２８に読み出された信号は蓄積容量Ｃア３８．４０
へ、垂直信号線２７．２９に読み出された信号は蓄積容
量ＣＴ３９．４０へ転送される。
６．２８に読み出された信号は蓄積容量Ｃア３８．４０
へ、垂直信号線２７．２９に読み出された信号は蓄積容
量ＣＴ３９．４０へ転送される。
次に、時刻ｔ２において、パルスφア、φＲ１゜φ８２
をロウレベルとすると、信号の読み出しは終り、ベース
リセット用のｐＭＯ８）ランジスタ１８〜２１がＯＮ状
態となるのでセンサーバイポーラ２〜５のベースはベー
スリセット電圧■２にリセットされる。
をロウレベルとすると、信号の読み出しは終り、ベース
リセット用のｐＭＯ８）ランジスタ１８〜２１がＯＮ状
態となるのでセンサーバイポーラ２〜５のベースはベー
スリセット電圧■２にリセットされる。
次に、時刻ｔ３において、パルスφＨ１をハイレベルに
すると、ＭＯＳトランジスタ４２．４３がＯＮ状態とな
り、蓄積容量Ｃア３８と蓄積容量ＣＴ３９に蓄えられて
いたセンサバイポーラ２゜４に対応する信号が加算され
て水平出力線４６に出力される。
すると、ＭＯＳトランジスタ４２．４３がＯＮ状態とな
り、蓄積容量Ｃア３８と蓄積容量ＣＴ３９に蓄えられて
いたセンサバイポーラ２゜４に対応する信号が加算され
て水平出力線４６に出力される。
次に、時刻ｔ４において、パルスφＨＣをハイレベルに
すると、ＭＯＳトランジスタ４７がＯＮ状態となり、水
平出力線４６がリセット電圧Ｖ Ｈｅにリセットされる
。
すると、ＭＯＳトランジスタ４７がＯＮ状態となり、水
平出力線４６がリセット電圧Ｖ Ｈｅにリセットされる
。
次に、時刻ｔ６において、時刻ｔ３のときと同様にして
センサーバイポーラ３．５に対応する信号が水平出力線
４６に出力される。以下時刻ｔ６〜時刻ｔ、まで、順次
パルスφＲ１とパルスφ１１２によって読み出される行
の信号が、２行加算されて水平信号線４６に出力される
。
センサーバイポーラ３．５に対応する信号が水平出力線
４６に出力される。以下時刻ｔ６〜時刻ｔ、まで、順次
パルスφＲ１とパルスφ１１２によって読み出される行
の信号が、２行加算されて水平信号線４６に出力される
。
次に、時刻ｔ６において、パルスφ８３．φ８□。
をロウレベルからハイレベル、パルスφｖｃをハイレベ
ルにすると、ベースリセット用のｐＭＯｓ）ランジスタ
１８〜２１がＯＦＦ状態となるとともに、容量ＣＯｘ１
Ｏ〜１３を通してセンサーバイポーラ２〜５のベース電
位が持ち上げられ、同時にリセット用のＭＯＳ）ランジ
スタ２６〜２９がＯＮ状態となるため、エミッタはＭＯ
Ｓｌ−ランジスタ２６〜２９を通して垂直リセット電圧
Ｖ ｖｃにリセットされ、ベースに残留した電荷もリフ
レッシュされる。この時パルスφ７をハイレベルとする
と転送用のＭＯＳトランジスタ３４〜３７も０ °
′Ｎ状態となり、蓄積容量Ｃア３８〜４１がリセットさ
れる。
ルにすると、ベースリセット用のｐＭＯｓ）ランジスタ
１８〜２１がＯＦＦ状態となるとともに、容量ＣＯｘ１
Ｏ〜１３を通してセンサーバイポーラ２〜５のベース電
位が持ち上げられ、同時にリセット用のＭＯＳ）ランジ
スタ２６〜２９がＯＮ状態となるため、エミッタはＭＯ
Ｓｌ−ランジスタ２６〜２９を通して垂直リセット電圧
Ｖ ｖｃにリセットされ、ベースに残留した電荷もリフ
レッシュされる。この時パルスφ７をハイレベルとする
と転送用のＭＯＳトランジスタ３４〜３７も０ °
′Ｎ状態となり、蓄積容量Ｃア３８〜４１がリセットさ
れる。
次に、時刻ｔ、において、パルスφ８．．φ８□をハイ
レベルからミドルレベルとすると、センサーバイポーラ
２〜５はベース電位が低下して逆バイアス状態となり、
光信号の蓄積が始まる。
レベルからミドルレベルとすると、センサーバイポーラ
２〜５はベース電位が低下して逆バイアス状態となり、
光信号の蓄積が始まる。
次に、時刻ｔ、。において、今度はパルスφＲ３＋φ＋
１４をミドルレベルからハイレベルにするとセンサーバ
イポーラ６〜９のベースに蓄えられていた光信号が蓄積
容量ＣＴ３８〜４１に読み出される。パルスφ８３．φ
Ｒ２が加えられるラインと同様に、パルスφＲ３，φＲ
４が加えられるラインもセンサバイポーラ６．８、セン
サバイポーラ７．９というように２行分が順次加算され
水平出力線４６に出力される。
１４をミドルレベルからハイレベルにするとセンサーバ
イポーラ６〜９のベースに蓄えられていた光信号が蓄積
容量ＣＴ３８〜４１に読み出される。パルスφ８３．φ
Ｒ２が加えられるラインと同様に、パルスφＲ３，φＲ
４が加えられるラインもセンサバイポーラ６．８、セン
サバイポーラ７．９というように２行分が順次加算され
水平出力線４６に出力される。
以下、同様動作を続けることにより、２行ずつ信号が加
算され出力される。以上の動作は第１行目のセンサバイ
ポーラからの信号と第２行目のセンサバイポーラからの
信号とを加算するものであるが、この動作を第１フイー
ルドとする。
算され出力される。以上の動作は第１行目のセンサバイ
ポーラからの信号と第２行目のセンサバイポーラからの
信号とを加算するものであるが、この動作を第１フイー
ルドとする。
次に第２フイールドの回路動作について、第３図のタイ
ミングチャートを用いて説明する。
ミングチャートを用いて説明する。
第２フイールドの動作は、第２行目のセンサバイポーラ
からの信号と第３行目のセンサバイポーラからの信号と
を加算するものである。
からの信号と第３行目のセンサバイポーラからの信号と
を加算するものである。
まず、時刻ｔ１１において、パルスφ８□、φ。をミド
ルレベルからハイレベルにすると、センサーバイポーラ
４〜７のベース電位が持ち上げられ、エミッタに信号が
出力される。このときパルスφアもハイレベルになって
いるのでセンサーバイポーラ４の信号は蓄積容量Ｃア３
９に転送され、センサーバイポーラ６の信号は蓄積容量
Ｃア３８に転送される。以下、第１フイールドの場合と
同様に蓄積容量Ｃ１３８と蓄積容量ＣＴ３９の信号は加
算されて水平出力線４６に出力され、順次第２行と第３
行の信号が加算されて水平出力線４６に出力される。
ルレベルからハイレベルにすると、センサーバイポーラ
４〜７のベース電位が持ち上げられ、エミッタに信号が
出力される。このときパルスφアもハイレベルになって
いるのでセンサーバイポーラ４の信号は蓄積容量Ｃア３
９に転送され、センサーバイポーラ６の信号は蓄積容量
Ｃア３８に転送される。以下、第１フイールドの場合と
同様に蓄積容量Ｃ１３８と蓄積容量ＣＴ３９の信号は加
算されて水平出力線４６に出力され、順次第２行と第３
行の信号が加算されて水平出力線４６に出力される。
同様にして時刻ｔ１□において、第４行目のセンサバイ
ポーラからの信号と第５行目のセンサバイポーラからの
信号が蓄積容量ＣＴへ読み出され、以下順次加算されて
、水平出力線４６に出力される。
ポーラからの信号と第５行目のセンサバイポーラからの
信号が蓄積容量ＣＴへ読み出され、以下順次加算されて
、水平出力線４６に出力される。
このように本発明の光電変換装置を用いれば、フィール
ド毎に１行ずらして２行加算が出力できるので、カラー
フィルターを貼ったイメージセンサ−のインターレース
動作が容易に実現でき、後の信号処理も簡易化できる。
ド毎に１行ずらして２行加算が出力できるので、カラー
フィルターを貼ったイメージセンサ−のインターレース
動作が容易に実現でき、後の信号処理も簡易化できる。
また２画素加算して読み出すので、固定パターンノイズ
も減らすことができる効果がある。
も減らすことができる効果がある。
第４図は、本発明の光電変換装置の第２実施例の部分回
路構成図である。
路構成図である。
第５図は、上記光電変換装置の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
本実施例の光電変換装置の特徴とするところは、第４図
に示すように、第１図に示した第１実施例に加えて、切
換用のｎ Ｍ ＯＳ トランジスタ５０、ｐＭＯ３ｔ−
ランジスタ５１が設けられていることである。なお、他
の構成部材については第１図に示した構成部材と同じな
ので図示及び説明を略すものとする。
に示すように、第１図に示した第１実施例に加えて、切
換用のｎ Ｍ ＯＳ トランジスタ５０、ｐＭＯ３ｔ−
ランジスタ５１が設けられていることである。なお、他
の構成部材については第１図に示した構成部材と同じな
ので図示及び説明を略すものとする。
以下、第５図のタイミングチャートに従って動作を説明
する。
する。
なお、時刻ｔ２゜までは、第２図に示したタイミングチ
ャートと同じ動作であり、センサーバイポーラ２〜５の
信号を蓄積容量Ｃア３８〜４１へ読み出し、センサーバ
イポーラのベースをリセット電位■２にリセットする動
作が行われる。
ャートと同じ動作であり、センサーバイポーラ２〜５の
信号を蓄積容量Ｃア３８〜４１へ読み出し、センサーバ
イポーラのベースをリセット電位■２にリセットする動
作が行われる。
次に、時刻ｔ２゜において、パルスφ８．をロウレベル
からハイレベルとし、パルスφ２をハイレベルとすると
、ｐＭＯ３）ランジスタ５１がＯＦＦ状態、ｎＭＯｓＭ
ＯＳトランジスタ５０状態となって、水平転送用のＭＯ
Ｓトランジスタ４２〜４５がＯＮ状態となるので、蓄積
容量Ｃア３８〜４１に蓄えられていた信号が加算されて
水平出力線４６に出力される。
からハイレベルとし、パルスφ２をハイレベルとすると
、ｐＭＯ３）ランジスタ５１がＯＦＦ状態、ｎＭＯｓＭ
ＯＳトランジスタ５０状態となって、水平転送用のＭＯ
Ｓトランジスタ４２〜４５がＯＮ状態となるので、蓄積
容量Ｃア３８〜４１に蓄えられていた信号が加算されて
水平出力線４６に出力される。
次に、時刻ｔ２＋において、パルスφＨＣをハイレベル
として、ＭＯＳトランジスタ４７をＯＮ状態として、水
平出力線４６をリセット電圧ＶＨＣにリセットする。
として、ＭＯＳトランジスタ４７をＯＮ状態として、水
平出力線４６をリセット電圧ＶＨＣにリセットする。
次に、時刻ｔａ２において、パルスφ８□をロウレベル
からハイレベルとしても、ＭＯＳトランジスタ５１がＯ
ＦＦ状態であるため、水平転送は行なわれない。
からハイレベルとしても、ＭＯＳトランジスタ５１がＯ
ＦＦ状態であるため、水平転送は行なわれない。
次に、時刻ｔｚｓにおいて、１行目と２行目センサーバ
イポーラ２〜５のエミッタ及び蓄積容量ＣＴがリセット
される。
イポーラ２〜５のエミッタ及び蓄積容量ＣＴがリセット
される。
以下同様の動作で、時刻ｔ２４からは、センサーバイポ
ーラ６〜９の信号が蓄積容量Ｃア３８〜４１へ読み出さ
れ、４信号が加算されて水平出力線４６に出力される。
ーラ６〜９の信号が蓄積容量Ｃア３８〜４１へ読み出さ
れ、４信号が加算されて水平出力線４６に出力される。
このような動作によって画素数を１／４にした場合と同
じ出力が取り出せる。
じ出力が取り出せる。
以上説明したように、本実施例においては、センサー内
部で加算処理が行なわれ、感度が向上するので、低照度
時には解像度を落してＳ／Ｎ比を上げることができる。
部で加算処理が行なわれ、感度が向上するので、低照度
時には解像度を落してＳ／Ｎ比を上げることができる。
第７図は、本発明を適用した固体撮像装置の概略的構成
図である。
図である。
同図において、光センサがエリア状に配列された撮像素
子２０１は、垂直走査部２０２及び水平走査部２０３に
よってテレビジョン走査が行なわれる。
子２０１は、垂直走査部２０２及び水平走査部２０３に
よってテレビジョン走査が行なわれる。
水平走査部２０３から出力された信号は、処理回路２０
４を通して標準テレビジョン信号としてａカされる。
４を通して標準テレビジョン信号としてａカされる。
垂直および水平走査部２０２及び２０３の駆動パルスφ
ＭＭ、 φ旧１ φ８２． φｖＳＩ φＶ ｌ ＋
φＶ２等はドライバ２０５によって供給される。ま
たドライバ２０５はコントローラ２０６によって制限さ
れる。
ＭＭ、 φ旧１ φ８２． φｖＳＩ φＶ ｌ ＋
φＶ２等はドライバ２０５によって供給される。ま
たドライバ２０５はコントローラ２０６によって制限さ
れる。
［発明の効果］
以上詳細に説明したように、本発明の光電変換装置によ
れば、複数の蓄積手段に蓄積されたそれぞれの信号を前
記信号出力線に読み出し、前記信号出力線上で信号の加
算処理を行うことにより、信号読出部から信号を読み出
す時点で加算処理が行なえるようになったので、カラー
化された光電変換装置における外部の信号処理回路を簡
易にし、感度アップなどの機能を持たせることができる
という効果がある。
れば、複数の蓄積手段に蓄積されたそれぞれの信号を前
記信号出力線に読み出し、前記信号出力線上で信号の加
算処理を行うことにより、信号読出部から信号を読み出
す時点で加算処理が行なえるようになったので、カラー
化された光電変換装置における外部の信号処理回路を簡
易にし、感度アップなどの機能を持たせることができる
という効果がある。
【図面の簡単な説明】
第１図は、本発明の光電変換装置の第１実施例の回路構
成図である。 第２図及び第３図は、上記光電変換装置の動作を説明す
るためのタイミングチャートである。 第４図は、本発明の光電変換装置の第２実施例の部分回
路構成図である。 第５図は、上記光電変換装置の動作を説明するためのタ
イミングチャートである。 第６図（Ａ）は本発明の光電変換装置における加算処理
動作を説明するための説明図、第６図（Ｂ）は従来の光
電変換装置における加算処理動作を説明するための説明
図である。 第７図は、本発明を適用した固体撮像装置の概略的構成
図である。 第８図は従来のイメージセンサ−の回路構成図である。 第９図は、従来のイメージセンサ−の動作を説明するた
めのタイミングチャートである。 １：水平シフトレジスタ、２〜９：センサーバイポーラ
、１０〜１７：容量Ｃ８ｘ、１８〜２５：ｐＭＯＳトラ
ンジスタ、２６〜２９：垂直信号線、３０〜３３：ｎＭ
ＯＳトランジスタ、３８〜４１、蓄積容量ＣＴ、３４〜
３７：転送用のＭＯＳト転送受スタ、４６：水平信号線
、４２〜４５：水平転送用のＭＯＳトランジスタ、４７
：水平リセット用のＭＯＳトランジスタ、４８：バッフ
ァアンプ、４９：出力端子。 。 代理人 弁理士 山 下 積 子 弟１図 第２図 第３図 ｔｌ、 す劃−一一門す 第４図 第５図 第６図 第７図 第８図 第９図
成図である。 第２図及び第３図は、上記光電変換装置の動作を説明す
るためのタイミングチャートである。 第４図は、本発明の光電変換装置の第２実施例の部分回
路構成図である。 第５図は、上記光電変換装置の動作を説明するためのタ
イミングチャートである。 第６図（Ａ）は本発明の光電変換装置における加算処理
動作を説明するための説明図、第６図（Ｂ）は従来の光
電変換装置における加算処理動作を説明するための説明
図である。 第７図は、本発明を適用した固体撮像装置の概略的構成
図である。 第８図は従来のイメージセンサ−の回路構成図である。 第９図は、従来のイメージセンサ−の動作を説明するた
めのタイミングチャートである。 １：水平シフトレジスタ、２〜９：センサーバイポーラ
、１０〜１７：容量Ｃ８ｘ、１８〜２５：ｐＭＯＳトラ
ンジスタ、２６〜２９：垂直信号線、３０〜３３：ｎＭ
ＯＳトランジスタ、３８〜４１、蓄積容量ＣＴ、３４〜
３７：転送用のＭＯＳト転送受スタ、４６：水平信号線
、４２〜４５：水平転送用のＭＯＳトランジスタ、４７
：水平リセット用のＭＯＳトランジスタ、４８：バッフ
ァアンプ、４９：出力端子。 。 代理人 弁理士 山 下 積 子 弟１図 第２図 第３図 ｔｌ、 す劃−一一門す 第４図 第５図 第６図 第７図 第８図 第９図
Claims (1)
- （１）複数の光電変換要素から出力される信号をそれぞ
れ蓄積する複数の蓄積手段と、 この複数の蓄積手段に共通接続された信号出力線とを有
し、 前記複数の蓄積手段に蓄積されたそれぞれの信号を前記
信号出力線に読み出し、前記信号出力線上で信号の加算
処理を行うことを特徴とする光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105190A JP2915483B2 (ja) | 1990-04-23 | 1990-04-23 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105190A JP2915483B2 (ja) | 1990-04-23 | 1990-04-23 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH044682A true JPH044682A (ja) | 1992-01-09 |
| JP2915483B2 JP2915483B2 (ja) | 1999-07-05 |
Family
ID=14400757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2105190A Expired - Fee Related JP2915483B2 (ja) | 1990-04-23 | 1990-04-23 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2915483B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473538B2 (en) | 1998-02-19 | 2002-10-29 | Canon Kabushiki Kaisha | Image sensor |
| US7414760B2 (en) | 2003-04-24 | 2008-08-19 | Brother Kogyo Kabushiki Kaisha | Image reader, image reading apparatus, and reading resolution setting method |
| US7580162B2 (en) | 2003-04-24 | 2009-08-25 | Brother Kogyo Kabushiki Kaisha | Image reading apparatus and reading resolution confirming method |
| US7671914B2 (en) | 1998-03-23 | 2010-03-02 | Micron Technology Inc. | Increasing readout speed in CMOS APS sensors through block readout |
| USRE42292E1 (en) | 1998-08-19 | 2011-04-12 | Round Rock Research, Llc | Pinned photodiode photodetector with common pixel transistors and binning capability |
-
1990
- 1990-04-23 JP JP2105190A patent/JP2915483B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473538B2 (en) | 1998-02-19 | 2002-10-29 | Canon Kabushiki Kaisha | Image sensor |
| US7671914B2 (en) | 1998-03-23 | 2010-03-02 | Micron Technology Inc. | Increasing readout speed in CMOS APS sensors through block readout |
| US8054361B2 (en) | 1998-03-23 | 2011-11-08 | Round Rock Research, Llc | Increasing readout speed in CMOS aps sensors through block readout |
| US8054362B2 (en) | 1998-03-23 | 2011-11-08 | Round Rock Research, Llc | Increasing readout speed in CMOS APS sensors through block readout |
| US8514310B2 (en) | 1998-03-23 | 2013-08-20 | Round Rock Research, Llc | Increasing readout speed in CMOS APS sensors through group readout |
| USRE42292E1 (en) | 1998-08-19 | 2011-04-12 | Round Rock Research, Llc | Pinned photodiode photodetector with common pixel transistors and binning capability |
| USRE44482E1 (en) | 1998-08-19 | 2013-09-10 | Round Rock Research, Llc | CMOS active image sensor with common pixel transistors and binning capability |
| US7414760B2 (en) | 2003-04-24 | 2008-08-19 | Brother Kogyo Kabushiki Kaisha | Image reader, image reading apparatus, and reading resolution setting method |
| US7580162B2 (en) | 2003-04-24 | 2009-08-25 | Brother Kogyo Kabushiki Kaisha | Image reading apparatus and reading resolution confirming method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2915483B2 (ja) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1139658B1 (en) | Amplification type solid-state imaging device and high-speed readout method | |
| US7456886B2 (en) | Image pickup apparatus | |
| JP2002330349A (ja) | Ｘｙアドレス型固体撮像装置 | |
| JPH0417509B2 (ja) | ||
| JPS6161586B2 (ja) | ||
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| US6166767A (en) | Active solid-state imaging device which effectively suppresses fixed-pattern noise | |
| JPH08182005A (ja) | 光電変換装置 | |
| US20220264052A1 (en) | Image sensor | |
| JPH04225686A (ja) | 撮像装置 | |
| US8587698B2 (en) | Image sensor and method for operating the same | |
| JPH11164204A (ja) | 増幅型固体撮像素子 | |
| US7432964B2 (en) | Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor | |
| JPH044682A (ja) | 光電変換装置 | |
| JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| JP6600375B2 (ja) | 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体 | |
| JP2001016502A (ja) | 固体撮像装置 | |
| JP3155877B2 (ja) | 固体撮像装置及びその電荷転送方法 | |
| JP4902308B2 (ja) | 撮像素子 | |
| JP2007312047A (ja) | 固体撮像装置 | |
| JPH01190179A (ja) | 雑音低減回路 | |
| JPH08149374A (ja) | 固体撮像素子の駆動方法 | |
| JPH11313256A (ja) | 増幅型固体撮像装置 | |
| JP2000253314A (ja) | 固体撮像装置の駆動方法 | |
| JPH0945887A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |