JPH044682A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH044682A JPH044682A JP2105190A JP10519090A JPH044682A JP H044682 A JPH044682 A JP H044682A JP 2105190 A JP2105190 A JP 2105190A JP 10519090 A JP10519090 A JP 10519090A JP H044682 A JPH044682 A JP H044682A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- horizontal
- photoelectric conversion
- output line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 26
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 102100038652 Ferritin heavy polypeptide-like 17 Human genes 0.000 description 2
- 101001031604 Homo sapiens Ferritin heavy polypeptide-like 17 Proteins 0.000 description 2
- 101000597425 Homo sapiens Nuclear RNA export factor 2 Proteins 0.000 description 2
- 102100035403 Nuclear RNA export factor 2 Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 101100496968 Caenorhabditis elegans ctc-1 gene Proteins 0.000 description 1
- 101100027969 Caenorhabditis elegans old-1 gene Proteins 0.000 description 1
- 101100221647 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) cox-1 gene Proteins 0.000 description 1
- 101150062589 PTGS1 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明の光電変換装置に係り、特に信号読出部内で信号
を加算して読出すことが可能な光電変換装置に関するも
のである。
を加算して読出すことが可能な光電変換装置に関するも
のである。
[従来の技術]
近年、ビデオカメラの小型・軽量化が著しく進み、需要
も増大しつつある。従来からカラービデオカメラのカラ
ー化の方式としては単板カラ一方式が主流を占めてきた
。
も増大しつつある。従来からカラービデオカメラのカラ
ー化の方式としては単板カラ一方式が主流を占めてきた
。
単板カラ一方式では、イメージセンサにカラーフィルタ
ーを貼り、イメージセンサ−出力を信号処理回路で画像
を作っていた。
ーを貼り、イメージセンサ−出力を信号処理回路で画像
を作っていた。
このような単板カラ一方式において、カラーフィルター
には、いろいろな方式があるが、色解像度の点から、フ
ィールド毎に1行ずらして2行を加算することにより信
号を得る信号読み出し方法が一般的に用いられていた。
には、いろいろな方式があるが、色解像度の点から、フ
ィールド毎に1行ずらして2行を加算することにより信
号を得る信号読み出し方法が一般的に用いられていた。
例えば、第1フイールドでは、1行目と2行目、3行目
と4行目、第2フイールドでは2行目と3行目、4行目
と5行目を加算してインターレース動作を行なっていた
。
と4行目、第2フイールドでは2行目と3行目、4行目
と5行目を加算してインターレース動作を行なっていた
。
第8図は従来のイメージセンサ−の回路構成図である。
同図において、1は水平シフトレジスタ、2〜5はベー
スに電荷を蓄積し、エミッタから信号を読み出すバイポ
ーラ型のセンサ(以下センサーバイポーラという)、1
0〜13はセンサーバイポーラ2〜5のベースに蓄積し
た信号を読み出すための容量COX、18〜21はセン
サーバイポーラ2〜5のベースをリセット電圧■2にリ
セットするためのベースリセット用のpMOSトランジ
スタ、26はセンサーバイポーラ2,4の信号を出力す
る垂直信号線、28はセンサーバイポーラ3.5の信号
を出力する垂直信号線、30.32は垂直信号1126
.28をリセット電圧V vcにリセットするための垂
直リセット用のMOSトランジスタ、38.40は信号
を一時蓄えておく蓄積容量Cア、34.36は垂直信号
線26.28に出力された信号を蓄積容量CT 38.
40へ転送するための転送用のMOSトランジスタ、4
6は水平信号線、42.44は蓄積容量CT38゜40
に蓄えられた信号を水平信号線46へ出力するための水
平転送用のMOSトランジスタ、47は水平信号線46
をリセット電圧■HCにリセットするため水平リセット
用のMOSトランジスタ、48はバッファ・アンプ、4
9は出力端子である。
スに電荷を蓄積し、エミッタから信号を読み出すバイポ
ーラ型のセンサ(以下センサーバイポーラという)、1
0〜13はセンサーバイポーラ2〜5のベースに蓄積し
た信号を読み出すための容量COX、18〜21はセン
サーバイポーラ2〜5のベースをリセット電圧■2にリ
セットするためのベースリセット用のpMOSトランジ
スタ、26はセンサーバイポーラ2,4の信号を出力す
る垂直信号線、28はセンサーバイポーラ3.5の信号
を出力する垂直信号線、30.32は垂直信号1126
.28をリセット電圧V vcにリセットするための垂
直リセット用のMOSトランジスタ、38.40は信号
を一時蓄えておく蓄積容量Cア、34.36は垂直信号
線26.28に出力された信号を蓄積容量CT 38.
40へ転送するための転送用のMOSトランジスタ、4
6は水平信号線、42.44は蓄積容量CT38゜40
に蓄えられた信号を水平信号線46へ出力するための水
平転送用のMOSトランジスタ、47は水平信号線46
をリセット電圧■HCにリセットするため水平リセット
用のMOSトランジスタ、48はバッファ・アンプ、4
9は出力端子である。
上記構成のイメージセンサにおける通常の動作は、第9
図のタイミング・チャートによって示される。
図のタイミング・チャートによって示される。
同図に示すように、まず、時刻t31において、パルス
φ8.をミドルレベルからハイレベルとして、ベース電
位をC3X10,11を通して持ち上げると、センサバ
イポーラ2,3のベースに蓄えられていた信号がエミッ
タへ読み出される。同時にパルスφアをハイレベルとし
て、垂直出力線26.28へ出力されていた信号を蓄積
容量Cア38.40へ転送する。
φ8.をミドルレベルからハイレベルとして、ベース電
位をC3X10,11を通して持ち上げると、センサバ
イポーラ2,3のベースに蓄えられていた信号がエミッ
タへ読み出される。同時にパルスφアをハイレベルとし
て、垂直出力線26.28へ出力されていた信号を蓄積
容量Cア38.40へ転送する。
次に、時刻t32において、パルスφ8.をハイレベル
として、蓄積容量C工38へ蓄えられていた信号を水平
出力線46に読み出す。
として、蓄積容量C工38へ蓄えられていた信号を水平
出力線46に読み出す。
次に、時刻tsiにおいて、パルスφHeをハイレベル
として、水平出力線46をリセット電圧V Hcにリセ
ットする。
として、水平出力線46をリセット電圧V Hcにリセ
ットする。
次に、時刻tx<において、パルスφH2をハイレベル
として、蓄積容量Cア40に蓄えられていた信号を水平
出力線46へ読み出す。
として、蓄積容量Cア40に蓄えられていた信号を水平
出力線46へ読み出す。
次に、時刻t’sにおいて、パルスφHCをハイレベル
として、水平出力線46をリセット電圧■8゜にリセッ
トする。
として、水平出力線46をリセット電圧■8゜にリセッ
トする。
次に、時刻ts6において、センサーバイポーラ2.3
のエミッタと蓄積容量CT :3s; 40がリセット
電圧Vvcにリセットされる。
のエミッタと蓄積容量CT :3s; 40がリセット
電圧Vvcにリセットされる。
次に、時刻tsyにおいて、センサーバイポーラ4.5
の信号が蓄積容量Ct38,40に読み出され、以下上
述した動作と同様な動作で水平出力線46に出力される
。
の信号が蓄積容量Ct38,40に読み出され、以下上
述した動作と同様な動作で水平出力線46に出力される
。
[発明が解決しようとしている課題]
しかしながら、上記従来のイメージセンサでは、2行分
の信号を加算する場合にイメージセンサの外部で加算処
理をやらねばならず、システム全体の大型化を招き、又
、外部回路の調整も必要でコスト高となる問題点があっ
た。
の信号を加算する場合にイメージセンサの外部で加算処
理をやらねばならず、システム全体の大型化を招き、又
、外部回路の調整も必要でコスト高となる問題点があっ
た。
[課題を解決するための手段〕
本発明の光電変換装置は、複数の光電変換要素から出力
される信号をそれぞれ蓄積する複数の蓄積手段と、 この複数の蓄積手段に共通接続された信号出力線とを有
し、 前記複数の蓄積手段に蓄積されたそれぞれの信号を前記
信号出力線に読み出し、前記信号出力線上で信号の加算
処理を行うことを特徴とする。
される信号をそれぞれ蓄積する複数の蓄積手段と、 この複数の蓄積手段に共通接続された信号出力線とを有
し、 前記複数の蓄積手段に蓄積されたそれぞれの信号を前記
信号出力線に読み出し、前記信号出力線上で信号の加算
処理を行うことを特徴とする。
なお、本願において、加算処理とは、二つの信号レベル
を加算したものに、ある係数をかけた処理をいう。
を加算したものに、ある係数をかけた処理をいう。
[作 用]
本発明は、複数の蓄積手段に蓄積されたそれぞれの信号
を前記信号出力線に読み出し、前記信号出力線上で信号
の加算処理を行うことにより、信号読出部から信号を読
み出す時点で加算された出力を得られるようにしたもの
である。
を前記信号出力線に読み出し、前記信号出力線上で信号
の加算処理を行うことにより、信号読出部から信号を読
み出す時点で加算された出力を得られるようにしたもの
である。
以下、本発明における加算処理動作について図面を用い
て説明する。
て説明する。
第6図(A)は本発明の光電変換装置における加算処理
動作を説明するための説明図、第6図(B)は従来の光
電変換装置における加算処理動作を説明するための説明
図である。
動作を説明するための説明図、第6図(B)は従来の光
電変換装置における加算処理動作を説明するための説明
図である。
第6図(B)に示すように、従来の光電変換装置におい
ては、画素S ++からの信号と画素S21からの信号
とを加算する場合、画素S ++からの信号を蓄積手段
Cア、(容量をCTとする)に蓄積しく信号電圧V++
)、この信号を水平出力線SL(寄生容量をCHとする
)に出力した後に、画素S 2+からの信号を蓄積手段
Ct+に蓄積しく信号電圧Vz+)、この信号を水平出
力線SLに出力し、外部回路で次のような加算処理を行
う。 一方、第6図(A)に示すように、本発明の光電
変換装置においては、画素S ++からの信号と画素S
21からの信号とを加算する場合、画素Szからの信
号を蓄積手段Cア、(容量をCTとする)に蓄積しく信
号電圧V、、)、画素S21からの信号を蓄積手段Cア
2(容量をCアとする)に蓄積しく信号電圧V、、)
、両信号を水平出力線SL(寄生容量をCHとする)に
出力して、次のような加算処理を行う。
ては、画素S ++からの信号と画素S21からの信号
とを加算する場合、画素S ++からの信号を蓄積手段
Cア、(容量をCTとする)に蓄積しく信号電圧V++
)、この信号を水平出力線SL(寄生容量をCHとする
)に出力した後に、画素S 2+からの信号を蓄積手段
Ct+に蓄積しく信号電圧Vz+)、この信号を水平出
力線SLに出力し、外部回路で次のような加算処理を行
う。 一方、第6図(A)に示すように、本発明の光電
変換装置においては、画素S ++からの信号と画素S
21からの信号とを加算する場合、画素Szからの信
号を蓄積手段Cア、(容量をCTとする)に蓄積しく信
号電圧V、、)、画素S21からの信号を蓄積手段Cア
2(容量をCアとする)に蓄積しく信号電圧V、、)
、両信号を水平出力線SL(寄生容量をCHとする)に
出力して、次のような加算処理を行う。
このように、本発明においても信号電圧の加算値(V
+ + + V 21 )に所定の係数をかけた処理、
すなわち加算処理が行われる。
+ + + V 21 )に所定の係数をかけた処理、
すなわち加算処理が行われる。
[実施例]
以下、本発明の実施例について図面を用いて説明する。
第1図は、本発明の光電変換装置の第1実施例の回路構
成図である。
成図である。
なお、第8図に示した構成部材と同一構成部材について
は、同一符号を付するものとする。
は、同一符号を付するものとする。
同図において、1は水平シフトレジスタ、2〜9は、ベ
ース領域に光信号を蓄積し、エミッタへ出力する各々が
1画素に相当するセンサーバイポーラ、10〜17は、
センサーバイポーラ2〜9のベースに蓄積された信号を
エミッタへ読み出すための容量C8X、18〜25は、
センサーバイポーラのベースをリセット電圧■2にリセ
ットするためのpMO3)ランジスタ、26.27及び
28.29は各々互い違いに垂直方向に1つおきのエミ
ッタに接続している垂直信号線、30〜33は垂直信号
線26〜29をリセット電圧Vveにリセットするため
のnMO5)ランジスタ、38〜41は信号を一時蓄え
てお(ためめ蓄積容量Cア、34〜37はそれぞれ垂直
信号線26〜29に出力された信号を蓄積容量Cア38
〜41へ移すための転送用のMOSトランジスタ、46
は水平信号線、42〜45はそれぞれ蓄積容量Cア38
〜41に蓄えられた信号を水平信号線46に読み出すた
めの水平転送用のMOSトランジスタ、47は水平信号
線をリセット電圧■Hcにリセットするための水平リセ
ット用のMOSトランジスタ、48はバッファアンプ、
49は出力端子である。
ース領域に光信号を蓄積し、エミッタへ出力する各々が
1画素に相当するセンサーバイポーラ、10〜17は、
センサーバイポーラ2〜9のベースに蓄積された信号を
エミッタへ読み出すための容量C8X、18〜25は、
センサーバイポーラのベースをリセット電圧■2にリセ
ットするためのpMO3)ランジスタ、26.27及び
28.29は各々互い違いに垂直方向に1つおきのエミ
ッタに接続している垂直信号線、30〜33は垂直信号
線26〜29をリセット電圧Vveにリセットするため
のnMO5)ランジスタ、38〜41は信号を一時蓄え
てお(ためめ蓄積容量Cア、34〜37はそれぞれ垂直
信号線26〜29に出力された信号を蓄積容量Cア38
〜41へ移すための転送用のMOSトランジスタ、46
は水平信号線、42〜45はそれぞれ蓄積容量Cア38
〜41に蓄えられた信号を水平信号線46に読み出すた
めの水平転送用のMOSトランジスタ、47は水平信号
線をリセット電圧■Hcにリセットするための水平リセ
ット用のMOSトランジスタ、48はバッファアンプ、
49は出力端子である。
上記構成の光電変換装置における回路動作を第2図のタ
イミングチャートを用いて以下に説明する。
イミングチャートを用いて以下に説明する。
まず、時刻t1において、パルスφl11. φR2を
ミドルレベルからハイレベルにすると、センサーバイポ
ーラ2〜5のベース電位が、容量C6,10〜13を通
して持ち上がるため、エミッタから信号が出力される。
ミドルレベルからハイレベルにすると、センサーバイポ
ーラ2〜5のベース電位が、容量C6,10〜13を通
して持ち上がるため、エミッタから信号が出力される。
同時にパルスφアをハイレベルとすると、垂直信号線2
6.28に読み出された信号は蓄積容量Cア38.40
へ、垂直信号線27.29に読み出された信号は蓄積容
量CT39.40へ転送される。
6.28に読み出された信号は蓄積容量Cア38.40
へ、垂直信号線27.29に読み出された信号は蓄積容
量CT39.40へ転送される。
次に、時刻t2において、パルスφア、φR1゜φ82
をロウレベルとすると、信号の読み出しは終り、ベース
リセット用のpMO8)ランジスタ18〜21がON状
態となるのでセンサーバイポーラ2〜5のベースはベー
スリセット電圧■2にリセットされる。
をロウレベルとすると、信号の読み出しは終り、ベース
リセット用のpMO8)ランジスタ18〜21がON状
態となるのでセンサーバイポーラ2〜5のベースはベー
スリセット電圧■2にリセットされる。
次に、時刻t3において、パルスφH1をハイレベルに
すると、MOSトランジスタ42.43がON状態とな
り、蓄積容量Cア38と蓄積容量CT39に蓄えられて
いたセンサバイポーラ2゜4に対応する信号が加算され
て水平出力線46に出力される。
すると、MOSトランジスタ42.43がON状態とな
り、蓄積容量Cア38と蓄積容量CT39に蓄えられて
いたセンサバイポーラ2゜4に対応する信号が加算され
て水平出力線46に出力される。
次に、時刻t4において、パルスφHCをハイレベルに
すると、MOSトランジスタ47がON状態となり、水
平出力線46がリセット電圧V Heにリセットされる
。
すると、MOSトランジスタ47がON状態となり、水
平出力線46がリセット電圧V Heにリセットされる
。
次に、時刻t6において、時刻t3のときと同様にして
センサーバイポーラ3.5に対応する信号が水平出力線
46に出力される。以下時刻t6〜時刻t、まで、順次
パルスφR1とパルスφ112によって読み出される行
の信号が、2行加算されて水平信号線46に出力される
。
センサーバイポーラ3.5に対応する信号が水平出力線
46に出力される。以下時刻t6〜時刻t、まで、順次
パルスφR1とパルスφ112によって読み出される行
の信号が、2行加算されて水平信号線46に出力される
。
次に、時刻t6において、パルスφ83.φ8□。
をロウレベルからハイレベル、パルスφvcをハイレベ
ルにすると、ベースリセット用のpMOs)ランジスタ
18〜21がOFF状態となるとともに、容量COx1
O〜13を通してセンサーバイポーラ2〜5のベース電
位が持ち上げられ、同時にリセット用のMOS)ランジ
スタ26〜29がON状態となるため、エミッタはMO
Sl−ランジスタ26〜29を通して垂直リセット電圧
V vcにリセットされ、ベースに残留した電荷もリフ
レッシュされる。この時パルスφ7をハイレベルとする
と転送用のMOSトランジスタ34〜37も0 °
′N状態となり、蓄積容量Cア38〜41がリセットさ
れる。
ルにすると、ベースリセット用のpMOs)ランジスタ
18〜21がOFF状態となるとともに、容量COx1
O〜13を通してセンサーバイポーラ2〜5のベース電
位が持ち上げられ、同時にリセット用のMOS)ランジ
スタ26〜29がON状態となるため、エミッタはMO
Sl−ランジスタ26〜29を通して垂直リセット電圧
V vcにリセットされ、ベースに残留した電荷もリフ
レッシュされる。この時パルスφ7をハイレベルとする
と転送用のMOSトランジスタ34〜37も0 °
′N状態となり、蓄積容量Cア38〜41がリセットさ
れる。
次に、時刻t、において、パルスφ8..φ8□をハイ
レベルからミドルレベルとすると、センサーバイポーラ
2〜5はベース電位が低下して逆バイアス状態となり、
光信号の蓄積が始まる。
レベルからミドルレベルとすると、センサーバイポーラ
2〜5はベース電位が低下して逆バイアス状態となり、
光信号の蓄積が始まる。
次に、時刻t、。において、今度はパルスφR3+φ+
14をミドルレベルからハイレベルにするとセンサーバ
イポーラ6〜9のベースに蓄えられていた光信号が蓄積
容量CT38〜41に読み出される。パルスφ83.φ
R2が加えられるラインと同様に、パルスφR3,φR
4が加えられるラインもセンサバイポーラ6.8、セン
サバイポーラ7.9というように2行分が順次加算され
水平出力線46に出力される。
14をミドルレベルからハイレベルにするとセンサーバ
イポーラ6〜9のベースに蓄えられていた光信号が蓄積
容量CT38〜41に読み出される。パルスφ83.φ
R2が加えられるラインと同様に、パルスφR3,φR
4が加えられるラインもセンサバイポーラ6.8、セン
サバイポーラ7.9というように2行分が順次加算され
水平出力線46に出力される。
以下、同様動作を続けることにより、2行ずつ信号が加
算され出力される。以上の動作は第1行目のセンサバイ
ポーラからの信号と第2行目のセンサバイポーラからの
信号とを加算するものであるが、この動作を第1フイー
ルドとする。
算され出力される。以上の動作は第1行目のセンサバイ
ポーラからの信号と第2行目のセンサバイポーラからの
信号とを加算するものであるが、この動作を第1フイー
ルドとする。
次に第2フイールドの回路動作について、第3図のタイ
ミングチャートを用いて説明する。
ミングチャートを用いて説明する。
第2フイールドの動作は、第2行目のセンサバイポーラ
からの信号と第3行目のセンサバイポーラからの信号と
を加算するものである。
からの信号と第3行目のセンサバイポーラからの信号と
を加算するものである。
まず、時刻t11において、パルスφ8□、φ。をミド
ルレベルからハイレベルにすると、センサーバイポーラ
4〜7のベース電位が持ち上げられ、エミッタに信号が
出力される。このときパルスφアもハイレベルになって
いるのでセンサーバイポーラ4の信号は蓄積容量Cア3
9に転送され、センサーバイポーラ6の信号は蓄積容量
Cア38に転送される。以下、第1フイールドの場合と
同様に蓄積容量C138と蓄積容量CT39の信号は加
算されて水平出力線46に出力され、順次第2行と第3
行の信号が加算されて水平出力線46に出力される。
ルレベルからハイレベルにすると、センサーバイポーラ
4〜7のベース電位が持ち上げられ、エミッタに信号が
出力される。このときパルスφアもハイレベルになって
いるのでセンサーバイポーラ4の信号は蓄積容量Cア3
9に転送され、センサーバイポーラ6の信号は蓄積容量
Cア38に転送される。以下、第1フイールドの場合と
同様に蓄積容量C138と蓄積容量CT39の信号は加
算されて水平出力線46に出力され、順次第2行と第3
行の信号が加算されて水平出力線46に出力される。
同様にして時刻t1□において、第4行目のセンサバイ
ポーラからの信号と第5行目のセンサバイポーラからの
信号が蓄積容量CTへ読み出され、以下順次加算されて
、水平出力線46に出力される。
ポーラからの信号と第5行目のセンサバイポーラからの
信号が蓄積容量CTへ読み出され、以下順次加算されて
、水平出力線46に出力される。
このように本発明の光電変換装置を用いれば、フィール
ド毎に1行ずらして2行加算が出力できるので、カラー
フィルターを貼ったイメージセンサ−のインターレース
動作が容易に実現でき、後の信号処理も簡易化できる。
ド毎に1行ずらして2行加算が出力できるので、カラー
フィルターを貼ったイメージセンサ−のインターレース
動作が容易に実現でき、後の信号処理も簡易化できる。
また2画素加算して読み出すので、固定パターンノイズ
も減らすことができる効果がある。
も減らすことができる効果がある。
第4図は、本発明の光電変換装置の第2実施例の部分回
路構成図である。
路構成図である。
第5図は、上記光電変換装置の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
本実施例の光電変換装置の特徴とするところは、第4図
に示すように、第1図に示した第1実施例に加えて、切
換用のn M OS トランジスタ50、pMO3t−
ランジスタ51が設けられていることである。なお、他
の構成部材については第1図に示した構成部材と同じな
ので図示及び説明を略すものとする。
に示すように、第1図に示した第1実施例に加えて、切
換用のn M OS トランジスタ50、pMO3t−
ランジスタ51が設けられていることである。なお、他
の構成部材については第1図に示した構成部材と同じな
ので図示及び説明を略すものとする。
以下、第5図のタイミングチャートに従って動作を説明
する。
する。
なお、時刻t2゜までは、第2図に示したタイミングチ
ャートと同じ動作であり、センサーバイポーラ2〜5の
信号を蓄積容量Cア38〜41へ読み出し、センサーバ
イポーラのベースをリセット電位■2にリセットする動
作が行われる。
ャートと同じ動作であり、センサーバイポーラ2〜5の
信号を蓄積容量Cア38〜41へ読み出し、センサーバ
イポーラのベースをリセット電位■2にリセットする動
作が行われる。
次に、時刻t2゜において、パルスφ8.をロウレベル
からハイレベルとし、パルスφ2をハイレベルとすると
、pMO3)ランジスタ51がOFF状態、nMOsM
OSトランジスタ50状態となって、水平転送用のMO
Sトランジスタ42〜45がON状態となるので、蓄積
容量Cア38〜41に蓄えられていた信号が加算されて
水平出力線46に出力される。
からハイレベルとし、パルスφ2をハイレベルとすると
、pMO3)ランジスタ51がOFF状態、nMOsM
OSトランジスタ50状態となって、水平転送用のMO
Sトランジスタ42〜45がON状態となるので、蓄積
容量Cア38〜41に蓄えられていた信号が加算されて
水平出力線46に出力される。
次に、時刻t2+において、パルスφHCをハイレベル
として、MOSトランジスタ47をON状態として、水
平出力線46をリセット電圧VHCにリセットする。
として、MOSトランジスタ47をON状態として、水
平出力線46をリセット電圧VHCにリセットする。
次に、時刻ta2において、パルスφ8□をロウレベル
からハイレベルとしても、MOSトランジスタ51がO
FF状態であるため、水平転送は行なわれない。
からハイレベルとしても、MOSトランジスタ51がO
FF状態であるため、水平転送は行なわれない。
次に、時刻tzsにおいて、1行目と2行目センサーバ
イポーラ2〜5のエミッタ及び蓄積容量CTがリセット
される。
イポーラ2〜5のエミッタ及び蓄積容量CTがリセット
される。
以下同様の動作で、時刻t24からは、センサーバイポ
ーラ6〜9の信号が蓄積容量Cア38〜41へ読み出さ
れ、4信号が加算されて水平出力線46に出力される。
ーラ6〜9の信号が蓄積容量Cア38〜41へ読み出さ
れ、4信号が加算されて水平出力線46に出力される。
このような動作によって画素数を1/4にした場合と同
じ出力が取り出せる。
じ出力が取り出せる。
以上説明したように、本実施例においては、センサー内
部で加算処理が行なわれ、感度が向上するので、低照度
時には解像度を落してS/N比を上げることができる。
部で加算処理が行なわれ、感度が向上するので、低照度
時には解像度を落してS/N比を上げることができる。
第7図は、本発明を適用した固体撮像装置の概略的構成
図である。
図である。
同図において、光センサがエリア状に配列された撮像素
子201は、垂直走査部202及び水平走査部203に
よってテレビジョン走査が行なわれる。
子201は、垂直走査部202及び水平走査部203に
よってテレビジョン走査が行なわれる。
水平走査部203から出力された信号は、処理回路20
4を通して標準テレビジョン信号としてaカされる。
4を通して標準テレビジョン信号としてaカされる。
垂直および水平走査部202及び203の駆動パルスφ
MM、 φ旧1 φ82. φvSI φV l +
φV2等はドライバ205によって供給される。ま
たドライバ205はコントローラ206によって制限さ
れる。
MM、 φ旧1 φ82. φvSI φV l +
φV2等はドライバ205によって供給される。ま
たドライバ205はコントローラ206によって制限さ
れる。
[発明の効果]
以上詳細に説明したように、本発明の光電変換装置によ
れば、複数の蓄積手段に蓄積されたそれぞれの信号を前
記信号出力線に読み出し、前記信号出力線上で信号の加
算処理を行うことにより、信号読出部から信号を読み出
す時点で加算処理が行なえるようになったので、カラー
化された光電変換装置における外部の信号処理回路を簡
易にし、感度アップなどの機能を持たせることができる
という効果がある。
れば、複数の蓄積手段に蓄積されたそれぞれの信号を前
記信号出力線に読み出し、前記信号出力線上で信号の加
算処理を行うことにより、信号読出部から信号を読み出
す時点で加算処理が行なえるようになったので、カラー
化された光電変換装置における外部の信号処理回路を簡
易にし、感度アップなどの機能を持たせることができる
という効果がある。
【図面の簡単な説明】
第1図は、本発明の光電変換装置の第1実施例の回路構
成図である。 第2図及び第3図は、上記光電変換装置の動作を説明す
るためのタイミングチャートである。 第4図は、本発明の光電変換装置の第2実施例の部分回
路構成図である。 第5図は、上記光電変換装置の動作を説明するためのタ
イミングチャートである。 第6図(A)は本発明の光電変換装置における加算処理
動作を説明するための説明図、第6図(B)は従来の光
電変換装置における加算処理動作を説明するための説明
図である。 第7図は、本発明を適用した固体撮像装置の概略的構成
図である。 第8図は従来のイメージセンサ−の回路構成図である。 第9図は、従来のイメージセンサ−の動作を説明するた
めのタイミングチャートである。 1:水平シフトレジスタ、2〜9:センサーバイポーラ
、10〜17:容量C8x、18〜25:pMOSトラ
ンジスタ、26〜29:垂直信号線、30〜33:nM
OSトランジスタ、38〜41、蓄積容量CT、34〜
37:転送用のMOSト転送受スタ、46:水平信号線
、42〜45:水平転送用のMOSトランジスタ、47
:水平リセット用のMOSトランジスタ、48:バッフ
ァアンプ、49:出力端子。 。 代理人 弁理士 山 下 積 子 弟1図 第2図 第3図 tl、 す劃−一一門す 第4図 第5図 第6図 第7図 第8図 第9図
成図である。 第2図及び第3図は、上記光電変換装置の動作を説明す
るためのタイミングチャートである。 第4図は、本発明の光電変換装置の第2実施例の部分回
路構成図である。 第5図は、上記光電変換装置の動作を説明するためのタ
イミングチャートである。 第6図(A)は本発明の光電変換装置における加算処理
動作を説明するための説明図、第6図(B)は従来の光
電変換装置における加算処理動作を説明するための説明
図である。 第7図は、本発明を適用した固体撮像装置の概略的構成
図である。 第8図は従来のイメージセンサ−の回路構成図である。 第9図は、従来のイメージセンサ−の動作を説明するた
めのタイミングチャートである。 1:水平シフトレジスタ、2〜9:センサーバイポーラ
、10〜17:容量C8x、18〜25:pMOSトラ
ンジスタ、26〜29:垂直信号線、30〜33:nM
OSトランジスタ、38〜41、蓄積容量CT、34〜
37:転送用のMOSト転送受スタ、46:水平信号線
、42〜45:水平転送用のMOSトランジスタ、47
:水平リセット用のMOSトランジスタ、48:バッフ
ァアンプ、49:出力端子。 。 代理人 弁理士 山 下 積 子 弟1図 第2図 第3図 tl、 す劃−一一門す 第4図 第5図 第6図 第7図 第8図 第9図
Claims (1)
- (1)複数の光電変換要素から出力される信号をそれぞ
れ蓄積する複数の蓄積手段と、 この複数の蓄積手段に共通接続された信号出力線とを有
し、 前記複数の蓄積手段に蓄積されたそれぞれの信号を前記
信号出力線に読み出し、前記信号出力線上で信号の加算
処理を行うことを特徴とする光電変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2105190A JP2915483B2 (ja) | 1990-04-23 | 1990-04-23 | 光電変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2105190A JP2915483B2 (ja) | 1990-04-23 | 1990-04-23 | 光電変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH044682A true JPH044682A (ja) | 1992-01-09 |
JP2915483B2 JP2915483B2 (ja) | 1999-07-05 |
Family
ID=14400757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2105190A Expired - Fee Related JP2915483B2 (ja) | 1990-04-23 | 1990-04-23 | 光電変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2915483B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6473538B2 (en) | 1998-02-19 | 2002-10-29 | Canon Kabushiki Kaisha | Image sensor |
US7414760B2 (en) | 2003-04-24 | 2008-08-19 | Brother Kogyo Kabushiki Kaisha | Image reader, image reading apparatus, and reading resolution setting method |
US7580162B2 (en) | 2003-04-24 | 2009-08-25 | Brother Kogyo Kabushiki Kaisha | Image reading apparatus and reading resolution confirming method |
US7671914B2 (en) | 1998-03-23 | 2010-03-02 | Micron Technology Inc. | Increasing readout speed in CMOS APS sensors through block readout |
USRE42292E1 (en) | 1998-08-19 | 2011-04-12 | Round Rock Research, Llc | Pinned photodiode photodetector with common pixel transistors and binning capability |
-
1990
- 1990-04-23 JP JP2105190A patent/JP2915483B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6473538B2 (en) | 1998-02-19 | 2002-10-29 | Canon Kabushiki Kaisha | Image sensor |
US7671914B2 (en) | 1998-03-23 | 2010-03-02 | Micron Technology Inc. | Increasing readout speed in CMOS APS sensors through block readout |
US8054362B2 (en) | 1998-03-23 | 2011-11-08 | Round Rock Research, Llc | Increasing readout speed in CMOS APS sensors through block readout |
US8054361B2 (en) | 1998-03-23 | 2011-11-08 | Round Rock Research, Llc | Increasing readout speed in CMOS aps sensors through block readout |
US8514310B2 (en) | 1998-03-23 | 2013-08-20 | Round Rock Research, Llc | Increasing readout speed in CMOS APS sensors through group readout |
USRE42292E1 (en) | 1998-08-19 | 2011-04-12 | Round Rock Research, Llc | Pinned photodiode photodetector with common pixel transistors and binning capability |
USRE44482E1 (en) | 1998-08-19 | 2013-09-10 | Round Rock Research, Llc | CMOS active image sensor with common pixel transistors and binning capability |
US7414760B2 (en) | 2003-04-24 | 2008-08-19 | Brother Kogyo Kabushiki Kaisha | Image reader, image reading apparatus, and reading resolution setting method |
US7580162B2 (en) | 2003-04-24 | 2009-08-25 | Brother Kogyo Kabushiki Kaisha | Image reading apparatus and reading resolution confirming method |
Also Published As
Publication number | Publication date |
---|---|
JP2915483B2 (ja) | 1999-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1139658B1 (en) | Amplification type solid-state imaging device and high-speed readout method | |
US7456886B2 (en) | Image pickup apparatus | |
JP2002330349A (ja) | Xyアドレス型固体撮像装置 | |
JPH0417509B2 (ja) | ||
JPS6161586B2 (ja) | ||
US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
US6166767A (en) | Active solid-state imaging device which effectively suppresses fixed-pattern noise | |
JPH08182005A (ja) | 光電変換装置 | |
US20220264052A1 (en) | Image sensor | |
JPH04225686A (ja) | 撮像装置 | |
US8587698B2 (en) | Image sensor and method for operating the same | |
JPH11164204A (ja) | 増幅型固体撮像素子 | |
US7432964B2 (en) | Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor | |
JPH044682A (ja) | 光電変換装置 | |
JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
JP6600375B2 (ja) | 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体 | |
JP2001016502A (ja) | 固体撮像装置 | |
JP3155877B2 (ja) | 固体撮像装置及びその電荷転送方法 | |
JP4902308B2 (ja) | 撮像素子 | |
JP2007312047A (ja) | 固体撮像装置 | |
JPH01190179A (ja) | 雑音低減回路 | |
JPH08149374A (ja) | 固体撮像素子の駆動方法 | |
JPH11313256A (ja) | 増幅型固体撮像装置 | |
JP2000253314A (ja) | 固体撮像装置の駆動方法 | |
JPH0945887A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |