CN107911633A

CN107911633A - 固体成像元件及摄像装置

Info

Publication number: CN107911633A
Application number: CN201711057792.6A
Authority: CN
Inventors: 松田英明
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2011-12-27
Filing date: 2012-12-27
Publication date: 2018-04-13
Anticipated expiration: 2032-12-27
Also published as: CN104137534B; JPWO2013099264A1; CN107911633B; WO2013099264A1; US10419700B2; CN104137534A; JP6011546B2; US10798330B2; US20190364236A1; US20150021460A1

Abstract

固体成像元件具有像素部和输出部。像素部具有第一像素和与第一像素不同的第二像素。输出部具有：第一电容器，被输入从第一像素读取的第一像素信号；第二电容器，被输入从第二像素读取的第二像素信号；运算放大器，输出与第一电容器及所述第二电容器相应的输出信号。

Description

固体成像元件及摄像装置

本发明申请是国际申请日为2012年12月27日、国际申请号为PCT/JP2012/008392、进入中国国家阶段的国家申请号为201280070719.1、发明名称为“固体成像元件及摄像装置”的发明申请的分案申请。

技术领域

本发明涉及固体成像元件及摄像装置。

背景技术

以往提出了一种固体成像元件，为了在动画时得到比成像元件像素数缩小的图像，在动画摄影时，沿垂直方向及水平方向间隔提取地读取像素(例如，参照专利文献1)。

现有技术文献

专利文献

专利文献1:日本特开平11-196332号公报

但是，在以往的固体成像元件中，由于沿水平方向间隔提取地读取像素，所以关于水平方向，容易发生莫尔纹或伪色。

另一方面，若代替沿水平方向间隔提取像素，而是叠加水平方向的像素信号，则不容易发生关于水平方向的莫尔纹或伪色。另外，不限于此，还存在因各种理由要求叠加水平方向的像素信号的情况。

因此，考虑将进行水平方向的像素信号叠加的叠加电路搭载在固体成像元件中。但是，一旦设置进行水平方向的像素信号叠加的专用的叠加电路，就会产生其设置空间增大等不良情况。

发明内容

本发明的一方式的固体成像元件具有像素部和输出部。像素部具有第一像素和与第一像素不同的第二像素。输出部具有：第一电容器，被输入从第一像素读取的第一像素信号；第二电容器，被输入从第二像素读取的第二像素信号；以及运算放大器，输出与第一电容器及所述第二电容器相应的输出信号。

本发明的另一方式的固体成像元件具有像素部、第一输出部、第二输出部和控制部。像素部具有第一像素和与第一像素不同的第二像素。第一输出部具有第一电容器、第二电容器和输出与第一电容器及第二电容器相应的第一输出信号的第一运算放大器。第二输出部具有第三电容器、第四容量和输出与第三电容器及第四容量相应的第二输出信号的第二运算放大器。控制部对第一模式和第二模式进行切换。在第一模式下，使从第一像素读取的第一像素信号输入至第一电容器，并且使从第二像素读取的第二像素信号输入至第二电容器。在第二模式下，使第一像素信号输入至第一电容器及第二电容器，并且使第二像素信号输入至第三电容器及第四容量。

附图说明

图1是示意地表示第一实施方式的电子相机的概要框图。

图2是表示图1中的固体成像元件的概要结构的电路图。

图3是表示图2中的像素的电路图。

图4是表示变形例的像素的电路图。

图5是表示图2中的上侧信号输出电路的一部分的电路图。

图6是表示图2中的上侧信号输出电路的另一部分的电路图。

图7是表示图2中的上侧信号输出电路的又一部分的电路图。

图8是表示构成图5中的放大部的运算放大器的具体例子的电路图。

图9是表示图5中的放大部的非叠加时的状态的电路图。

图10是表示图5中的放大部的叠加时的状态的电路图。

图11是示意地表示图2所示的固体成像元件的水平像素非叠加读取模式的特征性动作的动作说明图。

图12是表示图2所示的固体成像元件的水平像素非叠加读取模式下的控制信号的状态的时序图。

图13是示意地表示图2所示的固体成像元件的水平像素叠加读取模式的特征性动作的动作说明图。

图14是表示图2所示的固体成像元件的水平像素叠加读取模式下的控制信号的状态的时序图。

图15是表示第二实施方式的电子相机所使用的固体成像元件的上侧信号输出电路的一部分的电路图。

图16是表示第二实施方式的电子相机所使用的固体成像元件的上侧信号输出电路的另一部分的电路图。

图17是示意地表示第二实施方式的电子相机所使用的固体成像元件的水平像素非叠加读取模式的特征性动作的动作说明图。

图18是表示第二实施方式的电子相机所使用的固体成像元件的水平像素非叠加读取模式下的控制信号的状态的时序图。

图19是示意地表示第二实施方式的电子相机所使用的固体成像元件的水平像素叠加读取模式的特征性动作的动作说明图。

图20是表示第二实施方式的电子相机所使用的固体成像元件的水平像素叠加读取模式下的控制信号的状态的时序图。

图21是表示第三实施方式的固体成像元件的结构例的框图。

图22是表示像素PX的电路结构例的图。

图23是表示第一信号输出电路的结构例的图。

图24是表示运算放大器OP的电路结构例的图。

图25是表示通常读取模式下从像素阵列读取信号的例子的图。

图26是表示通常读取模式下的第一信号输出电路的工作状态的图。

图27是表示混合读取模式下从像素阵列读取信号的例子的图。

图28是表示混合读取模式下的第一信号输出电路的工作状态的图。

图29是表示运算放大器OP的电路结构例的其他例的图。

图30是表示运算放大器OP的电路结构例的其他例的图。

图31是表示摄像装置的结构例的图。

图32是表示像素PX的变形例的图。

图33是表示像素PX的变形例的图。

具体实施方式

以下，参照附图说明本发明的固体成像元件及摄像装置。

＜第一实施方式＞

图1是示意地表示作为第一实施方式的摄像装置的电子相机1的概要框图。

本实施方式的电子相机1采用例如单反数码相机构成。但是，本发明的摄像装置不限于此，还能够适用于紧凑型相机等其他电子相机、搭载在手机上的电子相机或胶片相机等各种摄像装置。

在电子相机1上安装有摄影镜头2。该摄影镜头2在镜头控制部2a的驱动下调整焦距和光圈。在该摄影镜头2的像空间中，配置有固体成像元件3的成像面。

固体成像元件3由成像控制部4的指令驱动而输出图像信号。在电子取景器模式时或动画摄影时等，成像控制部4控制固体成像元件3以使得例如一边进行所谓的滚动电子快门的动作一边进行下述水平像素叠加的读取动作。另外，在通常的正式摄影时(静止图像摄影时)等，成像控制部4控制固体成像元件3，以使得例如同时重置所有像素的所谓全局重置后，在利用未图示的机械快门曝光之后得到不依赖于水平像素叠加的全像素的图像信号。任意的图像信号都通过信号处理部5进行黑电平钳位处理等信号处理，而后通过A/D转换部6被A/D转换，并暂时存储在存储器7。存储器7与总线8连接。在总线8上还连接有镜头控制部2a、成像控制部4、CPU9、液晶显示面板等显示部10、存储部11、图像压缩部12及图像处理部13等。在CPU9上连接有释放按钮等操作部9a。另外，在存储部11能够自由拆装地安装存储介质11a。

电子相机1内的CPU9若通过操作部9a的操作而被指示成电子取景器模式或动画摄影等，则与之相应地驱动成像控制部4。成像控制部4控制固体成像元件3，以使得例如一边进行滚动电子快门的动作一边进行下述水平像素叠加的读取动作。此时，通过镜头控制部2a适当调整焦距和光圈。从固体成像元件3得到的进行了水平像素叠加的图像信号被存储在存储器7。CPU9使在电子取景器模式时进行了水平像素叠加的图像信号显示在显示部10上，并将在动画摄影时进行了水平像素叠加的图像信号存储在存储介质11a。在通常的正式摄影时(静止画面摄影时)等情况下，CPU9在将未进行水平像素叠加的图像信号存储在存储器7之后，基于操作部9a的指令，根据需要利用图像处理部13或图像压缩部12进行所期望的处理，并将处理后的信号输出给存储部11并存储在存储介质11a中。

图2是表示图1中的固体成像元件3的概要结构的电路图。在本实施方式中，固体成像元件3由CMOS型的固体成像元件构成，但也可以由其他的XY地址型固体成像元件构成。

如图2所示，固体成像元件3具有：像素部21；多个水平控制信号线22；垂直扫描电路23；多个垂直信号线V1～Vm；分别配置在像素部21的列方向(垂直方向、图2中上下方向)的两侧的上侧信号输出电路24及下侧信号输出电路25。

像素部21具有：以二维矩阵状配置成n行k列并输出与入射光相应的像素信号的、由有效像素PX构成的有效像素部21A；以二维矩阵状配置成n行(m-k)列并生成黑电平的信号的、由光学黑像素(OB像素)OB构成的OB像素部21B。在本实施方式中，OB像素部21B配置在有效像素部21A的区域的行方向(水平方向、图2中左右方向)的图2中右侧。OB像素部21B也可以配置在有效像素部21A的图2中左侧，还可以配置在有效像素部21A的图2中左右两侧。

在像素部21的各行分别配置有与垂直扫描电路23连接的水平控制信号线22。各个水平控制信号线22分别将从垂直扫描电路23输出的控制信号(下述控制信号φSEL、φRES、φTX)供给到像素PX、OB的各行。

多个垂直信号线V1～Vk对应有效像素PX的每列设置，接收来自所对应列的有效像素PX的信号。另外，多个垂直信号线Vk+1～Vm对应OB像素OB的每列设置，接收来自所对应列的OB像素OB的信号。垂直信号线Vk+1～Vm是OB像素用垂直信号线。垂直信号线V1～Vm的上端(严密来说，在本实施方式中，这些垂直信号线中的第偶数列的垂直信号线的上端)连接于上侧信号输出电路24。垂直信号线V1～Vm的下端(严密来说，在本实施方式中，这些垂直信号线中的第奇数列的垂直信号线的下侧)连接于下侧信号输出电路25。这里，在第1列垂直信号线上标注附图标记V1，在第m列垂直信号线上标注附图标记Vm，关于其他的垂直信号线也同样。在各垂直信号线V1～Vm上连接有恒定电流源26(参照下述图5及图6)。此外，将恒定电流源26分别连接在各垂直信号线V1～Vm的上端侧及下端侧，也可以针对各垂直信号线V1～Vm每线连接两个恒定电流源26。该情况下，每一个恒定电流源的电流值为每一根垂直信号线所需电流值的1/2倍。

此外，根据需要，为防止所谓的横拖尾或黑斑，也可以针对各垂直信号线V1～Vm设置例如日本特开2010-263443号公报的图4及图5公开的限幅电路。

在本实施方式中，在各个像素PX的光入射侧，以具有2行2列的重复周期的色排列配置有使颜色成分分别不同的光透射的多种彩色滤波器。像素PX通过彩色滤波器的色分解输出与各颜色对应的电信号。在本实施方式中，如图2所示，作为上述色排列采用拜耳阵列，红色(R)、绿色(Gr、Gb)、蓝色(B)的彩色滤波器按照拜耳阵列配置在各像素PX中。即，在有效像素部21A的奇数行上交替地并排有R、Gr的彩色滤波器，并且在有效像素部21A的偶数行上交替地并排有Gb、B的滤波器。而且，在所有的有效像素部21A中，呈网格图案地配置有绿色的滤波器。由此，有效像素部21A能够在摄影时取得彩色的图像。在本实施方式中，在OB像素部21B中也与有效像素部21A同样地配置彩色滤波器。由于OB像素OB输出黑电平，所以在OB像素部21B中未必配置彩色滤波器。此外，在图2中，在各个像素PX、OB上一并标注了彩色滤波器的颜色。

图3是表示图2中的像素PX、OB的电路图。在本实施方式中，各像素PX与一般的CMOS型固体成像元件的像素同样地具有：作为光电转换部的光电二极管PD；接受电荷并将上述电荷转换成电压的作为电荷电压转换部的浮置扩散区FD；重置浮置扩散区FD的电位的重置晶体管RES；将与浮置扩散区FD的电相位应的信号供给到垂直信号线V1～Vm的选择晶体管SEL；从光电二极管PD将电荷传输到浮置扩散区FD的作为电荷传输部的传输晶体管TX；输出与浮置扩散区FD的电相位应的上述信号的作为放大部的放大晶体管AMP。各像素PX如图3所示地连接。在图3中，VDD是电源电位。此外，在本实施方式中，像素PX、OB的晶体管AMP、TX、RES、SEL全部是nMOS晶体管。

在本实施方式中，OB像素OB除了光电二极管PD被遮光这点以外，具有与有效像素PX相同的构造。OB像素OB也可以具有例如从有效像素PX去除了光电二极管PD而成的构造。

传输晶体管TX的栅极各行共用地连接，并从垂直扫描电路23对各栅极供给控制传输晶体管TX的控制信号φTX。重置晶体管RES的栅极各行共用地连接，并从垂直扫描电路23对各栅极供给控制重置晶体管RES的控制信号φRES。选择晶体管SEL的栅极各行共用地连接，并从垂直扫描电路23对各栅极供给控制选择晶体管SEL的控制信号φSEL。在按行区分各控制信号φTX的情况下，第j行的控制信号φTX用附图标记φTX(j)表示。这点关于控制信号φRES、φSEL也是同样的。

各像素PX的光电二极管PD根据入射光的光量(被拍体光)生成信号电荷。传输晶体管TX在控制信号φTX的高电平期间导通，将光电二极管PD的电荷传输到浮置扩散区FD。重置晶体管RES在控制信号φRES的高电平期间(电源电位VDD的期间)导通，将浮置扩散区FD重置。

放大晶体管AMP的漏极连接于电源电位VDD，栅极连接于浮置扩散区FD，源极连接于选择晶体管SEL的漏极，构成了将恒定电流源26(图3中未图示，参照图5及图6)作为负载的源极跟随电路。放大晶体管AMP根据浮置扩散区FD的电压值并经由选择晶体管SEL将读取信号输出到垂直信号线V1～Vm。选择晶体管SEL在控制信号φSEL的高电平期间导通，将放大晶体管AMP的源极连接于垂直信号线V1～Vm。

图2中的垂直扫描电路23接收来自图1中的成像控制部4的控制信号，按像素PX、OB的各行，分别输出控制信号φSEL、φRES、φTX，实现滚动电子快门的动作或通过利用了机械快门的全局重置进行的静止画面读取动作等。由于关于它们的具体动作是公知的，所以这里省略说明。

像素PX、OB的结构不限于上述图3所示的结构。例如，作为像素PX、OB的结构也可以采用图4所示的结构。图4是表示变形例的像素PX、OB的电路图。在图4中，与图3中的要素相同或对应的要素标注相同的附图标记，并省略其重复说明。

图4所示的结构与图3所示的结构不同之处是：按照每两个沿列方向相邻的像素PX、OB，由这两个像素PX、OB共用1组浮置扩散区FD、放大晶体管AMP、重置晶体管RES及选择晶体管SEL。在该变形例中，垂直扫描电路23构成为不是输出图3所示的控制信号φSEL、φRES、φTX，而是输出图4所示的控制信号φSEL、φRES、φTX1、φTX2。

在图4中，将共用1组浮置扩散区FD、放大晶体管AMP、重置晶体管RES及选择晶体管SEL的2个像素PX、OB作为像素块BL表示。另外，在图3中，分别用附图标记PD1、OB1、TX1表示像素块BL内的上侧的像素PX、OB的光电二极管PD及传输晶体管TX，分别用附图标记PD2、TX2表示像素块BL内的下侧的像素PX、OB的光电二极管PD及传输晶体管TX，来区分两者。另外，将向传输晶体管TX1的栅极供给的控制信号作为φTX1，将向传输晶体管TX2的栅极电极供给的控制信号作为φTX2，来区分两者。此外，在图3中，j表示像素行，但在图4中，j表示像素块BL的行。像素块BL的1行相当于像素PX、OB的2行。

在该变形例中，垂直扫描电路23接收来自图1中的成像控制部4的控制信号，针对像素PX、OB的每行，分别输出控制信号φSEL、φRES、φTX1、φTX2，由此，能够实现滚动电子快门的动作以及通过利用了机械快门的全局重置进行的静止画面读取动作等。

图5是表示图2中的上侧信号输出电路24的一部分(分别与有效像素部21A的第2列、第4列及第6列的垂直信号线V2、V4、V6对应地设置的3个开关组(各开关组由开关S1～S6构成)及3个放大部CA1～CA3)的电路图。

图6是表示图2中的上侧信号输出电路24的其他部分(分别与OB像素部21B的第k+2列、第k+4列及第k+6列对应地设置的3个开关组(各开关组由开关S1～S6构成)及3个放大部CA(k/2)+1、CA(k/2)+2、CA(k/2)+3)的电路图。在图6中，与图5中的要素相同或对应的要素标注相同的附图标记。

图7是表示图2中的上侧信号输出电路24的另一部分(对于分别与有效像素部21A的第2列至第k列的第偶数列的垂直信号线对应地设置的k/2个放大部CA1～CA(k/2)的输出信号、及分别与OB像素部21B的第k+2列至第m列目的第偶数列的垂直信号线对应地设置的(m-k)/2个放大部CA(k/2)+1～CA(m/2)的输出信号分别进行采样保持的采样部CDS1～CDS(m/2)、水平扫描电路31等)的电路图。

在本实施方式中，如图5的一部分所示，上侧信号输出电路24具有分别与有效像素部21A的第偶数列的垂直信号线V2、V4、…、Vk对应地设置的、分别由开关S1～S6构成的k/2个开关组及k/2个放大部CA1～CA(k/2)。

各放大部CA1～CA(k/2)具有相同的结构，具有p个(在本实施方式中，3个)输入电容器C1～C3、运算放大器OP、反馈电容器Cf和根据列放大器重置信号φCARST将列放大器重置的列放大器重置开关CARST。在运算放大器OP的反相输入端子(第一输入端子)上连接有各输入电容器C1～C3的一个端部。在运算放大器OP的反相输入端子和运算放大器OP的输出端子之间，并联连接有反馈电容器Cf及列放大器重置开关CARST。规定电位Vref被施加在运算放大器OP的非反相输入端子(第二输入端子)。列放大器重置开关CARST由MOS晶体管构成，在列放大器重置信号φCARST为高电平的情况下导通，而在列放大器重置信号φCARST为低电平的情况下断开。各放大部CA1～CA(k/2)的列放大器重置开关CARST的栅极被共用地连接，并从成像控制部4对该栅极供给列放大器重置信号φCARST。

在本实施方式中，作为运算放大器OP，采用了能够实现根据工作控制信号φSTBY成为工作状态和消耗功率b比上述工作状态低的工作停止状态的运算放大器(以下称为“带待机功能的运算放大器”)。根据运算放大器OP的工作状态和工作停止状态，作为具有运算放大器OP的整个放大部也成为工作状态和工作停止状态。

图8是表示作为带待机功能的运算放大器的运算放大器OP的具体例的电路图。在该例中，运算放大器OP由pMOS晶体管T1～T4及nMOS晶体管T5～T8构成。在本例中，通过对作为运算放大器的一般结构的晶体管T1、T2、T5、T6、T8追加晶体管T3、T4、T7来实现待机功能。在图8中，VIN_P、VIN_N、VOUT分别表示运算放大器OP的非反相输入端子、反相输入端子及输出端子。VBIAS是供来自未图示的偏压电路的电流源用偏置电压施加的偏置电压输入端子。

在图8中，STBY是用于输入工作控制信号φSTBY的端子(工作控制信号输入端子)，STBY_N是用于输入工作控制信号φSTBY的反相信号的端子。工作控制信号φSTBY为高电平时，晶体管T3、T4、T7断开，在运算放大器OP中流动的电流被截断，运算放大器OP成为工作停止状态，输出端子VOUT浮置。在图5等中，记载了仅与工作控制信号φSTBY相当的工作控制信号φSTBY1～φSTBY3被供给到运算放大器OP，省略了与工作控制信号φSTBY_N相当的反相工作控制信号被供给到运算放大器OP的控制线等的图示。在以下的说明中，仅提到工作控制信号φSTBY，省略反相工作控制信号的说明。

将放大部CA1～CA(k/2)分成所对应的垂直信号线分成以p×2根(在本实施方式中，p＝3，6根)为周期的p个(在本实施方式中，3个)组时，即，分成放大部CA1、CA4、CA7、…的第一组、放大部CA2、CA5、CA8、…的第二组和放大部CA3、CA6、CA9、…的第三组时，按各组分别被输入工作控制信号φSTBY。也就是说，第一组放大部CA1、CA4、CA7、…的工作停止信号输入端子被共用地接，从成像控制部4对该端子供给工作控制信号φSTBY1。第二组放大部CA2、CA5、CA8、…的工作停止信号输入端子被共用地连接，从成像控制部4对该端子供给工作控制信号φSTBY2。第三组的放大部CA3、CA6、CA9、…的工作停止信号输入端子被共用地连接，从成像控制部4对该端子供给工作控制信号φSTBY3。

上述k/2个开关组的各个组的开关S1～S6由nMOS晶体管构成。上述k/2个开关组的各个组的开关S5对于与该开关组相同的垂直信号线对应地设置的放大部的输入电容器C2的另一个端部和该垂直信号线之间实施通断。例如，与垂直信号线V4对应的开关组的开关S5对于与该开关组相同的垂直信号线V4对应地设置的放大部CA2的输入电容器C2的另一个端部和该垂直信号线V4之间实施通断。

上述k/2个开关组的各个组的开关S4对于与该开关组相同的垂直信号线对应地设置的放大部的输入电容器C1的另一个端部和相对于该开关组所对应的垂直信号线来说靠前2根的垂直信号线之间实施通断。例如，与垂直信号线V4对应的开关组的开关S4对于与该开关组相同的垂直信号线V4对应地设置的放大部CA2的输入电容器C1的另一个端部和相对于该开关组所对应的垂直信号线V4来说的靠前2根的垂直信号线V2之间实施通断。此外，如图5所示，由于不存在与垂直信号线V2对应的开关组的开关S4在导通时应连接的垂直信号线，所以该开关S4的一方成为浮置状态。

上述k/2个开关组的各个组的开关S6对于与该开关组相同的垂直信号线对应地设置的放大部的输入电容器C3的另一个端部和相对于该开关组所对应的垂直信号线来说的靠后2根的垂直信号线之间实施通断。例如，与垂直信号线V4对应的开关组的开关S4对于与该开关组相同的垂直信号线V4对应地设置的放大部CA2的输入电容器C3的另一个端部和相对于该开关组所对应的垂直信号线V4来说的靠后2根的垂直信号线V6之间实施通断。此外，虽然未图示，但与垂直信号线Vk对应的开关组的开关S6不是有效像素部21A的垂直信号线，但与OB像素部21B的垂直信号线Vk+2连接。与垂直信号线Vk对应的开关组的开关S6的一方也可以不与垂直信号线Vk+2连接而成为浮置状态。

与上述第一组放大部CA1、CA4、CA7、…对应的开关组的开关S4～S6的栅极被共用地连接，从成像控制部4对该栅极供给控制信号φ1。第二组放大部CA2、CA5、CA8、…的栅极被共用地连接，从成像控制部4对该栅极供给控制信号φ2。第三组放大部CA3、CA6、CA9、…的栅极被共用地连接，从成像控制部4对该栅极供给控制信号φ3。各开关S4～S6在向其栅极供给的控制信号φ1～φ3为高电平(H)的情况下导通，而在向其栅极供给的控制信号φ1～φ3为低电平(L)的情况下断开。

上述k/2个开关组的各个组的开关S1～S3分别对于与该开关组相同的垂直信号线对应地设置的放大部的输入电容器C1～C3的另一个端部和该垂直信号线之间实施通断。例如，与垂直信号线V4对应的开关组的开关S1～S3对于与该开关组相同的垂直信号线V4对应地设置的放大部CA2的输入电容器C1～C3的另一个端部和该垂直信号线V4之间实施通断。

上述k/2个开关组的开关S1～S3的栅极被共用地连接，从成像控制部4对该栅极供给控制信号φN。各开关S1～S3在向其栅极供给的控制信号φN为高电平的情况下导通，而在向其栅极供给的控制信号φN为低电平的情况下断开。

从上述说明可知，在各开关组中，开关S4～S6构成了对p根(在本实施方式中，3根)垂直信号线和p个(在本实施方式中，3个)输入电容器C1～C3之间分别实施通断的p个(在本实施方式中，3个)第一开关。另外，在各开关组中，开关S1～S3构成对于仅1根垂直信号线和输入电容器C1～C3之间分别实施通断的p个(在本实施方式中，3个)第二开关。在各开关组中，开关S1～S6构成根据控制信号φ1～φ3、φN在第一信号供给状态(开关S4～S6导通而开关S1～S3断开的状态)和第二信号供给状态(开关S1～S3导通而开关S4～S6断开的状态)之间进行切换的信号供给部，在第一信号供给状态(开关S4～S6导通而开关S1～S3断开的状态)，将p根(在本实施方式中，3根)垂直信号线的信号分别供给到p个(在本实施方式中，3个)输入电容器C1～C3；在第二信号供给状态(开关S1～S3导通而开关S4～S6断开的状态)，将仅1根垂直信号线的信号共用地供给到p个(在本实施方式中，3个)输入电容器C1～C3。

图9是表示上述放大部CA1～CA(k/2)中的任意1个放大部CA的非叠加时的状态(上述第二信号供给状态)的电路图。图10是表示上述放大部CA1～CA(k/2)中的任意1个放大部CA的叠加时的状态(上述第一信号供给状态)的电路图。在图9及图10中，省略了供给工作控制信号φSTBY的线路。在以下的说明中，输入电容器C1～C3及反馈电容器Cf的容量值也分别用相同的附图标记C1～C3、Cf表示。

在上述第二信号供给状态下，所对应的开关组的开关S1～S3导通而开关S4～S6断开，如图9所示，输入电容器C1～C3被并联地连接，所对应的1根垂直信号线的信号作为输入电压Vi被输入给并联连接的输入电容器C1～C3。例如，在放大部CA为放大部CA2的情况下，输入电压Vi为垂直信号线V4的信号。

该情况下，信号φCARST成为高电平时，列放大器重置开关CARST导通，运算放大器OP的反相输入端子和输出端子之间短路，运算放大器OP的输出端子被重置成规定电位Vref。然后，在信号φCARST为低电平而列放大器重置开关CARST断开的状态下，若输入电压Vi变化ΔVi，则运算放大器OP的输出端子的信号(输出电压)Vout为[Vref-{(C1+C2+C3)/Cf}×ΔVi]。像这样，列放大器重置开关CARST断开时，通过输入电容器C1～C3的并联合成容量(C1+C2+C3)与反馈电容器Cf之比得到反相增益{-(C1+C2+C3)/Cf}。

因此，在图9所示的状态下，由所对应的垂直信号线的信号Vi的变化量ΔVi产生的放大输出，即，1根垂直信号线的非叠加状态的信号作为输出信号Vout得到。

此外，在本实施方式的放大部CA中，将输入电容器C1～C3作为单一的输入电容器，并将该单一的输入电容器固定地连接于规定的垂直信号线地变形成的放大部作为所谓的列放大器被公知。本实施方式的信号φCARST的定时采用与公知的列放大器同样的定时即可，从而省略该说明。这点在图10的状态的情况下也相同。

在上述第一信号供给状态下，由于所对应的开关组的开关S4～S6导通而开关S1～S3断开，所以如图10所示，输入电容器C1～C3的输入侧分别电气地分离，所对应的3根垂直信号线的信号分别作为输入电压Va、Vb、Vc被输入至输入电容器C1～C3。例如，放大部CA为放大部CA2的情况下，输入电压Va为垂直信号线V2的信号，输入电压Vb为垂直信号线V4的信号，输入电压Vc为垂直信号线V6的信号。

该情况下，信号φCARST成为高电平时，列放大器重置开关CARST导通而运算放大器OP的反相输入端子和输出端子之间短路，运算放大器OP的输出端子被重置成规定电位Vref。然后，在信号φCARST为低电平而列放大器重置开关CARST断开的状态下，若输入电压Va、Vb、Vc分别变化ΔVa、ΔVb、ΔVc，则运算放大器OP的输出端子的信号(输出电压)Vout成为[Vref-[{(C1/Cf)×ΔVa}+{(C2/Cf)×ΔVb}+{(C3/Cf)×ΔVc}]]。像这样，列放大器重置开关CARST断开时，得到了将{(C1/Cf)×ΔVa}、{(C2/Cf)×ΔVb}和{(C3/Cf)×ΔVc}相加而成的反相增益[{(C1/Cf)×ΔVa}+{(C2/Cf)×ΔVb}+{(C3/Cf)×ΔVc}]。

例如，若C1＝C2＝C3＝C，则输出电压Vout为[Vref-{(C/Cf)×(ΔVa+ΔVb+ΔVc)}]，能够不对ΔVa、ΔVb和ΔVc加权地加法运算得到反相增益。

通过适当设定地C1、C2、C3的值的关系，能够对ΔVa、ΔVb和ΔVc进行以所期望的加权系数的加权相加。例如，若C1＝C3＝C且C2＝α·C(α＞1)，则能够实施对ΔVb进行权重与ΔVa及ΔVc大的加权相加。该情况下，叠加的p根(在本实施方式中，3根)垂直信号线中的位于它们中央的垂直信号线的信号所供给到的输入电容器C2的容量值设定得比上述p根垂直信号线中的位于它们中央的垂直信号线的信号所供给到的输入电容器C1、C3的容量值大。该情况下，存在于叠加后的信号的重心的、中央的垂直信号线的信号的加权比远离中央的位置的垂直信号线的信号大，从而能够实现叠加后的画质的提高。但不限于此，也可以采用例如C1＝C2＝C3。

像这样，在图10所示的状态中，由对应的3根垂直信号线的信号Va、Vb、Vc的变化量ΔVa、ΔVb、ΔVc的有加权或无加权的相加运算得到的放大输出、即，3根垂直信号线的叠加状态的信号作为输出信号Vout获得。

这里，参照图6。在本实施方式中，如图6的一部分所示，上侧信号输出电路24具有分别与OB像素部21B的第偶数列的垂直信号线Vk+2、Vk+4、…、Vm对应地设置的、每一个具有由开关S1～S6构成的{(m/2)-(k/2)}个开关组及{(m/2)-(k/2)}个放大部CA(k/2)+1～CA(m/2)。它们都用于OB像素OB，分别与关于图5说明的有效像素部21A的第偶数列的垂直信号线V2、V4、…、Vk对应地设置的、每一个由开关S1～S6构成的k/2个开关组及k/2个放大部CA1～CA(k/2)同样地构成。

但是，在本实施方式中，关于有效像素PX，切换水平像素叠加和水平像素非叠加，而关于OB像素OB，始终为水平像素非叠加，读取OB像素OB的所有列的信号。

即，在OB像素用开关组中，固定地向开关S1～S3的栅极施加高电平，开关S1～S3始终导通，并且固定地向开关S4～S6的栅极施加低电平，开关S4～S6始终断开。由此，OB像素用放大部CA(k/2)+1～CA(m/2)被固定在图9所示的非叠加状态。此外，为实现与其相同的电连接状态，也可以去除OB像素用开关组，利用配线连接由导通状态的开关S1～S3连接的位置。但是，该情况下，电路的均匀性降低，信号容易发生偏置等，从而优选像本实施方式这样地设置OB像素用开关组。

另外，与工作控制信号φSTBY1～φSTBY3独立的工作控制信号φSTBY-OB被供给到OB像素用放大部CA(k/2)+1～CA(m/2)的运算放大器OP，并能够从上述放大部CA1～CA(k/2)独立地使OB像素用放大部CA(k/2)+1～CA(m/2)成为始终工作状态。

如图7所示，上侧信号输出电路24具有：分别与上述放大部CA1～CA(m/2)对应地设置的采样部CDS1～CDS(m/2)；水平扫描电路31；水平信号线32N、32S；水平线重置晶体管RTHS、RTHN；输出放大器APS、APN。

水平扫描电路31在成像控制部4的控制下，针对采样部CDS1～CDS(m/2)的每一个或者按其中被选择的每一个，输出水平扫描信号φH来进行水平扫描的控制。对φH附加的(m/2)表示是第m列的信号。

在采样部CDS1～CDS(m/2)上连接有对应的放大部CA1～CA(m/2)的运算放大器OP的输出端子。各采样部CDS1～CDS(m/2)具有第一电容器CS和第二电容器CN。在本实施方式中，第一电容器CS是存储光信号等的电容器。第二电容器CN是对包含应从上述光信号等中减去的噪声成分在内的差分用信号进行存储的电容器。另外，各采样部CDS1～CDS(m/2)具有第一及第二输入开关TVS、TVN和第一及第二输出开关THS、THN。各采样部CDS1～CDS(m/2)根据控制信号φTVN、φTVS对所对应的放大部CA1～CA(m/2)的输出信号Vout进行取样并保持，并且根据来自水平扫描电路31的水平扫描信号φH将该所保持的信号供给到水平信号线32N、32S。被输出到水平信号线32N、32S的光信号等及差分用信号分别通过输出放大器APS、APN被放大，并被输出到图1中的信号处理部5。信号处理部5能够通过差动放大器等得到输出放大器APS、APN的输出间的差。由此，实现相关双重取样。此外，这样的差动放大器等也可以搭载在固体成像元件3上。该采样部CDS1～CDS(m/2)为去除放大部CA1～CA(m/2)的偏置而设置。此外，水平线重置晶体管RTHS、RTHN分别根据水平线重置控制信号φRTH以规定定时将水平信号线32S、32N重置成规定电位Vref0。

关于这样的采样部CDS1～CDS(m/2)自身，由于是公知的，所以省略其详细说明。

虽然未图示，但图2中的下侧信号输出电路25是使上侧信号输出电路24上下反相的电路。但是，在下侧信号输出电路25中，分别与上侧信号输出电路24中的第偶数列的垂直信号线V2、V4、…、Vm连接的位置分别连接于像素部21中的第奇数列的垂直信号线V1、V3、…、Vm-1。

在本实施方式中，像这样，信号输出电路被分成上侧信号输出电路24和下侧信号输出电路25，从而能够有效地活用空间，并且能够并行地进行两者的处理，由此能够实现处理的高速化。在本发明中，也可以将信号输出电路仅配置在上侧或下侧的任意一侧。

以下，关于图2所示的固体成像元件3的动作例进行说明。

在本实施方式中，在通常的正式摄影时(静止画面摄影时)等，进行以水平像素非叠加读取全像素PX的信号的动作模式(以下称为“水平像素非叠加读取模式”)。

图11是示意地表示图2所示的固体成像元件3的水平像素非叠加读取模式的特征性动作的动作说明图。图12是表示图2所示的固体成像元件3的水平像素非叠加读取模式下的控制信号的状态的时序图。

在水平像素非叠加读取模式下，如图12所示，上侧及下侧的(上侧信号输出电路24及下侧信号输出电路25的)控制信号φN被维持在高电平，而上侧及下侧的控制信号φ1、φ2、φ3被维持在低电平。因此，上侧及下侧的有效像素用放大部CA1～CA(k/2)都被维持在图9所示的非叠加状态。上侧及下侧的OB像素用放大部CA(k/2)+1～CA(m/2)最初被固定在图9所示的非叠加状态。

在水平像素非叠加读取模式下，从图11可知，第偶数列的垂直信号线V2、V4、…、Vm分别连接于上侧的放大部CA1～CA(m/2)的图9所示的非叠加状态的输入部。另外，在水平像素非叠加读取模式下，从图11可知，奇数列的垂直信号线V1、V3、…、Vm-1分别连接于下侧的放大部CA1～CA(m/2)的图9所示的非叠加状态的输入部。

另外，在水平像素非叠加读取模式下，如图12所示，上侧及下侧的工作控制信号φSTBY1～φSTBY3、φSTBY-OB被维持在低电平，上侧及下侧的所有放大部CA1～CA(m/2)被维持在工作状态。

而且，在水平像素非叠加读取模式下，在成像控制部4的控制下，利用垂直扫描电路23，将第1行到第n行依次一个一个地选择为读取对象，作为读取对象的行的各像素PX、OB的信号被输出给所对应的列的垂直信号线V1～Vm。

如图11所示，在第奇数行成为读取对象的情况下，对应的列的Gr像素(设有Gr彩色滤波器的有效像素PX及OB像素OB)的信号被输出到第偶数列的垂直信号线V2、V4、…、Vm，对应的列的R像素的信号被输出到第奇数列的垂直信号线V1、V3、…、Vm-1。被输出到第偶数列的垂直信号线V2、V4、…、Vm的Gr像素的信号成为图9所示的非叠加状态，并且在通过工作状态的上侧的放大部CA1～CA(m/2)放大之后，由上侧的采样部CDS1～CDS(m/2)取样，而后，该被取样的全部Gr像素的信号通过上侧的水平扫描电路31依次从输出放大器APS、APN被输出。被输出到第奇数列的垂直信号线V1、V3、…、Vm-1的R像素的信号成为图9所示的非叠加状态，并且在通过工作状态的下侧的放大部CA1～CA(m/2)放大之后，由下侧的采样部CDS1～CDS(m/2)取样，而后该被取样的全部R像素的信号通过下侧的水平扫描电路31依次从输出放大器APS、APN被输出。

如图11所示，在第偶数行成为读取对象的情况下，对应的列的B像素的信号被输出到第偶数列的垂直信号线V2、V4、…、Vm，对应的列的Gb像素的信号被输出到第奇数列的垂直信号线V1、V3、…、Vm-1。被输出到第偶数列的垂直信号线V2、V4、…、Vm的B像素的信号成为图9所示的非叠加状态，并且在通过工作状态的上侧的放大部CA1～CA(m/2)被放大之后，由上侧的采样部CDS1～CDS(m/2)取样，而后，该被取样的全部B像素的信号通过上侧的水平扫描电路31依次从输出放大器APS、APN被输出。被输出到第奇数列的垂直信号线V1、V3、…、Vm-1的Gb像素的信号成为图9所示的非叠加状态，并且在通过工作状态的下侧的放大部CA1～CA(m/2)被放大之后，由下侧的采样部CDS1～CDS(m/2)取样，而后，该被取样的全部Gb像素的信号通过下侧的水平扫描电路31依次从输出放大器APS、APN被输出。

像这样，在水平像素非叠加读取模式下，能够不进行水平叠加地读取全部的像素PX、OB的信号。

在本实施方式中，在电子取景器模式时或动画摄影时等，实施对有效像素PX的信号进行水平像素叠加并读取的动作模式(以下称为“水平像素叠加读取模式”)。

图13是示意地表示图2所示的固体成像元件3的水平像素叠加读取模式的特征性动作的动作说明图。图14是表示图2所示的固体成像元件3的水平像素叠加读取模式下的控制信号的状态的时序图。

在水平像素叠加读取模式下，如图14所示，上侧及下侧的控制信号φN被维持在低电平。因此，上侧及下侧的有效像素用放大部CA1～CA(k/2)都被维持在图10所示的叠加状态。另一方面，上侧及下侧的OB像素用放大部CA(k/2)+1～CA(m/2)最初被固定在图9所示的非叠加状态。

在水平像素叠加读取模式下，上侧的控制信号φ2被维持在高电平，上侧的控制信号φ1、φ3被维持在低电平，与其相应地确定在上侧的有效像素用放大部CA2、CA5、CA8、…叠加的垂直信号线的信号，例如，在上侧的有效像素用放大部CA2中，垂直信号线V2、V4、V6的信号被叠加。另一方面，下侧的控制信号φ1被维持在高电平，下侧的控制信号φ2、φ3被维持在低电平，与其相应地确定在下侧的有效像素用放大部CA1、CA4、CA7、…叠加的垂直信号线的信号，例如，在下侧的有效像素用放大部CA4中，垂直信号线V5、V7、V9的信号被叠加。

在水平像素叠加读取模式下，如图14所示，上侧的控制信号φSTBY2、φSTBY-OB被维持在低电平，上侧的φSTBY1、φSTBY3被维持在高电平。因此，在上侧信号输出电路24中，关于有效像素部21A，仅有效像素用放大部CA2、CA5、CA8、…被维持在工作状态，剩余的有效像素用放大部CA1、CA3、CA4、CA6、CA7、CA9、…被维持在工作停止状态。上侧的OB像素用放大部CA(k/2)+1～CA(m/2)被维持在工作状态。

在水平像素叠加读取模式下，如图14所示，下侧的控制信号φSTBY1、φSTBY-OB被维持在低电平，下侧的φSTBY2、φSTBY3被维持在高电平。因此，在下侧信号输出电路25中，关于有效像素部21A，仅有效像素用放大部CA1、CA4、CA7、…被维持在工作状态，剩余的有效像素用放大部CA2、CA3、CA5、CA6、CA8、CA9、…被维持在工作停止状态。下侧的OB像素用放大部CA(k/2)+1～CA(m/2)被维持在工作状态。

而且，在水平像素叠加读取模式下，在成像控制部4的控制下，通过垂直扫描电路23，将第1行到第n行依次一行一行地选择为读取对象，作为读取对象的行的各像素PX、OB的信号被输出到对应的列的垂直信号线V1～Vm。

如图13所示，在第奇数行成为读取对象的情况下，对应的列的Gr像素(设置有Gr彩色滤波器的有效像素PX及OB像素OB)的信号被输出到第偶数列的垂直信号线V2、V4、…、Vm，对应的列的R像素的信号被输出到第奇数列的垂直信号线V1、V3、…、Vm-1。

被输出到第偶数列的垂直信号线V2、V4、…、Vk的Gr像素的信号成为图10所示的叠加状态，并且通过处于工作状态的上侧的有效像素用放大部CA2、CA5、CA8、…按照每互不重复的3个Gr像素的信号进行叠加。从图13可知，叠加后的各Gr像素的重心位置彼此的行方向的间隔是等间距的。被输出到第偶数列的垂直信号线Vk+2、…、Vm的Gr像素的信号成为图9所示的非叠加状态，并且通过工作状态的上侧的OB像素用CA(k/2)+1～CA(m/2)被放大。包含这些重要的信号在内的上侧的放大部CA1～CA(m/2)的输出信号由上侧的采样部CDS1～CDS(m/2)取样，而后，该被取样的信号通过上侧的水平扫描电路31依次从输出放大器APS、APN被输出。此时，上侧的水平扫描电路31也可以输出该被取样的全部信号(全列读取)，还可以仅有选择地输出上侧的有效像素用放大部CA2、CA5、CA8，…的输出信号(Gr像素的叠加信号)和上侧OB像素用CA(k/2)+1～CA(m/2)的输出信号(Gr像素的叠加信号)(列选择读取)。前者的情况下，在后级的电路中，不使用不需要的信号即可。

被输出到第奇数列的垂直信号线V1、V3、…、Vk-1的R像素的信号成为图10所示的叠加状态，并通过工作状态的下侧的有效像素用放大部CA1、CA4、CA7、…按照每互不重复的3个R像素的信号被叠加。从图13可知，叠加后的各R像素的重心位置彼此的行方向的间隔是等间距的，并且叠加后的各R像素的信号的重心位置和上述叠加后的各Gr像素的信号的重心位置之间的间隔也是等间距的。被输出到第奇数列的垂直信号线Vk+1、…、Vm-1的R像素的信号成为图9所示的非叠加状态，并且通过工作状态的下侧的OB像素用CA(k/2)+1～CA(m/2)被放大。包含这些重要的信号在内的下侧的放大部CA1～CA(m/2)的输出信号由下侧的采样部CDS1～CDS(m/2)取样，而后，该被取样的信号通过下侧的水平扫描电路31依次从输出放大器APS、APN被输出。此时，下侧的水平扫描电路31也可以输出该被取样的全部信号(全列读取)，还可以仅有选择地输出下侧的有效像素用放大部CA1、CA4、CA7、…的输出信号(R像素的叠加信号)和下侧的OB像素用CA(k/2)+1～CA(m/2)的输出信号(R像素的叠加信号)(列选择读取)。前者的情况下，在后级的电路中，不使用不需要的信号即可。

如图13所示，在第偶数行成为读取对象的情况下，对应的列的B像素的信号被输出到第偶数列的垂直信号线V2、V4、…、Vm，对应的列的Gb像素的信号被输出到第奇数列的垂直信号线V1、V3、…、Vm-1。

被输出到第偶数列的垂直信号线V2、V4、…、Vk的B像素的信号成为图10所示的叠加状态，并且通过工作状态的上侧的有效像素用放大部CA2、CA5、CA8、…按照每互不重复的3个B像素的信号被叠加。从图13可知，叠加后的各B像素的重心位置彼此的行方向的间隔是等间距的。被输出到第偶数列的垂直信号线Vk+2、…、Vm的B像素的信号成为图9所示的非叠加状态，并且通过工作状态的上侧的OB像素用CA(k/2)+1～CA(m/2)被放大。包含这些重要的信号在内的上侧的放大部CA1～CA(m/2)的输出信号由上侧的采样部CDS1～CDS(m/2)取样，而后，该被取样的信号通过上侧的水平扫描电路31依次从输出放大器APS、APN被输出。此时，上侧的水平扫描电路31也可以输出该被取样的全部信号(全列读取)，还可以有选择地仅输出上侧的有效像素用放大部CA2、CA5、CA8、…的输出信号(Gr像素的叠加信号)和上侧OB像素用CA(k/2)+1～CA(m/2)的输出信号(B像素的叠加信号)(列选择读取)。前者的情况下，在后级的电路中，不使用不需要的信号即可。

被输出到第奇数列的垂直信号线V1、V3、…、Vk-1的Gb像素的信号成为图10所示的叠加状态，并且通过工作状态的下侧的有效像素用放大部CA1、CA4、CA7、…按照每互不重复的3个Gb像素的信号被叠加。从图13可知，叠加后的各Gb像素的重心位置彼此的行方向的间隔是等间距的，并且叠加后的各Gb像素的信号的重心位置和上述叠加后的各B像素的信号的重心位置之间的间隔也是等间距的。被输出到第奇数列的垂直信号线Vk+1、…、Vm-1的Gb像素的信号成为图9所示的非叠加状态，并且通过工作状态的下侧的OB像素用CA(k/2)+1～CA(m/2)被放大。包含这些重要的信号在内的下侧的放大部CA1～CA(m/2)的输出信号由下侧的采样部CDS1～CDS(m/2)取样，而后，该被取样的信号通过下侧的水平扫描电路31依次从输出放大器APS、APN被输出。此时，下侧的水平扫描电路31也可以输出该被取样的全部信号(全列读取)，还可以有选择地仅输出下侧的有效像素用放大部CA1、CA4、CA7、…的输出信号(Gb像素的叠加信号)和下侧的OB像素用CA(k/2)+1～CA(m/2)的输出信号(Gb像素的叠加信号)(列选择读取)。前者的情况下，在后级的电路中，不使用不需要的信号即可。

像这样，在水平像素叠加读取模式下，能够对有效像素PX的信号进行水平叠加来读取，但能够对于全部的OB像素OB的信号不进行水平像素叠加地读取。

为从像这样读取的信号得到最终的动画图像等，可以例如利用图1中的信号处理部5或图像处理部13进行垂直方向的3像素叠加处理。或者，在上述例子中，通过垂直扫描电路23一行一行地读取，但也可以隔3行读取，从而在垂直方向上间隔提取地读取。或者，也可以构成为可对固体成像元件3进行垂直方向的像素叠加，垂直方向也可以进行像素叠加读取。这些方面，关于下述的第二实施方式也相同。

此外，在本实施方式中，在水平像素非叠加读取模式及水平像素叠加读取模式下，由于都是控制信号φ3被维持在低电平，所以去除与其对应的开关S4～S6(参照图5)即可。但是，该情况下，电路的均匀性降低，信号容易发生偏置等，从而优选像本实施方式这样地设置与控制信号φ3对应的开关S4～S6。

根据本实施方式，放大部C1～Ck不仅承担放大功能，还承担水平像素叠加功能(图10所示的叠加状态的功能)，从而不使用进行水平方向的像素信号叠加的专用叠加电路，也能够对水平方向的像素信号进行叠加。

另外，根据本实施方式，在水平像素叠加读取模式中，与必要的信号处理无关的放大部(上侧的有效像素用放大部CA1、CA3、CA4、CA6、CA7、CA9、…及下侧的有效像素用放大部CA2、CA3、CA5、CA6、CA8、CA9、…)被维持在消耗电力少的工作停止状态，从而能够实现消耗电力的降低。

而且，在本实施方式中，如上所述，在水平像素叠加读取模式中，叠加后的各色的像素的重心位置彼此的行方向的间隔是等间距的，并且叠加后的不同颜色的像素的重心位置彼此的行方向的间隔是等间距的。因此，根据本实施方式，不容易发生莫尔纹或伪色。

然而，上述水平像素叠加读取模式也可以如下所述地变形。即，也可以将上侧及下侧的控制信号φN维持在低电平，将上侧及下侧的控制信号φ1～φ3维持在高电平，将上侧及下侧的控制信号φSTBY1～φSTBY3、φSTBY-OB维持在低电平。

该情况下，来自设置有同色的彩色滤波器的每p列(在本例中是3列)的像素即沿行方向相邻的p列(在本例中是3列)的像素的信号，即，来自依次向行方向的两侧偏移2列的量的每p列(在本例中是3列)的像素的信号，对其分别进行叠加得到的信号能够分别从上侧及下侧的有效像素用放大部CA1～CA(k/2)获得。该情况下，上侧及下侧的水平扫描电路31读取被取样的上侧及下侧的有效像素用放大部CA1～CA(k/2)的全部输出信号。

在该变形例中，关于水平方向，不能获得图像缩小效果，但关于水平方向，能够获得与光学低通滤波器效果同样的效果。

＜第二实施方式＞

图15是表示第二实施方式的电子相机所使用的固体成像元件的上侧信号输出电路24的一部分的电路图，与图5对应。图16是表示第二实施方式的电子相机所使用的固体成像元件的上侧信号输出电路24的其他部分的电路图，与图6对应。在图15及图16中，与图5及图6中的要素相同或对应的要素标注相同的附图标记，并省略其重复说明。

本实施方式与上述第一实施方式不同之处如下说明。

在本实施方式中，在上侧信号输出电路24中，分别与m/2个放大部CA1～CA(m/2)对应且与分别由开关S1～S6构成的m/2个开关组对应地，追加分别由开关S7～S9构成的m/2个垂直线选择用开关组(线路选择部)。

各垂直线选择用开关组的开关S7～S9被设置成能够将在上述第一实施方式中的上侧信号输出电路24中与偶数列的各垂直信号线V2、V4、…、Vm连接的位置有选择地连接在该垂直信号线、该垂直信号线的靠前1根的垂直信号线及该垂直信号线的靠后2根的垂直信号线中的某一方。

例如，在上侧信号输出电路24中与放大部CA1对应的垂直线选择开关组的开关S7～S9被设置成能够将在上述第一实施方式中在上侧信号输出电路24中与垂直信号线V2连接的位置有选择地连接在该垂直信号线V2、该垂直信号线V2的靠前1根的垂直信号线V1及该垂直信号线V2的靠后2根的垂直信号线V4中的任意一方。该垂直线选择开关组的开关S7～S9中的开关S7有选择地导通时，将在上述第一实施方式中在上侧信号输出电路24中与垂直信号线V2连接的位置有选择地连接到选项中的最靠第1列这一侧的垂直信号线V1。该垂直线选择开关组的开关S7～S9中的开关S8有选择地导通时，将在上述第一实施方式中在上侧信号输出电路24中与垂直信号线V2连接的位置有选择地连接在选项中的第二个最靠第1列这一侧的垂直信号线V2。该垂直线选择开关组的开关S7～S9中的开关S9有选择地导通时，将在上述第一实施方式中在上侧信号输出电路24中与垂直信号线V2连接的位置有选择地连接在选项中的第三个最靠第1列这一侧的垂直信号线V4。

另外，例如，在上侧信号输出电路24中与放大部CA2对应的垂直线选择开关组的开关S7～S9被设置成能够将在上述第一实施方式中在上侧信号输出电路24中与垂直信号线V4连接的位置有选择地连接在该垂直信号线V4、该垂直信号线V4的靠前1根的垂直信号线V3及该垂直信号线V4的靠后2根的垂直信号线V6中的任意一方。该垂直线选择开关组的开关S7～S9中的开关S7有选择地导通时，将在上述第一实施方式中在上侧信号输出电路24中与垂直信号线V4连接的位置有选择地连接在选项中的最靠第1列这一侧的垂直信号线V3。该垂直线选择开关组的开关S7～S9中的开关S8有选择地导通时，将在上述第一实施方式中在上侧信号输出电路24中与垂直信号线V4连接的位置有选择地连接在选项中的第二个最靠近第1列这一侧的垂直信号线V4。该垂直线选择开关组的开关S7～S9中的开关S9有选择地导通时，将在上述第一实施方式中在上侧信号输出电路24中与垂直信号线V4连接的位置有选择地连接在选项中第三个最靠近第1列这一侧的垂直信号线V6。

上述m/2个垂直线选择用开关组的各个组的开关S7～S9由nMOS晶体管构成。各垂直线选择用开关组的开关S7被共用地连接，并从成像控制部4向该开关供给控制信号φSEL7。各垂直线选择用开关组的开关S8被共用地连接，并从成像控制部4向该开关供给控制信号φSEL8。各垂直线选择用开关组的开关S9被共用地连接，并从成像控制部4向该开关供给控制信号φSEL9。各开关S7～S8在向其栅极供给的控制信号φSEL7～φSEL9为高电平的情况下导通，而在向其栅极供给的控制信号φSEL7～φSEL9为低电平的情况下断开。

在本实施方式中，下侧信号输出电路25是仅使上述上侧信号输出电路24上下反相的电路。

以下，关于本实施方式的固体成像元件3的动作例进行说明。

在本实施方式中，也是在通常的正式摄影时(静止画面摄影时)等，实施利用水平像素非叠加读取全像素PX的信号的动作模式(以下称为“水平像素非叠加读取模式”)。

图17是示意地表示本实施方式的固体成像元件3的水平像素非叠加读取模式的特征性动作的动作说明图，与图11对应。图18是表示本实施方式的固体成像元件3的水平像素非叠加读取模式下的控制信号的状态的时序图，与图12对应。

本实施方式的水平像素非叠加读取模式与上述第一实施方式的水平像素非叠加读取模式不同之处仅是以下方面。

在本实施方式的水平像素非叠加读取模式下，上侧及下侧的控制信号φSEL9被维持在低电平，在第奇数行成为读取对象的情况下，使上侧的控制信号φSEL7成为低电平，而使下侧的控制信号φSEL7成为高电平，并且使上侧的控制信号φSEL8成为高电平，而使下侧的控制信号φSEL8成为低电平；在第偶数行成为读取对象的情况下，使上侧的控制信号φSEL7成为高电平，而使下侧的控制信号φSEL7成为低电平，并且使上侧的控制信号φSEL8成为低电平，而使下侧的控制信号φSEL8成为高电平。

由此，从图17可知，与图11不同，不仅Gr像素的信号，Gb像素的信号也从上侧的放大部被输出，相邻的Gr像素的信号及Gb像素的信号被同一上侧的放大部处理。因此，在本实施方式的水平像素非叠加读取模式下，如图11的情况那样，与相邻的Gr像素的信号及Gb像素的信号通过上侧和下侧相互不同的放大部处理的情况相比，不容易受到放大部之间的电平差的影响。

在本实施方式中，也使在电子取景器模式时或动画摄影时等，实施通过水平像素叠加地读取有效像素PX的信号的动作模式(以下称为“水平像素叠加读取模式”)。

图19是示意地表示本实施方式的固体成像元件3的水平像素叠加读取模式的特征性动作的动作说明图，并与图13对应。图20是表示本实施方式的固体成像元件3的水平像素叠加读取模式下的控制信号的状态的时序图，并与图14对应。

在本实施方式的水平像素叠加读取模式下，如图20所示，上侧及下侧的控制信号φN被维持在低电平，上侧及下侧的控制信号φ1被维持在高电平，上侧及下侧的控制信号φ2、φ3被维持在低电平，上侧及下侧的控制信号φSTBY1、φSTBY-OB被维持在低电平，上侧及下侧的φSTBY2、φSTBY3被维持在高电平。

另外，在本实施方式的水平像素叠加读取模式下，如图20所示，上侧及下侧的控制信号φSEL8被维持在低电平，在第奇数行成为读取对象的情况下，使上侧的控制信号φSEL7成为低电平，而使下侧的控制信号φSEL7成为高电平，并且使上侧的控制信号φSEL9成为高电平，而使下侧的控制信号φSEL9成为低电平；在第偶数行成为读取对象的情况下，使上侧的控制信号φSEL7成为高电平，而使下侧的控制信号φSEL7成为低电平，并且使上侧的控制信号φSEL9成为低电平，而使下侧的控制信号φSEL9成为高电平。

由此，从图19可知，与图13不同，不仅Gr像素的信号，Gb像素的信号也从上侧的上侧信号输出电路24被输出。此时，叠加后的各色的像素的重心位置彼此的行方向的间隔是等间距的，并且叠加后的不同颜色的像素的重心位置彼此的行方向的间隔是等间距的。

然而，在本实施方式中，将上侧的控制信号φSEL8维持在高电平，将上侧的控制信号φSEL7、φSEL9维持在低电平，将下侧的控制信号φSEL7维持在高电平，将上侧的控制信号φSEL8、φSEL9维持在低电平，由此，本实施方式的固体成像元件3成为与上述第一实施方式的固体成像元件3完全相同的连接状态。因此，在本实施方式中，通过维持这样的连接状态，也能够实现上述第一实施方式的水平像素非叠加读取模式及水平像素叠加读取模式。

＜第三实施方式的说明＞

图21是表示第三实施方式的固体成像元件的结构例的框图。第三实施方式的固体成像元件是使用CMOS(互补金属氧化膜半导体)工艺形成在硅衬底上的XY地址式的固体成像元件。第三实施方式的固体成像元件例如被安装在数码相机或摄像机等摄像装置(此外，摄像装置的结构例在后面说明)。

另外，第三实施方式的固体成像元件具有：独立地读取各像素的电信号的动作模式(通常读取模式)；从多个像素混合地读取电信号的动作模式(混合读取模式)。

固体成像元件111具有像素阵列112、多个水平控制信号线113、垂直扫描电路114、多个垂直信号线115、第一信号输出电路116、第二信号输出电路117和成像元件控制电路118。

像素阵列112具有将入射光转换成电信号的多个像素PX。像素阵列112的像素PX沿第一方向D1及第二方向D2以矩阵状配置在受光面上。以下，将第一方向D1及第二方向D2分别称为行方向D1及列方向D2。此外，在图21中，简化地示出了像素PX的排列，但当然也可以在实际的固体成像元件的受光面上排列更多的像素。

这里，在各个像素PX的前表面上，以规定的色排列配置有分别使不同的颜色成分的光透射的多种彩色滤波器。由此，像素PX通过彩色滤波器的色分解来输出与各色对应的电信号。例如，在第三实施方式中，红色(R)、绿色(Gr、Gb)、蓝色(B)的彩色滤波器根据2行2列的拜耳阵列被配置在各像素PX中。由此，像素阵列112能够在摄影时取得彩色的图像。以下，分别将具有红(R)、绿(Gr、Gb)、蓝(B)的滤波器的像素PX称为红像素(R)、蓝像素(B)、绿像素(Gr、Gb)。

着眼于行方向D1的情况下，例如，在像素阵列112的奇数行中，红像素(R)和绿像素(Gr)交替地配置。另外，例如，在像素阵列112的偶数行中，绿像素(Gb)和蓝像素(B)交替地配置。

另外，着眼于列方向D2的情况下，例如，在像素阵列112的奇数列中，绿像素(Gb)和红像素(R)交替地配置。另外，例如，在像素阵列112的偶数列中，蓝像素(B)和绿像素(Gr)交替地配置。

另外，在像素阵列112的各行中，分别配置与垂直扫描电路114连接的水平控制信号线113。各个水平控制信号线113将从垂直扫描电路114输出的控制信号(后述的选择信号φSEL、重置信号φRST、传输信号φTX)分别供给到沿行方向D1并列的像素组。

另外，在像素阵列112的各列中，分别配置有信号读取线的一例即垂直信号线115。沿列方向D2配置的多个像素PX通过按列设置的垂直信号线115相互连接。即，像素阵列112通过共用的垂直信号线115输出来自配置在同一列的多个像素PX的输出信号。

此外，在第三实施方式中，与绿像素(Gb)及红像素(R)对应的奇数列的垂直信号线115分别连接在位于图21的下侧的第一信号输出电路116。另外，与蓝像素(B)及绿像素(Gr)对应的偶数列的垂直信号线115分别连接在位于图21的上侧的第二信号输出电路17。

这里，参照图22说明像素PX的电路结构例。

像素PX分别具有光电二极管PD、传输晶体管TX、重置晶体管RST、放大晶体管AMP、选择晶体管SEL和浮置扩散区FD。

光电二极管PD根据入射光的光量通过光电转换生成信号电荷。传输晶体管TX在传输信号φTX的高电平期间导通，将存储在光电二极管PD中的信号电荷传输到浮置扩散区FD。

传输晶体管TX的源极是光电二极管PD，传输晶体管TX的漏极是浮置扩散区FD。浮置扩散区FD是例如将杂质导入半导体衬底而形成的扩散区域。此外，浮置扩散区FD分别连接在放大晶体管AMP的栅极和重置晶体管RST的源极。

重置晶体管RST在重置信号φRST的高电平期间导通，将浮置扩散区FD重置成电源电压VDD。另外，放大晶体管AMP的漏极被连接在电源电压VDD，栅极被连接在浮置扩散区FD，源极被连接在选择晶体管SEL的漏极，构成了将与垂直信号线115连接的恒定电流源119(在图21中未图示)作为负载的源极跟随电路。放大晶体管AMP根据浮置扩散区FD的电压值，通过选择晶体管SEL输出读取电压。选择晶体管SEL在选择信号φSEL的高电平期间导通，将放大晶体管AMP的源极连接在垂直信号线115。

此外，在各垂直信号线115上，分别连接有将垂直信号线115的电压限幅成规定值的限幅电路120(在图21中未图示)。例如，限幅电路120具有：生成限幅电压的晶体管MCL1；控制限幅的导通/断开的晶体管MCL2。此外，限幅电路120形成为共源共栅地连接晶体管MCL1、MCL2，并且将晶体管MCL1的漏极连接在电源电压VDD，并将晶体管MCL2的源极连接在垂直信号线115。

返回图21，第一信号输出电路116及第二信号输出电路117隔着像素阵列112而上下并列地配置。第一信号输出电路116配置在图21的下侧，是将像素阵列112的奇数列的图像信号(Gb或R)朝向行方向D1按色读取的电路。另外，第二信号输出电路117配置在图21的上侧，是将像素阵列112的偶数列的图像信号(B或Gr)朝向行方向D1按色读取的电路。像这样，通过在像素阵列112的两侧(上下)分别设置信号输出电路，能够从像素阵列112高速地读取图像信号。

另外，第一信号输出电路116及第二信号输出电路117是在混合读取模式下，从沿与垂直信号线115的延长方向(列方向D2)交叉的方向(行方向D1)配置的多个像素PX混合地读取图像信号。此外，第三实施方式的第一信号输出电路116及第二信号输出电路117是在混合读取模式下，混合地读取行方向D1中的同色3像素量的信号(混合读取的详细情况在后面说明)。

成像元件控制电路118分别对垂直扫描电路114、第一信号输出电路116、第二信号输出电路117供给控制信号。

此外，上述控制信号也可以从第三实施方式的安装有固体成像元件的摄像装置的控制部供给。上述情况下，能够省略固体成像元件111至成像元件控制电路118。

以下，参照图23更详细地说明第一信号输出电路116、第二信号输出电路117的结构例。这里，第二信号输出电路117除了连接有偶数列的垂直信号线115这点，基本结构与第一信号输出电路116相同。由此，在以下的例子中，示出了第一信号输出电路116的例子，并省略了与第二信号输出电路117相关的重复说明。

第一信号输出电路116具有混合读取控制部121、列放大器122、采样保持部123和水平扫描电路124。混合读取控制部121、列放大器122和采样保持部123相对于每1根垂直信号线115分别一组一组地设置。另外，水平扫描电路124仅在第一信号输出电路116内设置1个。

此外，在第一信号输出电路116的以下说明中，对于与奇数列的第3m-2个(例如第1、4、7个)对应的要素在末尾附加了附图标记a，对于与奇数列的第3m-1个(例如第2、5、8个)对应的要素在末尾附加了附图标记b，对于与奇数列的第3m个(例如第3、6、9个)对应的要素在末尾附加了附图标记c(m是除了0以外的自然数)。

混合读取控制部121a～c是切换像素PX的混合读取的导通/断开的电路。例如，在通常读取模式的情况下，混合读取控制部121仅从像素阵列112的规定的奇数列读取像素PX的输出信号。另一方面，在混合读取模式的情况下，混合读取控制部121从像素阵列112的奇数列中的沿行方向D1相邻的3列量的像素PX混合地读取输出信号。

此外，混合读取控制部121a连接在模式选择信号线φN及相位选择信号线φ1。混合读取控制部121b连接在模式选择信号线φN及相位选择信号线φ2。混合读取控制部121c连接在模式选择信号线φN及相位选择信号线φ3。而且，混合读取模式的混合读取控制部121a～c接收相位选择信号φ1～φ3并分别独立地工作。

上述与第3m-2列对应的第一混合读取控制部121a具有晶体管Ma1～Ma6和电容器Ca1～Ca3。晶体管Ma1～Ma3、晶体管Ma4～Ma6、电容器Ca1～Ca3分别每3个并列地配置。

晶体管Ma1～Ma3的各栅极都连接于对模式切换进行指示的共用的模式选择信号线φN。另外，晶体管Ma1～Ma3的各源极都连接于与奇数列的第3m-2列对应的垂直信号线115。

另外，晶体管Ma4～Ma6的各栅极都连接在相位选择信号线φ1。另外，晶体管Ma4的源极连接于与相邻的第3m列对应的垂直信号线115。晶体管Ma5的源极连接于与第3m-2列对应的垂直信号线115。晶体管Ma6的源极连接于与相邻的第3m-1列对应的垂直信号线115。

另外，晶体管Ma1、Ma4的漏极都连接于电容器Ca1，晶体管Ma2、Ma5的漏极都连接于电容器Ca2，晶体管Ma3、Ma6的漏极都连接于电容器Ca3。这些电容器Ca1～Ca3连接于后级的第一列放大器122a，成为第一列放大器122a的输入电容器。

上述与第3m-1列对应的第二混合读取控制部121b具有晶体管Mb1～Mb6和电容器Cb1～Cb3。晶体管Mb1～Mb3、晶体管Mb4～Mb6、电容器Cb1～Cb3分别每3个并列配置。

晶体管Mb1～Mb3的各栅极都连接于上述共用的模式选择信号线φN。另外，晶体管Mb1～Mb3的各源极都连接于与奇数列的第3m-1列对应的垂直信号线115。

另外，晶体管Mb4～Mb6的各栅极都连接于相位选择信号线φ2。另外，晶体管Mb4的源极连接于与相邻的第3m-2列对应的垂直信号线115。晶体管Mb5的源极连接于与第3m-1列对应的垂直信号线115。晶体管Mb6的源极连接于与相邻的第3m列对应的垂直信号线115。

另外，晶体管Mb1、Mb4的漏极都连接于电容器Cb1，晶体管Mb2、Mb5的漏极都连接于电容器Cb2，晶体管Mb3、Mb6的漏极都连接于电容器Cb3。这些电容器Cb1～Cb3连接于后级的第二列放大器122b，成为第二列放大器122b的输入电容器。

上述与第3m列对应的第三混合读取控制部121c具有晶体管Mc1～Mc6和电容器Cc1～Cc3。晶体管Mc1～Mc3、晶体管Mc4～Mc6、电容器Cc1～Cc3分别每3个并列配置。

晶体管Mc1～Mc3的各栅极都连接于上述共用的模式选择信号线φN。另外，晶体管Mc1～Mc3的各源极都连接于与奇数列的第3m列对应的垂直信号线115。

另外，晶体管Mc4～Mc6的各栅极都连接于相位选择信号线φ3。另外，晶体管Mc4的源极连接于与相邻的第3m-1列对应的垂直信号线115。晶体管Mc5的源极连接于与第3m列对应的垂直信号线115。晶体管Mc6的源极连接于与相邻的第3m-2列对应的垂直信号线115。

另外，晶体管Mc1、Mc4的漏极都连接于电容器Cc1，晶体管Mc2、Mc5的漏极都连接于电容器Cc2，晶体管Mc3、Mc6的漏极都连接于电容器Cc3。这些电容器Cc1～Cc3连接于后级的第三列放大器122c，成为第三列放大器122c的输入电容器。

列放大器122是例如具有作为放大部的一例的运算放大器OP、反馈电容器Cf和控制开关Sf的反相放大器，按每一列对通过垂直信号线115从像素PX输出的输出信号进行反相放大。

恒定的电位Vref_PGA被供给到运算放大器OP的非反相输入端子。运算放大器OP的反相输入端子与混合读取控制部121的输入电容器连接。另外，反馈电容器Cf及控制开关Sf各自的一端都被连接在运算放大器OP的输出端子，各自的另一端都被连接在运算放大器OP的反相输入端子。此外，列放大器122的重置通过使控制开关Sf导通来进行。此外，运算放大器OP的输出端子连接于后级的采样保持部123。

另外，运算放大器OP内置有用于按列有选择地使列放大器122的动作停止的待机开关。例如，在与上述第3m-2列对应的列放大器122中，控制信号线φSTBY1分别连接于运算放大器OP。在与上述第3m-1列对应的列放大器122中，控制信号线φSTBY2分别连接于运算放大器OP。在与上述第3m列对应的列放大器122中，控制信号线φSTBY3分别连接于运算放大器OP。即，通过控制信号线φSTBY1、φSTBY2、φSTBY3，限定待机期间的控制信号(待机信号)被分别独立地输入沿行方向D1相邻的各奇数列的列放大器122。此外，关于具有待机开关的运算放大器的电路结构例在后面说明。

采样保持部123具有图像信号选择开关MS1、MS2、噪声信号选择开关MN1、MN2和电容器CTS、CTD。此外，开关MS1、MN1例如是CMOS开关。

例如，图像信号选择开关MS1在控制信号φSigC为高电平的期间导通，将从列放大器122被输入的信号输出到电容器CTS。另外，例如，噪声信号选择开关MN1在控制信号φDarkC为高电平的期间导通，将从列放大器122被输入的信号输出到电容器CTD。此外，电容器CTS、CTD的另一端都接地。

在第三实施方式的例子中，为抑制控制信号线的根数，在各采样保持部123连接共用的控制信号线φSigC、φDarkC。由此，在第三实施方式中，在整个行方向D1，采样保持部123的图像信号选择开关MS1及噪声信号选择开关MN1进行相同的动作。

另一方面，图像信号输出开关MS2在控制信号φGH为高电平的期间导通，将被电容器CTS保持的电压作为图像信号OUTS输出。另外，噪声信号输出开关MN2在控制信号φGH为高电平的期间导通，将被电容器CTD保持的电压作为噪声信号OUTN输出。这里，噪声信号OUTN是例如像素PX被重置晶体管RST重置且传输晶体管TX即将打开的图像信号(暗信号)。因此，例如，图像信号OUTS所含有的固定噪声成分及像素的重置噪声成分能够通过从图像信号OUTS减去噪声信号OUTN来除去。

水平扫描电路124使用控制信号φGH将与各奇数列对应的图像信号输出开关MS2及噪声信号输出开关MN2沿行方向D1依次导通，依次输出分别被电容器CTS、CTD保持的信号OUTS、OUTN。例如，在分别输出与从第m列的像素PX读取的信号对应的图像信号OUTS、噪声信号OUTN时，水平扫描电路124将控制信号φGH(m)控制成高电平，将其他列的控制信号φGH控制成低电平。

以下，参照图24说明第三实施方式中的运算放大器OP的电路结构例。此外，在图24中，省略了反馈电容器Cf及控制开关Sf的图示。另外，在图24的例子中，“VIN_P”表示非反相输入端子，“VIN_N”表示反相输入端子，“VOUT”表示输出端子。另外，“STBY”表示接受待机信号(φSTBY1～3)的待机端子，“STBY_N”表示接受上述STBY的逻辑反的待机端子。此外，在图24中，一并示出了采样保持部123的一部分。

图24所示的运算放大器OP具有PMOS晶体管T1～T4和NMOS晶体管T5～T9。图24所示的运算放大器OP是对于一般的NMOS输入的运算放大器(T1、T2、T5、T6、T8、T9的结构)分别附加了作为待机开关发挥功能的PMOS晶体管(T3、T4)及NMOS晶体管(T7)。此外，NMOS晶体管T8、T9构成了共源共栅型电流源。

作为PMOS侧的待机开关的晶体管T3、T4在待机期间(STBY为高电平时)断开。上述晶体管T3、T4都利用栅极接受STBY。晶体管T3的源极与晶体管T1的漏极及晶体管T1、T2的栅极连接。晶体管T3的漏极与晶体管T5的漏极连接。另外，晶体管T4的源极与晶体管T2的漏极连接。晶体管T4的漏极连接在晶体管T6的漏极及输出端子VOUT。

像这样，晶体管T4配置在PMOS的晶体管T2和输出端子VOUT之间，隔着晶体管T2而与电源电压VDD连接。此外，晶体管T3是为确保电路的对称性而设置的。在图24的结构中，晶体管T1、T2被直接连接在电源电压VDD，从而运算放大器OP几乎不会受到作为待机开关附加的晶体管T3、T4的阻抗导致的IR降的影响。

另外，作为NMOS侧的待机开关的晶体管T7在待机期间(STBY_N为低电平时)断开。上述晶体管T7利用栅极接受STBY的逻辑反(STBY_N)。晶体管T7的漏极分别与晶体管T5、T6的源极连接，隔着晶体管T6而与输出端子VOUT连接。晶体管T7的源极与晶体管T8的漏极连接，并隔着晶体管T8、T9接地。

在上述运算放大器OP中，在待机时，晶体管T3、T4成为断开，从电源电压VDD向输出端子VOUT的电流被截断。另外，在待机时，晶体管T7成为断开，从输出端子VOUT向GND的电流被截断。由此，列放大器122成为待机状态。在该待机期间，运算放大器OP的输出端子成为浮置状态。因此，在上述第三实施方式的运算放大器OP中，即使在列放大器122的待机期间，后级的采样保持部123工作的情况下，也不会从运算放大器OP对采样保持部123的电容器进行不需要的电荷充电。

另一方面，将没有PMOS侧的待机开关(晶体管T3、T4)的情况作为比较例进行说明(省略了比较例的图示)。该比较例的情况下，在待机时，NMOS侧的待机开关成为断开。由此，从输出端子VOUT向GND的电流被截断，列放大器122成为待机状态。但是，在待机期间，电流会从电源电压VDD经由PMOS晶体管流入输出端子侧。例如，在列放大器122的待机期间，后级的采样保持部123工作的情况下，在比较例的结构中，采样保持部123的电容器会被充电不需要的电荷，从而不能成为理想的待机状态。

以下，对于第三实施方式的固体成像元件111的读取动作例进行说明。

(通常读取模式的情况)

图25是表示通常读取模式下的从像素阵列112的信号读取的例子的图。在图25的例子中，示出了从像素阵列112的全部像素读取信号的情况，但也可以对行及列以规定的间隔间隔抽取地读取信号。

在通常读取模式中，当从像素阵列112的奇数行的像素读取信号时，从第一信号输出电路116依次读取红像素(R)的信号，并从第二信号输出电路117依次读取绿像素(Gr)的信号。另外，当从像素阵列112的偶数行的像素读取信号时，从第一信号输出电路116依次读取绿像素(Gb)的信号，并从第二信号输出电路117依次读取蓝像素(B)的信号。

此外，成像元件控制电路118在通常读取模式的情况下，使模式选择信号φN成为高电平，使相位选择信号φ1、φ2、φ3及待机信号φSTBY1、φSTBY2、φSTBY3都成为低电平。

这里，对于读取像素阵列112的奇数列的图像信号的情况进行说明。图26是表示通常读取模式下的第一信号输出电路116的工作状态的图。此外，在以下的动作例的说明中，表示高电平的控制信号线和从像素PX到运算放大器OP输出信号的信号线在图中用粗线表示。

例如，在上述与第3m-2列对应的第一混合读取控制部121a中，晶体管Ma1～Ma3都成为导通，而晶体管Ma4～Ma6都成为断开。由此，从第3m-2列的像素PX输出信号时，该信号电荷经由晶体管Ma1～Ma3被存储在电容器Ca1～Ca3。

另外，由于各奇数列的列放大器122都处于工作状态，所以从像素PX读取的输出信号通过对应的列的列放大器122被反相放大，并被输出到后级的采样保持部123。

此外，在第一信号输出电路116的其他列(第3m-1个、第3m个奇数列)和第二信号输出电路117的各列中，也与上述同样地进行信号的读取。如上所述，通常读取模式下的固体成像元件111能够分别独立地读取各像素PX的信号。

(混合读取模式的情况)

图27是表示混合读取模式下的从像素阵列112的信号读取的例子的图。在混合读取模式中，通过混合地读取行方向D1上的同色3像素量的信号，因此与简单的间隔抽取地读取相比，能够得到在抑制莫尔纹和伪色发生的同时减少了噪声成分的图像。

在上述混合读取模式中，以混合读取时的各色像素的重心位置维持拜耳阵列的方式决定信号的取样位置。

在图27中，第1个绿像素(Gb)、红像素(R)的信号通过将第1、3列的信号混合而生成(此外，若图中第1列的左方向还具有绿像素(Gb)、红像素(R)，则这些信号也被进一步混合)。而且，混合地读取的第1个绿像素(Gb)、红像素(R)的重心位置成为像素阵列112的第1列。另一方面，在图27中，第1个蓝像素(B)、绿像素(Gb)的信号通过将第2、4、6列的信号混合而生成。而且，混合地读取的第1个蓝像素(B)、绿像素(Gb)的重心位置成为像素阵列112的第4列。

在混合读取模式中，为进行上述读取，成像元件控制电路118使第一信号输出电路116及第二信号输出电路117的模式选择信号φN都成为低电平。另外，成像元件控制电路118关于第一信号输出电路116，使相位选择信号φ1和待机信号φSTBY2、φSTBY3都成为高电平，使相位选择信号φ2、φ3和待机信号φSTBY1都成为低电平。另一方面，成像元件控制电路118关于第二信号输出电路117，使相位选择信号φ2和待机信号φSTBY1、φSTBY3都成为高电平，使相位选择信号φ1、φ3和待机信号φSTBY2都成为低电平。

这里，对于读取像素阵列112的奇数列的图像信号的情况进行说明。图28是表示混合通常读取模式下的第一信号输出电路116的工作状态的图。

上述情况下，模式选择信号φN为低电平，从而图28所示的晶体管Ma1～Ma3、Mb1～Mb3、Mc1～Mc3都为断开。

另外，相位选择信号φ1为高电平，从而图28所示的第一混合读取控制部121a的晶体管Ma4～Ma6都为导通。

由此，沿着行方向D1从奇数列的像素PX读取信号时，与第3m-2列对应的垂直信号线115的信号电荷通过晶体管Ma5被存储在电容器Ca2中。另外，与第3m-1列对应的垂直信号线115的信号电荷通过晶体管Ma6被存储在电容器Ca3中。另外，与第3m列对应的垂直信号线115的信号电荷通过晶体管Ma4被存储在电容器Ca1中。

另外，待机信号φSTBY1为低电平，从而第一混合读取控制部21a的后级的列放大器122处于工作状态。由此，存储在电容器Ca1～Ca3中的同一行的同色3像素量的信号电荷集中地被列放大器122a反相放大，实施输出信号的混合读取。

另一方面，相位选择信号φ2、φ3为低电平，从而图28所示的晶体管Mb4～Mb6、Mc4～Mc6都为断开。由此，从第二混合读取控制部121b及第三混合读取控制部121c没有信号输出到后级的电路。另外，待机信号φSTBY2、φSTBY3为高电平，从而列放大器122b、列放大器122c都成为待机状态(在图28中，用阴影线表示待机状态的列放大器122b、122c)。

然而，第三实施方式的采样保持部123在整个行方向D1内，根据共用的控制信号φSigC、φDark工作。由此，即使在混合读取模式中，列放大器122b、列放大器122c为待机状态，也有其后级的采样保持部123工作的情况。但是，如上所述，不会从第三实施方式的列放大器122向后级的采样保持部123的容量进行不需要的电荷充电。

此外，在混合读取模式下的第二信号输出电路117中，第一混合读取控制部121及第三混合读取控制部121成为待机状态，利用第二混合读取控制部121进行上述混合读取。混合读取模式下的第二信号输出电路117的动作与第一信号输出电路116的动作大致相同，从而省略重复说明。

＜第三实施方式的变形例1＞

图29表示第三实施方式的运算放大器OP的电路结构例的其他例。

图29的结构是图24所示的运算放大器OP的变形例，仅晶体管T1、T2和晶体管T3、T4的位置被互换这点不同。此外，在图29中，省略了与图24通用的要素的重复说明。

在图29的例子中，晶体管T4配置在运算放大器OP的电源电压VDD和PMOS的晶体管T2之间，隔着晶体管T2而与输出端子VOUT连接。此外，晶体管T3是为确保电路的对称性而设置的。

根据所述图29的结构，也能够获得与上述图24的结构同样的效果。尤其，在图29的结构中，在作为待机开关被附加的晶体管T3、T4的阻抗导致的IR降的影响下，晶体管T1、T2的动作点会发生变化。但是，在图29的结构中，晶体管T3、T4被直接连接于电源电压VDD，晶体管T3、T4不会成为运算放大器OP的输出的负载。由此，根据图29的结构，与图24的结构相比，能够缩短运算放大器OP的稳定时间。

＜第三实施方式的变形例2＞

图30表示第三实施方式的运算放大器OP的电路结构例的其他例。

图30的结构是图29所示的运算放大器OP的变形例，是在双共源共栅型的运算放大器中设置了待机开关的例子。在图30的例子中，与图29同样地，晶体管T4被配置在运算放大器OP的电源电压VDD和PMOS的晶体管T2之间，为确保电路的对称性而设置了晶体管T3。此外，在图30中，省略了与图29通用的要素的重复说明。

在图30的例子中，在晶体管T1和晶体管T5之间分别连接有PMOS晶体管T11和NMOS晶体管T13。另外，在晶体管T2和晶体管T4之间分别连接有PMOS晶体管T12和NMOS晶体管T14。此外，在图30的例子中，晶体管T1、T2的栅极被连接在晶体管T11、T13的漏极之间，输出端子VOUT被连接在晶体管T12、T14的漏极之间。

电压VBIAS_PGAP被供给到晶体管T11、T12的各栅极。另外，电压VBIAS_PGAN被供给到晶体管T13、T14的各栅极。在开关电容放大器工作时，独立地向VBIAS_PGAP、VBIAS_PGAN供给偏置电压。另外，在电压跟随器工作时，向晶体管T11、T12的各栅极供给接地电压作为VBIAS_PGAP，向晶体管T13、T14的各栅极供给电源电压作为VBIAS_PGAN。由此，在电压跟随器工作时，晶体管T11～T14成为与简单的阻抗等价的状态。

根据所述图30的结构例，也能够获得与上述图29的结构同样的效果。

＜摄像装置的结构例＞

图31是表示摄像装置的一例的电子相机的结构例的图。

电子相机具有：摄影光学系统131；上述第三实施方式的固体成像元件132；模拟前端电路133(AFE电路)；图像处理部134；监视器135；存储I/F136；控制部137；操作部138。这里，固体成像元件132、模拟前端电路133、图像处理部134、操作部138分别与控制部137连接。

摄影光学系统131例如由包含变焦镜头或定焦镜头的多个镜头构成。此外，为简化，在图31中用1片透镜图示了摄影光学系统131。

固体成像元件132对由穿过摄影光学系统131的光束形成的被拍体的像进行摄影。该成像元件的输出被连接到模拟前端电路133。

在电子相机的摄影模式中，固体成像元件132根据操作部138的输入，对于伴随向非易失性的存储介质(139)的存储产生的存储用静止图像或动画图像进行摄影。另外，固体成像元件132还在存储用静止图像的摄影待机时，按规定间隔连续地对观测用的图像(浏览图像)摄影。按时序取得的浏览图像的数据(或者上述动画图像的数据)被用于监视器135中的动画显示或控制部137的各种运算处理。此外，在动画摄影时，电子相机也可以存储浏览图像。

模拟前端电路133是对以管道(pipeline)输入的图像信号依次实施模拟信号处理、A/D转换处理的电路。模拟前端电路133的输出被连接在图像处理部134。

图像处理部134对于从模拟前端电路133输入的数字图像信号进行图像处理(颜色插值处理、灰度变换处理、边缘增强处理、白平衡调整等)。此外，在图像处理部134上连接有监视器135及存储I/F136。

监视器135是显示各种图像的显示设备。例如，监视器135通过控制部137的控制进行摄影模式下的浏览图像的动画显示(取景器显示)。

存储I/F136具有用于连接非易失性的存储介质139的连接器。而且，存储I/F136对于被连接在连接器上的存储介质139执行数据的写入/读取。上述存储介质139由硬盘或内置了半导体存储器的存储卡等构成。此外，在图31中，作为存储介质139的一例图示了存储卡。

控制部137是综合地控制电子相机的工作的处理器。操作部138从用户受理存储用静止图像的取得指示(例如释放按钮的全按操作)。

＜实施方式的补充事项＞

(补充1)：例如，在上述第一、第二实施方式中，放大部CA1～CA(m/2)用于切换工作状态和工作停止状态，但在本发明中，放大部CA1～CA(m/2)也不是必须切换成低耗电的工作停止状态。

(补充2)：另外，上述各实施方式的固体成像元件是彩色滤波器的色排列为拜耳阵列的例子。但是，在本发明中，彩色滤波器的色排列不限于拜耳阵列。本发明还能够适用于设置了具有2行2列的重复周期的其他的色排列的彩色滤波器(例如，使用品红、绿色、蓝色及黄色的互补色系彩色滤波器等)等的固体成像元件、或者不具有彩色滤波器的所谓的黑白的固体成像元件。

(补充3)：在上述第一、第二实施方式中，是上述p的数量为3的例子。但是，在本发明中，上述p的数量为2以上即可。上述p的数量优选为奇数。这是因为若上述p的数量为奇数，则叠加后的信号重心的位置与叠加前的重心的位置一致，因此不容易产生莫尔纹等。

(补充4)：在上述第一、第二实施方式中，说明了固体成像元件在水平扫描电路中以模拟信号直接输出APS、APN的结构。但是，在本发明的成像元件中，作为分别在放大部CA中配置AD转换器的列并行ADC方式，也可以采用数字输出。

(补充5)：在上述第三实施方式中，说明了固体成像元件在水平扫描电路中将OUTS、OUTN以模拟信号直接输出的结构。但是，在本发明的固体成像元件中，作为分别在列放大器116中配置有AD转换器的列并行ADC方式，也可以采用数字输出。该情况下，在摄像装置中，代替模拟前端AFE133，配置数字前端DFE即可。

(补充6)：在上述实施方式中，也可以在第一信号输出电路116、第二信号输出电路117上分别连接全部的垂直信号线115。此时，也可以在第一信号输出电路116、第二信号输出电路117上分别设置列选择器，在第一信号输出电路116和第二信号输出电路117之间，按每1行交替地切换奇数列的读取和偶数列的读取。该情况下，例如，能够通过同一列放大器122读取绿像素(Gr、Gb)的信号，从而能够减小绿像素(Gr、Gb)的信号的电平差。

(补充7)：在上述实施方式中，说明了1像素由4个晶体管构成的例子。但是，本发明的固体成像元件也可以采用在多个像素之间共有重置晶体管RST、放大晶体管AMP及选择晶体管SEL的结构(例如，在2像素中具有5个晶体管的2.5Tr结构或者在4像素中具有7个晶体管的1.75Tr结构)。

图32表示像素PX的变形例。图32所示的像素PX的结构除了在沿像素阵列的列方向D2相邻的2个像素(PX1～PX2)中共用放大晶体管AMP、选择晶体管SEL、重置晶体管RST及浮置扩散区FD这点以外，与上述图32的像素PX相同。此外，关于图示的像素PX，也可以用开关连接沿列方向D2相邻的多个浮置扩散区FD，能够进一步进行列方向D2上的叠加读取(省略该情况的图示)。

图33表示像素PX的变形例。图33所示的像素PX的结构除了在沿像素阵列的列方向D2相邻的4个像素(PX1～PX4)中共用放大晶体管AMP、选择晶体管SEL、重置晶体管RST及浮置扩散区FD这点以外，与上述图32的像素PX相同。

(补充7)：在上述实施方式中，作为摄像装置的一例说明了电子相机的结构。但是，本发明的摄像装置也可以采用利用集成芯片使固体成像元件和各种信号处理电路成为一体的结构。

通过以上的详细说明，实施方式的特征及优点变得明确。本发明的权利要求书在不脱离其精神及权利范围的范围内，涵盖上述实施方式的特征及优点。另外，只要是该技术领域中具有一般知识的人，就能够容易地想到所谓的改良及变更，具有创新性的实施方式的范围不限于上述结构，还包括实施方式公开的范围所包含的适当的改良结构及等价结构。

附图标记的说明

1…电子相机，21…像素部，21A…有效像素部，21B…OB像素部，PX…有效像素，OB…OB像素，CA1～CA(m/2)…放大部，V1～Vm…垂直信号线，C1～C3…输入电容器，111…固体成像元件，112…像素阵列，113…水平控制信号线，114…垂直扫描电路，115…垂直信号线，116…第一信号输出电路，117…第二信号输出电路，118…成像元件控制电路，119…恒定电流源，120…限幅电路，121…混合读取控制部，122…列放大器，123…采样保持部，124…水平扫描电路，131…摄影光学系统，132…固体成像元件，133…模拟前端电路，134…图像处理部，135…监视器，136…存储I/F，137…控制部，138…操作部，139…存储介质。

Claims

1.一种固体成像元件，其特征在于，具有：

像素部，具有第一像素和与所述第一像素不同的第二像素；

输出部，具有被输入从所述第一像素读取的第一像素信号的第一电容器、被输入从所述第二像素读取的第二像素信号的第二电容器、以及输出与所述第一电容器及所述第二电容器相应的输出信号的运算放大器。