JP6207351B2 - 固体撮像装置および撮像システム - Google Patents

Description

本発明は、固体撮像装置および撮像システムに関する。

生体の観察において、短波長側の波長帯（第１の波長帯）の光による画像と、第１の波長帯に比べて長波長側の波長帯（第２の波長帯）の光による画像とを同時にモニタすることが求められている。第１の波長帯用の撮像装置および第２の波長帯用の撮像装置を用いて撮影を行い、それらによって得られる画像を重ね合わせるという方式が考えられるが、小型化・ローコスト化には難点がある。単一の撮像装置で２つの異なる波長帯の画像を取得することが求められている。

特許文献１には、短波長側の波長帯用の受光部（以下、第１受光部）および長波長側の波長帯用の受光部（以下、第２受光部）を有するＣＣＤ固体撮像装置が開示されている。このＣＣＤ固体撮像装置では、まず、第１受光部、および、第２受光部の露光（信号電荷の蓄積）が同時に開始される。その後、発光部がパルスを発生した後に、ＬＯＤパルスに応じて第２受光部の信号電荷が掃き出され、被写体から反射されるパルスによる第２受光部の露光が開始される。その後、読み出しパルスに応じて、第１受光部、および、第２受光部の信号電荷が一斉に読み出される。即ち、特許文献１に記載された固体撮像装置では、長波長側の波長帯用の受光部の露光時間（信号電荷蓄積時間）は、短波長側の波長帯用の受光部の露光時間よりも短い。

特開２００８−００５２１３号公報

従来の技術には、異なる波長帯の光に対して、相対的に感度が異なるという課題があった。特許文献１に記載のＣＣＤ固体撮像装置では、画素の蓄積時間を独立に変更するために、専用のオーバーフロードレインを追加していた。そのため、長波長側の波長帯の光を検知するための画素の光電変換部の面積が小さくなり、長波長の光に対する感度が低下するという課題があった。

さらに、特許文献１に記載された固体撮像装置では、長波長側の波長帯用の受光部の露光時間（信号電荷蓄積時間）が短いので、長波長の光の検出が不十分になりうる。

以上に述べた課題に鑑み、本発明は、第１の波長帯の光および第１の波長帯よりも長波長側の波長帯を含む第２の波長帯の光を検出可能な固体撮像装置において、それぞれの波長帯の光を良好に検出するために有利な技術を提供することを目的とする。

本発明の１つの側面は、第１の波長帯の光を検出する第１画素と、前記第１の波長帯よりも長波長側の波長帯を含む第２の波長帯の光を検出する第２画素とを少なくとも含み、行列を構成するように配列された複数の画素を有する固体撮像装置に係り、前記第１画素および前記第２画素の各々は、光電変換部と、メモリ部と、フローティングディフュージョン部と、前記メモリ部から前記フローティングディフュージョン部に電荷を転送する転送トランジスタと、前記フローティングディフュージョン部の電位に応じた信号を出力する増幅トランジスタと、を含み、前記第１画素および前記第２画素は、同一行に属し、前記固体撮像装置は、前記第２画素の電荷蓄積時間が前記第１画素の電荷蓄積時間よりも長くなるように前記第１画素および前記第２画素を制御する制御部と、前記第１画素の信号および前記第２画素の信号を含む画像信号を出力する出力部と、を備え、前記制御部は、前記第２画素の電荷蓄積期間の途中において前記第１画素の前記光電変換部の信号が前記第１画素の前記メモリ部に転送され前記第１画素の前記メモリ部で保持されるように、前記第１画素および前記第２画素を制御し、前記第２画素の電荷蓄積期間は、前記第２画素の前記光電変換部の信号が前記第２画素の前記メモリ部に転送されることによって終了し、前記出力部は、前記第２画素の電荷蓄積期間が終了した後に、前記第１画素の信号および前記第２画素の信号を含む画像信号を出力する。

本発明によれば、第１の波長帯の光、および、第１の波長帯よりも長波長側の波長帯を含む第２の波長帯の光を検出可能な固体撮像装置においてそれぞれの波長帯の光を良好に検出するために有利な技術が提供される。

第１実施形態の固体撮像装置の画素アレイの構成を示す図。 第１実施形態の固体撮像装置の回路構成を示す図。 第１実施形態の固体撮像装置における読み出しシーケンスを示す図。 第１実施形態の固体撮像装置の第１期間における第１の波長帯の画像フレームの読み出しを例示する図。 第１実施形態の固体撮像装置の第２期間における第１の波長帯の画像フレームの読み出しを例示する図。 第２実施形態の固体撮像装置の画素アレイの構成を示す図。 第２実施形態の固体撮像装置における読み出しシーケンスを示す図。 第３実施形態の固体撮像装置の画素アレイの構成を示す図。 第３実施形態の固体撮像装置における読み出しシーケンスを示す図。 １つの実施形態のカメラの構成を示す図。

以下、添付図面を参照しながら本発明のいくつかの実施形態を説明する。
（第１実施形態）
図１には、本発明の第１実施形態の固体撮像装置１０００の画素アレイＰＡの構成が示されている。なお、図１では、簡単化のために４行４列の行列を構成するように配列された画素１００が示されているが、実際には、より多くの行および列を構成するように、より多くの画素１００が配列される。画素アレイＰＡの複数の画素１００は、第１の波長帯の光を検出する第１画素として、Ａ画素、Ｂ画素およびＣ画素を含み、第１の波長帯よりも長波長側の波長帯を含む第２の波長帯の光を検出する第２画素としてＤ画素を含む。Ａ画素、Ｂ画素、Ｃ画素、Ｄ画素は、図１および他の図面において、”Ａ”、”Ｂ”、”Ｃ”、”Ｄ”として示されている。Ａ画素、Ｂ画素、Ｃ画素は、それぞれ、第１の波長帯のうちの異なる波長帯の光を透過するカラーフィルタを有する。例えば、Ａ画素は、第１の波長帯のうちの長波長側の波長の光を選択的に透過するカラーフィルタを有する。Ｂ画素は、第１の波長帯のうちの中間の波長の光を選択的に透過するカラーフィルタを有する。Ｃ画素は、第１の波長帯のうちの短波長側の波長の光を選択的に透過するカラーフィルタを有する。Ｄ画素は、第２の波長帯の光を選択的に透過するフィルタを有する。このような構成により、Ａ画素、Ｂ画素およびＣ画素の信号への第２の波長帯の光の成分の混入を低減することができる。また、Ｄ画素の信号への第１の波長帯の光の成分の混入を低減することができる。本実施形態では、Ａ画素、Ｂ画素、Ｃ画素、Ｄ画素の組が、２×２の行列を構成するように配され、当該２×２の行列が繰り返し配列される。ほかの実施形態では、Ａ画素、Ｂ画素、Ｃ画素からなる画素アレイの行間に、Ｄ画素が行単位で挿入されうる。

図２には、本発明の第１実施形態の固体撮像装置１０００の回路構成が示されている。図２において、図１と同様の部材には同じ符号が付されている。固体撮像装置１０００は、画素アレイＰＡ、垂直選択回路１２０、読み出し回路１４０、水平選択回路１５０、出力部１７０および負荷トランジスタアレイ１８０を備えている。本実施形態では、垂直選択回路１２０が出力する駆動信号によって、画素が駆動され、そして、画素の信号が読み出される。つまり、本実施形態では、垂直選択回路１２０が、画素の駆動を制御する制御部である。

各画素１００（Ａ画素、Ｂ画素、Ｃ画素、Ｄ画素）は、光電変換部１０１と、フローティングディフュージョン部（ＦＤ部）１０６と、転送トランジスタ１０２と、増幅トランジスタ１０３と、を含む。各画素１００は、リセットトランジスタ１０４、および、選択トランジスタ１０５を更に含んでもよい。光電変換部１０１は、例えば、フォトダイオードを含み、入射光を光電変換し、これによって発生した電荷を蓄積する。なお、光電変換によって発生した電荷は、光電変換部１０１とＦＤ部１０６との間に配された電荷保持部に保持されてもよい。転送トランジスタ１０２は、光電変換部１０１に蓄積された電荷をＦＤ部１０６に転送する。ＦＤ部１０６の電位は、ＦＤ部１０６に転送された電荷の量に応じて変化する。増幅トランジスタ１０３は、負荷トランジスタアレイ１８０の負荷トランジスタとともにソースフォロワ回路を構成し、ＦＤ部１０６の電位に応じた信号を列信号線１３０に出力する。リセットトランジスタ１０４は、ＦＤ部１０６の電位をリセットする。選択トランジスタ１０５は、それが属する画素１００を選択状態または非選択状態にするために設けられうる。

転送トランジスタ１０２は、垂直選択回路１２０によって駆動される転送制御線によって制御される。ＴＸ（ｎ）、ＴＸ（ｎ＋１）、ＴＸ（ｎ＋２）、ＴＸ（ｎ＋３）は、第１画素（Ａ画素、Ｂ画素、Ｃ画素）のための転送制御線である。より具体的には、ＴＸ（ｎ）は、第ｎ行のＡ画素およびＢ画素のための転送制御線である。ＴＸ（ｎ＋１）は、第（ｎ＋１）行のＣ画素のための転送制御線である。ＴＸ（ｎ＋２）は、第（ｎ＋２）行のＡ画素およびＢ画素のための転送制御線である。ＴＸ（ｎ＋３）は、第（ｎ＋３）行のＣ画素のための転送制御線である。転送制御線ＴＸＩＲ（ｎ＋１）、ＴＸＩＲ（ｎ＋３）は、第２画素（Ｄ画素）のための転送制御線である。より具体的には、転送制御線ＴＸＩＲ（ｎ＋１）は、第（ｎ＋１）行のＤ画素のための転送制御線であり、ＴＸＩＲ（ｎ＋３）は、第（ｎ＋３）行のＤ画素のための転送制御線である。

ここで、複数の第１画素（Ａ画素、Ｂ画素、Ｃ画素）の一部（この例ではＣ画素の一部）および複数の第２画素（Ｄ画素）の一部は、同一行に属している。例えば、Ｃ画素の一部およびＤ画素の一部は、第（ｎ＋１）行に属し、Ｃ画素の他の一部およびＤ画素の他の一部は、第（ｎ＋３）行に属している。また、第１画素（この例ではＣ画素）の転送トランジスタ１０２を制御する転送制御線と当該第１画素と同一行に属する第２画素（Ｄ画素）の転送トランジスタ１０２を制御する転送制御線とは、独立して制御される。例えば、第（ｎ＋１）行において、第１画素としてのＣ画素の転送トランジスタ１０２を制御する転送制御線ＴＸ（ｎ＋１）と第２画素（Ｄ画素）の転送トランジスタ１０２を制御する転送制御線ＴＸＩＲ（ｎ＋１）とは、独立して設けられている。また、第（ｎ＋３）行において、第１画素としてのＣ画素の転送トランジスタ１０２を制御する転送制御線ＴＸ（ｎ＋３）と第２画素（Ｄ画素）の転送トランジスタ１０２を制御する転送制御線ＴＸＩＲ（ｎ＋３）とは、独立して設けられている。

なお、本実施形態において、同一行に属する複数の画素とは、複数の出力線に並列に信号が読み出されるように構成された画素の集団である。具体的な構成の例としては、画素に含まれるいずれかのトランジスタに共通の制御線が接続される。本実施形態では、同一行に属する複数の画素のリセットトランジスタ１０４に共通のリセット制御線が接続されている。また、同一行に属する複数の画素の選択トランジスタ１０５に共通の選択制御線が接続されている。

リセットトランジスタ１０４は、垂直選択回路１２０によって駆動されるリセット制御線によって制御される。ＲＥＳ（ｎ）は第ｎ行のリセット制御線、ＲＥＳ（ｎ＋１）は第（ｎ＋１）行のリセット制御線、ＲＥＳ（ｎ＋２）は第（ｎ＋２）行のリセット制御線、ＲＥＳ（ｎ＋３）は第（ｎ＋３）行のリセット制御線である。

選択トランジスタ１０５は、垂直選択回路１２０によって駆動される選択制御線によって制御される。ＳＥＬ（ｎ）は第ｎ行の選択制御線、ＳＥＬ（ｎ＋１）は第（ｎ＋１）行の選択制御線、ＳＥＬ（ｎ＋２）は第（ｎ＋２）行の選択制御線、ＳＥＬ（ｎ＋３）は第（ｎ＋３）行の選択制御線である。

読み出し回路１４０は、各列信号線１３０に出力される信号を処理して画素信号を生成し、水平選択回路１５０によって駆動される列選択線によって選択される列の画素信号を出力部１７０に出力する。出力部１７０は、読み出し回路１４０からの画素信号を増幅して出力する。ＣＳＥＬ（ｍ）は第ｍ列の列選択線であり、ＣＳＥＬ（ｍ＋１）は第（ｍ＋１）列の列選択線であり、ＣＳＥＬ（ｍ＋２）は第（ｍ＋２）列の列選択線であり、ＣＳＥＬ（ｍ＋３）は第（ｍ＋３）列の列選択線である。出力部１７０は、複数の画素信号を順次出力することにより、画像信号を固体撮像装置の外部に出力する。画像信号は、複数の画素信号を含む信号である。ディスプレイやプリンタなどの表示装置は画像信号に基づき画像を表示することができる。

図３には、第１実施形態の固体撮像装置１０００における読み出しシーケンスが示されている。固体撮像装置１０００は、第１期間Ｐ１において第１画素（Ａ画素、Ｂ画素、Ｃ画素）の信号で構成される画像（以下、第１の波長帯の画像フレーム）を出力する（図３の”画像出力（Ａ，Ｂ，Ｃ)”）。また、固体撮像装置１０００は、第１期間Ｐ１とは異なる第２期間Ｐ２において、第２画素（Ｄ画素）の信号で構成される画像（以下、第２の波長帯の画像フレーム）を出力する（図３の”画像出力（Ｄ）”)。前述のように、第１実施形態では、同一行に属する第１画素のための転送制御線と第２画素のための転送制御線とが独立しているので、同一行に属する第１画素および第２画素の電荷蓄積時間を独立して制御することができる。

第１実施形態の固体撮像装置１０００では、まず、全ての画素（Ａ画素、Ｂ画素、Ｃ画素、Ｄ画素）の光電変換部１０１をローリングシャッター方式（複数の行を順番に走査する方式）でリセットする。このとき、同一行に属する第１画素（Ｃ画素）と第２画素（Ｄ画素）は、同時にリセットされる。その後、固体撮像装置１０００は、第１期間Ｐ１において第１画素（Ａ画素、Ｂ画素、Ｃ画素）をローリングシャッター方式で読み出して第１画素（Ａ画素、Ｂ画素、Ｃ画素）の信号で構成される画像（第１の波長帯の画像フレーム）を出力する。この際に、固体撮像装置１０００は、第２画素（Ｄ画素）における電荷蓄積を継続する。そして、固体撮像装置１０００は、第２画素（Ｄ画素）における電荷蓄積が完了した時点で、第２画素（Ｄ画素）をローリングシャッター方式で読み出して第２画素（Ｄ画素）の信号で構成される画像（第２の波長帯の画像フレーム）を出力する。その後、固体撮像装置１０００は、全ての画素（Ａ画素、Ｂ画素、Ｃ画素、Ｄ画素）の光電変換部１０１をローリングシャッター方式でリセットする。動画撮影においては、以上の動作を繰り返す。

ここで、第１期間Ｐ１において、第２画素の光電変換部１０１に蓄積された電荷に応じた信号は読み出されないが、第２画素のリセットされたＦＤ部１０６の電位に応じた信号（以下、ダミーの信号）が第１画素の信号と並行して読み出されてもよい。つまり、第２画素の、光電変換部の電荷が転送されない状態に応じた信号が読み出されてもよい。また、第２期間Ｐ２において、第１画素の信号を再度読み出す必要はないが、第１画素のダミーの信号として再度読み出されてもよい。ダミーの信号を読み出す構成とすることで、選択トランジスタの制御線を共通にすることができる。したがって、配線の数を低減することが可能となる。

以上のように、第１実施形態では、垂直選択回路１２０は、第２画素（Ｄ画素）の電荷蓄積時間を第１画素（Ａ画素、Ｂ画素、Ｃ画素）の電荷蓄積時間よりも長くなるように転送制御線を駆動する。換言すると、垂直選択回路１２０は、第２画素（Ｄ画素）の電荷蓄積時間を第１画素（Ａ画素、Ｂ画素、Ｃ画素）の電荷蓄積時間よりも長くなるように転送制御線上の転送制御信号を制御する。第２画素（Ｄ画素）の電荷蓄積時間の一部は、第１画素（Ａ画素、Ｂ画素、Ｃ画素）の電荷蓄積時間と重複している、ここで、垂直選択回路１２０は、制御部に対応する。このような制御により、Ｄ画素によって第２の波長帯の光を十分に検出することができる。

第２画素（Ｄ画素）の電荷蓄積時間は、例えば、第１画素（Ａ画素、Ｂ画素、Ｃ画素）の電荷蓄積時間の２倍にすることができる。ここで、図３において、第１期間Ｐ１がｔａで開始しているが、第１期間Ｐ１を任意のｔｂで開始するように変更してもよい。これにより、第２画素（Ｄ画素）の電荷蓄積時間と第１画素（Ａ画素、Ｂ画素、Ｃ画素）の電荷蓄積時間との比率を変更することができる。あるいは、別の観点では、第１画素（Ａ画素、Ｂ画素、Ｃ画素）の電荷蓄積時間と第２画素（Ｄ画素）の電荷蓄積時間とを独立して制御することができる。

図４Ａを参照しながら第１期間Ｐ１における第１の波長帯の画像フレームの読み出しを例示的に説明する。図４Ａには、第１期間Ｐ１における第ｎ行および第（ｎ＋１）行の読み出し（第１の波長帯の画像フレームの読み出しの一部）のタイミングが例示されている。

まず、第ｎ行の水平ブランク期間ＨＢＬＮＫ（ｎ）の動作を説明する。まず、ＲＥＳ（ｎ）がハイレベルになることにより第ｎ行のリセットトランジスタ１０４がオンし、第ｎ行のＡ画素およびＢ画素のＦＤ部１０６がリセットされる。次に、ＲＥＳ（ｎ）がローレベルになることによりリセットトランジスタ１０４がオフし、その後、ＳＥＬ（ｎ）がハイレベルになることにより選択トランジスタ１０５がオンして第ｎ行の画素が選択される。

次に、読み出し回路１４０を制御するためのＮ（ｎ）がハイレベルになることにより第ｎ行のＡ画素およびＢ画素のそれぞれのＦＤ部１０６のリセットレベルに対応するリセット信号Ｎが読み出し回路１４０のリセット信号保持部に保持される。次に、ＴＸ（ｎ）がハイレベルになることによって第ｎ行のＡ画素およびＢ画素のそれぞれの光電変換部１０１の電荷がＦＤ部１０６に転送される。次に、読み出し回路１４０を制御するためのＳ（ｎ）がハイレベルになることにより、Ａ画素およびＢ画素のそれぞれのＦＤ部１０６に転送された電荷の量に対応する第１の波長帯の画像信号ＳＶが読み出し回路１４０の画像信号保持部に保持される。

次に、第ｎ行の水平走査期間ＨＳＣＡＮ（ｎ）の動作を説明する。水平走査期間ＨＳＣＡＮ（ｎ）では、ＰＨＳＴ（ｎ）がハイレベルになることにより、水平選択回路１５０が走査動作を始める。そして、ＯＵＴ（ｎ）がハイレベルになるごとに第ｎ行の複数の列を順に選択することにより第ｎ行の画素（Ａ画素、Ｂ画素）の信号が順に出力部１７０を介して出力される。ここで、出力部１７０は、第１の波長帯の画像信号ＳＶとリセット信号Ｎとの差分（ＳＶ−Ｎ）を増幅した信号を出力するように構成されてもよいし、第１の波長帯の画像信号ＳＶとリセット信号Ｎとをそれぞれ増幅した信号を出力するように構成されてもよい。あるいは、読み出し回路１４０は、第１の波長帯の画像信号ＳＶとリセット信号Ｎとの差分（ＳＶ−Ｎ）を出力部１７０に供給するように構成されうる。

次に、第（ｎ＋１）行の水平ブランク期間ＨＢＬＮＫ（ｎ＋１）の動作を説明する。まず、ＲＥＳ（ｎ＋１）がハイレベルになることにより第（ｎ＋１）行のリセットトランジスタ１０４がオンし、第（ｎ＋１）行のＤ画素およびＣ画素のそれぞれのＦＤ部１０６がリセットされる。次に、ＲＥＳ（ｎ＋１）がローレベルになることによりリセットトランジスタ１０４がオフし、その後、ＳＥＬ（ｎ＋１）がハイレベルになることにより選択トランジスタ１０５がオンして第（ｎ＋１）行の画素が選択される。

次に、Ｎ（ｎ＋１）がハイレベルになることにより第（ｎ＋１）行のＤ画素およびＣ画素のそれぞれのＦＤ部１０６のリセットレベルに対応するリセット信号Ｎが読み出し回路１４０のリセット信号保持部に保持される。次に、ＴＸ（ｎ＋１）がハイレベルになることによって第（ｎ＋１）行のＣ画素の光電変換部１０１の電荷がＦＤ部１０６に転送される。このとき、ＴＸＩＲ（ｎ＋１）はローレベルのままであるので、第１（ｎ＋１）行のＤ画素の光電変換部１０１の電荷はＦＤ部１０６に転送されない。つまり、Ｄ画素は、継続して電荷を蓄積する。次に、Ｓ（ｎ＋１）がハイレベルになることにより、Ｃ画素のＦＤ部１０６に転送された電荷の量に対応する第１の波長帯の画像信号ＳＶが読み出し回路１４０の画像信号保持部に保持される。また、この際に、Ｄ画素のＦＤ部１０６のリセットレベルに対応するリセット信号Ｎが読み出し回路１４０の画像信号保持部に保持される。

次に、第（ｎ＋１）行の水平走査期間ＨＳＣＡＮ（ｎ＋１）の動作を説明する。水平走査期間ＨＳＣＡＮ（ｎ＋１）では、ＰＨＳＴ（ｎ＋１）がハイレベルになることにより、水平選択回路１５０が走査動作を始める。そして、ＯＵＴ（ｎ＋１）がハイレベルになるごとに第（ｎ＋１）行の複数の列を順に選択することにより、第（ｎ＋１）行の画素（Ｃ画素の信号およびＤ画素のダミーの信号）が順に出力部１７０を介して出力される。

この後、第（ｎ＋２）行および第（ｎ＋３）行の画素の信号の読み出しが上記の第ｎ行および第（ｎ＋１）行の例に従ってなされる。

図４Ｂを参照しながら第２期間Ｐ２における第２の波長帯の画像フレームの読み出しを例示的に説明する。図４Ｂには、第２期間Ｐ２における第ｎ行および第（ｎ＋１）行の読み出し（第２の波長帯の画像フレームの読み出しの一部）のタイミングが例示されている。まず、ＲＥＳ（ｎ）がハイレベルになることにより第ｎ行のリセットトランジスタ１０４がオンし、第ｎ行のＦＤ部１０６がリセットされる。次に、ＲＥＳ（ｎ）がローレベルになることによりリセットトランジスタ１０４がオフし、その後、ＳＥＬ（ｎ）がハイレベルになることにより選択トランジスタ１０５がオンして第ｎ行の画素が選択される。

次に、読み出し回路１４０を制御するためのＮ（ｎ）がハイレベルになることにより第ｎ行のＡ画素とＢ画素のＦＤ部１０６のリセットレベルに対応するリセット信号Ｎが読み出し回路１４０のリセット信号保持部に保持される。第１の波長帯の画像フレームの読み出しでは、この後にＴＸ（ｎ）がハイレベルになるが、第２の波長帯の画像フレームの読み出しでは、ＴＸ（ｎ）はローレベルに維持される。よって、第ｎ行のＡ画素およびＢ画素の光電変換部１０１の電荷はＦＤ部１０６に転送されない。次に、読み出し回路１４０を制御するためのＳ（ｎ）がハイレベルになることにより、Ａ画素およびＢ画素のＦＤ部１０６のリセットレベルに対応するリセット信号Ｎが読み出し回路１４０の画像信号保持部に保持される。

次に、第ｎ行の水平走査期間ＨＳＣＡＮ（ｎ）の動作を説明する。水平走査期間ＨＳＣＡＮ（ｎ）では、ＰＨＳＴ（ｎ）がハイレベルになることにより、水平選択回路１５０が走査動作を始める。そして、ＯＵＴ（ｎ）がハイレベルになるごとに第ｎ行の複数の列を順に選択することにより、第ｎ行の画素（Ａ画素、Ｂ画素）のダミーの信号が順に出力部１７０を介して出力される。

次に、第（ｎ＋１）行の水平ブランク期間ＨＢＬＮＫ（ｎ＋１）の動作を説明する。まず、ＲＥＳ（ｎ＋１）がハイレベルになり第（ｎ＋１）行のリセットトランジスタ１０４がオンし、第（ｎ＋１）行のＤ画素およびＣ画素のそれぞれのＦＤ部１０６がリセットされる。次に、ＲＥＳ（ｎ＋１）がローレベルになることによりリセットトランジスタ１０４がオフし、その後、ＳＥＬ（ｎ＋１）がハイレベルになることにより選択トランジスタ１０５がオンして第（ｎ＋１）行のＤ画素およびＣ画素が選択される。

次に、Ｎ（ｎ＋１）がハイレベルになることにより第（ｎ＋１）行のＤ画素とＣ画素のＦＤ部１０６のリセットレベルに対応するリセット信号Ｎが読み出し回路１４０のリセット信号保持部に保持される。次に、ＴＸＩＲ（ｎ＋１）がハイレベルになることによって第（ｎ＋１）行のＤ画素の光電変換部１０１の電荷がＦＤ部１０６に転送される。このとき、ＴＸ（ｎ＋１）はローレベルのままであるので、第１（ｎ＋１）行のＣ画素の光電変換部１０１の電荷はＦＤ部１０６に転送されない。次に、Ｓ（ｎ＋１）がハイレベルになることにより、Ｄ画素のＦＤ部１０６に転送された電荷の量に対応する第１の波長帯の画像信号ＳＩが読み出し回路１４０の画像信号保持部に保持される。また、この際に、Ｃ画素のＦＤ部１０６のリセットレベルに対応するリセット信号Ｎが読み出し回路１４０の画像信号保持部に保持される。

次に、第（ｎ＋１）行の水平走査期間ＨＳＣＡＮ（ｎ＋１）の動作を説明する。水平走査期間ＨＳＣＡＮ（ｎ＋１）では、ＰＨＳＴ（ｎ＋１）がハイレベルになることにより、水平選択回路１５０が走査動作を始める。そして、ＯＵＴ（ｎ＋１）がハイレベルになるごとに第（ｎ＋１）行の複数の列を順に選択することにより、第（ｎ＋１）行の画素（Ｃ画素のダミーの信号およびＤ画素の信号）が順に出力部１７０を介して出力される。ここで、出力部１７０は、第２の波長帯の画像信号ＳＩとリセット信号Ｎとの差分（ＳＩ−Ｎ）を増幅した信号を出力するように構成されてもよいし、第２の波長帯の画像信号ＳＩとリセット信号Ｎとをそれぞれ増幅した信号を出力するように構成されてもよい。あるいは、読み出し回路１４０は、第２の波長帯の画像信号ＳＩとリセット信号Ｎとの差分（ＳＩ−Ｎ）を出力部１７０に供給するように構成されうる。

この後、第（ｎ＋２）行および第（ｎ＋３）行の画素の信号の読み出しが上記の第ｎ行および第（ｎ＋１）行の例に従ってなされる。

その後、図３に示されるように、垂直選択回路１２０は、全ての画素（Ａ画素、Ｂ画素、Ｃ画素、Ｄ画素）の光電変換部１０１をローリングシャッター方式でリセットする。

以上の例では、第２の波長帯の画像フレームの読み出しにおいて、第２画素（Ｄ画素）の信号の他に第１画素（Ａ画素、Ｂ画素、Ｃ画素）のダミー信号も読み出しているが、第２画素の信号のみを読み出してもよい。また、第１の波長帯の画像フレームの読み出しにおいて、第１画素の信号のみを読み出してもよい。

第１実施形態では、第２画素（Ｄ画素）の数が第１画素（Ａ画素、Ｂ画素、Ｃ画素）の数よりも少ない。第２画素の出力によって構成される第２の波長帯の画像の解像度は、第１画素の出力（例えば、Ｂ画素の輝度情報）を利用して向上されることができる。第１画素の数と第２画素の数との比率は、用途に応じて決定されうる。また、少なくとも２つの第２画素の信号を加算して出力してもよく、これによって第２画素のＳＮ比または感度を向上させることができる。

以上に述べた通り、本実施形態では、第１画素の転送制御線と、第２画素の転送制御線とが独立して設けられている。このような構成により、光電変換部の面積を向上しつつ、第１画素の電荷蓄積時間と第２画素の電荷蓄積時間とを独立して制御することができる。したがって、第２の波長帯の光に対する感度を向上させることが可能である。本実施形態の変形例として、第２画素の電荷蓄積時間が第１画素の電荷蓄積時間よりも短くなるように、第１画素および第２画素を制御する場合には、第１の波長帯の光の感度を向上させることが可能である。このように、本実施例の構成によれば、それぞれの波長帯の光を良好に検出することができる。
（第２実施形態）
図５および図６を参照しながら本発明の第２実施形態の固体撮像装置１０００を説明する。なお、第２実施形態として言及しない事項は、第１実施形態に従いうる。第２実施形態では、固体撮像装置１０００は、第１期間Ｐ１において第１画素（Ａ画素、Ｂ画素、Ｃ画素）の信号で構成される画像（第１の波長帯の画像フレーム）を出力する（図６の”画像出力（Ａ，Ｂ，Ｃ)”）。また、固体撮像装置１０００は、第１期間Ｐ１とは異なる第２期間Ｐ２において第１画素（Ａ画素、Ｂ画素、Ｃ画素）の信号と第２画素（Ｄ画素）の信号で構成される画像（第１・第２の波長帯の画像フレーム）を出力する（図６の”画像出力（Ａ，Ｂ，Ｃ，Ｄ）”)。

第２実施形態の固体撮像装置１０００は、第１画素（Ａ画素、Ｂ画素、Ｃ画素）のための転送制御線ＴＸ（ｎ）、ＴＸ（ｎ＋１）、ＴＸ（ｎ＋２）、ＴＸ（ｎ＋３）の他に第２画素（Ｄ画素）のための転送制御線ＴＸＩＲ（ｎ＋１）、ＴＸＩＲ（ｎ＋３）を有する。ここで、ＴＸ（ｎ）、ＴＸ（ｎ＋１）、ＴＸ（ｎ＋２）、ＴＸ（ｎ＋３）とＴＸＩＲ（ｎ＋１）、ＴＸＩＲ（ｎ＋３）とは、互いに独立して制御される。第２実施形態の固体撮像装置１０００はまた、第１画素のためのリセット制御線（不図示）ＲＥＳ（ｎ）、ＲＥＳ（ｎ＋１）、ＲＥＳ（ｎ＋２）、ＲＥＳ（ｎ＋３）とは別に第２画素のためのリセット制御線ＲＥＳＤ（ｎ＋１）、ＲＥＳＤ（ｎ＋３）を有する。ＲＥＳ（ｎ）、ＲＥＳ（ｎ＋１）、ＲＥＳ（ｎ＋２）、ＲＥＳ（ｎ＋３）とリセット制御線ＲＥＳＤ（ｎ＋１）、ＲＥＳＤ（ｎ＋３）とは、互いに独立して制御される。

これにより、第１画素（Ａ画素、Ｂ画素、Ｃ画素）の信号で構成される画像（第１の波長帯の画像フレーム）を出力しながら、信号の読み出しが終了した行の第１画素の光電変換部１０１をリセットし、再び電荷蓄積を開始することができる。したがって、第２期間Ｐ２において、第１画素（Ａ画素、Ｂ画素、Ｃ画素）の信号および第２画素（Ｄ画素）の信号で構成される画像（第１・第２の波長帯の画像フレーム）を出力することができる（図６の”画像出力（Ａ，Ｂ，Ｃ，Ｄ）”)。図６に示す例では、第１の波長帯の画像を含むフレームのフレームレートは、第２の波長帯の画像を含むフレームのフレームレートの２倍である。期間Ｐ１で読み出される第１の波長帯の画像のための蓄積時間と期間Ｐ２で読み出される第１の波長帯の画像のための蓄積時間とは、典型的には同じにされうる。
（第３実施形態）
図７および図８を参照しながら本発明の第３実施形態の固体撮像装置１０００を説明する。なお、第３実施形態として言及しない事項は、第１実施形態に従いうる。第３実施形態の固体撮像装置１０００は、第１画素（Ａ画素、Ｂ画素、Ｃ画素）のための転送制御線ＴＸ（ｎ）、ＴＸ（ｎ＋１）、ＴＸ（ｎ＋２）、ＴＸ（ｎ＋３）の他に第２画素（Ｄ画素）のための転送制御線ＴＸＩＲ（ｎ＋１）、ＴＸＩＲ（ｎ＋３）を有する。また、第３実施形態の固体撮像装置１０００は、各画素１００がメモリ部Ｍを含む。この構成により、電荷蓄積時間が異なる第１の波長帯の画像と第２の波長帯の画像とを同じフレームで読み出すことができる。

図８に例示されるように、第２画素（Ｄ画素）の光電変換部１０１における電荷蓄積時間（図８には”電荷蓄積時間（Ｄ）”として示されている。）において、第１画素（Ａ画素、Ｂ画素、Ｃ画素）の光電変換部１０１における電荷蓄積を終了して、光電変換部１０１に蓄積された電荷をメモリ部Ｍに転送しメモリ部Ｍに保存（図８には、”サンプリング（Ａ，Ｂ，Ｃ）”として示されている。）することができる。この際に、第２画素（Ｄ画素）の光電変換部１０１の電荷はメモリ部Ｍに転送されない。第２画素（Ｄ画素）の光電変換部１０１における電荷蓄積時間は、メモリ部Ｍへの電荷の転送によって終了する。第３実施形態では、第１の波長帯の画像のフレームレートと第２の波長帯の画像のフレームレートとが同じになる。

図８において、第１画素（Ａ画素、Ｂ画素、Ｃ画素）における光電変換部１０１からメモリ部Ｍへの電荷の転送がｔａで開始しているが、これを任意のｔｂで開始するように変更してもよい。これにより、第２画素（Ｄ画素）の電荷蓄積時間と第１画素（Ａ画素、Ｂ画素、Ｃ画素）の電荷蓄積時間との比率を変更することができる。あるいは、別の観点では、第１画素（Ａ画素、Ｂ画素、Ｃ画素）の電荷蓄積時間と第２画素（Ｄ画素）の電荷蓄積時間とを独立して制御することができる。

メモリ部Ｍは、ＦＤ部１０６によって構成されてもよい。この場合、リセットレベルに相当するリセット信号の読み出しは、第１の波長帯の画像信号ＳＶおよび第２の波長帯の画像信号ＳＩの読み出しの直後になされうる。

メモリ部Ｍは、容量素子およびスイッチによって構成されてもよい。例えば、光電変換部１０１と転送トランジスタ１０２との間に容量素子の一端を接続し、該容量素子の他端を接地電位などの固定電位に接続することによってメモリ部Ｍを構成することができる。画素１００にメモリ部Ｍを設けることによって一括露光動作を行うこともできる。この場合、画素１００にリセット信号用のメモリ部と、画像信号用のメモリ部とを設けることが好ましい。

以下、図９を参照しながら本発明の１つの実施形態の撮像システム８００について説明する。撮像システムの概念には、カメラなどの撮影を主目的とする装置が含まれる。また、撮像システムの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。撮像システムは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号（画像）を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。あるいは、撮像システムは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号（画像）を表示する表示部を含む。

撮像システム８００は、例えば、光学系８１０、固体撮像装置１０００、信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システムコントローラ８６０および再生・表示部８７０を含む。光学系８１０は、被写体の像を固体撮像装置１０００の画素アレイに形成する。固体撮像装置１０００は、タイミング制御部８５０からの信号に従って撮像動作を行って画像を出力する。固体撮像装置１０００から出力された画像は、信号処理部８３０に提供される。

信号処理部８３０は、固体撮像装置１０００から提供される第１の波長帯の画像および第２の波長帯の画像を処理して記録・通信部８４０に提供する。第２の波長帯の画像の解像度が不十分である場合には、信号処理部８３０は、第１の波長帯の画像を利用して第２の波長帯の画像の解像度を向上させうる。

記録・通信部８４０は、画像を再生・表示部８７０に送り、再生・表示部８７０に画像を再生し表示させる。記録・通信部８４０はまた、信号処理部８３０はまた、不図示の記録媒体に画像を記録する。

タイミング制御部８５０は、システムコントローラ８６０による制御に基づいて固体撮像装置１０００および信号処理部８３０の駆動タイミングを制御する。
システムコントローラ８６０は、撮像システム８００の動作を統括的に制御するものであり、光学系８１０、タイミング制御部８５０、記録・通信部８４０および再生・表示部８７０の駆動を制御する。システムコントローラ８６０は、例えば、不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラムなどが記録される。また、システムコントローラ８６０は、例えば、ユーザによる操作に応じてモードを設定する。

設定可能なモードは、例えば、固体撮像装置１０００から第２（Ｄ画素）の信号のみによって構成される第２の波長帯の画像を出力させるモードを含みうる。設定可能なモードはまた、固体撮像装置１０００から第１画素（Ａ画素、Ｂ画素、Ｃ画素）のダミーの信号および第２（Ｄ画素）の信号を含む画像を出力させるモードを含みうる。選択可能なモードはまた、第１の波長帯の画像と第２の波長帯の画像とを合成して再生・表示部によって表示するモードを含みうる。第１の波長帯の画像と第２の波長帯の画像とを合成することによって、第１の波長帯の画像と第２の波長帯の画像とを重ねて表示することができる。選択可能なモードはまた、第１の波長帯の画像と第２の波長帯の画像とを個別に再生・表示部によって表示するモードを含みうる。

撮像システムに含まれる信号処理部は、固体撮像装置１０００から出力されたＤ画素の信号に基づいて、第１の波長帯の光による表示を行うための表示信号を生成しうる。また、撮像システムに含まれる表示部は、固体撮像装置１０００から出力されたＤ画素の信号に基づいて、第１の波長帯の光による表示を行いうる。

Claims (13)

1. 第１の波長帯の光を検出する第１画素と、前記第１の波長帯よりも長波長側の波長帯を含む第２の波長帯の光を検出する第２画素とを少なくとも含み、行列を構成するように配列された複数の画素を有する固体撮像装置であって、
   前記第１画素および前記第２画素の各々は、光電変換部と、メモリ部と、フローティングディフュージョン部と、前記メモリ部から前記フローティングディフュージョン部に電荷を転送する転送トランジスタと、前記フローティングディフュージョン部の電位に応じた信号を出力する増幅トランジスタと、を含み、
   前記第１画素および前記第２画素は、同一行に属し、
   前記固体撮像装置は、前記第２画素の電荷蓄積時間が前記第１画素の電荷蓄積時間よりも長くなるように前記第１画素および前記第２画素を制御する制御部と、前記第１画素の信号および前記第２画素の信号を含む画像信号を出力する出力部と、を備え、
   前記制御部は、前記第２画素の電荷蓄積期間の途中において前記第１画素の前記光電変換部の信号が前記第１画素の前記メモリ部に転送され前記第１画素の前記メモリ部で保持されるように、前記第１画素および前記第２画素を制御し、
   前記第２画素の電荷蓄積期間は、前記第２画素の前記光電変換部の信号が前記第２画素の前記メモリ部に転送されることによって終了し、
   前記出力部は、前記第２画素の電荷蓄積期間が終了した後に、前記第１画素の信号および前記第２画素の信号を含む画像信号を出力する、
   ことを特徴とする固体撮像装置。
2. 前記第１画素および前記第２画素の各々は、前記フローティングディフュージョン部の電位をリセットするリセットトランジスタをさらに含む、
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記第１画素の前記リセットトランジスタを制御するリセット制御線と前記第２画素の前記リセットトランジスタを制御するリセット制御線とが共通である、
   ことを特徴とする請求項２に記載の固体撮像装置。
4. 前記第１画素の前記リセットトランジスタを制御するリセット制御線と前記第２画素の前記リセットトランジスタを制御するリセット制御線とが独立して設けられている、
   ことを特徴とする請求項２に記載の固体撮像装置。
5. 前記第１画素および前記第２画素の各々は、選択トランジスタをさらに含み、
   前記第１画素の前記選択トランジスタを制御する選択制御線と前記第２画素の前記選択トランジスタを制御する選択制御線とが共通である、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
6. 前記メモリ部は、容量素子およびスイッチを含む、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
7. 前記第１画素の信号が読み出される第１の出力線と、
   前記第２画素の信号が読み出される第２の出力線と、をさらに備える、
   ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
8. 前記第１画素の電荷蓄積期間と前記第２画素の電荷蓄積期間とが同時に開始する、
   ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
9. 請求項１乃至８のいずれか１項に記載の固体撮像装置と、
   前記固体撮像装置から出力される信号を処理する処理部と、
   を備えることを特徴とする撮像システム。
10. 前記処理部が、前記第２画素からの信号に基づいて、前記第１画素が検出する光の波長帯と同じ波長帯の光を用いた表示を行うための表示信号を生成する
    ことを特徴とする請求項９に記載の撮像システム。
11. 請求項１乃至８のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置から出力される信号に基づいて表示を行う表示部と、
    を備えることを特徴とする撮像システム。
12. 前記表示部が、前記第２画素からの信号に基づいて、前記第１画素が検出する光の波長帯と同じ波長帯の光を用いた表示を行う
    ことを特徴とする請求項１１に記載の撮像システム。
13. 前記表示部が、前記第１画素からの信号に基づく画像と、前記第２画素からの信号に基づいて得られる、前記第１画素が検出する光の波長帯と同じ波長帯の光を用いた画像とを重ねて表示する
    ことを特徴とする請求項１１または１２に記載の撮像システム。