本発明に係る1つの実施形態は、光電変換装置である。光電変換装置に含まれる画素は、光電変換部と、光電変換部で生じた信号を増幅する増幅部と、増幅部にリセット電圧を供給するリセット部とを含む。光電変換装置は複数の画素を含んでもよい。このような光電変換装置は、例えばイメージセンサである。あるいは、光電変換装置は画素を1つだけ含んでもよい。このような光電変換装置は、例えば光検知器である。図1に、画素100、光電変換部101、リセットトランジスタ102、および、増幅トランジスタ104が例示されている。
光電変換部は、第1の電極と、第2の電極と、第1の電極と第2の電極との間に配された光電変換層と、光電変換層と第2の電極との間に配された絶縁層と、を含む。このような構成により、光電変換部は、入射光によって生じた電荷を、信号電荷として蓄積することができる。また、光電変換部を含む画素回路に供給される電圧を制御することによって、光電変換部からの信号を読み出すことができる。図1に、第1の電極201、光電変換層205、絶縁層207、および、第2の電極209が例示されている。
第2の電極は、増幅部に電気的に接続される。このような構成により、増幅部が光電変換部で生じた信号を出力することができる。第2の電極と増幅部とは短絡されてもよい。あるいは、第2の電極と増幅部との間の電気経路に、スイッチが配されてもよい。図1に、第2の電極と増幅部との電気的な接続を表すノードBが例示されている。ノードBは、電気的にフローティングとすることが可能となるように構成される。ノードBが電気的にフローティングになることにより、ノードBの電圧が光電変換部で生じた電荷に応じて変化しうる。したがって、増幅部に光電変換部で生じた電荷に応じた信号を入力することができる。
光電変換装置は、第2の電極の電圧をリセットするリセット部を有する。リセット部は、リセット電圧を第2の電極に供給する。リセット部は、例えば、第2の電極に電気的に接続されたリセットトランジスタである。図1に、リセットトランジスタ102が例示されている。リセット部は、オンとオフとが切り替えられるように制御される。リセット部がオンすることで、第2の電極にリセット電圧が供給される。リセット部と第2の電極との間の電気経路に、スイッチが配されていてもよい。リセット部と第2の電極とが短絡していてもよい。
第2の電極の電圧は、光電変換部への信号電荷の蓄積期間中、リセット電圧に固定することが望ましい。このようにすることで、ダイナミックレンジが圧迫されることを防ぐことができる。
第2の電極には、第1の容量が電気的に接続される。図1に、第1の容量103が例示されている。第2の電極と第1の容量とは短絡されてもよいし、あるいは、第2の電極と第1の容量との間の電気経路にスイッチが配されてもよい。
第1の容量は、例えば、絶縁体を間に挟んで互いに対向する2つの電極を含んで構成される。2つの電極はポリシリコンや金属などの導電材料で構成される。あるいは、第1の容量は、半導体領域と当該半導体領域の上にゲート絶縁膜を介して配されたゲート電極とを含んで構成される。第1の容量に含まれる半導体領域は、トランジスタのソース領域やドレイン領域よりも高い不純物濃度を有することが好ましい。ゲート電極は、ポリシリコンや金属などの導電材料で構成される。
第1の容量は、第2の電極に電気的に接続された第1の端子と、第1の端子とは別の第2の端子とを含む。それぞれの端子は、金属、ポリシリコンなどの導電材料、あるいは、半導体領域で構成されうる。第2の端子には、所定の電圧が供給される。例えば、第2の端子は接地されてもよい。あるいは、第2の端子が電圧供給部に接続され、電圧供給部から複数種類の電圧が供給されてもよい。図1において、ノードBが第1の端子を含み、ノードCが第2の端子を含む。
本発明の実施形態においては、信号を読み出す時に、光電変換層を空乏化する。そのために、光電変換部の第1の電極の電圧、あるいは、第1の容量の第2の端子の電圧を制御している。具体的には、第1の電圧と、第1の電圧とは異なる第2の電圧とを供給する電圧供給部が配される。
いくつかの実施形態においては、電圧供給部は、光電変換部の第1の電極に、第1の電圧と、第1の電圧とは異なる第2の電圧とを供給する。図1に、このような電圧供給部110が例示されている。別の実施形態においては、電圧供給部は、第1の容量の第2の端子に、第1の電圧と、第1の電圧とは異なる第2の電圧とを供給する。図9に、このような電圧供給部410が例示されている。
続いて、本発明の実施形態によるノイズ低減の効果について説明する。
光電変換部の第1の電極の電圧、あるいは、第1の容量の第2の端子の電圧が変化した際に、光電変換部の第2の電極の電圧は、第1の容量の容量値と、第1の電極と第2の電極とが形成する第2の容量の容量値との比に応じて変化する。画素の等価回路において、第1の容量と第2の容量とが直列に接続された2つの容量として表され、そして、2つの容量の間のノードに第2の電極が含まれるからである。
本発明の実施形態においては、光電変換部の第1の電極の電圧、あるいは、第1の容量の第2の端子の電圧、および、リセット部の供給する電圧と、第1の容量の容量値と、第2の容量の容量値とが、所定の関係を有している。この関係を満たすことにより、第2の電極の電圧が変化しても、光電変換層を空乏化する電圧を光電変換部の第1の電極と第2の電極との間に印加することができる。したがって、光電変換層から排出されない電荷の量を低減することができる。結果として、ノイズを低減することができる。
また、本発明の実施形態の別の観点によれば、第1の容量が互いに対向する2つの電極を含んで構成される。このような構成によれば、容量比の設計自由度が向上する。そのため、上述の関係を容易に満たすことができる。結果として、ノイズを低減した光電変換装置の設計自由度が向上する。
また、本発明の実施形態においては、電圧供給部から、第1の電圧と、第1の電圧とは異なる第2の電圧とを交互に供給することにより、ノードBのリセットとは独立に、光電変換部の電荷を排出することができる。詳細は後述するが、これにより、光信号Sを読み出したあとに、光電変換膜に残留する電荷を完全に排出することができる。
以下では、本発明の実施形態について図面を用いて詳細に説明する。ただし、本発明は、以下に説明される実施形態のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施形態の一部の構成が変更された変形例も、本発明の実施形態である。また、以下のいずれかの実施形態の一部の構成を、他の実施形態に追加した例、あるいは他の実施形態の一部の構成と置換した例も本発明の実施形態である。
[第1実施形態]
本発明の第1実施形態による光電変換装置について、図1乃至図8を用いて説明する。
図1(a)は、本実施形態による光電変換装置の画素100の構成を模式的に示している。画素100は、光電変換部101、リセットトランジスタ102、第1の容量103、増幅トランジスタ104、選択トランジスタ105を含む。図1(a)には1つの画素100だけを示しているが、本実施形態の光電変換装置は複数の画素100を含む。また、図1(a)には、光電変換部101の断面構造を模式的に示している。
光電変換部101は、第1の電極201、ブロッキング層203、光電変換層205、絶縁層207、および、第2の電極209を含む。第1の電極201は、図1(a)のノードA(図中、「node A」と表す)に含まれる。第2の電極209は、図1(a)のノードB(図中、「node B」と表す)に含まれる。第1の電極201は、電圧供給部110に接続されている。電圧供給部110は、光電変換部101の第1の電極201に複数種類の電圧Vsを供給できるように構成されている。このような構成により、光電変換部101での信号電荷の蓄積、および、光電変換部101からの信号電荷の排出を行うことができる。なお、信号電荷の排出は、光電変換部101で生じた信号を読み出すために行われる。
電圧供給部110は、少なくとも、第1の電圧Vs1、および、第1の電圧Vs1とは異なる第2の電圧Vs2を、光電変換部101の第1の電極201に供給する。信号電荷がホールの場合、第2の電圧Vs2は第1の電圧Vs1より低い電圧である。信号電荷がホールの場合、例えば、第1の電圧Vs1は5Vであり、第2の電圧Vs2は0Vである。信号電荷が電子の場合、第2の電圧Vs2は第1の電圧Vs1より高い電圧である。信号電荷が電子の場合、例えば、第1の電圧Vs1は0Vであり、第2の電圧Vs2は5Vである。なお、本明細書では、特に断りがない限り、接地されたノードの電圧を基準の0Vとしている。
図1(a)のノードBには、増幅トランジスタ104のゲートが含まれる。増幅トランジスタ104は増幅部であり、そして、増幅トランジスタ104のゲートは増幅部の入力ノードである。つまり、光電変換部101の第2の電極209は、増幅部に電気的に接続されている。このような構成により、増幅部が光電変換部101で生じた信号を増幅して出力することができる。
第2の電極209は、第1の容量103の第1の端子に電気的に接続されている。本実施形態では、第1の容量103の第1の端子はノードBに含まれる。つまり、第2の電極209と第1の容量103の第1の端子とは短絡されている。第1の容量103の第2の端子は、ノードC(図中、「node C」と表す)に含まれる。第2の端子は、第1の端子と容量結合している。別の観点で言えば、ノードCは第1の容量103を介してノードBと容量結合している。第1の容量103の第2の端子(ノードC)には、所定の電圧が供給される。本実施形態では、第1の容量103の第2の端子(ノードC)は接地されている。つまり、第1の容量103の第2の端子には0Vの電圧が供給されている。
リセットトランジスタ102のドレインは、リセット電圧Vresが供給されたノードに接続されている。リセットトランジスタ102のソースは、光電変換部101の第2の電極209、および、増幅トランジスタ104のゲートに接続されている。このような構成により、リセットトランジスタ102は、ノードBの電圧をリセット電圧Vresにリセットすることができる。つまり、リセットトランジスタ102が、第2の電極209にリセット電圧Vresを供給するリセット部である。リセットトランジスタ102がオフすることで、光電変換部101の第2の電極209を含んで構成されたノードBは、電気的にフローティングになる。
本実施形態では、光電変換部101の第1の電極201に供給される電圧Vsと、リセット電圧Vresとの大小関係を制御することで、光電変換部101における信号電荷の蓄積、および、光電変換部101からの信号電荷の排出を行う。リセット電圧Vresは、第1の電圧Vs1と第2の電圧Vs2との中間の値である。例えば、信号電荷がホールの場合、リセット電圧Vresは第1の電圧Vs1より低く、第2の電圧Vs2より高い電圧である。信号電荷が電子の場合、リセット電圧Vresは、第1の電圧Vs1より高く、第2の電圧Vs2より低い電圧である。本実施形態では、リセット電圧Vresを、3.3Vとしている。このリセット電圧Vresは、電源電圧Vddよりも低く、接地されたノードに供給される電圧よりも高い。リセット電圧Vresは、電源電圧Vddと同じでもよい。以降、リセット電圧Vresと電源電圧Vddとは、同じ電源に接続されているものとする。異なる電源とする場合は、その都度説明を加える。
増幅トランジスタ104のドレインは、電源電圧Vddが供給されたノードに接続されている。増幅トランジスタ104のソースは、選択トランジスタ105を介して、出力線130に接続されている。出力線130には、電流源160が接続されている。増幅トランジスタ104および電流源160はソースフォロア回路を構成し、光電変換部101で生じた信号を出力線130に出力する。出力線130には、さらに列回路140が接続されている。出力線130に出力された画素100からの信号は、列回路140に入力される。本実施形態において、リセット電圧Vresと電源電圧Vddとは、同じ電源から供給される。
図1(b)、(c)は、光電変換部101の等価回路図の例を示している。本実施形態の光電変換部101は、信号電荷を蓄積するように構成された光電変換層205と、絶縁層207とを含む。したがって、光電変換部101は、第1の電極201および第2の電極209との間の容量成分を含む。図1(b)、(c)の等価回路は、この容量成分を光電変換部101の第1の電極201および第2の電極209の間に配された第2の容量111として示している。なお、図1(b)は、光電変換部101がブロッキング層を含む場合の等価回路の例を示している。そのため、ブロッキング層203および光電変換層205がダイオード112の回路記号で示されている。図1(c)は、光電変換部101がブロッキング層203を含まない場合の等価回路の例を示している。そのため、光電変換層が抵抗113の回路記号で示されている。光電変換部101の構造は後述する。
図2は、本実施形態による光電変換装置の全体の回路構成を模式的に示す図である。図1と同じ機能を有する部分には、同じ符号を付してある。
図2は、4行4列の行列状に配された16個の画素100を示している。1つの列に含まれる複数の画素100が、1つの出力線130に接続されている。行駆動回路120は、画素100に駆動信号pRES、および、駆動信号pSELを供給する。リセットトランジスタ102のゲートに駆動信号pRESが供給される。選択トランジスタ105のゲートに駆動信号pSELが供給される。これらの駆動信号によって、リセットトランジスタ102、および、選択トランジスタ105が制御される。1つの行に含まれる複数の画素100は共通の駆動信号線に接続されている。駆動信号線は、上述の駆動信号pRES、駆動信号pSELなどを伝達する配線である。なお、図2では、異なる行に供給される駆動信号を区別するために、(n)、(n+1)などの行を表す符号を付している。他の図面でも同様である。
図2は、光電変換部101の第1の電極201の平面構造を模式的に示している。図2が示すように、1つの行に含まれる複数の画素100の光電変換部101は、共通の第1の電極201を含んで構成されている。上述のとおり、電圧供給部110が電圧Vsを第1の電極201に供給する。本実施形態では、それぞれの行ごとに第1の電極201が配されている。そのため、行駆動回路120が電圧供給部110から電圧Vsの供給される行を選択する。なお、異なる行に供給される電圧Vsを区別するために、(n)、(n+1)などの行を表す符号を付している。
以上に説明した構成により、本実施形態では、複数の画素100を行ごとに駆動することができる。
それぞれの出力線130は、列回路140に接続されている。列駆動回路150は、列回路140を列ごとに駆動する。具体的には、列駆動回路150は、駆動信号CSELを複数の列回路140に供給している。なお、異なる列に供給される駆動信号を区別するために、(m)、(m+1)などの列を表す符号を付している。他の図面でも同様である。このような構成により、行ごとに並列に読み出された信号を、順次、出力部170に出力することができる。
列回路140について詳細に説明する。図3は、m列目およびm+1列目の列回路140の等価回路を示している。他の列の列回路140は図示されていない。
出力線130の信号は、列アンプ301によって増幅される。列アンプ301の出力ノードは、S/Hスイッチ303を介して容量CTSに接続されている。また、列アンプ301の出力ノードは、S/Hスイッチ305を介して容量CTNに接続されている。S/Hスイッチ303およびS/Hスイッチ305は、それぞれ、駆動信号pTSおよび駆動信号pTNによって制御される。このような構成により、画素100からのリセットノイズを含むノイズ信号Nと、光信号Sとを保持することができる。したがって、本実施形態による光電変換装置は相関二重サンプリングを行うことが可能である。
容量CTSは、水平転送スイッチ307を介して水平出力線311に接続されている。容量CTNは、水平転送スイッチ309を介して水平出力線313に接続されている。水平転送スイッチ307および309は、列駆動回路150からの駆動信号CSELによって制御される。
水平出力線311と水平出力線313とはいずれも出力部170に接続されている。出力部170は、水平出力線311の信号と水平出力線313の信号との差分をアナログ−デジタル変換部180に出力する。アナログ−デジタル変換部180は、入力されたアナログ信号をデジタル信号に変換する。
なお、列回路140はアナログ−デジタル変換回路であってもよい。この場合、アナログ−デジタル変換回路は、メモリやカウンタなどのデジタル信号を保持する保持部を有する。保持部には、ノイズ信号Nおよび光信号Sがそれぞれデジタル信号に変換されて保持される。
次に、本実施形態による光電変換装置の平面構造、および、断面構造について説明する。図4は、光電変換装置の平面構造を模式的に示している。図5は、光電変換装置の断面構造を模式的に示している。図4は、2行2列の行列状に配された4つの画素100を示している。図5(a)に示された断面は、図4における破線X1−X2に沿った断面に対応する。図5(b)に示された断面は、図4における破線Y1−Y2に沿った断面に対応する。なお、図1と同じ機能を有する部分には同じ符号を付してある。ただし、トランジスタについては対応するゲート電極に符号が付されている。また、駆動信号線を構成する導電部材には、当該駆動信号線に供給される駆動信号と同じ符号が付されている。例えば、pRESの符号が付された導電部材は、駆動信号pRESを供給するための駆動信号線を構成する。
光電変換装置は半導体基板200を含む。半導体基板200に、画素トランジスタのソース領域およびドレイン領域などの、各種の半導体領域が配されている。画素トランジスタとは、例えば、リセットトランジスタ102、増幅トランジスタ104、選択トランジスタ105である。半導体基板200の上に、画素トランジスタのゲート電極、および、配線を構成する導電部材を含む複数の配線層202が配されている。配線層202の上に、光電変換部101が配されている。図4において、リセットトランジスタ102のドレインと増幅トランジスタ104のドレインとは、同じ電源線Vdd/Vresに接続されており、同じ電圧が供給されている。
図5(a)、および、図5(b)に示されるとおり、各画素100の光電変換部101は、第1の電極201(共通電極)と、ブロッキング層203と、光電変換層205と、絶縁層207と、第2の電極209(画素電極)とを含む。光電変換層205は、第1の電極201と第2の電極209との間に配されている。ブロッキング層203は、第1の電極201と光電変換層205との間に配されている。ブロッキング層203は、光電変換層205で蓄積される信号電荷と同じ導電型の電荷が、第1の電極201から光電変換層205へ注入されることを阻止するために設けられている。絶縁層207は、光電変換層205と第2の電極209との間に配されている。
第1の電極201は、図2に示されるとおり、行ごとに電気的に絶縁されている。一方で、図5(a)に示されるとおり、1つの行に含まれる複数の画素100の第1の電極201は、共通の導電部材で構成されている。そのため、第1の電極201は共通電極とも呼ばれる。第1の電極201の平面構造は図2に示されているので、図4において第1の電極201は図示されていない。
図4および図5(a)に示されるとおり、各画素100の第2の電極209は、他の画素100の第2の電極209から電気的に絶縁されている。そのため、第2の電極209は個別電極とも呼ばれる。また、ブロッキング層203、光電変換層205、および、絶縁層207は、それぞれ、複数の画素100に渡って連続して配されている。そのため、図4において、ブロッキング層203、光電変換層205、および、絶縁層207は図示されていない。
図4ならびに図5(a)および図5(b)に示されるとおり、第1の容量103は、上部電極211と下部電極213とを含む。上部電極211および下部電極213は、間に絶縁体を介して互いに対向している。このような構成により、第1の容量103の容量値の設計自由度を高くすることができる。リソグラフィーなどの半導体プロセスを用いることにより、簡単に上部電極211および下部電極213の平面形状を決めることができるからである。なお、これ以外の構造を第1の容量103に用いてもよい。他の例として、所定の値より大きな容量値を持つPN接合容量を用いてもよい。
また、第1の容量103の上部電極211および下部電極213は、光電変換部101の第2の電極209よりも下の配線層に配されている。上部電極211および下部電極213は、平面視において、第1の電極201あるいは第2の電極209と少なくとも部分的に重なっている。このような構成によれば、画素100のサイズを小さくすることができる。また、上部電極211および下部電極213は、それぞれ、リセットトランジスタ102および増幅トランジスタ104のいずれとも重なっていない部分を含んでいる。
本実施形態の第1の容量103は、例えば、MIM(Metal Insulator Metal)容量である。具体的には、上部電極211と下部電極213は、それぞれ、金属などの導電部材によって構成されている。あるいは、第1の容量103は、PIP(Poly−Si Insulator Poly−Si)容量であってもよい。具体的には、上部電極211と下部電極213は、それぞれ、ポリシリコンによって構成される。あるいは、第1の容量103は、MOS(Metal Oxide Semiconductor)容量であってもよい。具体的には、上部電極211が金属や高濃度にドープされたポリシリコンなどの金属的な性質を示す導電部材で構成され、下部電極213が半導体領域で構成される。
図5(a)および図5(b)に示されるとおり、光電変換部101の第2の電極209は、導電部材219を介して増幅トランジスタ104のゲートに接続されている。また、光電変換部101の第2の電極209は、導電部材219および導電部材220を介して、リセットトランジスタ102のソース領域に接続されている。さらに、第2の電極209は、導電部材219を介して第1の容量103の上部電極211に接続されている。第1の容量103の下部電極213は、コンタクトプラグ215を介して半導体領域217に接続されている。半導体領域217は接地されている。
図5(b)には、リセットトランジスタ102、および、増幅トランジスタ104のゲート電極が、それぞれ示されている。ゲート電極と半導体基板200との間には、ゲート絶縁膜230が配されている。選択トランジスタ105のゲート電極は、導電部材221を介して駆動信号pSELを伝達する駆動信号線に接続されている。画素トランジスタのソース領域、および、ドレイン領域は、半導体基板200に配されている。半導体領域217が接地されているため、半導体領域217と、上述のトランジスタのソース領域、および、ドレイン領域が配されるウェル240とが電気的に接続されていてもよい。
光電変換部101の構成について詳細に説明する。光電変換部101の第1の電極201は、光の透過率の高い導電部材で構成されている。例えば、ITO(Indium Tin Oxide)などのインジウム、および/または、スズを含む化合物や、ZnOなどの化合物が、第1の電極201の材料として用いられる。このような構成によれば、多くの光を光電変換層205に入射させることができる。そのため、感度を向上させることができる。他の例として、所定の量の光が透過する程度の薄さを有するポリシリコンや金属を、第1の電極201として用いてもよい。金属は電気抵抗が低いため、金属を第1の電極201の材料に用いた実施例は、低消費電力化あるいは駆動の高速化に有利である。
ブロッキング層203は、第1の電極201から光電変換層205へ信号電荷と同じ導電型の電荷が注入されることを阻止する。第1の電極201をITOにより形成した場合など、第1の電極201を形成する導電部材と光電変換層205を形成する半導体との組み合わせによっては、第1の電極201をブロッキング層として兼用することも可能である。つまり、第1の電極201と光電変換層205との間に、第1の電極201から光電変換層205に信号電荷と同じ導電型の電荷が注入されないようなポテンシャル障壁が形成されればよい。光電変換層205は、第1の電極201に印加されるVsによって空乏化する。また、第1の電極201に印加される電圧Vsと第2の電極209(ノードB)の電圧との関係に応じて、光電変換層205のポテンシャルの傾きが反転する。このような構成により、信号電荷の蓄積、および、蓄積された信号電荷の排出を行うことができる。光電変換部101の動作については後述する。
具体的に、光電変換層205は、真性のアモルファスシリコン(以下、a−Si)、低濃度のP型のa−Si、低濃度のN型のa−Siなどで形成される。あるいは、光電変換層205は、化合物半導体で形成されてもよい。例えば、BN、GaAs、GaP、AlSb、GaAlAsPなどのIII−V族化合物半導体、CdSe、ZnS、HgTeなどのII−VI族化合物半導体、PbS、PbTe、CuOなどのIV−VI族化合物半導体が挙げられる。あるいは、光電変換層205は、有機材料で形成されてもよい。例えば、フラーレン、クマリン6(C6)、ローダミン6G(R6G)、亜鉛フタロシアニン(ZnPc)、キナクリドン、フタロシアニン系化合物、ナフタロシアニン系化合物などを用いることができる。さらに、上述の化合物半導体で構成された量子ドット膜を光電変換層205に用いることができる。
光電変換層205が半導体で構成される場合、当該半導体の不純物濃度が低いか、あるいは、当該半導体は真性であるとよい。このような構成によれば、光電変換層205に空乏層を十分に広げることができるため、高感度化、ノイズ低減などの効果を得ることができる。
ブロッキング層203には、光電変換層205に用いられる半導体と同じ種類であって、光電変換層205に用いられる半導体よりも不純物濃度の高いN型あるいはP型の半導体を用いることができる。例えば、光電変換層205にa−Siが用いられる場合、ブロッキング層203には不純物濃度の高いN型のa−Si、あるいは、不純物濃度の高いP型のa−Siが用いられる。不純物濃度の違いによりフェルミ準位の位置が異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。ブロッキング層203の導電型は、信号電荷と反対の導電型の電荷が多数キャリアとなる導電型である。
もしくは、光電変換層205とは異なる材料でブロッキング層203を構成することができる。このような構成によれば、ヘテロ接合が形成される。材料の違いによりバンドギャップが異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。
光電変換層205と第2の電極209との間には、絶縁層207が配されている。絶縁層207には、絶縁性の材料が用いられる。例えば絶縁層207の材料として、酸化シリコン、アモルファス酸化シリコン(以下、a−SiO)、窒化シリコン、アモルファス窒化シリコン(a−SiN)などの無機材料、あるいは、有機材料が用いられる。絶縁層207の厚さは、トンネル効果により電荷が透過しない程度の厚さとするとよい。このような構成にすることで、リーク電流を低減できるため、ノイズを低減することができる。具体的には、絶縁層207の厚さは50nm以上とするとよい。
ブロッキング層203、および、光電変換層205にそれぞれa−Siを用い、絶縁層207にa−SiO、または、a−SiNを用いる場合は、水素化処理を行い、水素でダングリングボンドを終端してもよい。このような構成により、ノイズを低減することができる。
第2の電極209は金属などの導電部材で構成されている。第2の電極209には、配線を構成する導電部材、あるいは、外部と接続するためのパッド電極を構成する導電部材と同じ材料が用いられる。このような構成によれば、第2の電極209と、配線を構成する導電部材、あるいは、パッド電極とを同時に形成することができる。したがって、製造プロセスを簡略化することができる。
次に、本実施形態による光電変換装置における光電変換部101の動作について説明する。図6は、光電変換部101におけるエネルギーバンドを模式的に示している。図6には、第1の電極201、ブロッキング層203、光電変換層205、絶縁層207、第2の電極209のエネルギーバンドが示されている。図6の縦軸は電子に対するポテンシャルを表している。図6の上に行くほど、電子に対するポテンシャルが高い。したがって、図6の上に行くほど、電圧は低くなる。第1の電極201、および、第2の電極209については、自由電子のエネルギー準位が示されている。ブロッキング層203、および、光電変換層205については、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。なお、光電変換層205と絶縁層207との界面における光電変換層205のポテンシャルを、便宜的に、光電変換層205の表面ポテンシャル、あるいは、単に表面ポテンシャルと呼ぶ。
光電変換部101の動作としては、以下のステップ(1)〜(6)が繰り返し行われる。ステップ(1)は、増幅部の入力ノードのリセット(電荷蓄積後の画素電極のリセット)を行うステップである。ステップ(2)は、ノイズ信号Nの読み出し(N読み)を行うステップである。ステップ(3)は、光電変換部からの信号電荷の排出(電荷排出動作)を行うステップである。ステップ(4)は、光信号Sの読み出し(S読み)を行うステップである。ステップ(5)は、光電変換部からの残留電荷の排出(電荷排出動作)と信号電荷の蓄積の開始前のリセット(電荷蓄積前の画素電極のリセット)とを行うステップである。ステップ(6)は、信号電荷の蓄積(蓄積動作)を行うステップである。すなわち、本実施形態では、光電変換部101に信号電荷を蓄積する動作と、蓄積動作によって蓄積された信号電荷を光電変換部から排出する排出動作とを交互に行う。そして、蓄積動作の前後に、画素電極、すなわち第2のリセットを行う。以下、それぞれのステップについて説明する。
図6(a)は、ステップ(1)からステップ(2)における光電変換部101の状態を示している。第1の電極201には、電圧供給部110から第1の電圧Vs1が供給されている。第1の電圧Vs1は、例えば、5Vである。光電変換層205には、露光期間中に生じた信号電荷として、白丸で示されたホールが蓄積されている。蓄積されるホールの量に応じて、光電変換層205の表面ポテンシャルは低くなる方向(電圧が高くなる方向)へ変化する。なお、電子が蓄積される場合、蓄積される電子の量に応じて、表面ポテンシャルは高くなる方向(電圧が低くなる方向)へ変化する。
ステップ(1)において、リセットトランジスタ102は、前のフレームから引き続きオンに維持されている。第2の電極209を含むノード、つまり、図1のノードBの電圧が、リセット電圧Vresに固定されている(リセット状態に維持される)。本実施形態では、ノードBに増幅トランジスタ104のゲートが含まれている。そのため、増幅トランジスタ104のゲートの電圧がリセットされる。リセット電圧Vresは、例えば、3.3Vである。以下、このリセットを「FDリセット」と表記する。
その後、リセットトランジスタ102をオフする。これにより、ノードBが電気的にフローティングになる。このときリセットトランジスタ102によるリセットノイズ(図6のノイズkTC)が発生しうる。
リセット動作による第2の電極209の電圧の変化に応じて、光電変換層205の表面ポテンシャルは変化しうる。この時の第2の電極209の電圧の変化の方向は、信号電荷が蓄積することによって生じた第2の電極209の電圧の変化とは反対の方向である。そのため、信号電荷のホールは、光電変換層205に蓄積されたままである。また、ブロッキング層203によって第1の電極201からのホールの注入は阻止されるため、光電変換層205に蓄積された信号電荷の量は変わらない。
選択トランジスタ105がオンであれば、増幅トランジスタ104がリセットノイズを含むノイズ信号N(Vres+kTC)を画素100から出力する(N読み)。ノイズ信号Nは、列回路140の容量CTNに保持される。
図6(b)および(c)は、ステップ(3)における光電変換部101の状態を示している。まず、第1の電極201に第2の電圧Vs2が供給される。信号電荷としてホールを用いているため、第2の電圧Vs2は第1の電圧Vs1より低い電圧である。第2の電圧Vs2は、例えば、0Vである。
このとき、第2の電極209(ノードB)の電圧は、第1の電極201の電圧の変化と同じ方向に向かって変化する。第2の電極209の電圧の変化量dVBは、第2の電極209に接続された第1の容量103の容量値C1と、光電変換部101が有する第2の容量111の容量値C2との比に応じて決まる。第1の電極201の電圧の変化量dVsに対して、第2の電極209の電圧の変化量dVBは、dVB=dVs×C2/(C1+C2)と表される。なお、第2の電極209を含むノードBは他の容量成分を含みうる。しかし、他の容量成分は第1の容量103の容量値C1にくらべて十分に小さい。そのため、ノードBの容量値は、第1の容量103の容量値C1と等しいとみなしてよい。
本実施形態では、第1の電極201の電圧の変化量dVsが、第2の電極209の電圧の変化量dVBよりも十分に大きい。そのため、第2の電極209のポテンシャルは、第1の電極201のポテンシャルよりも低くなり、光電変換層205のポテンシャルの傾きが反転する。これにより、黒丸で示された電子が第1の電極201から光電変換層205へ注入される。また、信号電荷として光電変換層205に蓄積されたホールの一部または全部が、ブロッキング層203の方へ移動する。移動したホールは、ブロッキング層203の多数キャリアと再結合して消滅する。その結果、光電変換層205のホールが光電変換層205から排出される。光電変換層205の全体が空乏化する場合には、信号電荷として蓄積されたホールの全部が排出される。
次に、図6(c)に示される状態においては、第1の電極201に第1の電圧Vs1が供給される。これにより、光電変換層205のポテンシャルの傾きが再び反転する。そのため、図6(b)の状態の時に光電変換層205に注入されていた電子は、光電変換層205から排出される。一方、ブロッキング層203が、第1の電極201から光電変換層205へのホールの注入を阻止する。したがって、光電変換層205の表面ポテンシャルは、蓄積されていたホールの量に応じて変化する。表面ポテンシャルの変化に対応して、第2の電極209の電圧は、リセットされた状態から、消滅したホールの量に応じた電圧Vpだけ変化する。つまり、信号電荷として蓄積されたホールの量に応じた電圧VpがノードBに現れる。蓄積されたホールの量に応じた電圧Vpを、光信号成分と呼ぶ。
ここで、図6(c)に示される状態の時に、選択トランジスタ105がオンする。これにより、増幅トランジスタ104が光信号S(Vp+Vres+kTC)を画素100から出力する(S読み)。光信号Sは、列回路140の容量CTSに保持される。ステップ(2)で読み出されたリセット信号(Vres+kTC)と、ステップ(4)で読み出された光信号S(Vp+Vres+kTC)との差分が、蓄積された信号電荷に応じた電圧Vpに基づく信号(光信号成分)である。
図6(d)および(e)は、ステップ(5)における光電変換部101の状態を示している。リセットトランジスタ102をオンし、ノードBの電圧をリセット電圧Vresにリセット(FDリセット)する。同時に、第1の電極201への印加電圧を、図6(b)と同様にして、第1の電圧Vs1から第2の電圧Vs2へと、さらに、第2の電圧Vs2から第1の電圧Vs1へと変化する。このように第1の電極201への印加電圧をスイングさせることで、光電変換層205中の光電荷を総て排出することができる(以下、この光電荷の排出を「膜リセット」と表記する)。排出される光電荷には、図6(c)から蓄積開始前のリセットまでの間に光電変換層205に蓄積した暗電荷や光電荷(本実施形態では常時光は照射している)が含まれる。また、図6(b)の電荷排出過程で完全に読み出されずに光電変換層205中に残留している光電荷が含まれる。これにより、前のフレームの残留電荷などが次のフレームの光信号成分に影響を与えることを防ぐことができる。本実施形態において、リセットトランジスタ102は、次のステップ(1)まで引き続きオンしておく。
このように、信号電荷の蓄積を開始する前にノードBのリセットを行うことにより、ノードBに蓄積された前フレームの光信号成分を除去できる。また、ノードBに光信号成分が累積していき、ダイナミックレンジが狭くなっていくことを防止することができる。また、蓄積期間中、第2の電極209の電圧はリセット電圧Vresに固定されたままなので、蓄積されたホールによって光電変換層205の表面ポテンシャルが変化したとしても、第2の電極209の電圧が引きずられて変化することはない。蓄積期間中の光信号が大きく、エネルギーバンドの曲がりがフラットバンド状態に近づく場合にも、第2の電極209の電圧がリセット電圧Vresに固定されている場合は、されていない場合と比較して、フラットバンド化するのに要する電荷量が多くなる。つまり、飽和が大きくなるので、結果的に光信号のダイナミックレンジが圧迫されることを防止することができる。
図6(f)および(g)は、ステップ(6)における光電変換部101の状態を示している。第1の電極201に第1の電圧Vs1が供給され、ノードBには引き続きリセット電圧Vresが供給される。リセット電圧Vresは第1の電圧Vs1より低いため、光電変換層205の電子は第1の電極201に排出される。一方、光電変換層205のホールは、光電変換層205と絶縁層207との界面に向かって移動する。しかし、ホールは絶縁層207に移動できないため、光電変換層205に蓄積される。また、前述のとおり、ブロッキング層203が、ホールが光電変換層205に注入されることを阻止する。したがって、この状態で光電変換層205に光が入射すると、光電変換によって生じた電子ホール対のうち、ホールのみが信号電荷として光電変換層205に蓄積される。一定期間の蓄積を行った後、ステップ(1)〜(6)の動作が繰り返される。
信号電荷が電子の場合、第2の電圧Vs2は第1の電圧Vs1より高い電圧である。そのため、図6(a)〜(g)でのポテンシャルの傾きが反転する。それ以外の動作は同じである。
本実施形態のノイズ低減の効果について説明する。図6を用いて説明した動作においては、図6(b)の状態で光電変換層205のポテンシャルの傾きが反転することで、蓄積した信号電荷の排出を行っている。光電変換層205のポテンシャルの傾きを反転させることができないと、排出されない電荷が生じるため、ノイズが生じる可能性がある。ここで、第1の電極201の電圧の変化量dVsが、第2の電極209(ノードB)の電圧の変化量dVBに比べて大きいほど、ポテンシャルの傾きを反転させやすい。つまり、第1の電極201の電圧の変化量dVsが、第2の電極209の電圧の変化量dVBに比べて大きいほど、ノイズを低減することができる。
上述のとおり、第1の電極201の電圧の変化量dVsとノードBの電圧の変化量dVBとの間には、dVB=dVs×C2/(C1+C2)という関係がある。この式を変形すると、第1の電極201の電圧の変化量dVsは、dVs=dVB+(C1/C2)×dVBと表される。つまり、第1の電極201の電圧の変化量dVsは、第2の電極209の電圧の変化量dVBよりも、(C1/C2)×dVBだけ大きい。したがって、ノードBの容量値C1が大きいほど、第1の電極201の電圧の変化量dVsと第2の電極209の電圧の変化量dVBとの差が大きくなる。
本実施形態では、第2の電極209に第1の容量103が接続されている。そのため、ノードBの容量値C1を大きくすることができる。このような構成によれば、第1の電極201の電圧の変化量dVsを、第2の電極209の電圧の変化量dVBに比べて大きくすることができる。結果として、光電変換層205を空乏化しやすくなるため、排出されない電荷を低減できる。このように、本実施形態によれば、ノイズを低減することができる。
比較例として、ノードBに第1の容量103が接続されていない構成を説明する。この場合、ノードBの容量は、半導体領域のPN接合による容量成分や配線との寄生容量成分を含みうる。しかし、これらの容量成分は、光電変換部101の有する第2の容量111の容量値C2に比べて無視できるほど小さい。したがって、C1/C2がほとんどゼロになる。そのため、第1の電極201に第2の電圧Vs2が供給された時、第1の電極201の電圧の変化量dVsと、第2の電極209の電圧の変化量dVBとがほぼ等しくなる。そうすると、図6(b)の状態において、ポテンシャルの傾きが反転しない可能性がある。結果として信号電荷として蓄積されたホールの一部を排出できない可能性が生じる。比較例に対して、本実施形態では排出されない信号電荷の量を低減できるので、ノイズを低減することができる。
続いて、第1の容量103の容量値C1と、光電変換部101に含まれる第2の容量111の容量値C2と、各部に供給される電圧との関係について説明する。
本実施形態において光電変換部101は、ブロッキング層203、光電変換層205、絶縁層207を含んでいる。ブロッキング層203は、光電変換層205、および、絶縁層207に比べて導電率が高い。そのため、光電変換部101に含まれる第2の容量111の容量値C2は、光電変換層205による容量成分Ciと絶縁層207による容量成分Cinsの合成容量となる。具体的に、第2の容量111の容量値C2は、次の式(1)で表される。
C2=Ci×Cins/(Ci+Cins) …(1)
ここで、平面視における第2の電極209の面積をSs、光電変換層205の厚さをdi、絶縁層207の厚さをdins、光電変換層205の比誘電率をEi、絶縁層207の比誘電率をEins、真空の誘電率をE0とする。容量成分Ciおよび容量成分Cinsは、それぞれ、次の式(2)および式(3)で表される。
Ci=E0×Ei×Ss/di …(2)
Cins=E0×Eins×Ss/dins …(3)
第2の電極209のフリンジ電界はほとんど無視できるので、容量の計算に用いられる面積として、平面視における第2の電極209の面積Ssだけを考慮すればよい。平面視における第2の電極209の面積Ssは、例えば、図4における第2の電極209の面積である。また、図5において、光電変換層205の厚さdi、絶縁層207の厚さdinsが示されている。
第1の容量103の容量値C1は、平面視における上部電極211または下部電極213の面積をSd、上部電極211と下部電極213との距離をdd、上部電極211および下部電極213の間の絶縁層の誘電率をEdとして、次の式(4)で表される。
C1=E0×Ed×Sd/dd …(4)
本実施形態においては第1の電極201(ノードA)の電圧Vsを、第1の電圧Vs1と第2の電圧Vs2とに制御することで、信号電荷の蓄積と、光電変換層205の空乏化による信号電荷の排出とを行っている。第1の容量103の容量値C1と第2の容量111の容量値C2とが以下に説明する関係を満たすと、上述の信号電荷の排出の際に、光電変換層205に残る電荷を効果的に低減することができる。最初に、信号電荷がホールの場合を説明する。
以下、簡単のために、第1の容量103の容量値C1が、第2の容量111の容量値C2のk倍であるとする。つまり、容量値C1と容量値C2とが次の式(5)の関係を有する。
C1=k×C2 …(5)
前述のとおり、第1の電極201の電圧の変化量dVsと、第2の電極209(ノードB)の電圧の変化量dVBとは、次の式(6)で表される関係を有する。
dVB=dVs×C2/(C1+C2) …(6)
式(5)と式(6)から、次の式(7)が得られる。
dVB=dVs/(1+k) …(7)
ここで、信号電荷としてホールを蓄積するためには、第1の電圧Vs1とリセット電圧Vresとが以下の式(8)の関係を満たすとよい。
Vs1>Vres …(8)
信号電荷のホールを転送するためには、第1の電圧Vs1、リセット電圧Vres、第1の電極201の電圧の変化量dVs、および、第2の電極209の電圧の変化量dVBが、次の式(9)の関係を満たすとよい。
Vs1+dVs<Vres+dVB …(9)
式(8)の関係が満たされると、ホールが絶縁層207に向かってドリフトするためのポテンシャルの傾きを光電変換層205に形成することができる。式(9)の関係が満たされると、光電変換層205のポテンシャルの傾きを逆転させることが容易になる。
式(7)と式(9)から、式(10)が得られる。
Vs1−Vres+dVs<dVs/(1+k) …(10)
ここで、k>0なので、式(10)の両辺に(1+k)を乗じることで、式(10)は
次の式(11)のように変形される。
(1+k)×(Vs1−Vres+dVs)<dVs …(11)
ここで、第1の電極201の電圧の変化量dVsは、dVs=Vs2−Vs1と表される。そのため、Vs1−Vres+dVs=Vs2−Vresである。信号電荷がホールの実施例においては、リセット電圧Vresが第2の電圧Vs2より高い。つまり、Vs2−Vres<0である。したがって、次の式(12)の関係が満たされる。
Vs1−Vres+dVs<0 …(12)
したがって、式(11)の両辺を(Vs1−Vres+dVs)で除すると、不等号の向きが変わり、次の式(13)の関係が得られる。
1+k>dVs/(Vs1−Vres+dVs) ・・・(13)
式(13)から、容量値C1と容量値C2との容量比kに関して、次の式(14)で表される関係式が得られる。
この式(14)の関係が満たされると、排出されない電荷の量を低減することができる。したがって、ノイズを低減することができる。
本実施形態では、第1の電圧Vs1が5Vであり、リセット電圧Vresが3.3Vである。第2の電圧Vs2は0Vなので、第1の電極201の電圧の変化量dVsは−5Vである。そのため、kの値は0.52よりも大きい値に設定される。具体的に、本実施形態では第1の容量103の容量値C1は4fFであり、第2の容量111の容量値C2は1fFである。つまり、k=4となっている。このような構成によれば、よりノイズを低減することができる。
本実施形態では、平面視において、第1の容量103の上部電極211および下部電極213のいずれかの面積Sdと、第2の電極209の面積Ssが、Sd>0.5×Ssの関係を満たす。このような構成によれば、上述の容量比の関係を容易に得ることができる。
また、kの値が大きいほど、ノイズ低減の効果は大きくなる。したがって、第1の容量103の容量値C1が、第2の容量111の容量値C2と等しいか、あるいはそれより大きいと、ノイズ低減の効果をさらに高くすることができる。
第1の電極201の電圧の変化量dVsは、第1の電圧Vs1と第2の電圧Vs2とを用いて、dVs=Vs2−Vs1と表される。したがって、式(14)は、式(15)のように変形される。
特に、第2の電圧Vs2が0Vの場合には、式(15)を式(16)のように簡略化することができる。
次に、信号電荷が電子の場合を説明する。信号電荷が電子の場合、式(8)および式(9)の不等号の向きが変わる。したがって、式(10)乃至式(11)の不等号の向きも変わる。しかし、信号電荷が電子の場合、リセット電圧Vresが第2の電圧Vs2より低い。そのため、式(11)におけるVs1−Vres+dVs=Vs2−Vresが正の値である。つまり、(Vs1−Vres+dVs)>0という関係が成り立つ。そのため、式(11)の両辺を(Vs1−Vres+dVs)で除するときに、不等号の向きが変わらない。結果として、信号電荷がホールの場合と同じように、式(14)、ならびに、式(15)が得られる。
式(15)の左辺は、式(5)を用いてC1/C2に書き換えることができる。また、(Vs2−Vres)/(Vs2−Vres)=1であるから、式(15)の右辺を通分すると、次の式(17)が得られる。
ここで、式(17)の表す関係について説明する。まず、リセット電圧Vresは第1の電圧Vs1と第2の電圧Vs2との中間の値である。
リセット電圧Vresが第1の電圧Vs1に近いほど、右辺の値は小さくなる。つまり、第1の容量103の容量値C1が小さくても、光電変換層205のポテンシャルの傾きを反転することができるようになる。リセット電圧Vresと第1の電圧Vs1との差が小さいと、光電変換層205に蓄積できる電荷の量が小さくなる。
一方で、リセット電圧Vresが第2の電圧Vs2に近いほど、右辺の値は大きくなる。つまり、第1の容量103の容量値C1に大きい値が用いられる。このときには、リセット電圧Vresと第1の電圧Vs1との差が大きいので、光電変換層205に蓄積できる電荷の量を増やすことができる。
飽和電荷量と第1の容量103の容量値C1とのバランスのために、リセット電圧Vresが、第1の電圧Vs1および第2の電圧Vs2をそれぞれ上限および下限(あるいは、下限および上限)とする範囲の、20%〜80%の範囲に含まれることが好ましい。例えば、第1の電圧Vs1が5Vであり、第2の電圧Vs2が0Vの場合、リセット電圧Vresは1V〜4Vの範囲に含まれるとよい。
光電変換装置がカメラなどのイメージセンサとして使われる場合には、低消費電力化のために低い電源電圧が用いられる。例えば、イメージセンサに供給される電源電圧は5V以下である場合が多い。したがって、式(14)乃至式(17)の各電圧にも5V以下の値が用いられる。このような場合、第1の容量103の容量値C1と第2の容量111の容量値C2とが上述の関係を満足することで、低い電圧で光電変換装置を駆動しつつ、ノイズを低減することができる。
本実施形態においては、リセット電圧Vresと電源電圧Vddとは同一の電源から供給し、例えば3.3Vとしている。ただし、リセット電圧Vresと電源電圧Vddとは、異なる電圧に設定することも可能である。図4に示した構成では、リセット電圧Vresの供給線と電源電圧Vddの供給線とが、画素部では共通になっている。この場合、リセットを行うときは、電源線Vdd/Vresに、不図示の電圧供給源がリセット電圧Vresを印加する。増幅トランジスタ104から信号を読み出すときは、電圧供給源がリセット電圧Vresと異なる所望の電源電圧Vddを電源線Vdd/Vresに供給する。
以上に説明したとおり、第1の容量103の容量値C1と、光電変換部101に含まれる第2の容量111の容量値C2との関係によって、ノイズを低減することができる。
なお、上で挙げた数値はあくまでも一例であり、これらの値に限定されるものではない。光電変換層205と絶縁層207との間の界面に欠陥準位などが存在する可能性がある。このような場合には、公知の技術に基づいてフラットバンド電圧を考慮すればよい。
次に、本実施形態による光電変換装置の駆動方法について説明する。図7は、本実施形態の光電変換装置に用いられる駆動信号のタイミングチャートを示している。図7には、n行目とn+1行目の2行分の信号の読み出し動作に対応した駆動信号が示されている。
駆動信号pSELは選択トランジスタ105のゲートに供給される。駆動信号pRESはリセットトランジスタ102のゲートに供給される。電圧信号Vsは光電変換部101の第1の電極201に供給される。駆動信号pTSはS/Hスイッチ303に供給される。駆動信号pTNはS/Hスイッチ305に供給される。駆動信号CSELは列回路140に供給される。
駆動信号pSEL、駆動信号pRES、駆動信号pTN、駆動信号pTSがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動信号pSEL、駆動信号pRES、駆動信号pTN、駆動信号pTSがローレベルの時に、対応するトランジスタまたはスイッチがオフする。電圧信号Vsは、第1の電圧Vs1と第2の電圧Vs2とを含む。
本実施形態の光電変換装置の駆動では、いわゆるローリングシャッタ動作を行う。時刻t1より前には、n行目の画素100の光電変換部101、および、n+1行目の画素100の光電変換部101は、信号電荷を蓄積している状態である。また、時刻t1より前は、n行目の電圧信号Vs(n)およびn+1行目の電圧信号Vs(n+1)は、いずれも第1の電圧Vs1である。また、駆動信号pRES(n)は、前フレームの時刻t9から継続してハイレベルに維持されており、n行目の画素100のリセットトランジスタ102がオンされている。すなわち、n行目の画素100のノードBの電圧は、リセット電圧Vresにリセットされている。
時刻t1において、駆動信号pSEL(n)がハイレベルになり、n行目の画素100の選択トランジスタ105がオンする。これにより、n行目の画素100の増幅トランジスタ104が信号を出力する。
その後、時刻t2において、駆動信号pRES(n)がローレベルになり、リセットトランジスタ102がオフする。この時の光電変換部101のエネルギーバンドの状態が、図6(a)に示されている。
次に、駆動信号pTN(n)が、時刻t3においてハイレベルになり、時刻t4においてローレベルになる。これにより、リセットノイズ(図6のkTC)を含むノイズ信号Nが、列回路140の容量CTNに保持される。
時刻t5において、電圧信号Vs(n)が第1の電圧Vs1から第2の電圧Vs2に遷移する。この時の光電変換部101のエネルギーバンドの状態が、図6(b)に示されている。続いて、時刻t6において、電圧信号Vs(n)が第2の電圧Vs2から第1の電圧Vs1に遷移する。この時の光電変換部101のエネルギーバンドの状態が、図6(c)に示されている。時刻t5から時刻t6の動作によって、上述のとおり信号電荷の転送が行われる。したがって、ノードBには蓄積された信号電荷の量に応じた電圧Vpが生じる。
駆動信号pTS(n)が、時刻t7においてハイレベルになり、時刻t8においてローレベルになる。これにより、電圧Vpとリセットノイズ(図6のkTC)とを含む光信号Sが、列回路140の容量CTSに保持される。
続いて、駆動信号pRES(n)が、時刻t9においてハイレベルになり、電圧信号Vs(n)が第1の電圧Vs1から第2の電圧Vs2に遷移する。このときの光電変換部101のエネルギーバンドの状態が図6(d)に示されている。これにより、ノードBをリセット電圧でリセット(FDリセット)すると同時に、光電変換層205中に残留する電荷を全て排出することで膜リセットを行う。
時刻t10において、電圧信号Vs(n)が第2の電圧Vs2から第1の電圧Vs1に遷移する。このときの光電変換部101のエネルギーバンドの状態が図6(e)に示されている。これにより、n行目の画素100のノードBの電圧が、再びリセット電圧Vresにリセットされる。駆動信号pRES(n)は、次のフレームの時刻t2までハイレベルに維持され、ノードBはリセット電圧Vresに固定される。すなわち、後述する水平走査期間の間、ノードB、すなわち第2の電極209の電位は、リセット電圧Vresに固定される。第2の電極209の電位は、水平走査期間よりも長い期間の間、リセット電圧Vresに固定しておいてもよい。図7の例では、蓄積期間の間、第2の電極209にリセット電圧Vresを常時供給している。
この後、n行目の画素100は、次のフレームの信号電荷の蓄積を開始する。信号電荷の蓄積中の、光電変換部101のエネルギーバンドの状態が、図6(f)、(g)に示されている。
時刻t11において、駆動信号pSEL(n)がローレベルになり、n行目の画素100から列回路140への信号の読み出しが終了する。
続く時刻t11から時刻t12の間の期間は、列回路140から出力部170への信号転送動作(水平走査動作)を行う期間(水平走査期間HSCAN(n))である。水平走査期間HSCAN(n)は、時刻T1から時刻T2までの期間を含む。時刻t11において、駆動信号pSEL(n)がローレベルになり、n行目の画素100から列回路140への信号の読み出しが終了する。時刻T1は、1列目の駆動信号CSEL(1)が出力されて水平転送が開始する時刻である。時刻T2は、最終列のデジタル信号が出力されて水平転送が終了する時刻である。なお、時刻T3及び時刻T4は、n+1行目の画素100からの出力信号の水平転送の始まりの時刻と終わりの時刻である。以下に、図3を用い、水平走査動作について詳細に説明する。
容量CTSは、水平転送スイッチ307を介して水平出力線311に接続されている。容量CTNは、水平転送スイッチ309を介して水平出力線313に接続されている。水平転送スイッチ307および水平転送スイッチ309は、列駆動回路150からの駆動信号CSELによって制御される。
まず、1列目の駆動信号CSEL(1)が出力され、水平転送スイッチ307,309がオンすることにより、水平転送が始まる。これにより、n行目、1列目の画素100からのS信号とN信号とが、水平出力線311,313にそれぞれ出力される。引き続き、各列の駆動信号CSELが、最終N列目の駆動信号CSEL(N)まで順次出力され、各列の画素100からのS信号とN信号が順次水平出力線311,313に出力される。
水平出力線311と水平出力線313に接続された出力部170により、水平出力線311の信号と水平出力線313の信号との差分がアナログ−デジタル変換部180に出力される。アナログ−デジタル変換部180は、入力されたアナログ信号をデジタル信号に変換して出力端子OUTから出力する。最終列の信号が出力端子OUTに出力されることで、n行目の画素100からの出力信号の水平転送が終了する。
その後、時刻t12において、駆動信号pSEL(n+1)がハイレベルになり、n+1行目の画素100の選択トランジスタ105がオンする。以降、n+1行目の画素100からの信号の読み出しが行われる。この動作は時刻t1から時刻t11と同様なので、説明を省略する。
次に、本実施形態の変形例による光電変換装置の駆動方法について説明する。図8は、本実施形態の変形例による光電変換装置の駆動方法に用いられる駆動信号のタイミングチャートを示している。図7と共通する部分には同じ記号を付し、説明を省略する。図8には、n行目におけるMフレームとM+1フレームの2フレーム分の読み出し動作に対応した駆動信号を示している。
本駆動例では、時刻t9において、駆動信号pRES(n)がハイレベルになり、電圧信号Vs(n)が第1の電圧Vs1から第2の電圧Vs2に遷移する。このときの光電変換部101のエネルギーバンドの状態が図6(d)に示されている。これにより、ノードBがリセット電圧Vresでリセット(信号蓄積前の画素電極のリセット)されると同時に、光電変換層205中に残留する電荷を全て排出することで膜リセットを行う。
時刻t10において駆動信号pRES(n)がローレベルになり、電圧信号Vs(n)が第2の電圧Vs2から第1の電圧Vs1に遷移する。ここから光電変換部101では、M+1フレームの光信号の蓄積が始まる。M+1フレームの蓄積期間は、図8のMフレームの時刻t10からM+1フレームの時刻t5までとなる。
本駆動例は、この蓄積期間中の後半部において、画素電極のリセットを行うことを特徴とする。すなわち、駆動信号pRES(n)は、蓄積期間の後半の時刻である時刻T5においてハイレベルとなり、その後の時刻T6においてローレベルとなる。これにより、時刻T5から時刻T6の期間、ノードB、すなわち第2の電極209の電位がリセット電圧Vresに固定される。
飽和に達しやすいのは、蓄積期間の後半部であるので、その後半部だけノードBをリセット電圧Vresに固定することによっても、エネルギーバンドの曲がりがフラットバンド状態に近づくことを抑制することができる。すなわち、蓄積期間中の後半部でエネルギーバンドの曲がりがフラットバンド状態に近づく場合にも、第2の電極209の電圧がリセット電圧Vresに固定されている場合は、されていない場合と比較して、フラットバンド化するのに要する電荷量が多くなる。つまり、飽和が大きくなるので、結果的に光信号のダイナミックレンジが圧迫されることを防止することができる。
その後、M+1フレームの時刻t1において、駆動信号pRES(n)がハイレベルになり、n行目の画素100のリセットトランジスタ102がオンする。これにより、n行目の画素100のノードBの電圧がリセット電圧Vresにリセットされる(信号蓄積後の画素電極リセット、FDリセット)。その後、時刻t2において、駆動信号pRES(n)がローレベルになり、リセットトランジスタ102がオフする。
換言すると、本駆動例では、複数回行われる排出動作のうち、第1の排出動作から第1の排出動作の次に行われる第2の排出動作までの蓄積期間に、リセット部が、第1のリセット動作と、第2のリセット動作とを行う。そして、第1のリセット動作と第2のリセット動作との間に、第2の電極209の電位をリセット電圧Vresに固定する動作を行う。
本駆動例のように、信号蓄積前の画素電極リセットと信号蓄積後の画素電極リセットとの間に独立して画素電極部をリセット電位に固定することにより、信号蓄積前の画素電極リセットと信号蓄積後の画素電極リセットとを独立に制御することができる。すなわち、信号蓄積後の画素電極リセットは、信号蓄積後の信号読み出しのためノードB電位を規定するためのものである。一方、信号蓄積前の画素電極リセットは、光電変換層のバイアスを設定するためのものである。これらは、その目的や作用効果が異なるので、個別に制御できる方が好適である。なお、本駆動例では、水平走査期間HSCAN(n)においてFD電位を固定しなくてもよい。
以上に述べたとおり、本実施形態の光電変換装置は、光電変換部101の第2の電極209と電気的に接続され、かつ、電気的にフローティングになるように構成されたノードBを含む。そして、ノードBには、第1の容量103が接続されている。このような構成によれば、光電変換部101の光電変換層205を容易に空乏化させることができる。結果として、ノイズを低減することができる。また、光信号Sの読み出しの後に光電変換層からの電荷排出動作(膜リセット)を行うことで、光電変換層中に残留している光電荷を全て排出することができる。これにより、前のフレームの残留電荷などが次のフレームの光信号成分に影響を与えることを防ぐことができる。
[第2実施形態]
本発明の第2実施形態による光電変換装置について、図9乃至図14を用いて説明する。
本実施形態による光電変換装置は、電圧供給部が電圧を供給するノードが第1実施形態による光電変換装置とは異なっている。本実施形態では、第1実施形態と異なる部分を中心に説明し、第1実施形態と同じ部分については適宜説明を省略する。
図9は、本実施形態による光電変換装置の画素100の構成を模式的に示している。図1(a)と同じ機能を有する部分には、同じ符号を付してある。本実施形態の光電変換部101の等価回路は、第1実施形態と同じである。すなわち、図1(b)および(c)が、本実施形態の光電変換部101の等価回路の例を示している。
本実施形態では、第1の容量103の第2の端子に、電圧供給部410からの電圧Vdが供給される。電圧供給部410は、第1の容量103の第2の端子に、少なくとも第1の電圧Vd1と、第1の電圧Vd1とは異なる第2の電圧Vd2とを供給する。
信号電荷がホールの場合、第2の電圧Vd2は第1の電圧Vd1より高い電圧である。信号電荷がホールの場合、例えば、第1の電圧Vd1は0Vであり、第2の電圧Vd2は5Vである。信号電荷が電子の場合、第2の電圧Vd2は第1の電圧Vd1より低い電圧である。信号電荷が電子の場合、例えば、第1の電圧Vd1は5Vであり、第2の電圧Vd2は0Vである。
一方、光電変換部101の第1の電極201には、所定の電圧Vsが供給される。本実施形態では、光電変換部101の第1の電極201には3Vの電圧が供給されている。図1において、第1の電極201はノードAに含まれている。
次に、リセットトランジスタ102の供給するリセット電圧Vresについて説明する。信号電荷がホールの場合、リセット電圧Vresは、光電変換部101の第1の電極201に供給される電圧Vsよりも低い電圧である。信号電荷が電子の場合、リセット電圧Vresは、光電変換部101の第1の電極201に供給される電圧Vsよりも高い電圧である。
本実施形態では、ノードCの電圧Vdを制御することで、第1の容量103を介してノードCと結合しているノードBの電圧を制御している。そのため、ノードCに供給される電圧Vdと、リセット電圧VresあるいはノードAに供給されるVsとの直流的な大小関係は特に制限されない。
図10は、本実施形態の光電変換装置の全体の回路構成を模式的に示す図である。図2と同じ機能を有する部分には、同じ符号を付してある。
図10は、光電変換部101の第1の電極201の平面構造を模式的に示している。第1の電極201は、図9のノードAに含まれる。図10が示すように、複数の行および複数の列に含まれる複数の画素100の光電変換部101は、共通の第1の電極201を含んで構成されている。第1の電極201には、電圧Vsが供給される。
本実施形態では、第1の容量103の第2の端子(ノードC)に供給される電圧Vdは、行ごとに独立して制御される。そのため、行駆動回路120が電圧供給部410から電圧Vdの供給される行を選択する。なお、異なる行に供給される電圧Vdを区別するために、(n)、(n+1)などの行を表す符号を付している。以上に説明した構成により、本実施形態では、複数の画素100を行ごとに駆動することができる。
本実施形態の列回路140の構成は、第1実施形態と同じである。すなわち、図3が、本実施形態の列回路140の等価回路を示している。また、第1実施形態と同様に、列回路140はアナログ−デジタル変換回路であってもよい。この場合、アナログ−デジタル変換回路は、メモリやカウンタなどのデジタル信号を保持する保持部を有する。保持部には、ノイズ信号Nおよび光信号Sがそれぞれデジタル信号に変換されて保持される。
次に、本実施形態の光電変換装置の平面構造、および、断面構造について説明する。図11は、光電変換装置の平面構造を模式的に示している。図12は、光電変換装置の断面構造を模式的に示している。図12に示された断面は、図11における破線X1−X2に沿った断面に対応する。なお、図4あるいは図5と同じ部分には、同じ符号を付してある。
図11においても、リセットトランジスタ102のドレインと増幅トランジスタ104のドレインとは、同じ電源線Vdd/Vresに接続されている。本実施形態においては、リセット電圧Vresと電源電圧Vddとが互いに異なる電圧に設定される。リセットを行うときは、この電源線Vdd/Vresに、不図示の電圧供給源がリセット電圧Vresを印加する。増幅トランジスタ104から信号を読み出すときは、電圧供給源がリセット電圧Vresとは異なる電源電圧Vddを電源線Vdd/Vresに供給する。なお、リセット電圧Vresと電源電圧Vddとを同じ電圧にすることも可能である。また、リセット電圧Vresおよび電源電圧Vddをそれぞれ供給する複数の電源線を配置してもよい。
図11および図12が示すように、第1の容量103の下部電極213は、導電部材420に接続されている。導電部材420は、電圧供給部410からの電圧Vdを供給する配線を構成する。本実施形態では、導電部材420が行ごとに配され、他の行の導電部材420とは電気的に絶縁されている。このような構成により、行ごとに独立して第1の容量103の第2の端子(ノードC)の電圧Vdを制御することができる。
上述の構造以外は、第1実施形態と同様であるため、説明を省略する。
次に、本実施形態における光電変換部101の動作について説明する。図13は、光電変換部101におけるエネルギーバンドを模式的に示している。図13には、第1の電極201、ブロッキング層203、光電変換層205、絶縁層207、第2の電極209のエネルギーバンドが示されている。図13の縦軸は電子に対するポテンシャルを表している。図13の上に行くほど、電子に対するポテンシャルが高い。したがって、図13の上に行くほど、電圧は低くなる。第1の電極201、および、第2の電極209については、自由電子のエネルギー準位が示されている。ブロッキング層203、および、光電変換層205については、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。なお、光電変換層205と絶縁層207との界面における光電変換層205のポテンシャルを、便宜的に、光電変換層205の表面ポテンシャル、あるいは、単に表面ポテンシャルと呼ぶ。
光電変換部101の動作としては、以下のステップ(1)〜(6)が繰り返し行われる。ステップ(1)は、増幅部の入力ノードのリセットを行うステップである。ステップ(2)は、ノイズ信号Nの読み出し(N読み)を行うステップである。ステップ(3)は、光電変換部からの信号電荷の排出(電荷排出動作)を行うステップである。ステップ(4)は、光信号Sの読み出し(S読み)を行うステップである。ステップ(5)は、光電変換部からの残留電荷の排出(電荷排出動作)と信号電荷の蓄積の開始前のリセットとを行うステップである。ステップ(6)は、信号電荷の蓄積(蓄積動作)を行うステップである。以下、それぞれのステップについて説明する。
図13(a)は、ステップ(1)からステップ(2)における光電変換部101の状態を示している。第1の電極201には、電圧Vsが供給されている。電圧Vsは、例えば、3Vである。光電変換層205には、露光期間中に生じた信号電荷として、白丸で示されたホールが蓄積されている。蓄積されたホールの量に応じて、光電変換層205の表面ポテンシャルは低くなる方向(電圧が高くなる方向)へ変化する。電子が蓄積される場合、蓄積される電子の量に応じて、表面ポテンシャルは高くなる方向(電圧が低くなる方向)へ変化する。また、ノードCには、第1の電圧Vd1が供給されている。第1の電圧Vd1は、例えば、0Vである。
ステップ(1)において、リセットトランジスタ102は、前のフレームから引き続きオンに維持されている。第2の電極209を含むノード、つまり、図9のノードBの電圧が、リセット電圧Vresに固定されている(リセット状態に維持される)。本実施形態では、ノードBに増幅トランジスタ104のゲートが含まれている。そのため、増幅トランジスタ104のゲートの電圧がリセットされる。リセット電圧Vresは、例えば、1Vである。
その後、リセットトランジスタ102をオフする。これにより、ノードBが電気的にフローティングになる。このときリセットトランジスタ102によるリセットノイズ(図13のノイズkTC)が発生しうる。
リセット動作による第2の電極209の電圧の変化に応じて、光電変換層205の表面ポテンシャルは変化しうる。この時の第2の電極209の電圧の変化の方向は、信号電荷が蓄積することによって生じた第2の電極209の電圧の変化とは反対の方向である。そのため、信号電荷のホールは、光電変換層205に蓄積されたままである。また、ブロッキング層203によって第1の電極201からのホールの注入は阻止されるため、光電変換層205に蓄積された信号電荷の量は変わらない。
選択トランジスタ105がオンであれば、増幅トランジスタ104がリセットノイズを含むノイズ信号N(Vres+kTC)を画素100から出力する(N読み)。ノイズ信号Nは、列回路140の容量CTNに保持される。
図13(b)および(c)は、ステップ(3)における光電変換部101の状態を示している。まず、ノードCに第2の電圧Vd2が供給される。信号電荷としてホールを用いているため、第2の電圧Vd2は第1の電圧Vd1より高い電圧である。第2の電圧Vd2は、例えば、5Vである。
このとき、第2の電極209(ノードB)の電圧は、ノードCの電圧の変化と同じ方向に向かって変化する。第2の電極209の電圧の変化量dVBは、第2の電極209に接続された第1の容量103の容量値C1と、光電変換部101が有する第2の容量111の容量値C2との比に応じて決まる。ノードCの電圧の変化量dVdに対して、第2の電極209の電圧の変化量dVBは、dVB=dVd×C1/(C1+C2)と表される。なお、第2の電極209を含むノードBは他の容量成分を含みうる。しかし、他の容量成分は第1の容量103の容量値C1にくらべて十分に小さい。そのため、ノードBの容量値は、第1の容量103の容量値C1と等しいとみなしてよい。
本実施形態では、第2の電極209の電圧の変化量dVBが、第1の電極201の電圧Vsとリセット電圧Vresとの差(Vs−Vres)よりも十分に大きい。そのため、第2の電極209のポテンシャルは、第1の電極201のポテンシャルよりも低くなり、光電変換層205のポテンシャルの傾きが反転する。これにより、黒丸で示された電子が第1の電極201から光電変換層205へ注入される。また、信号電荷として光電変換層205に蓄積されたホールの一部または全部が、ブロッキング層203の方へ移動する。移動したホールは、ブロッキング層203の多数キャリアと再結合して消滅する。その結果、光電変換層205のホールが光電変換層205から排出される。光電変換層205の全体が空乏化する場合には、信号電荷として蓄積されたホールの全部が排出される。
次に、図13(c)に示される状態においては、ノードCに第1の電圧Vd1が供給される。これにより、光電変換層205のポテンシャルの傾きが再び反転する。そのため、図13(b)の状態の時に光電変換層205に注入されていた電子は、光電変換層205から排出される。一方、ブロッキング層203が、第1の電極201から光電変換層205へのホールの注入を阻止する。したがって、光電変換層205の表面ポテンシャルは、蓄積されていたホールの量に応じて変化する。表面ポテンシャルの変化に対応して、第2の電極209の電圧は、リセットされた状態から、消滅したホールの量に応じた電圧Vpだけ変化する。つまり、信号電荷として蓄積されたホールの量に応じた電圧VpがノードBに現れる。蓄積されたホールの量に応じた電圧Vpを、光信号成分と呼ぶ。
ここで、図13(c)に示される状態の時に、選択トランジスタ105がオンする。これにより、増幅トランジスタ104が光信号S(Vp+Vres+kTC)を画素100から出力する。光信号Sは、列回路140の容量CTSに保持される。ステップ(2)で読み出されたリセット信号(Vres+kTC)と、ステップ(4)で読み出された光信号S(Vp+Vres+kTC)との差分が、蓄積された信号電荷に応じた電圧Vpに基づく信号(光信号成分)である。
図13(d)および(e)は、ステップ(5)における光電変換部101の状態を示している。本実施形態においては、図13(d)において、第1の容量103を介して、第2の電極209側を電圧スイングさせることにより、光電変換層205のリセットをする。その後、図13(e)において、リセットトランジスタ102をオンし、ノードBの電圧をリセット電圧Vresにリセット(FDリセット)する。すなわち本実施形態は、膜リセットとFDリセットとのタイミングが第1実施形態とは異なる。第2の電極209への印加電圧を、図13(b)と同様にして、第1の電圧Vd1から第2の電圧Vd2へと、さらに、第2の電圧Vd2から第1の電圧Vd1へと変化する。このように第2の電極209への印加電圧をスイングさせることで、光電変換層205中の光電荷を総て排出することができる(膜リセット)。排出される光電荷には、図13(c)から蓄積開始前のリセットまでの間に光電変換層205に蓄積した暗電荷や光電荷(本実施形態では常時光は照射している)がふくまれる。また、図13(b)の電荷排出過程で完全に読み出されずに光電変換層205中に残留している光電荷が含まれる。これにより、前のフレームの残留電荷などが次のフレームの光信号成分に影響を与えることを防ぐことができる。本実施形態において、リセットトランジスタ102は、次のステップ(1)まで引き続きオンしておく。
このように、信号電荷の蓄積を開始する前にノードBのリセットを行うことにより、ノードBに蓄積された前フレームの光信号成分を除去できる。また、ノードBに光信号成分が累積していき、ダイナミックレンジが狭くなっていくことを防止することができる。また、蓄積期間中、第2の電極209の電圧はリセット電圧Vresに固定されたままなので、蓄積されたホールによって光電変換層205の表面ポテンシャルが変化したとしても、第2の電極209の電圧が引きずられて変化することはない。蓄積期間中の光信号が大きく、エネルギーバンドの曲がりがフラットバンド状態に近づく場合にも、第2の電極209の電圧がリセット電圧Vresに固定されている場合は、されていない場合と比較して、フラットバンド化するのに要する電荷量が多くなる。つまり、飽和が大きくなるので、結果的に光信号のダイナミックレンジが圧迫されることを防止することができる。
図13(f)および(g)は、ステップ(6)における光電変換部101の状態を示している。第1の電極201に電圧Vsが供給され、ノードBにリセット電圧Vresが供給される。リセット電圧Vresは第1の電極201の電圧Vsより低いため、光電変換層205の電子は第1の電極201に排出される。一方、光電変換層205のホールは、光電変換層205と絶縁層207との界面に向かって移動する。しかし、ホールは絶縁層207に移動できないため、光電変換層205に蓄積される。また、前述のとおり、ブロッキング層203が、ホールが光電変換層205に注入されることを阻止する。したがって、この状態で光電変換層205に光が入射すると、光電変換によって生じた電子ホール対のうち、ホールのみが信号電荷として光電変換層205に蓄積される。一定期間の蓄積を行った後、ステップ(1)〜(6)の動作が繰り返される。
信号電荷が電子の場合、第2の電圧Vd2は第1の電圧Vd1より低い電圧である。そのため、図13(a)〜(g)でのポテンシャルの傾きが反転する。それ以外の動作は同じである。
本実施形態のノイズ低減の効果について説明する。図13を用いて説明した動作においては、図13(b)の状態で光電変換層205のポテンシャルの傾きが反転することで、蓄積したホールの排出を行っている。光電変換層205のポテンシャルの傾きを反転させることができないと、排出されない電荷が生じるため、ノイズが生じる可能性がある。ここで、第2の電極209(ノードB)の電圧の変化量dVBが、第1の電極201の電圧Vsとリセット電圧Vresの差(Vs−Vres)に比べて大きいほど、ポテンシャルの傾きを反転させやすい。つまり、第2の電極209の電圧の変化量dVBが、第1の電極201の電圧Vsとリセット電圧Vresの差(Vs−Vres)に比べて大きいほど、ノイズを低減することができる。
上述のとおり、ノードCの電圧の変化量dVdとノードBの電圧の変化量dVBとの間には、dVB=dVd×C1/(C1+C2)という関係がある。つまり、ノードBの容量値C1が大きいほど、ノードBの電圧の変化量dVBが大きくなる。
本実施形態では、第2の電極209に第1の容量103が接続されている。そのため、ノードBの容量値C1を大きくすることができる。このような構成によれば、ノードBの電圧の変化量dVBを大きくすることができる。結果として、光電変換層205を空乏化しやすくなるため、排出されない電荷を低減できる。このように、本実施形態によれば、ノイズを低減することができる。
比較例として、ノードBに第1の容量103が接続されていない構成を説明する。この場合、ノードBの容量は、半導体領域のPN接合による容量成分や配線との寄生容量成分を含みうる。しかし、これらの容量成分は、光電変換部101の有する第2の容量111の容量値C2に比べて無視できるほど小さい。したがって、C1/(C1+C2)がほとんどゼロになる。そのため、ノードCの電圧Vdを変化させても、ノードBの電圧がほとんど変化しない。そうすると、図13(b)の状態において、ポテンシャルの傾きが反転しない可能性がある。結果として信号電荷として蓄積されたホールの一部を排出できない可能性が生じる。比較例に対して、本実施形態では排出されない信号電荷の量を低減できるので、ノイズを低減することができる。
続いて、第1の容量103の容量値C1と、光電変換部101に含まれる第2の容量111の容量値C2と、各部に供給される電圧との関係について説明する。本実施形態において、容量値C1および容量値C2は、それぞれ第1実施形態の式(4)および式(1)で表される。ここでは詳細な説明は省略する。
本実施形態においてはノードCの電圧Vdを、第1の電圧Vd1と第2の電圧Vd2とに制御することで、信号電荷の蓄積と、光電変換層205の空乏化による信号電荷の排出とを行っている。第1の容量103の容量値C1と第2の容量111の容量値C2とが以下に説明する関係を満たすと、上述の信号電荷の排出の際に、光電変換層205に残る電荷を効果的に低減することができる。最初に、信号電荷がホールの場合を説明する。
以下、簡単のために、第1の容量103の容量値C1が、第2の容量111の容量値C2のk倍であるとする。つまり、容量値C1と容量値C2とが次の式(18)の関係を有する。
C1=k×C2 …(18)
前述のとおり、ノードCの電圧の変化量dVdと、第2の電極209(ノードB)の電圧の変化量dVBとは、次の式(19)で表される関係を有する。
dVB=dVd×C1/(C1+C2) …(19)
式(18)と式(19)から、次の式(20)が得られる。
dVB=dVd×k/(1+k) …(20)
ここで、信号電荷としてホールを蓄積するためには、第1の電極201(ノードA)に供給される電圧Vsとリセット電圧Vresとが以下の式(21)の関係を満たすとよい。
Vs>Vres …(21)
信号電荷のホールを転送するためには、第1の電極201(ノードA)の電圧Vs、リセット電圧Vres、および、第2の電極209の電圧の変化量dVBが、次の式(22)の関係を満たすとよい。
Vs<Vres+dVB …(22)
式(21)の関係が満たされると、ホールが絶縁層207に向かってドリフトするためのポテンシャルの傾きを光電変換層205に形成することができる。式(22)の関係が満たされると、光電変換層205のポテンシャルの傾きを逆転させることが容易になる。
式(20)と式(22)から、式(23)が得られる。
Vs−Vres<dVd×k/(1+k) …(23)
ここで、信号電荷がホールの場合は、第2の電圧Vd2が第1の電圧Vd1よりも高い。つまり、ノードCの電圧の変化量dVd=Vd2−Vd1は、正の値である。したがって、式(23)の両辺をdVdで除しても、不等号の向きは変わらない。
したがって、式(23)から、容量値C1と容量値C2との容量比kに関して、次の式(24)で表される関係式が得られる。
この式(24)の関係が満たされると、排出されない電荷の量を低減することができる。したがって、ノイズを低減することができる。
本実施形態では、第1の電極201の電圧Vsが3Vであり、リセット電圧Vresが1Vである。第1の電圧Vd1が0Vであり、第2の電圧Vs2は5Vなので、ノードCの電圧の変化量dVdは5Vである。そのため、kの値は2/3よりも大きい値に設定される。具体的に、本実施形態では第1の容量103の容量値C1は4fFであり、第2の容量111の容量値C2は1fFである。つまり、k=4となっている。このような構成によれば、よりノイズを低減することができる。
本実施形態では、平面視において、第1の容量103の上部電極211および下部電極213のいずれかの面積Sdと、第2の電極209の面積Ssが、Sd>0.5×Ssの関係を満たす。このような構成によれば、上述の容量比の関係を容易に得ることができる。
また、kの値が大きいほど、ノイズ低減の効果は大きくなる。したがって、第1の容量103の容量値C1が、第2の容量111の容量値C2と等しいか、あるいはそれより大きいと、ノイズ低減の効果をさらに高くすることができる。
ノードCの電圧の変化量dVdは、第1の電圧Vd1と第2の電圧Vd2とを用いて、dVd=Vd2−Vd1と表される。また、式(24)の左辺は、式(18)を用いてC1/(C1+C2)と書き換えることができる。したがって、式(24)は、式(25)のように変形される。
次に、信号電荷が電子の場合を説明する。信号電荷が電子の場合、式(21)および式(22)の不等号の向きが変わる。したがって、次の式(23)の不等号の向きも変わる。すなわち、信号電荷が電子の場合には、次の式(26)が得られる。
Vs−Vres>dVd×k/(1+k) …(26)
しかし、信号電荷が電子の場合は、第2の電圧Vd2が第1の電圧Vd1よりも低い。つまり、ノードCの電圧の変化量dVd=Vd2−Vd1は、負の値である。したがって、式(26)の両辺をdVdで除すと、不等号の向きが変わる。その結果、信号電荷がホールの場合と同じように、式(24)、ならびに、式(25)が得られる。
ここで、式(25)の表す関係について説明する。リセット電圧Vresが光電変換部101の第1の電極201に供給される電圧Vsに近いほど、右辺の値は小さくなる。つまり、第1の容量103の容量値C1が小さくても、光電変換層205のポテンシャルの傾きを反転することができるようになる。リセット電圧Vresと第1の電極201に供給される電圧Vsとの差が小さいと、光電変換層205に蓄積できる電荷の量が小さくなる。
一方で、リセット電圧Vresと電圧Vsとの差が大きいほど、右辺の値は大きくなる。つまり、第1の容量103の容量値C1に大きい値が用いられる。このときには、リセット電圧Vresと第1の電圧Vs1との差が大きいので、光電変換層205に蓄積できる電荷の量を増やすことができる。
飽和電荷量と第1の容量103の容量値C1とのバランスのために、リセット電圧Vresと電圧Vsとの差が、第1の電圧Vd1と第2の電圧Vd2との差の20%〜80%の範囲に含まれることが好ましい。例えば、第1の電圧Vd1が0Vであり、第2の電圧Vd2が5Vの場合、リセット電圧Vresと電圧Vsとの差は1V〜4Vの範囲に含まれるとよい。
特に、第1の電圧Vd1と第2の電圧Vd2との差を大きくすれば、リセット電圧Vresと電圧Vsとの差が大きくても、第1の容量103の容量値C1を小さくすることができる。しかし、光電変換装置がカメラなどのイメージセンサとして使われる場合には、低消費電力化のために低い電源電圧が用いられる。例えば、イメージセンサに供給される電源電圧は5V以下である場合が多い。したがって、式(24)乃至式(25)の各電圧にも5V以下の値が用いられる。そのため、第1の電圧Vd1と第2の電圧Vd2との差を大きくすることが困難である。このような場合、第1の容量103の容量値C1と第2の容量111の容量値C2とが上述の関係を満足することで、低い電圧で光電変換装置を駆動しつつ、ノイズを低減することができる。
以上に説明したとおり、第1の容量103の容量値C1と、光電変換部101に含まれる第2の容量111の容量値C2との関係によって、ノイズを低減することができる。
なお、上で挙げた数値はあくまでも一例であり、これらの値に限定されるものではない。光電変換層205と絶縁層207との間の界面に欠陥準位などが存在する可能性がある。このような場合には、公知の技術に基づいてフラットバンド電圧を考慮すればよい。
次に、本実施形態の光電変換装置の駆動方法について説明する。図14は、本実施形態の光電変換装置に用いられる駆動信号のタイミングチャートを示している。図14には、n行目とn+1行目の2行分の信号の読み出し動作に対応した駆動信号が示されている。ここでは、第1実施形態の駆動信号のタイミングと異なる点のみ説明する。
第1実施形態の駆動方法と異なる第1の点は、図9のノードCに電圧信号Vdが供給されることである。図14には、電圧信号Vdのタイミングチャートが示されている。電圧信号Vdは、第1の電圧Vd1と第2の電圧Vd2とを含む。第1実施形態において電圧信号Vsが第1の電圧Vs1である期間が、本実施形態において電圧信号Vdが第1の電圧Vd1である期間に対応する。第1実施形態において電圧信号Vsが第2の電圧Vs2である期間が、本実施形態において電圧信号Vdが第2の電圧Vd2である期間に対応する。
また、第1実施形態の駆動方法と異なる第2の点は、膜リセットのタイミングとFDリセットのタイミングとが異なっていることである。第1実施形態の駆動方法では、図7の時刻t9から時刻t10の期間に、膜リセットとFDリセットとを同時に行っている。これに対し、本実施形態の駆動方法では、膜リセットとFDリセットとを異なる期間に行う。
すなわち、図14に示す例では、時刻t9において、電圧信号Vd(n)が第1の電圧Vd1から第2の電圧Vd2に遷移する。このときの光電変換部101のエネルギーバンドの状態が図13(d)に示されている。これにより、光電変換層205中に残留する電荷を全て排出することで膜リセットを行う。時刻t10において、電圧信号Vd(n)が第2の電圧Vd2から第1の電圧Vd1に遷移する。このときの光電変換部101のエネルギーバンドの状態が図13(e)に示されている。
また、時刻t10において駆動信号pRES(n)がハイレベルになる。これにより、n行目の画素100のノードBの電圧が、再びリセット電圧Vresにリセットされる。
なお、本実施形態ではFDリセットを膜リセットの後に行っているが、膜リセットの直前にFDリセットを行ってもよい。
以上に述べたとおり、本実施形態の光電変換装置は、光電変換部101の第2の電極209と電気的に接続され、かつ、電気的にフローティングになるように構成されたノードBを含む。そして、ノードBには、第1の容量103が接続されている。このような構成によれば、光電変換部101の光電変換層205を容易に空乏化させることができる。結果として、ノイズを低減することができる。
また、光信号Sの読み出しの後に光電変換層からの電荷排出動作(膜リセット)を行うことで、光電変換層中に残留している光電荷を全て排出することができる。これにより前のフレームの残留電荷などが次のフレームの光信号成分に影響を与えることを防ぐことができる。
[第3実施形態]
本発明の第3実施形態による光電変換装置について、図15および図16を用いて説明する。
本実施形態では、第2実施形態による光電変換装置において、シャッタ動作を行うことにより蓄積時間を制御する方法を示す。図15は、本実施形態による光電変換装置における読み出し動作とリセット動作との関係を示す図である。図16は、本実施形態による光電変換装置に用いられる駆動信号のタイミングチャートを示している。以下、これらを用いて本実施形態を説明する。
本実施形態による光電変換装置の駆動方法では、あるフレームの信号読み出し動作を行った後、次のフレームの信号読み出しの前に、リセット動作を行う。図15には、n行目の画素について、時刻tread1において第Nフレームの信号読み出し動作を行った後、時刻treset1においてリセット動作を行う場合を例示している。n行目の画素についてはさらに、時刻treset1に続く時刻tread2において第N+1フレームの読み出し動作が行われ、時刻treset2においてリセット動作が行われる。つまり、リセット動作から次の読み出し動作までの間が、次のフレームの蓄積時間となる。図15の例では、時刻treset1から時刻tread2までの期間が、第N+1フレームの蓄積時間となる。
時刻tread1における読み出し動作は、図14の時刻t1から時刻t13の期間における信号読み出し動作と同様である。図15の時刻tread1においてn行目の画素100の信号を読み出した後、時刻treset2においてn行目のシャッタ動作を行う。n行目の読み出しに関しては、第2実施形態と同様である。
シャッタ動作では、信号読み出し動作における膜リセットおよびFDリセットと同様に、膜リセットとFDリセットとを行う。図16の例では、駆動信号pRES(n)は時刻t14までハイレベルを維持し、時刻t14においてオフする。次いで、電圧信号Vd(n)を、時刻t15において第1の電圧Vd1から第2の電圧Vd2に遷移し、時刻t16において第2の電圧Vd2から第1の電圧Vd1に遷移する。その後、時刻t17において駆動信号pRES(n)をオンにする。こうして、光電変換層205中に残留する電荷を全て排出することで膜リセットを行ったあと、ノードBがリセット電圧Vresでリセットされる。つまり、図15において時刻tread1から時刻treset1の間に光電変換層205に蓄積された信号電荷が全て排出される(膜リセット)。このときの時刻treset1から次の読み出しの時刻tread2までが、蓄積時間となる。このようなシャッタ動作を導入することにより、蓄積時間の制御を行うことができる。
本実施形態においても、シャッタ動作で規定された蓄積期間中に第2の電極209の電圧はリセット電圧Vresに固定されたままである。したがって、蓄積されたホールによって光電変換層205の表面ポテンシャルが変化したとしても、第2の電極209の電圧が引きずられて変化することはない。蓄積期間中の光信号が大きく、エネルギーバンドの曲がりがフラットバンド状態に近づく場合にも、第2の電極209の電圧がリセット電圧Vresに固定されている場合は、されていない場合と比較して、フラットバンド化するのに要する電荷量が多くなる。つまり飽和が大きくなるので、結果的に光信号のダイナミックレンジが圧迫されることを防止することができる。
[第4実施形態]
本発明の第4実施形態による光電変換装置について、図17および図18を用いて説明する。
本実施形態による光電変換装置は、画素が増幅部の後段に接続されたクランプ回路を含む点で、第1乃至第3実施形態による光電変換装置とは異なっている。本実施形態では、第1乃至第3実施形態と異なる部分を中心に説明し、第1乃至第3実施形態のいずれかと同じ部分については適宜説明を省略する。
図17は、本実施形態による光電変換装置の画素100の構成を模式的に示している。図17には2行2列の4つの画素100が示されている。図1(a)と同じ機能を有する部分には、同じ符号を付してある。光電変換部101の構造は、第1乃至第3実施形態のいずれかと同様である。そのため、図17において、光電変換部101の断面構造は示していない。
本実施形態において、画素100は2つの増幅部を有する。第1の増幅部は、第1の増幅トランジスタ611と電流源612とを含むソースフォロア回路である。第2の増幅部は、第2の増幅トランジスタ631を含む。第2の増幅トランジスタ631は、選択トランジスタ105を介して出力線130に接続されている。第2の増幅トランジスタ631と、出力線130に接続された電流源160とが、ソースフォロア回路を構成する。本実施形態において、リセット電圧Vresと電源電圧Vddとは、同一の電源線から供給される。第2実施形態で述べたように、リセット電圧Vresと電源電圧Vddとを異なる電圧に設定することも可能である。
画素100は、グローバル電子シャッタを行うためのクランプ回路を有する。クランプ回路は、クランプスイッチ621、クランプ容量622、クランプ電圧供給スイッチ623を含む。クランプスイッチ621は、第1の容量103が接続されたノードBと、画素100の第2の増幅部の入力ノードとの間の電気経路に配されている。クランプスイッチ621には、駆動信号pGSが供給される。クランプ電圧供給スイッチ623には、駆動信号pCLが供給される。
クランプ回路は、第1の増幅部が出力するノイズ信号Nをクランプする。その後、第1の増幅部が光信号Sを出力することで、クランプ回路は光信号Sに含まれるリセットノイズなどのノイズを除去することができる。このような構成により、リセットノイズなどのランダムノイズを除去しつつ、グローバル電子シャッタ動作を実現することができる。
次に、本実施形態による光電変換装置の駆動方法について説明する。図18は、本実施形態による光電変換装置に用いられる駆動信号のタイミングチャートを示している。図18には、n行目とn+1行目の2行分の信号の読み出し動作に対応した駆動信号が示されている。本実施形態では画素内で相関二重サンプリングを行うので、図3における列回路140は、S/Hスイッチ303と容量CTSとを含む回路のみでよい。S/Hスイッチ303は駆動信号pTSによって制御される。
第2実施形態の駆動方法と異なる点は、クランプスイッチ621に駆動信号pGSが供給され、クランプ電圧供給スイッチ623に駆動信号pCLが供給されることである。図18には、電圧信号Vdのタイミングチャートが示されている。駆動信号がハイレベルの時に、対応するスイッチがオンする。駆動信号がローレベルの時に、対応するスイッチがオフする。
時刻t1において、駆動信号pGS(n)および駆動信号pGS(n+1)がハイレベルになり、クランプスイッチ621がオンになる。時刻t2において、駆動信号pCL(n)および駆動信号pCL(n+1)がハイレベルになる。その後、時刻t3において、駆動信号pRES(n)および駆動信号pRES(n+1)がローレベルになる。時刻t4において、駆動信号pCL(n)および駆動信号pCL(n+1)がローレベルになる。これにより、n行目およびn+1行目の画素100のクランプ回路がノイズ信号Nをクランプする。
続いて、時刻t5において、電圧信号Vd(n)および電圧信号Vd(n+1)が第1の電圧Vd1から第2の電圧Vd2になる。これにより、蓄積された信号電荷が排出される。時刻t6において、電圧信号Vd(n)および電圧信号Vd(n+1)が第1の電圧Vd1になる。これにより、ノードBに光信号成分が生じる。このときクランプスイッチ621がオンなので、信号電荷の量に応じた電圧Vpがクランプ容量622に生じる。
その後、時刻t7において、駆動信号pGS(n)および駆動信号pGS(n+1)がローレベルになる。これにより、画素100のクランプ回路が、光電変換部101から電気的に分離される。
続いて、時刻t8において、電圧信号Vd(n)および電圧信号Vd(n+1)が第1の電圧Vd1から第2の電圧Vd2になる。時刻t9において、電圧信号Vd(n)および電圧信号Vd(n+1)が第2の電圧Vd2から第1の電圧Vd1になる。これにより、光電変換層205に残留した信号電荷を全て排出する(膜リセット)。
続いて、時刻t10において、駆動信号pRES(n)および駆動信号pRES(n+1)がハイレベルになり、次のフレームの時刻t3までハイレベルに維持される。これにより、ノードBは蓄積期間中、リセット電圧に維持(FDリセットに維持)される。
以降の動作では、行ごとに光信号Sを読み出す。この動作は第2実施形態と同じなので説明を省略する。
以上の動作により、グローバル電子シャッタ動作を実現することができる。また、本実施形態では、画素100がクランプ回路を有する。このような構成によれば、リセットノイズなどのランダムノイズを低減することができる。
また、本実施形態においても、蓄積期間中にノードBはリセット電圧に維持(FDリセットに維持)される。蓄積期間中の光信号が大きく、エネルギーバンドの曲がりがフラットバンド状態に近づく場合にも、第2の電極209の電圧がリセット電圧Vresに固定されている場合は、されていない場合と比較して、フラットバンド化するのに要する電荷量が多くなる。つまり、飽和が大きくなるので、結果的に光信号のダイナミックレンジが圧迫されることを防止することができる。
[第5実施形態]
本発明の第5実施形態による光電変換装置について、図19を用いて説明する。
本実施形態による光電変換装置は、画素が増幅部の後段に接続されたサンプルホールド回路を含む点で、第1乃至第3実施形態による光電変換装置とは異なっている。本実施形態では、第1乃至第3実施形態と異なる部分を中心に説明し、第1乃至第3実施形態のいずれかと同じ部分については適宜説明を省略する。
図19は、本実施形態による光電変換装置の画素100の構成を模式的に示している。図19には2行2列の4つの画素100が示されている。図1(a)または図17と同じ機能を有する部分には、同じ符号を付してある。光電変換部101の構造は、第1乃至第4実施形態のいずれかと同様である。そのため、図19において、光電変換部101の断面構造は示していない。
本実施形態において、画素100は2つの増幅部を有する。第1の増幅部は、第1の増幅トランジスタ611と電流源612とを含むソースフォロア回路である。第2の増幅部は、第2の増幅トランジスタ631を含む。第2の増幅トランジスタ631は、選択トランジスタ105を介して出力線130に接続されている。第2の増幅トランジスタ631と、出力線130に接続された電流源160とが、ソースフォロア回路を構成する。
画素100は、グローバル電子シャッタを行うためのサンプルホールド回路(以下、S/H回路)を有する。画素100は、ノイズ信号N用のS/H回路、および、光信号S用のS/H回路を有する。ノイズ信号N用のS/H回路は、第1の増幅部が出力するノイズ信号Nを保持する。光信号S用のS/H回路は、第1の増幅部が出力する光信号Sを保持する。ノイズ信号N用のS/H回路は、容量701、第1のスイッチ711、および、第2のスイッチ721を含む。光信号S用のS/H回路は、容量702、第1のスイッチ712、および、第2のスイッチ722を含む。本実施形態において、リセット電圧Vresと電源電圧Vddとは、同一の電源線から供給される。第2実施形態で述べたように、リセット電圧Vresと電源電圧Vddとを異なる電圧に設定することも可能である。
このような構成により、リセットノイズなどのランダムノイズを除去しつつ、グローバル電子シャッタ動作を実現することができる。
続いて、本実施形態による光電変換装置の駆動方法について説明する。ここではグローバル電子シャッタ動作を行うためのS/H回路の駆動についてのみ説明する。
まず、第1の増幅部の入力ノードがリセットされた状態で、全ての行の画素100のノイズ信号N用のS/H回路の第1のスイッチ711をオンする。これにより、ノイズ信号Nが容量701に保持される。続いて、信号電荷の転送動作を行う。これは第1乃至第4実施形態のいずれかと同様である。次に、全ての画素100の光信号S用のS/H回路の第1のスイッチ712をオンする。これにより、光信号Sが容量702に保持される。その後、行ごとに、第2のスイッチ721、および、722をオンする。これにより、行ごとに画素100からの信号が読み出される。画素から出力される信号は、第1実施形態と同様に列回路140において保持され、ノイズを除去するための差分処理が行われる。
以上の動作により、グローバル電子シャッタ動作を実現することができる。また、本実施形態では、画素100がサンプルホールド回路を有する。このような構成によれば、リセットノイズなどのランダムノイズを低減することができる。
また、本実施形態においても、蓄積期間中にノードBはリセット電圧に維持(FDリセットに維持)される。蓄積期間中の光信号が大きく、エネルギーバンドの曲がりがフラットバンド状態に近づく場合にも、第2の電極209の電圧がリセット電圧Vresに固定されている場合は、されていない場合と比較して、フラットバンド化するのに要する電荷量が多くなる。つまり、飽和が大きくなるので、結果的に光信号のダイナミックレンジが圧迫されることを防止することができる。
[第6実施形態]
本発明の第6実施形態による撮像システムについて、図20を用いて説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図20に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
図20において、1001はレンズの保護のためのバリア、1002は被写体の光学像を光電変換装置1004に結像させるレンズ、1003はレンズ1002を通った光量を可変するための絞りである。1004は上述の各実施形態で説明した光電変換装置であって、レンズ1002により結像された光学像を画像データとして変換する。ここで、光電変換装置1004の半導体基板にはAD変換部が形成されているものとする。1007は光電変換装置1004より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図20において、1008は光電変換装置1004および信号処理部1007に、各種タイミング信号を出力するタイミング発生部、1009はデジタルスチルカメラ全体を制御する全体制御・演算部である。1010は画像データを一時的に記憶するためのフレームメモリ部(メモリ部)、1011は記録媒体に記録または読み出しを行うための記録媒体制御インターフェース(I/F)部である。1012は撮像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。そして、1013は外部コンピュータ等と通信するための外部インターフェース(I/F)部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも光電変換装置1004と、光電変換装置1004から出力された撮像信号を処理する信号処理部1007とを有すればよい。
本実施形態では、光電変換装置1004とAD変換部とが別の半導体基板に設けられた構成を説明した。しかし、光電変換装置1004とAD変換部とが同一の半導体基板に形成されていてもよい。また、光電変換装置1004と信号処理部1007とが同一の半導体基板に形成されていてもよい。
また、それぞれの画素100が複数の光電変換部、例えば第1の光電変換部と第2の光電変換部とを含むように構成されてもよい。信号処理部1007は、第1の光電変換部で生じた電荷に基づく信号と、第2の光電変換部で生じた電荷に基づく信号とを処理し、光電変換装置1004から被写体までの距離情報を取得するように構成されてもよい。
撮像システムの実施形態において、光電変換装置1004には、第1乃至第5実施形態のいずれかの光電変換装置が用いられる。このように、撮像システムにおいて本発明に係る実施形態を適用することにより、ノイズの低減された画像を取得することができる。
上記第1乃至第6実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。