JP2001245216A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2001245216A JP2001245216A JP2000051908A JP2000051908A JP2001245216A JP 2001245216 A JP2001245216 A JP 2001245216A JP 2000051908 A JP2000051908 A JP 2000051908A JP 2000051908 A JP2000051908 A JP 2000051908A JP 2001245216 A JP2001245216 A JP 2001245216A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- transfer
- reset
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 信号線に読み出された増幅信号に暗電流成分
が含まれないようにしてＳ／Ｎ比を向上させた固体撮像
装置を提供する。 【解決手段】 入射光を電気信号に変換して蓄積する光
電変換部と、前記光電変換部に蓄積されている前記電気
信号を転送する転送トランジスタ又は前記光電変換部を
リセットするリセットトランジスタとを備えた複数の画
素と、前記転送トランジスタ又は前記リセットトランジ
スタのオン／オフを切り替える制御手段とを有し、前記
制御手段は、前記転送トランジスタ又は前記リセットト
ランジスタをオフに切り替えるときの、該転送トランジ
スタ又は該リセットトランジスタの制御電極に印加する
信号のレベルを、前記画素内の他のトランジスタをオフ
に切り替えるときの、前記他のトランジスタの制御電極
に印加する信号のレベルよりも小さくすることを特徴と
する。
が含まれないようにしてＳ／Ｎ比を向上させた固体撮像
装置を提供する。 【解決手段】 入射光を電気信号に変換して蓄積する光
電変換部と、前記光電変換部に蓄積されている前記電気
信号を転送する転送トランジスタ又は前記光電変換部を
リセットするリセットトランジスタとを備えた複数の画
素と、前記転送トランジスタ又は前記リセットトランジ
スタのオン／オフを切り替える制御手段とを有し、前記
制御手段は、前記転送トランジスタ又は前記リセットト
ランジスタをオフに切り替えるときの、該転送トランジ
スタ又は該リセットトランジスタの制御電極に印加する
信号のレベルを、前記画素内の他のトランジスタをオフ
に切り替えるときの、前記他のトランジスタの制御電極
に印加する信号のレベルよりも小さくすることを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、入射光を電気信号
に変換して蓄積する光電変換部と、光電変換部に蓄積さ
れている電気信号を転送する転送トランジスタ又は前記
光電変換部をリセットするリセットトランジスタとを備
えた複数の画素と、転送トランジスタ又はリセットトラ
ンジスタのオン／オフを切り替える制御手段とを有する
固体撮像装置に関する。
に変換して蓄積する光電変換部と、光電変換部に蓄積さ
れている電気信号を転送する転送トランジスタ又は前記
光電変換部をリセットするリセットトランジスタとを備
えた複数の画素と、転送トランジスタ又はリセットトラ
ンジスタのオン／オフを切り替える制御手段とを有する
固体撮像装置に関する。
【０００２】
【従来の技術】近年、光電変換信号をＣＣＤ（電荷結合
素子）ではなく、ＭＯＳトランジスタによって読み出す
ＣＭＯＳ型イメージセンサと呼ばれるイメージセンサの
研究開発が活発化している。ＣＭＯＳ型イメージセンサ
はＣＭＯＳロジックＬＳＩプロセスとの親和性により周
辺回路のオンチップ化が容易であること、低電圧駆動、
低消費電力などの点から、特に携帯用のイメージセンサ
に用いられる。
素子）ではなく、ＭＯＳトランジスタによって読み出す
ＣＭＯＳ型イメージセンサと呼ばれるイメージセンサの
研究開発が活発化している。ＣＭＯＳ型イメージセンサ
はＣＭＯＳロジックＬＳＩプロセスとの親和性により周
辺回路のオンチップ化が容易であること、低電圧駆動、
低消費電力などの点から、特に携帯用のイメージセンサ
に用いられる。
【０００３】図６は、たとえば特開平４−６１５７３号
公報などに記載されている固体撮像装置の１画素及びそ
の周辺の等価回路図である。図６に示すように、従来の
固体撮像装置の画素は、光電変換部であるフォトダイオ
ード１と、フォトダイオード１で蓄積された電荷を増幅
する増幅ＭＯＳＦＥＴ２と、フォトダイオード１から増
幅用ＭＯＳＦＥＴ２のゲートに電荷を転送する転送ＭＯ
ＳＦＥＴ３と、増幅用ＭＯＳＦＥＴ２で増幅された増幅
信号が読み出される垂直信号線７と、増幅用ＭＯＳＦＥ
Ｔ２及び転送用ＭＯＳＦＥＴ３の各ゲートにハイレベル
又はローレベルの切り替えをさせる制御信号を出力する
垂直走査回路６とを備えている。
公報などに記載されている固体撮像装置の１画素及びそ
の周辺の等価回路図である。図６に示すように、従来の
固体撮像装置の画素は、光電変換部であるフォトダイオ
ード１と、フォトダイオード１で蓄積された電荷を増幅
する増幅ＭＯＳＦＥＴ２と、フォトダイオード１から増
幅用ＭＯＳＦＥＴ２のゲートに電荷を転送する転送ＭＯ
ＳＦＥＴ３と、増幅用ＭＯＳＦＥＴ２で増幅された増幅
信号が読み出される垂直信号線７と、増幅用ＭＯＳＦＥ
Ｔ２及び転送用ＭＯＳＦＥＴ３の各ゲートにハイレベル
又はローレベルの切り替えをさせる制御信号を出力する
垂直走査回路６とを備えている。
【０００４】図６に示す画素は、入射光をフォトダイオ
ード１で電気信号に変換して、さらに蓄積する。そし
て、垂直走査回路６からハイレベルの制御信号が転送用
ＭＯＳＦＥＴ３のゲートに印加されると、フォトダイオ
ード１で蓄積されている電荷が、所定のタイミングで増
幅用ＭＯＳＦＥＴ３側へ転送される。増幅用ＭＯＳＦＥ
Ｔ３によって増幅された増幅信号は、垂直信号線７に読
み出されていた。
ード１で電気信号に変換して、さらに蓄積する。そし
て、垂直走査回路６からハイレベルの制御信号が転送用
ＭＯＳＦＥＴ３のゲートに印加されると、フォトダイオ
ード１で蓄積されている電荷が、所定のタイミングで増
幅用ＭＯＳＦＥＴ３側へ転送される。増幅用ＭＯＳＦＥ
Ｔ３によって増幅された増幅信号は、垂直信号線７に読
み出されていた。
【０００５】図７は、垂直走査回路６から転送用ＭＯＳ
ＦＥＴ３に印加される制御信号ΦＴＸを出力する部分の
一部を示す図である。図７に示すように、垂直走査回路
６では、制御信号ΦＴＸを出力するために、たとえばＣ
ＭＯＳインバータを用いている。
ＦＥＴ３に印加される制御信号ΦＴＸを出力する部分の
一部を示す図である。図７に示すように、垂直走査回路
６では、制御信号ΦＴＸを出力するために、たとえばＣ
ＭＯＳインバータを用いている。
【０００６】ＣＭＯＳインバータを構成する２つのトラ
ンジスタには、ハイレベルの制御信号を出力するための
電源ＶＨと、ローレベルの制御信号を出力するための電
源ＶＬとを備えており、２つのトランジスタのオン／オ
フを切り替えることによって、これらの電源の電位に基
づく信号を出力することにより、転送トランジスタのゲ
ートのオン／オフを切り替える。
ンジスタには、ハイレベルの制御信号を出力するための
電源ＶＨと、ローレベルの制御信号を出力するための電
源ＶＬとを備えており、２つのトランジスタのオン／オ
フを切り替えることによって、これらの電源の電位に基
づく信号を出力することにより、転送トランジスタのゲ
ートのオン／オフを切り替える。
【０００７】これらの電源の各電位は、各トランジスタ
のソース−ドレイン間の耐圧ＶDSXに応じて定められて
いるものであり、たとえば、各トランジスタの耐圧Ｖ
DSXが５Ｖの場合には、電源ＶＨの電圧値を５Ｖ、電源
ＶＬの電圧値を０Ｖとしている。
のソース−ドレイン間の耐圧ＶDSXに応じて定められて
いるものであり、たとえば、各トランジスタの耐圧Ｖ
DSXが５Ｖの場合には、電源ＶＨの電圧値を５Ｖ、電源
ＶＬの電圧値を０Ｖとしている。
【０００８】
【発明が解決しようとする課題】しかし、増幅トランジ
スタに転送された電荷には、フォトダイオードや、転送
トランジスタにおける暗電流成分が重畳されている。暗
電流成分が多く含まれていると、垂直出力線に読み出さ
れた増幅信号のＳ／Ｎ比は劣化する。さらに、転送トラ
ンジスタを構成するトランジスタのゲート酸化膜のＳｉ
−ＳｉＯ2 界面に光が入射すると、そこで電荷が発生す
るが、この電荷もフォトダイオードから転送された電荷
に重畳されるため、さらに、Ｓ／Ｎ比を劣化させる。
スタに転送された電荷には、フォトダイオードや、転送
トランジスタにおける暗電流成分が重畳されている。暗
電流成分が多く含まれていると、垂直出力線に読み出さ
れた増幅信号のＳ／Ｎ比は劣化する。さらに、転送トラ
ンジスタを構成するトランジスタのゲート酸化膜のＳｉ
−ＳｉＯ2 界面に光が入射すると、そこで電荷が発生す
るが、この電荷もフォトダイオードから転送された電荷
に重畳されるため、さらに、Ｓ／Ｎ比を劣化させる。
【０００９】したがって、フォトダイオードと増幅トラ
ンジスタとの間に、ＭＯＳトランジスタなどを備える転
送トランジスタを設ける場合には、転送トランジスタで
暗電流を発生させないようにすることが必要である。転
送トランジスタで発生する暗電流を抑制する方法として
は、フォトダイオードで電荷を蓄積している間に、ＭＯ
Ｓトランジスタの制御電極近傍に十分にホールを蓄積さ
せればよい。
ンジスタとの間に、ＭＯＳトランジスタなどを備える転
送トランジスタを設ける場合には、転送トランジスタで
暗電流を発生させないようにすることが必要である。転
送トランジスタで発生する暗電流を抑制する方法として
は、フォトダイオードで電荷を蓄積している間に、ＭＯ
Ｓトランジスタの制御電極近傍に十分にホールを蓄積さ
せればよい。
【００１０】ＭＯＳトランジスタの制御電極近傍に十分
にホールを蓄積させると、たとえば転送用ＭＯＳＦＥＴ
３のゲート酸化膜下において電子・ホール対が発生して
も、蓄積されているホールによって、これらは速やかに
再結合するので暗電流が流れないからである。
にホールを蓄積させると、たとえば転送用ＭＯＳＦＥＴ
３のゲート酸化膜下において電子・ホール対が発生して
も、蓄積されているホールによって、これらは速やかに
再結合するので暗電流が流れないからである。
【００１１】ＭＯＳトランジスタの制御電極近傍に十分
にホールを蓄積させるための手法には、転送トランジス
タであるＭＯＳトランジスタでチャネルが形成されにく
いようにすることが考えられる。しかし、転送トランジ
スタであるＭＯＳトランジスタでチャネルが形成されに
くいようにすると、フォトダイオードからの電荷転送特
性が悪化し、得られる画像に残像等が生じるという問題
が発生することがある。
にホールを蓄積させるための手法には、転送トランジス
タであるＭＯＳトランジスタでチャネルが形成されにく
いようにすることが考えられる。しかし、転送トランジ
スタであるＭＯＳトランジスタでチャネルが形成されに
くいようにすると、フォトダイオードからの電荷転送特
性が悪化し、得られる画像に残像等が生じるという問題
が発生することがある。
【００１２】特に、電荷を転送した直後に、フォトダイ
オードを空乏化させて、フォトダイオード内の電荷をリ
セットするタイプの画素は、残像が生じやすく、改善が
望まれている。
オードを空乏化させて、フォトダイオード内の電荷をリ
セットするタイプの画素は、残像が生じやすく、改善が
望まれている。
【００１３】また、転送トランジスタのＭＯＳトランジ
スタと、それ以外の用途で設けられている、リセットス
イッチ、選択スイッチなどを構成するＭＯＳトランジス
タとは、通常同時に形成されることが多く、そのため、
他のＭＯＳトランジスタにおいても、チャネルが形成さ
れにくいようになるため、転送トランジスタ以外のトラ
ンジスタの性能が低下する。
スタと、それ以外の用途で設けられている、リセットス
イッチ、選択スイッチなどを構成するＭＯＳトランジス
タとは、通常同時に形成されることが多く、そのため、
他のＭＯＳトランジスタにおいても、チャネルが形成さ
れにくいようになるため、転送トランジスタ以外のトラ
ンジスタの性能が低下する。
【００１４】特に、ＭＯＳトランジスタの微細化が進む
と、回路に供給される電源電圧は低くなるため、ＭＯＳ
トランジスタでチャネルが形成されにくいようにするこ
とは好ましくない。
と、回路に供給される電源電圧は低くなるため、ＭＯＳ
トランジスタでチャネルが形成されにくいようにするこ
とは好ましくない。
【００１５】そこで、本発明は、転送トランジスタであ
るトランジスタでチャネルが形成されにくいようにしな
くても、信号線に読み出された増幅信号に暗電流成分が
含まれないようにしてＳ／Ｎ比を向上させることを課題
とする。
るトランジスタでチャネルが形成されにくいようにしな
くても、信号線に読み出された増幅信号に暗電流成分が
含まれないようにしてＳ／Ｎ比を向上させることを課題
とする。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に、本発明の固体撮像装置は、入射光を電気信号に変換
して蓄積する光電変換部と、前記光電変換部に蓄積され
ている前記電気信号を転送する転送トランジスタ又は前
記光電変換部をリセットするリセットトランジスタとを
備えた複数の画素と、前記転送トランジスタ又は前記リ
セットトランジスタのオン／オフを切り替える制御手段
とを有し、前記制御手段は、前記転送トランジスタ又は
前記リセットトランジスタをオフに切り替えるときの、
該転送トランジスタ又は該リセットトランジスタの制御
電極に印加する信号のレベルを、前記画素内の他のトラ
ンジスタをオフに切り替えるときの、前記他のトランジ
スタの制御電極に印加する信号のレベルよりも小さくす
ることを特徴とする。
に、本発明の固体撮像装置は、入射光を電気信号に変換
して蓄積する光電変換部と、前記光電変換部に蓄積され
ている前記電気信号を転送する転送トランジスタ又は前
記光電変換部をリセットするリセットトランジスタとを
備えた複数の画素と、前記転送トランジスタ又は前記リ
セットトランジスタのオン／オフを切り替える制御手段
とを有し、前記制御手段は、前記転送トランジスタ又は
前記リセットトランジスタをオフに切り替えるときの、
該転送トランジスタ又は該リセットトランジスタの制御
電極に印加する信号のレベルを、前記画素内の他のトラ
ンジスタをオフに切り替えるときの、前記他のトランジ
スタの制御電極に印加する信号のレベルよりも小さくす
ることを特徴とする。
【００１７】また、本発明の固体撮像装置は、入射光を
電気信号に変換して蓄積する光電変換部と、複数のトラ
ンジスタとを含む画素と、前記画素内に含まれる前記複
数のトランジスタの制御電極に信号を供給する制御手段
とを有し、前記制御手段は、前記画素内の前記光電変換
部に他のトランジスタを介さずに接続されたトランジス
タをオフにする場合の、前記他のトランジスタを介さず
に接続されたトランジスタの制御電極に印加する信号の
レベルを、前記画素内の光電変換部に前記他のトランジ
スタを介して接続されているトランジスタ又は前記他の
トランジスタをオフにする場合の、前記他のトランジス
タを介して接続されているトランジスタ又は前記他のト
ランジスタの制御電極に印加する信号のレベルよりも小
さくすることを特徴とする。
電気信号に変換して蓄積する光電変換部と、複数のトラ
ンジスタとを含む画素と、前記画素内に含まれる前記複
数のトランジスタの制御電極に信号を供給する制御手段
とを有し、前記制御手段は、前記画素内の前記光電変換
部に他のトランジスタを介さずに接続されたトランジス
タをオフにする場合の、前記他のトランジスタを介さず
に接続されたトランジスタの制御電極に印加する信号の
レベルを、前記画素内の光電変換部に前記他のトランジ
スタを介して接続されているトランジスタ又は前記他の
トランジスタをオフにする場合の、前記他のトランジス
タを介して接続されているトランジスタ又は前記他のト
ランジスタの制御電極に印加する信号のレベルよりも小
さくすることを特徴とする。
【００１８】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００１９】（実施形態１）図１は、本発明の第１の実
施形態の固体撮像装置の等価回路図である。図１に示す
固体撮像装置は、光電変換部であるフォトダイオード１
と、フォトダイオード１で変換した電気信号を増幅する
増幅用ＭＯＳＦＥＴ２と、フォトダイオード１から増幅
用ＭＯＳＦＥＴ２のゲートに電荷を転送する転送用ＭＯ
ＳＦＥＴ３と、増幅用ＭＯＳＦＥＴ２のゲートをリセッ
トするリセットＭＯＳＦＥＴ４と、垂直信号線７への増
幅用ＭＯＳＦＥＴ２からの増幅信号の出力の有無を制御
する選択用ＭＯＳＦＥＴ５と、転送用ＭＯＳＦＥＴ３，
リセットＭＯＳＦＥＴ４及び選択用ＭＯＳＦＥＴ５の制
御電極であるゲートにハイレベル又はローレベルの制御
信号を出力する制御手段であるところの垂直走査回路６
とを備えている。
施形態の固体撮像装置の等価回路図である。図１に示す
固体撮像装置は、光電変換部であるフォトダイオード１
と、フォトダイオード１で変換した電気信号を増幅する
増幅用ＭＯＳＦＥＴ２と、フォトダイオード１から増幅
用ＭＯＳＦＥＴ２のゲートに電荷を転送する転送用ＭＯ
ＳＦＥＴ３と、増幅用ＭＯＳＦＥＴ２のゲートをリセッ
トするリセットＭＯＳＦＥＴ４と、垂直信号線７への増
幅用ＭＯＳＦＥＴ２からの増幅信号の出力の有無を制御
する選択用ＭＯＳＦＥＴ５と、転送用ＭＯＳＦＥＴ３，
リセットＭＯＳＦＥＴ４及び選択用ＭＯＳＦＥＴ５の制
御電極であるゲートにハイレベル又はローレベルの制御
信号を出力する制御手段であるところの垂直走査回路６
とを備えている。
【００２０】また、図１に示す固体撮像装置は、垂直信
号線７へ電気信号を読み出すための定電流源９と、増幅
用ＭＯＳＦＥＴ２などで生じる固定パターンノイズを除
去するための転送ゲート８ａ，８ｂと、転送ゲート８
ａ，８ｂをオンしたときに入力される信号を蓄積する信
号蓄積部１０とを備えている。なお、図１には、画素４
つ分を配列している様子を図示しているが、画素の個数
に特に制限はなく、また画素の配列は、１次元的でもあ
っても２次元的であってもよい。
号線７へ電気信号を読み出すための定電流源９と、増幅
用ＭＯＳＦＥＴ２などで生じる固定パターンノイズを除
去するための転送ゲート８ａ，８ｂと、転送ゲート８
ａ，８ｂをオンしたときに入力される信号を蓄積する信
号蓄積部１０とを備えている。なお、図１には、画素４
つ分を配列している様子を図示しているが、画素の個数
に特に制限はなく、また画素の配列は、１次元的でもあ
っても２次元的であってもよい。
【００２１】図２は、図１のそれぞれｎ行目及びｎ＋１
行目の選択用ＭＯＳＦＥＴ５、リセットＭＯＳＦＥＴ４
及び転送用ＭＯＳＦＥＴ３へ印加する選択パルスΦＳＥ
Ｌ（ｎ），ΦＳＥＬ（ｎ＋１）、リセットパルスΦＲＥ
Ｓ（ｎ），ΦＲＥＳ（ｎ＋１）及び転送パルスΦＴＸ
（ｎ），ΦＴＸ（ｎ＋１）を示す図である。
行目の選択用ＭＯＳＦＥＴ５、リセットＭＯＳＦＥＴ４
及び転送用ＭＯＳＦＥＴ３へ印加する選択パルスΦＳＥ
Ｌ（ｎ），ΦＳＥＬ（ｎ＋１）、リセットパルスΦＲＥ
Ｓ（ｎ），ΦＲＥＳ（ｎ＋１）及び転送パルスΦＴＸ
（ｎ），ΦＴＸ（ｎ＋１）を示す図である。
【００２２】図２を用いて、図１の固体撮像装置の動作
を説明する。まず、選択パルスΦＳＥＬをローレベル、
転送パルスΦＴＸをローレベルとして、フォトダイオー
ド１に電荷を蓄積している。電荷の蓄積中は、リセット
パルスΦＲＥＳをハイレベルとすることにより、増幅用
ＭＯＳＦＥＴ２のゲート側をリセットしている。これに
より、増幅用ＭＯＳＦＥＴ２の入力側は、フローティン
グ状態となる。
を説明する。まず、選択パルスΦＳＥＬをローレベル、
転送パルスΦＴＸをローレベルとして、フォトダイオー
ド１に電荷を蓄積している。電荷の蓄積中は、リセット
パルスΦＲＥＳをハイレベルとすることにより、増幅用
ＭＯＳＦＥＴ２のゲート側をリセットしている。これに
より、増幅用ＭＯＳＦＥＴ２の入力側は、フローティン
グ状態となる。
【００２３】つぎに、垂直走査回路６からｎ行目の画素
に出力しているリセットパルスΦＲＥＳ（ｎ）をローレ
ベルにし、行選択パルスΦＳＥＬ（ｎ）をハイレベルに
することで、ｎ行目の画素と定電流源９とで構成される
ソースフォロワ回路が動作状態となり、各画素の増幅用
ＭＯＳＦＥＴ２からのドレイン電流が垂直出力線７に出
力される。
に出力しているリセットパルスΦＲＥＳ（ｎ）をローレ
ベルにし、行選択パルスΦＳＥＬ（ｎ）をハイレベルに
することで、ｎ行目の画素と定電流源９とで構成される
ソースフォロワ回路が動作状態となり、各画素の増幅用
ＭＯＳＦＥＴ２からのドレイン電流が垂直出力線７に出
力される。
【００２４】つぎに、固定パターンノイズを除去するた
め、転送ゲート８ａに印加している転送パルスΦＴＮを
ハイレベルとして、リセット状態の出力を転送ゲート８
ａを介して信号蓄積部１０に転送する。つづいて、転送
パルスΦＴＮをローレベルにした後に、転送パルスΦＴ
Ｘ（ｎ）をハイレベルとして、転送ＭＯＳＦＥＴ３のゲ
ートをオンすることにより、フォトダイオード１に蓄積
されている電気信号を、転送ＭＯＳＦＥＴ３を介して増
幅用ＭＯＳＦＥＴ２側へ転送する。選択パルスΦＳＥＬ
（ｎ）がハイレベルのため、転送された電気信号に基づ
く増幅信号が、垂直信号線７に読み出される。
め、転送ゲート８ａに印加している転送パルスΦＴＮを
ハイレベルとして、リセット状態の出力を転送ゲート８
ａを介して信号蓄積部１０に転送する。つづいて、転送
パルスΦＴＮをローレベルにした後に、転送パルスΦＴ
Ｘ（ｎ）をハイレベルとして、転送ＭＯＳＦＥＴ３のゲ
ートをオンすることにより、フォトダイオード１に蓄積
されている電気信号を、転送ＭＯＳＦＥＴ３を介して増
幅用ＭＯＳＦＥＴ２側へ転送する。選択パルスΦＳＥＬ
（ｎ）がハイレベルのため、転送された電気信号に基づ
く増幅信号が、垂直信号線７に読み出される。
【００２５】そして、転送パルスΦＴＸをローレベルに
して、フォトダイオード１から増幅用ＭＯＳＦＥＴ２側
へ電気信号の転送を完了した後に、転送パルスΦＴＳを
ハイレベルとして、垂直信号線７に読み出された電気信
号を、転送ゲート８ｂを介して信号蓄積部１０に転送す
る。
して、フォトダイオード１から増幅用ＭＯＳＦＥＴ２側
へ電気信号の転送を完了した後に、転送パルスΦＴＳを
ハイレベルとして、垂直信号線７に読み出された電気信
号を、転送ゲート８ｂを介して信号蓄積部１０に転送す
る。
【００２６】信号蓄積部１０では、図示しない差分手段
において転送ゲート８ａをオンしたときの入力信号と転
送ゲート８ｂをオンしたときの入力信号との差分がとら
れ、固体パターンノイズを除去されるようなタイミング
で各入力信号を出力する。そして、図示しない差分手段
によって、各入力信号が差分され、固定パターンノイズ
が除去される。
において転送ゲート８ａをオンしたときの入力信号と転
送ゲート８ｂをオンしたときの入力信号との差分がとら
れ、固体パターンノイズを除去されるようなタイミング
で各入力信号を出力する。そして、図示しない差分手段
によって、各入力信号が差分され、固定パターンノイズ
が除去される。
【００２７】つぎに、選択パルスΦＳＥＬ（ｎ）をロー
レベルにし、転送パルスΦＴＸとリセットパルスΦＲＥ
Ｓとをハイレベルとすることにより、前回フォトダイオ
ード１から電荷を読み出したときに、フォトダイオード
１内に残留している電荷を排出する。そして、フォトダ
イオード１がリセットした後に、転送パルスΦＴＸをロ
ーレベルにする。その後、フォトダイオード１で電荷の
蓄積が始まる。同様の手順によって、ｎ＋１行目の画素
から、電荷の読み出し及び電荷の蓄積が行われる。
レベルにし、転送パルスΦＴＸとリセットパルスΦＲＥ
Ｓとをハイレベルとすることにより、前回フォトダイオ
ード１から電荷を読み出したときに、フォトダイオード
１内に残留している電荷を排出する。そして、フォトダ
イオード１がリセットした後に、転送パルスΦＴＸをロ
ーレベルにする。その後、フォトダイオード１で電荷の
蓄積が始まる。同様の手順によって、ｎ＋１行目の画素
から、電荷の読み出し及び電荷の蓄積が行われる。
【００２８】このような動作から、フォトダイオード１
で電荷を蓄積する期間は、フォトダイオード１をリセッ
トし終えてから、つぎに転送パルスΦＴＸがハイレベル
にされるまでの期間で定義されることになる。換言する
と、フォトダイオード１で電荷を蓄積している期間中、
転送パルスΦＴＸをローレベルとしている。
で電荷を蓄積する期間は、フォトダイオード１をリセッ
トし終えてから、つぎに転送パルスΦＴＸがハイレベル
にされるまでの期間で定義されることになる。換言する
と、フォトダイオード１で電荷を蓄積している期間中、
転送パルスΦＴＸをローレベルとしている。
【００２９】図３は、図１に示した垂直走査回路６の転
送パルスΦＴＸを出力する部分の一部を示す図である。
実際の垂直走査回路６は、図３に示すような２つのトラ
ンジスタ１１ａ，１１ｂ、１２ａ，１２ｂ、…からなる
相補性インバータであるところのＣＭＯＳインバータ群
が画素の行数分備えられている。
送パルスΦＴＸを出力する部分の一部を示す図である。
実際の垂直走査回路６は、図３に示すような２つのトラ
ンジスタ１１ａ，１１ｂ、１２ａ，１２ｂ、…からなる
相補性インバータであるところのＣＭＯＳインバータ群
が画素の行数分備えられている。
【００３０】なお、トランジスタ１１ａに接続されてい
る電源ＶＴＸＨは、転送用ＭＯＳＦＥＴ３のゲートに印
加される転送パルスΦＴＸをハイレベルとするときに選
択される電源であり、また、トランジスタ１１ｂに接続
されている電源ＶＴＸＬは、転送パルスΦＴＸをローレ
ベルとするときに選択される電源である。
る電源ＶＴＸＨは、転送用ＭＯＳＦＥＴ３のゲートに印
加される転送パルスΦＴＸをハイレベルとするときに選
択される電源であり、また、トランジスタ１１ｂに接続
されている電源ＶＴＸＬは、転送パルスΦＴＸをローレ
ベルとするときに選択される電源である。
【００３１】さらに、トランジスタ１２ａに接続されて
いる電源ＶＰＨは、トランジスタ１１ａ，１１ｂにより
構成されるＣＭＯＳインバータに印加される信号をハイ
レベルとするときに選択される電源であり、また、トラ
ンジスタ１２ｂが接続されているＧＮＤはトランジスタ
１１ａ，１１ｂにより構成されるＣＭＯＳインバータに
印加される信号をハイレベルとするときに選択される電
源である。
いる電源ＶＰＨは、トランジスタ１１ａ，１１ｂにより
構成されるＣＭＯＳインバータに印加される信号をハイ
レベルとするときに選択される電源であり、また、トラ
ンジスタ１２ｂが接続されているＧＮＤはトランジスタ
１１ａ，１１ｂにより構成されるＣＭＯＳインバータに
印加される信号をハイレベルとするときに選択される電
源である。
【００３２】また、トランジスタ１３ａ，１４ａに接続
されている電源ＶＨは、トランジスタ１２ａ，１２ｂ、
トランジスタ１３ａ，１３ｂにより構成される各ＣＭＯ
Ｓインバータに印加される信号をハイレベルとするとき
に選択される電源であり、また、トランジスタ１３ｂ，
１４ｂが接続されているＧＮＤはトランジスタ１２ａ，
１２ｂ、トランジスタ１３ａ，１３ｂにより構成される
ＣＭＯＳインバータに印加される信号をハイレベルとす
るときに選択される電源である。
されている電源ＶＨは、トランジスタ１２ａ，１２ｂ、
トランジスタ１３ａ，１３ｂにより構成される各ＣＭＯ
Ｓインバータに印加される信号をハイレベルとするとき
に選択される電源であり、また、トランジスタ１３ｂ，
１４ｂが接続されているＧＮＤはトランジスタ１２ａ，
１２ｂ、トランジスタ１３ａ，１３ｂにより構成される
ＣＭＯＳインバータに印加される信号をハイレベルとす
るときに選択される電源である。
【００３３】なお、電源ＶＴＸＨ、ＶＴＸＬ、ＶＰＨ、
ＶＨ、ＧＮＤの各電位は、トランジスタ１１ａ，１１ｂ
等のソース−ドレイン間の耐圧ＶDSXに応じて定められ
ているものであり、たとえばトランジスタ１１ａ，１１
ｂ等の各ソース−ドレイン間の耐圧ＶDSXがたとえば５
Ｖであるような場合には、トランジスタ１３ａ，１３
ｂ、１４ａ，１４ｂ、…の電源ＶＨの各電圧値をたとえ
ば５Ｖとする。
ＶＨ、ＧＮＤの各電位は、トランジスタ１１ａ，１１ｂ
等のソース−ドレイン間の耐圧ＶDSXに応じて定められ
ているものであり、たとえばトランジスタ１１ａ，１１
ｂ等の各ソース−ドレイン間の耐圧ＶDSXがたとえば５
Ｖであるような場合には、トランジスタ１３ａ，１３
ｂ、１４ａ，１４ｂ、…の電源ＶＨの各電圧値をたとえ
ば５Ｖとする。
【００３４】また、電源ＶＰＨの電圧値をたとえば３．
３Ｖとする。さらに、電源ＶＴＸＨの電圧値をたとえば
５Ｖ、電源ＶＴＸＬの電圧値をたとえば−１Ｖとする。
なお、たとえばＶＴＸＨの電圧値を４Ｖとして、ソース
−ドレイン間の耐圧ＶDSXである５Ｖ以内に電源ＶＴＸ
Ｈと電源ＶＴＸＬとの電圧差を抑えるようにすると、ト
ランジスタ１１ａ，１１ｂに負荷がかからないため好ま
しい。
３Ｖとする。さらに、電源ＶＴＸＨの電圧値をたとえば
５Ｖ、電源ＶＴＸＬの電圧値をたとえば−１Ｖとする。
なお、たとえばＶＴＸＨの電圧値を４Ｖとして、ソース
−ドレイン間の耐圧ＶDSXである５Ｖ以内に電源ＶＴＸ
Ｈと電源ＶＴＸＬとの電圧差を抑えるようにすると、ト
ランジスタ１１ａ，１１ｂに負荷がかからないため好ま
しい。
【００３５】このように、本実施形態では、トランジス
タ１１ａ，１１ｂからなるＣＭＯＳインバータに印加す
る電圧は、ハイレベルのときに３．３Ｖ、ローレベルの
ときに０Ｖとしているため、垂直走査回路６を駆動して
いるときに、トランジスタ１１ａ，１１ｂからなるＣＭ
ＯＳインバータのゲート酸化膜に５Ｖより大きい電圧が
かからないようになる。これにより、垂直走査回路の耐
久性を向上させることができる。
タ１１ａ，１１ｂからなるＣＭＯＳインバータに印加す
る電圧は、ハイレベルのときに３．３Ｖ、ローレベルの
ときに０Ｖとしているため、垂直走査回路６を駆動して
いるときに、トランジスタ１１ａ，１１ｂからなるＣＭ
ＯＳインバータのゲート酸化膜に５Ｖより大きい電圧が
かからないようになる。これにより、垂直走査回路の耐
久性を向上させることができる。
【００３６】また、垂直走査回路６から出力される転送
パルスΦＴＸは、ハイレベルのときには転送用ＭＯＳＦ
ＥＴ３のゲートに４Ｖの電圧が印加されることになり、
ローレベルのときは、転送用ＭＯＳＦＥＴ３のゲートに
−１Ｖの電圧が印加されることになる。転送用ＭＯＳＦ
ＥＴ３のゲートに、たとえば−１Ｖの電圧が印加される
と、転送用ＭＯＳＦＥＴ３のゲート酸化膜の下にはホー
ルが蓄積される。
パルスΦＴＸは、ハイレベルのときには転送用ＭＯＳＦ
ＥＴ３のゲートに４Ｖの電圧が印加されることになり、
ローレベルのときは、転送用ＭＯＳＦＥＴ３のゲートに
−１Ｖの電圧が印加されることになる。転送用ＭＯＳＦ
ＥＴ３のゲートに、たとえば−１Ｖの電圧が印加される
と、転送用ＭＯＳＦＥＴ３のゲート酸化膜の下にはホー
ルが蓄積される。
【００３７】そのため、たとえば転送用ＭＯＳＦＥＴ３
のゲート酸化膜下において電子・ホール対が発生して
も、発生した電子は、蓄積しているホールと速やかに再
結合するので、転送用ＭＯＳＦＥＴ３のゲート酸化膜の
下には電子が蓄積されない。そのため、暗電流が流れな
い。したがって、本実施形態の固体撮像装置で得られる
画像は、暗電流によって劣化しない。
のゲート酸化膜下において電子・ホール対が発生して
も、発生した電子は、蓄積しているホールと速やかに再
結合するので、転送用ＭＯＳＦＥＴ３のゲート酸化膜の
下には電子が蓄積されない。そのため、暗電流が流れな
い。したがって、本実施形態の固体撮像装置で得られる
画像は、暗電流によって劣化しない。
【００３８】なお、本実施形態では、垂直走査回路６に
相補性インバータを設けた場合を例に説明したが、たと
えばＮＡＮＤ素子、ＮＯＲ素子などの論理素子を備えた
論理回路を備えてもよい。
相補性インバータを設けた場合を例に説明したが、たと
えばＮＡＮＤ素子、ＮＯＲ素子などの論理素子を備えた
論理回路を備えてもよい。
【００３９】（実施形態２）図４は、本発明の第２の実
施形態の固体撮像装置の等価回路図である。図４に示す
固体撮像装置は、転送ＭＯＳＦＥＴ３（図１）を備えな
い画素を複数有しているものである。このため、転送Ｍ
ＯＳＦＥＴ３のオン／オフによって生じる固定パターン
ノイズを除去するための転送ゲート８ａも不要であるた
め備えていない。なお、図４において、図１と同様の部
分には、同一の符号を付している。
施形態の固体撮像装置の等価回路図である。図４に示す
固体撮像装置は、転送ＭＯＳＦＥＴ３（図１）を備えな
い画素を複数有しているものである。このため、転送Ｍ
ＯＳＦＥＴ３のオン／オフによって生じる固定パターン
ノイズを除去するための転送ゲート８ａも不要であるた
め備えていない。なお、図４において、図１と同様の部
分には、同一の符号を付している。
【００４０】図５は、図４の固体撮像装置の動作を示す
図であり、実施形態１でいうところの図２に相当するも
のである。図５を用いて、図４に示す固体撮像装置の動
作を説明する。
図であり、実施形態１でいうところの図２に相当するも
のである。図５を用いて、図４に示す固体撮像装置の動
作を説明する。
【００４１】図４に示す固体撮像装置は、まず、垂直走
査回路６からｎ行目の画素に出力しているリセットパル
スΦＲＥＳ（ｎ）をローレベルにした状態で、行選択パ
ルスΦＳＥＬ（ｎ）をハイレベルとする。こうして、ｎ
行目の画素と各定電流源９とで構成されるソースフォロ
ワ回路が動作状態となり、フォトダイオード１からの電
荷に基づいて増幅された信号が、増幅用ＭＯＳＦＥＴ２
のドレインから垂直出力線７に出力される。
査回路６からｎ行目の画素に出力しているリセットパル
スΦＲＥＳ（ｎ）をローレベルにした状態で、行選択パ
ルスΦＳＥＬ（ｎ）をハイレベルとする。こうして、ｎ
行目の画素と各定電流源９とで構成されるソースフォロ
ワ回路が動作状態となり、フォトダイオード１からの電
荷に基づいて増幅された信号が、増幅用ＭＯＳＦＥＴ２
のドレインから垂直出力線７に出力される。
【００４２】つづいて、転送パルスΦＴＳをハイレベル
とすることで、垂直出力線７に出力された増幅信号は、
転送ゲート８ｂを介して、信号蓄積部１０に蓄積され
る。つぎに、行選択パルスΦＳＥＬ（ｎ）及び転送パル
スΦＴＳをローレベルとすることによって、画素内の電
荷の読み出しを終了する。つづいて、リセットパルスΦ
ＲＥＳをハイレベルとすることによって、フォトダイオ
ード１及び増幅用ＭＯＳＦＥＴ２のゲート側に残ってい
る電荷をリセットする。そして、同様の手順によって、
ｎ＋１行目の画素から、電気信号が読み出される。
とすることで、垂直出力線７に出力された増幅信号は、
転送ゲート８ｂを介して、信号蓄積部１０に蓄積され
る。つぎに、行選択パルスΦＳＥＬ（ｎ）及び転送パル
スΦＴＳをローレベルとすることによって、画素内の電
荷の読み出しを終了する。つづいて、リセットパルスΦ
ＲＥＳをハイレベルとすることによって、フォトダイオ
ード１及び増幅用ＭＯＳＦＥＴ２のゲート側に残ってい
る電荷をリセットする。そして、同様の手順によって、
ｎ＋１行目の画素から、電気信号が読み出される。
【００４３】また、本実施形態では、実施形態１と同様
に、フォトダイオード１で電荷を蓄積する期間は、フォ
トダイオード１をリセットし終えてから、つぎに転送パ
ルスΦＴＸがハイレベルにされるまでの期間で定義され
ることになるが、本実施形態では、転送ＭＯＳＦＥＴを
備えていないため、リセットパルスΦＲＥＳを、フォト
ダイオード１で電荷を蓄積している期間中、ローレベル
としている。
に、フォトダイオード１で電荷を蓄積する期間は、フォ
トダイオード１をリセットし終えてから、つぎに転送パ
ルスΦＴＸがハイレベルにされるまでの期間で定義され
ることになるが、本実施形態では、転送ＭＯＳＦＥＴを
備えていないため、リセットパルスΦＲＥＳを、フォト
ダイオード１で電荷を蓄積している期間中、ローレベル
としている。
【００４４】なお、フォトダイオード１で電荷を蓄積し
ている期間中、転送用ＭＯＳＦＥＴ３のゲートには、実
施形態１と同様に、画素内の各々のＭＯＳＦＥＴのソー
ス−ドレイン間の耐圧ＶDSXが、たとえば５Ｖである場
合には、垂直走査回路６内のＣＭＯＳコンバータのトラ
ンジスタ１１ａ，１１ｂに接続される各電源の電位を、
たとえば５Ｖ，−１Ｖとしているため、転送用ＭＯＳＦ
ＥＴ３のゲート酸化膜の下にホールが蓄積される。
ている期間中、転送用ＭＯＳＦＥＴ３のゲートには、実
施形態１と同様に、画素内の各々のＭＯＳＦＥＴのソー
ス−ドレイン間の耐圧ＶDSXが、たとえば５Ｖである場
合には、垂直走査回路６内のＣＭＯＳコンバータのトラ
ンジスタ１１ａ，１１ｂに接続される各電源の電位を、
たとえば５Ｖ，−１Ｖとしているため、転送用ＭＯＳＦ
ＥＴ３のゲート酸化膜の下にホールが蓄積される。
【００４５】このため、本実施形態によると、実施形態
１と同様に得られる画像が、暗電流によって劣化しな
い。さらに、本実施形態によると、画素中に含まれるＭ
ＯＳＦＥＴの数量を少なくすることができる。そのた
め、チップサイズを縮小化することができる。また、画
素から電荷を読み出すための動作と関係なくフォトダイ
オード１などに残留している電荷を除去することができ
る。
１と同様に得られる画像が、暗電流によって劣化しな
い。さらに、本実施形態によると、画素中に含まれるＭ
ＯＳＦＥＴの数量を少なくすることができる。そのた
め、チップサイズを縮小化することができる。また、画
素から電荷を読み出すための動作と関係なくフォトダイ
オード１などに残留している電荷を除去することができ
る。
【００４６】また、本実施形態では、転送ＭＯＳＦＥＴ
３（図１）を備えない画素を複数有している場合を例に
説明したが、反対に、転送ＭＯＳＦＥＴ３とフォトダイ
オード１との間に他のトランジスタなどを形成した場合
であれば、そのトランジスタをオフに切り替えるとき
に、そのトランジスタのゲートに印加する信号のレベル
を他のトランジスタをオフする場合に、他のトランジス
タのゲートに印加する信号のレベルよりも小さくすれば
よい。
３（図１）を備えない画素を複数有している場合を例に
説明したが、反対に、転送ＭＯＳＦＥＴ３とフォトダイ
オード１との間に他のトランジスタなどを形成した場合
であれば、そのトランジスタをオフに切り替えるとき
に、そのトランジスタのゲートに印加する信号のレベル
を他のトランジスタをオフする場合に、他のトランジス
タのゲートに印加する信号のレベルよりも小さくすれば
よい。
【００４７】以上、本発明の各実施形態では、転送トラ
ンジスタ、増幅トランジスタ、選択トランジスタ、リセ
ットトランジスタの各々を、ＭＯＳトランジスタを用い
た場合を例に説明したが、たとえば、バイポーラトラン
ジスタなどの他のトランジスタを用いてもよい。
ンジスタ、増幅トランジスタ、選択トランジスタ、リセ
ットトランジスタの各々を、ＭＯＳトランジスタを用い
た場合を例に説明したが、たとえば、バイポーラトラン
ジスタなどの他のトランジスタを用いてもよい。
【００４８】
【発明の効果】以上説明したように、本発明の固体撮像
装置の制御手段は、転送トランジスタ又はリセットトラ
ンジスタをオフに切り替えるときに、画素内の他のトラ
ンジスタに印加する信号よりも、転送トランジスタ又は
リセットトランジスタに印加する信号のレベルを小さく
するため、信号線に読み出された増幅信号に暗電流成分
が含まれないようにすることができ、Ｓ／Ｎ比を向上さ
せることが可能となる。
装置の制御手段は、転送トランジスタ又はリセットトラ
ンジスタをオフに切り替えるときに、画素内の他のトラ
ンジスタに印加する信号よりも、転送トランジスタ又は
リセットトランジスタに印加する信号のレベルを小さく
するため、信号線に読み出された増幅信号に暗電流成分
が含まれないようにすることができ、Ｓ／Ｎ比を向上さ
せることが可能となる。
【図１】本発明の実施形態１の固体撮像装置の等価回路
図である。
図である。
【図２】図１の固体撮像装置を駆動させるタイミングチ
ャートである。
ャートである。
【図３】図１の垂直走査回路の内部構成図の一部であ
る。
る。
【図４】本発明の実施形態２の固体撮像装置の等価回路
図である。
図である。
【図５】図４の固体撮像装置を駆動させるタイミングチ
ャートである。
ャートである。
【図６】従来技術の固体撮像装置の等価回路図である。
【図７】図６の垂直走査回路から転送用ＭＯＳＦＥＴに
印加される制御信号を出力する部分の一部を示す図であ
る。
印加される制御信号を出力する部分の一部を示す図であ
る。
１ フォトダイオード ２ 増幅用ＭＯＳＦＥＴ ３ 転送用ＭＯＳＦＥＴ ４ リセットＭＯＳＦＥＴ ５ 選択用ＭＯＳＦＥＴ ６ 垂直走査回路 ７ 垂直出力線 ８ａ，８ｂ 転送ゲート ９ 定電流源 １０ 信号蓄積部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年６月１２日（２００１．６．１
２）
２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項２】 入射光を電気信号に変換して蓄積する光
電変換部と、前記光電変換部をリセットするリセットト
ランジスタとを備えた複数の画素と、前記転送トランジ
スタのオン／オフを切り替える制御手段とを有し、 前記制御手段は、前記リセットトランジスタをオフに切
り替えるときの、該リセットトランジスタの制御電極に
印加する信号のレベルを、前記画素内の他のトランジス
タをオフに切り替えるときの、前記他のトランジスタの
制御電極に印加する信号のレベルよりも小さくすること
を特徴とする固体撮像装置。
電変換部と、前記光電変換部をリセットするリセットト
ランジスタとを備えた複数の画素と、前記転送トランジ
スタのオン／オフを切り替える制御手段とを有し、 前記制御手段は、前記リセットトランジスタをオフに切
り替えるときの、該リセットトランジスタの制御電極に
印加する信号のレベルを、前記画素内の他のトランジス
タをオフに切り替えるときの、前記他のトランジスタの
制御電極に印加する信号のレベルよりも小さくすること
を特徴とする固体撮像装置。
【請求項３】 前記画素は、前記光電変換部からの信号
を増幅して信号線に出力する増幅トランジスタを備える
ことを特徴とする請求項１又は２に記載の固体撮像装
置。
を増幅して信号線に出力する増幅トランジスタを備える
ことを特徴とする請求項１又は２に記載の固体撮像装
置。
【請求項４】 前記制御手段は、異なる電位の電源に接
続された２つの論理素子を有する論理回路を複数備えて
おり、 前記転送トランジスタ又は前記リセットトランジスタを
オフに切り替えるときに使用される電源の電位を、他の
論理回路の各論理素子に接続される各電源の電位よりも
小さくすることにより、前記転送トランジスタ又は前記
リセットトランジスタの制御電極であるゲートに印加す
る信号のレベルを小さくすることを特徴とする請求項１
から３のいずれか１項に記載の固体撮像装置。
続された２つの論理素子を有する論理回路を複数備えて
おり、 前記転送トランジスタ又は前記リセットトランジスタを
オフに切り替えるときに使用される電源の電位を、他の
論理回路の各論理素子に接続される各電源の電位よりも
小さくすることにより、前記転送トランジスタ又は前記
リセットトランジスタの制御電極であるゲートに印加す
る信号のレベルを小さくすることを特徴とする請求項１
から３のいずれか１項に記載の固体撮像装置。
【請求項５】 前記論理回路は、異なる電位の電源に接
続された２つのトランジスタを有する相補性インバータ
であることを特徴とする請求項１から４のいずれか１項
に記載の固体撮像装置。
続された２つのトランジスタを有する相補性インバータ
であることを特徴とする請求項１から４のいずれか１項
に記載の固体撮像装置。
【請求項６】 前記他のトランジスタは、少なくとも前
記電気信号を読み出す前記画素を選択する選択トランジ
スタであることを特徴とする請求項１から５のいずれか
１項に記載の固体撮像装置。
記電気信号を読み出す前記画素を選択する選択トランジ
スタであることを特徴とする請求項１から５のいずれか
１項に記載の固体撮像装置。
【請求項７】 前記転送トランジスタ又は前記リセット
トランジスタの制御電極であるゲートに印加される信号
の振幅と前記他のトランジスタの制御電極であるゲート
に印加される信号の振幅とを同じにすることを特徴とす
る請求項１から６のいずれか１項に記載の固体撮像装
置。
トランジスタの制御電極であるゲートに印加される信号
の振幅と前記他のトランジスタの制御電極であるゲート
に印加される信号の振幅とを同じにすることを特徴とす
る請求項１から６のいずれか１項に記載の固体撮像装
置。
【請求項８】 前記転送トランジスタ又は前記リセット
トランジスタの制御電極であるゲートに印加する信号の
レベルは、該転送トランジスタ又は該リセットトランジ
スタのゲート絶縁膜下にキャリアが蓄積するように小さ
くすることを特徴とする請求項１から７のいずれか１項
に記載の固体撮像装置。
トランジスタの制御電極であるゲートに印加する信号の
レベルは、該転送トランジスタ又は該リセットトランジ
スタのゲート絶縁膜下にキャリアが蓄積するように小さ
くすることを特徴とする請求項１から７のいずれか１項
に記載の固体撮像装置。
【請求項９】 前記転送トランジスタ又は前記リセット
トランジスタをオフに切り替えるときに、該転送トラン
ジスタ又は該リセットトランジスタに前記信号と、該信
号を印加するＣＭＯＳインバータに前記転送トランジス
タ又は前記リセットトランジスタをオンに切り替えると
きに印加する信号との電位差を、前記振幅よりも小さく
することを特徴とする請求項７又は８に記載の固体撮像
装置。
トランジスタをオフに切り替えるときに、該転送トラン
ジスタ又は該リセットトランジスタに前記信号と、該信
号を印加するＣＭＯＳインバータに前記転送トランジス
タ又は前記リセットトランジスタをオンに切り替えると
きに印加する信号との電位差を、前記振幅よりも小さく
することを特徴とする請求項７又は８に記載の固体撮像
装置。
【請求項１０】 入射光を電気信号に変換して蓄積する
光電変換部と、複数のトランジスタとを含む画素と、前
記画素内に含まれる前記複数のトランジスタの制御電極
に信号を供給する制御手段とを有し、 前記制御手段は、前記画素内の前記光電変換部に他のト
ランジスタを介さずに接続されたトランジスタをオフに
する場合の、前記他のトランジスタを介さずに接続され
たトランジスタの制御電極に印加する信号のレベルを、
前記画素内の光電変換部に前記他のトランジスタを介し
て接続されているトランジスタ又は前記他のトランジス
タをオフにする場合の、前記他のトランジスタを介して
接続されているトランジスタ又は前記他のトランジスタ
の制御電極に印加する信号のレベルよりも小さくするこ
とを特徴とする固体撮像装置。
光電変換部と、複数のトランジスタとを含む画素と、前
記画素内に含まれる前記複数のトランジスタの制御電極
に信号を供給する制御手段とを有し、 前記制御手段は、前記画素内の前記光電変換部に他のト
ランジスタを介さずに接続されたトランジスタをオフに
する場合の、前記他のトランジスタを介さずに接続され
たトランジスタの制御電極に印加する信号のレベルを、
前記画素内の光電変換部に前記他のトランジスタを介し
て接続されているトランジスタ又は前記他のトランジス
タをオフにする場合の、前記他のトランジスタを介して
接続されているトランジスタ又は前記他のトランジスタ
の制御電極に印加する信号のレベルよりも小さくするこ
とを特徴とする固体撮像装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】
【課題を解決するための手段】上記課題を解決するため
に、本発明の固体撮像装置は、入射光を電気信号に変換
して蓄積する光電変換部と、前記光電変換部に蓄積され
ている前記電気信号を転送する転送トランジスタとを備
えた複数の画素と、前記転送トランジスタのオン／オフ
を切り替える制御手段とを有し、前記制御手段は、前記
転送トランジスタをオフに切り替えるときの、該転送ト
ランジスタの制御電極に印加する信号のレベルを、前記
画素内の他のトランジスタをオフに切り替えるときの、
前記他のトランジスタの制御電極に印加する信号のレベ
ルよりも小さくすることを特徴とする。さらに、本発明
の固体撮像装置は、入射光を電気信号に変換して蓄積す
る光電変換部と、前記光電変換部をリセットするリセッ
トトランジスタとを備えた複数の画素と、前記転送トラ
ンジスタのオン／オフを切り替える制御手段とを有し、
前記制御手段は、前記リセットトランジスタをオフに切
り替えるときの、該リセットトランジスタの制御電極に
印加する信号のレベルを、前記画素内の他のトランジス
タをオフに切り替えるときの、前記他のトランジスタの
制御電極に印加する信号のレベルよりも小さくすること
を特徴とする。
に、本発明の固体撮像装置は、入射光を電気信号に変換
して蓄積する光電変換部と、前記光電変換部に蓄積され
ている前記電気信号を転送する転送トランジスタとを備
えた複数の画素と、前記転送トランジスタのオン／オフ
を切り替える制御手段とを有し、前記制御手段は、前記
転送トランジスタをオフに切り替えるときの、該転送ト
ランジスタの制御電極に印加する信号のレベルを、前記
画素内の他のトランジスタをオフに切り替えるときの、
前記他のトランジスタの制御電極に印加する信号のレベ
ルよりも小さくすることを特徴とする。さらに、本発明
の固体撮像装置は、入射光を電気信号に変換して蓄積す
る光電変換部と、前記光電変換部をリセットするリセッ
トトランジスタとを備えた複数の画素と、前記転送トラ
ンジスタのオン／オフを切り替える制御手段とを有し、
前記制御手段は、前記リセットトランジスタをオフに切
り替えるときの、該リセットトランジスタの制御電極に
印加する信号のレベルを、前記画素内の他のトランジス
タをオフに切り替えるときの、前記他のトランジスタの
制御電極に印加する信号のレベルよりも小さくすること
を特徴とする。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小泉 徹 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 乾 文洋 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 藤村 大 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 江口 智子 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 4M118 AA05 AB01 BA14 CA02 DD12 FA06 FA33 5C024 AX01 CX32 GX03 GY38 HX53 JX23
Claims (8)
- 【請求項１】 入射光を電気信号に変換して蓄積する光
電変換部と、前記光電変換部に蓄積されている前記電気
信号を転送する転送トランジスタ又は前記光電変換部を
リセットするリセットトランジスタとを備えた複数の画
素と、前記転送トランジスタ又は前記リセットトランジ
スタのオン／オフを切り替える制御手段とを有し、 前記制御手段は、前記転送トランジスタ又は前記リセッ
トトランジスタをオフに切り替えるときの、該転送トラ
ンジスタ又は該リセットトランジスタの制御電極に印加
する信号のレベルを、前記画素内の他のトランジスタを
オフに切り替えるときの、前記他のトランジスタの制御
電極に印加する信号のレベルよりも小さくすることを特
徴とする固体撮像装置。 - 【請求項２】 前記制御手段は、異なる電位の電源に接
続された２つの論理素子を有する論理回路を複数備えて
おり、 前記転送トランジスタ又は前記リセットトランジスタを
オフに切り替えるときに使用される電源の電位を、他の
論理回路の各論理素子に接続される各電源の電位よりも
小さくすることにより、前記転送トランジスタ又は前記
リセットトランジスタの制御電極であるゲートに印加す
る信号のレベルを小さくすることを特徴とする請求項１
に記載の固体撮像装置。 - 【請求項３】 前記論理回路は、異なる電位の電源に接
続された２つのトランジスタを有する相補性インバータ
であることを特徴とする請求項１又は２に記載の固体撮
像装置。 - 【請求項４】 前記他のトランジスタは、少なくとも前
記電気信号を読み出す前記画素を選択する選択トランジ
スタ及び前記電気信号に基づく増幅信号を信号線に読み
出す増幅トランジスタであることを特徴とする請求項１
〜３のいずれか１項に記載の固体撮像装置。 - 【請求項５】 前記転送トランジスタ又は前記リセット
トランジスタの制御電極であるゲートに印加される信号
の振幅と前記他のトランジスタの制御電極であるゲート
に印加される信号の振幅とを同じにすることを特徴とす
る請求項１から４のいずれか１項に記載の固体撮像装
置。 - 【請求項６】 前記転送トランジスタ又は前記リセット
トランジスタの制御電極であるゲートに印加する信号の
レベルは、該転送トランジスタ又は該リセットトランジ
スタのゲート絶縁膜下にキャリアが蓄積するように小さ
くすることを特徴とする請求項１から５のいずれか１項
に記載の固体撮像装置。 - 【請求項７】 前記転送トランジスタ又は前記リセット
トランジスタをオフに切り替えるときに、該転送トラン
ジスタ又は該リセットトランジスタに前記信号と、該信
号を印加するＣＭＯＳインバータに前記転送トランジス
タ又は前記リセットトランジスタをオンに切り替えると
きに印加する信号との電位差を、前記振幅よりも小さく
することを特徴とする請求項５又は６に記載の固体撮像
装置。 - 【請求項８】 入射光を電気信号に変換して蓄積する光
電変換部と、複数のトランジスタとを含む画素と、前記
画素内に含まれる前記複数のトランジスタの制御電極に
信号を供給する制御手段とを有し、 前記制御手段は、前記画素内の前記光電変換部に他のト
ランジスタを介さずに接続されたトランジスタをオフに
する場合の、前記他のトランジスタを介さずに接続され
たトランジスタの制御電極に印加する信号のレベルを、
前記画素内の光電変換部に前記他のトランジスタを介し
て接続されているトランジスタ又は前記他のトランジス
タをオフにする場合の、前記他のトランジスタを介して
接続されているトランジスタ又は前記他のトランジスタ
の制御電極に印加する信号のレベルよりも小さくするこ
とを特徴とする固体撮像装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000051908A JP2001245216A (ja) | 2000-02-28 | 2000-02-28 | 固体撮像装置 |
| US09/791,544 US6965408B2 (en) | 2000-02-28 | 2001-02-26 | Solid-state image pickup device having a photoelectric conversion unit and a punch-through current suppression circuit |
| EP01301754A EP1143708B1 (en) | 2000-02-28 | 2001-02-27 | Image pickup apparatus |
| DE60142999T DE60142999D1 (de) | 2000-02-28 | 2001-02-27 | Bildaufnahmegerät |
| EP20100151807 EP2192760A3 (en) | 2000-02-28 | 2001-02-27 | Image pickup apparatus |
| US11/205,049 US7545426B2 (en) | 2000-02-28 | 2005-08-17 | Image pickup apparatus |
| US12/464,611 US8085330B2 (en) | 2000-02-28 | 2009-05-12 | Image pickup apparatus |
| US13/309,517 US8717475B2 (en) | 2000-02-28 | 2011-12-01 | Image pickup apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000051908A JP2001245216A (ja) | 2000-02-28 | 2000-02-28 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001245216A true JP2001245216A (ja) | 2001-09-07 |
Family
ID=18573499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000051908A Pending JP2001245216A (ja) | 2000-02-28 | 2000-02-28 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001245216A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003087662A (ja) * | 2001-09-17 | 2003-03-20 | Sony Corp | 固体撮像装置 |
| EP1478028A2 (en) | 2003-05-15 | 2004-11-17 | Canon Kabushiki Kaisha | Solid-state image sensor, production method for solid-state image sensor, and camera using solid-state image sensor |
| KR100873280B1 (ko) * | 2002-10-31 | 2008-12-11 | 매그나칩 반도체 유한회사 | 향상된 리셋 트랜지스터를 구비한 시모스 이미지센서의단위화소 |
| US8456559B2 (en) | 2008-04-09 | 2013-06-04 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and driving method thereof |
| JP2017112513A (ja) * | 2015-12-17 | 2017-06-22 | キヤノン株式会社 | 光電変換装置、および、撮像システム |
| US9748303B2 (en) | 2014-06-25 | 2017-08-29 | Canon Kabushiki Kaisha | Solid-state image pick-up apparatus, image pick-up system, and method of driving solid-state image pick-up apparatus |
-
2000
- 2000-02-28 JP JP2000051908A patent/JP2001245216A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003087662A (ja) * | 2001-09-17 | 2003-03-20 | Sony Corp | 固体撮像装置 |
| KR100873280B1 (ko) * | 2002-10-31 | 2008-12-11 | 매그나칩 반도체 유한회사 | 향상된 리셋 트랜지스터를 구비한 시모스 이미지센서의단위화소 |
| EP1478028A2 (en) | 2003-05-15 | 2004-11-17 | Canon Kabushiki Kaisha | Solid-state image sensor, production method for solid-state image sensor, and camera using solid-state image sensor |
| US7227206B2 (en) | 2003-05-15 | 2007-06-05 | Canon Kabushiki Kaisha | Solid-state image sensor, production method for solid-state image sensor, and camera using solid-state image sensor |
| US8456559B2 (en) | 2008-04-09 | 2013-06-04 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and driving method thereof |
| US9748303B2 (en) | 2014-06-25 | 2017-08-29 | Canon Kabushiki Kaisha | Solid-state image pick-up apparatus, image pick-up system, and method of driving solid-state image pick-up apparatus |
| JP2017112513A (ja) * | 2015-12-17 | 2017-06-22 | キヤノン株式会社 | 光電変換装置、および、撮像システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8085330B2 (en) | Image pickup apparatus | |
| JP6519142B2 (ja) | 処理装置、画像読取装置及び画像形成装置 | |
| JP6226254B2 (ja) | 固体撮像装置及びスイッチング回路 | |
| JP4937380B2 (ja) | Ｃｍｏｓイメージセンサー | |
| US7492401B2 (en) | Correlated-double-sampling (CDS) with amplification in image sensing device | |
| JP5250474B2 (ja) | 固体撮像装置 | |
| CN101243681B (zh) | 像素个别抗重叠电路及其操作方式 | |
| US8174601B2 (en) | Image sensor with controllable transfer gate off state voltage levels | |
| TWI390976B (zh) | 訊號處理裝置、固態攝像裝置以及畫素訊號產生方法 | |
| JP2006319951A (ja) | 増幅型固体撮像装置 | |
| WO2007000879A1 (ja) | 固体撮像素子及びその信号読み出し方法 | |
| TWI531234B (zh) | 用於互補金氧半導體影像感測器之可變電壓列驅動器 | |
| KR101461152B1 (ko) | 고체촬영소자 및 카메라 시스템 | |
| JP4229884B2 (ja) | 増幅型固体撮像装置 | |
| US9241119B2 (en) | Image pickup apparatus, method of driving image pickup apparatus, and image pickup system | |
| JP2001245216A (ja) | 固体撮像装置 | |
| KR101867345B1 (ko) | 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서 | |
| JP2006042121A (ja) | 増幅型固体撮像装置 | |
| JP4128947B2 (ja) | 固体撮像装置 | |
| JP2006020174A (ja) | 固体撮像装置および固体撮像装置の制御方法 | |
| KR101867344B1 (ko) | 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서 | |
| JP2010263443A (ja) | 固体撮像素子 | |
| JP2010011246A (ja) | 固体撮像素子 | |
| JP4561646B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2002247456A (ja) | 走査回路とそれを用いた撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040909 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050105 |