CN109494215A - 电容元件、图像传感器以及电容元件的制造方法 - Google Patents

电容元件、图像传感器以及电容元件的制造方法 Download PDF

Info

Publication number
CN109494215A
CN109494215A CN201810845513.0A CN201810845513A CN109494215A CN 109494215 A CN109494215 A CN 109494215A CN 201810845513 A CN201810845513 A CN 201810845513A CN 109494215 A CN109494215 A CN 109494215A
Authority
CN
China
Prior art keywords
dielectric layer
electrode
capacity cell
nitrogen
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810845513.0A
Other languages
English (en)
Inventor
小柳贵裕
留河优子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN109494215A publication Critical patent/CN109494215A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请的一个方案的电容元件具备：第一电极；第二电极，该第二电极与所述第一电极相对置地配置；以及电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极和所述第二电极分别接触。所述电介质层含有选自氮和硅中的至少一种元素。

Description

电容元件、图像传感器以及电容元件的制造方法
技术领域
本申请涉及电容元件、图像传感器以及电容元件的制造方法。
背景技术
以往，为了提高半导体集成电路的集成度，对提高半导体集成电路所具备的电容元件的每单位面积的容量密度进行了研究。作为提高容量密度的手段之一，对使用介电常数高的材料来形成电容元件的绝缘膜进行了研究。例如，Soon-Wook Kim,“Effects ofelectrical stress on the leakage current characteristics of multilayercapacitor structures”,Appl.Phys.Lett.96,262904,2010(以下称为非专利文献1)和T.S.Boscke,“Ferroelectricity in Hafnium Oxide：CMOS compatible FerroelectricField Effect Transistors”IEEE,IEDM,11,547-550,2011公开了一种电容元件，该电容元件具备使用介电常数高于以往常用的二氧化硅(SiO2)的氧化铪(HfO2)形成的绝缘膜。
发明内容
本申请的非限定的一个示例性方案的电容元件具备：第一电极；第二电极，该第二电极与上述第一电极相对置地配置；以及电介质层，该电介质层位于上述第一电极与上述第二电极之间，并且与上述第一电极和上述第二电极分别接触。上述电介质层含有选自氮和硅中的至少一种元素。
附图说明
图1是表示实施方式的电容元件的截面结构的一个例子的剖视图。
图2是表示实施方式的电容元件的截面结构的另一个例子的剖视图。
图3是表示实施方式的电容元件的截面结构的另一个例子的剖视图。
图4是表示实施方式的电容元件的截面结构的另一个例子的剖视图。
图5是表示实施方式的电容元件的截面结构的另一个例子的剖视图。
图6A是表示实施方式的电容元件的制造方法的一个工序的剖视图。
图6B是表示实施方式的电容元件的制造方法的一个工序的剖视图。
图6C是表示实施方式的电容元件的制造方法的一个工序的剖视图。
图6D是表示实施方式的电容元件的制造方法的一个工序的剖视图。
图7是表示实施方式的电容元件在深度方向上的所注入的离子的浓度分布的一个例子的曲线图。
图8是表示实施方式的电容元件在深度方向上的氮的浓度分布的一个例子的曲线图。
图9是表示实施方式的电容元件的电压-电流特性的一个例子的曲线图。
图10是表示实施方式的电容元件的电压-电容特性的一个例子的曲线图。
图11是表示具备实施方式的电容元件的图像传感器的截面结构的剖视图。
图12是表示变形例的电容元件的截面结构的一个例子的剖视图。
符号说明
10、10a、10b、10c、10d、20 电容元件
11、11a、11b、21 下部电极
12、12a、12b、12c、22 电介质层
13、13b、13c、13d、23 上部电极
100 图像传感器
110 基板
120 多层布线结构
130 光电转换元件
131 像素电极
132 光电转换膜
133 透明电极
具体实施方式
(作为本申请的基础的认识)
就电容元件的静电电容C来说，在将夹持于电极间的电介质层的介电常数设定为ε、将真空的介电常数设定为ε0、将电介质层的膜厚设定为t、将电极的面积设定为S时，由C＝ε×ε0×S/t表示。因此，提高容量密度的手段不仅包括提高电介质层的介电常数ε，还包括减薄电介质层的膜厚t等。
另外，通常为了提高电容元件的耐受电压而进行下述操作：增厚电介质层的膜厚；或者使用带隙宽的低介电常数的材料。此外，耐受电压是指在电极间流通的泄漏电流显著增大的电压。
但是，如非专利文献1所示，氧化铪(HfO2)伴随着膜厚增加，耐受电场强度降低。此外，耐受电场强度是指泄漏电流显著增大的电场强度，以与耐受电压相同的含义使用。因此，在使用氧化铪形成了电介质层的情况下，存在就算是增加了电介质层的膜厚而耐受电压也降低这样的问题。
本申请的一个方案的概要如下所述。
本申请的一个方案的电容元件具备：第一电极；第二电极，该第二电极与所述第一电极相对置地配置；以及电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极和所述第二电极分别接触。所述电介质层含有选自氮和硅中的至少一种元素。
由此，电介质层中所含有的选自氮和硅中的所述至少一种元素插补电介质层内的缺陷，因而抑制电流通路的形成。因此，能够提高电容元件的耐受电压。这样，根据本方案，能够实现耐受电压特性优异的电容元件。
就本申请的一个方案的电容元件来说，所述电介质层可以含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分。
由此，铪的氧化物和锆的氧化物由于是介电常数高的材料，因而能够实现电容元件的高容量化。
另外，就本申请的一个方案的电容元件来说，所述电介质层可以为顺电体。
由此，能够抑制电容元件的磁滞特性，因而能够实现容量特性稳定的电容元件。具体来说，根据本方案的电容元件，能够抑制电容值的变动。
就本申请的一个方案的电容元件来说，所述电介质层在厚度方向上的所述至少一种元素的浓度分布可以具有在所述电介质层内具有峰的凸形状。
此外，就本申请的一个方案的电容元件来说，所述至少一种元素可以在所述电介质层内从所述电介质层的与所述第一电极的第一界面分散至与所述第二电极的第二界面。
由此，在电介质层的厚度方向能够充分进行缺陷的插补。因此，可进一步抑制电极间的电流通路的形成，因而能够实现耐受电压特性优异的电容元件。
另外，就本申请的一个方案的电容元件来说，所述电介质层中的所述至少一种元素的元素比可以为0.8原子％～25原子％。
由此，通过使添加物的比例为0.8原子％以上，能够充分插补电介质层内的缺陷。另外，通过使添加物的比例为25原子％以下，能够维持氧化铪或氧化锆所具有的高介电常数性。因此，能够兼顾电容元件的高容量化和高耐受电压化。
此外，电介质层的膜厚增大，从而电介质层结晶化。与膜厚小并具备非晶状态的电介质层的电容元件相比，具备结晶化得到的电介质层的电容元件的耐受电压降低。与此相对，根据本方案，添加到电介质层内的氮或硅插补层内的缺陷，因而能够降低泄漏电流。这样，根据本方案，能够提高具备结晶化得到的电介质层的电容元件的耐受电压。
另外，就本申请的一个方案的电容元件来说，所述第一电极和所述第二电极例如可以分别包含氮化金属膜。
由此，通过利用半导体工艺的亲和性高的氮化金属膜，能够容易地实现耐受电压特性优异的电容元件。
此外，本申请的一个方案的图像传感器具备光电转换元件和所述电容元件。
由此，图像传感器具备耐受电压特性优异的电容元件，因而能够提高图像传感器的特性。
另外，本申请的一个方案的电容元件的制造方法包括下述工序：形成第一电极的工序；在所述第一电极上形成电介质层的工序；向所述电介质层添加选自氮和硅中的至少一种元素的工序；以及在所述电介质层上形成第二电极的工序。
由此，能够制造耐受电压特性优异的电容元件。
此外，就本申请的一个方案的电容元件的制造方法来说，所述添加至少一种元素的工序使用离子注入法来进行。
由此，能够使氮或硅充分分散于电介质层内。因此，能够充分进行电介质层在厚度方向上的缺陷的插补。因此，可进一步抑制电极间的电流通路的形成，因而能够制造耐受电压特性优异的电容元件。
另外，通过使用离子注入法，能够容易地对添加到电介质层的氮或硅的浓度分布进行控制。因此，能够在电介质层的第一界面侧或电介质层的第二界面侧之中缺陷多的任意部位对浓度分布的峰位置进行控制。此时，离子注入工序的次数可以为一次，也可以为两次以上。在注入两次以上的情况下，可以在同一注入条件下注入两次，也可以以不同注入条件来注入。此时所添加的氮或硅的浓度分布的峰可以为一个，也可以为两个以上。
此外，所添加的氮或硅的浓度分布可以从电介质层的第一界面向第二界面单调递减，也可以单调递增。由此，可以对插补电介质层的缺陷的最佳浓度分布进行控制，得到耐受电压优异的电容元件。
就本申请的一个方案的电容元件的制造方法来说，所述电介质层可以含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分。
下面，参照附图对本申请的实施方式进行详细说明。此外，以下所说明的实施方式均示出总的或具体例子。以下实施方式所示出的数值、形状、材料、构成要素、构成要素的配置和连接形态、制造工序、制造工序的顺序等仅是一个例子，主旨并不是限定本申请。只要不产生矛盾，则本说明书中所说明的各种方案可以相互组合。另外，就以下实施方式中的构成要素之中未记载于示出最上位概念的独立权利要求的构成要素来说，其作为任选构成要素来进行说明。
另外，各图仅为示意图，未必严密地进行图示。因此，例如各图中比例尺等未必一致。此外，各图中，实质上具有相同功能的构成要素以通用的附图标记来表示，有时省略或简化说明。
此外，本说明书中，“上方”和“下方”这两个术语并不是指绝对的空间识别中的朝上方向(铅直上方)和朝下方向(铅直下方)，而是用作基于层叠构成中的层叠顺序通过相对位置关系来规定的术语。另外，“上方”和“下方”这两个术语不仅适用于两个构成要素相互隔开间隔而配置并且在两个构成要素之间存在其他构成要素的情况，还适用于两个构成要素相互密合地配置并且两个构成要素接触的情况。
(实施方式)
图1是表示实施方式的电容元件10的截面结构的一个例子的剖视图。
如图1所示，电容元件10具有下部电极11、电介质层12和上部电极13。电容元件10通过在基板(未图示)的上方依次层叠下部电极11、电介质层12和上部电极13而形成。
下部电极11和上部电极13为相互相对置地配置的第一电极和第二电极的一个例子。电介质层12位于下部电极11与上部电极13之间，并且与下部电极11和上部电极13分别接触。
如图1所示，电容元件10为平行平板型电容元件。具体来说，下部电极11、电介质层12和上部电极13分别被构成为具有大致均匀的膜厚的平板状。下部电极11和上部电极13夹着电介质层12相互平行地配置。下部电极11的上表面与电介质层12的下表面接触。上部电极13的下表面与电介质层12的上表面接触。
此外，电容元件10的电极面积相当于上部电极13和下部电极11在俯视时重叠的面积。俯视是指由层叠方向观察电容元件10。层叠方向为图1所示的深度方向的相反方向即从下向上的方向。
下部电极11是电容元件10所具备的第一电极的一个例子。下部电极11使用导电性材料来形成。作为导电性材料，使用钛(Ti)、铝(Al)、金(Au)或铂(Pt)等金属单质。或者，作为导电性材料，使用氮化钛(TiN)、氮化钽(TaN)或氮化铪(HfN)等导电性氮化金属膜。此外，作为导电性材料，也可以使用氧化铟锡(ITO：Indium Tin Oxide)或氧化锌(ZnO)等导电性氧化物。
下部电极11例如使用有机金属气相沉积法(MOCVD：Metal Organic ChemicalVapor Deposition)、原子层沉积法(ALD：Atomic Layer Deposition)或溅射法等来形成。下部电极11例如通过在基板的上方将导电性材料以薄膜状成膜来形成。下部电极11的膜厚例如为30nm，但不限于此。
上部电极13是电容元件10所具备的第二电极的一个例子。上部电极13可以使用与下部电极11相同的材料来形成，也可以使用不同的材料来形成。上部电极13与下部电极11同样地使用MOCVD法、ALD法或溅射法等来形成。上部电极13例如通过作为电介质层12上的区域的俯视时与下部电极11重复的区域将导电性材料以薄膜状成膜来形成。上部电极13的膜厚例如为200nm，但不限于此。
电介质层12使用介电常数高于二氧化硅(SiO2)的high-k材料来形成。具体来说，电介质层12含有铪(Hf)或锆(Zr)的氧化物作为主要成分。电介质层12含有50％以上的铪或锆的氧化物。电介质层12使用ALD法、MOCVD法或EB(Electron Beam；电子束)蒸镀法等来形成。电介质层12例如通过在下部电极11上将由铪或锆的氧化物构成的电介质膜以薄膜状成膜来形成。
电介质层12具有单斜晶(Monoclinic)系的晶体结构。电介质层12为顺电体。
向电介质层12添加有氮(N)或硅(Si)。具体来说，氮或硅在电介质层12的内部从电介质层12的与下部电极11的第一界面分散至与上部电极13的第二界面。更具体来说，电介质层12中的氮或硅的元素比为0.8原子％～25原子％。例如，在通过离子注入向电介质层12添加氮或硅的情况下，向电介质层12的氮或硅离子的注入量为1×1015/cm2以上。
电介质层12的膜厚例如可以由使用透射型电子显微镜拍摄得到的照片来测定物理膜厚。或者，在电容元件10的面积(S)和电介质层12的介电常数(ε)已知的情况下，也可以由电容元件10的电容值(C)基于式：t＝ε×S/C来算出平均膜厚(t)。
电介质层12的晶体结构可以通过进行使用了X射线衍射(XRD：X-RayDiffraction)法的分析来获知。另外，晶体结构也可以通过截面TEM(TransmissionElectron Microscope；透射电子显微镜)来获知。
电介质层12中所包含的氮或硅的浓度例如可以使用飞行时间型二次离子质谱法(ToF-SIMS：Time-of-Flight Secondary Ion Mass Spectrometry)来进行测定。此外，电介质层12的膜厚、晶体结构和氮或硅的浓度的测定方法不限于这些。
此外，电容元件10的截面结构不限于图1所示的例子。以下，使用图2至图5对电容元件10的截面结构的变形例进行说明。图2至图5是表示本实施方式的电容元件的截面结构的另一个例子的图。
各图所示的电容元件10a、10b、10c、10d均为平行平板型电容元件。就电容元件10a、10b、10c、10d来说，截面结构与电容元件10相比不同，各层的功能、材料和制造方法等与电容元件10相同。
图2所示的电容元件10a具备下部电极11a、电介质层12a和上部电极13。如图2所示，下部电极11a小于上部电极13和电介质层12a。例如，下部电极11a在俯视时位于上部电极13的内侧并且位于电介质层12a的内侧。
下部电极11a被电介质层12a覆盖。具体来说，电介质层12a覆盖了下部电极11a的上表面和侧面。电介质层12a和上部电极13在俯视时为相同大小。
图3所示的电容元件10b具备下部电极11b、电介质层12b和上部电极13b。如图3所示，下部电极11b小于上部电极13b和电介质层12b。例如，下部电极11b在俯视时位于上部电极13b的内侧并且位于电介质层12b的内侧。下部电极11b被电介质层12b覆盖。具体来说，电介质层12b覆盖了下部电极11b的上表面和侧面。
另外，电介质层12b小于上部电极13b。例如，电介质层12b在俯视时位于上部电极13b的内侧。电介质层12b被上部电极13b覆盖。具体来说，上部电极13b覆盖了电介质层12b的上表面和侧面。
图4所示的电容元件10c具备下部电极11、电介质层12c和上部电极13c。如图4所示，上部电极13c和电介质层12c小于下部电极11。例如，上部电极13c和电介质层12c在俯视时位于下部电极11的内侧。上部电极13c和电介质层12c在俯视时为相同大小。
图5所示的电容元件10d具备下部电极11、电介质层12c和上部电极13d。如图5所示，上部电极13d和电介质层12c小于下部电极11。例如，上部电极13d和电介质层12c在俯视时位于下部电极11的内侧。另外，上部电极13d小于电介质层12c。例如，上部电极13d在俯视时位于电介质层12c的内侧。
接着，使用图6A至图6D对本实施方式的电容元件10的制造方法进行说明。图6至图6D是表示本实施方式的电容元件10的制造方法的各工序的剖视图。
电容元件10的制造方法包括下述工序：依次层叠下部电极11、电介质层12和上部电极13的工序；以及向电介质层12添加氮或硅的工序。此外，在制造图2至图5所示的电容元件10a、10b、10c、10d的情况下，只要在层叠下部电极、电介质层和上部电极的工序中调整将各层的形状图案化的掩模的形状等就行。
首先，如图6A所示，在基板(未图示)的上方形成下部电极11。例如，使用ALD法来将TiN膜成膜，由此形成下部电极11。TiN膜的膜厚例如为15nm，但不限于此。
接着，如图6B所示，在下部电极11上使用ALD法形成电介质层12。此时的基板温度例如为250℃～300℃。例如，通过在下部电极11上将铪的氧化物(HfOx)成膜，形成电介质层12。此外，也可以代替铪的氧化物而将锆的氧化物(ZrOx)成膜。HfOx的膜厚例如为25.2nm，但不限于此。此外，HfOx和ZrOx的下部x为正值。例如x＝2，但不限于此。
接着，如图6C所示，向电介质层12添加氮或硅。具体来说，使用离子注入法向电介质层12添加氮或硅。
接着，如图6D所示，在添加有氮或硅的电介质层12上形成上部电极13。例如，使用ALD法来在电介质层12上将TiN膜成膜，由此形成上部电极13。TiN膜的膜厚例如为70nm，但不限于此。
此外，也可以在形成电容元件10后进行氮(N2)气氛下的热处理。氮气氛下的热处理也称为氮退火。氮退火例如在400℃下进行30分钟。
就本实施方式来说，不对电容元件10进行高温下的热处理。此处，高温是指电介质层12能够维持顺电体的范围的温度，例如为1000℃。在假如进行了1000℃的热处理的情况下，电介质层12的晶体状态从单斜晶(Monoclinic)变化为斜方晶(Orthorhombic)。由于晶体状态的变化，电介质层12变为铁电体。变为铁电体的电介质层12具有磁滞特性。因此，在对电容元件10进行氮退火等热处理的情况下，该热处理的温度例如为400℃以下的温度。
下面，对本申请的实施例进行说明。以下所示的实施例是用于说明本申请的适宜例示，并不限定本申请。
本申请的发明者们制作以下所示的实施例1至3的电容元件10的样品和比较例的电容元件的样品，并对所制得的各样品的特性进行了评价。首先，对各样品的具体制造条件进行说明。
[实施例1]
首先，在由Si晶圆构成的基板上，作为下部电极11将TiN膜以膜厚为15nm成膜。接着，作为电介质层12，将HfOx以膜厚为20nm成膜。之后，以使氮相对于HfOx的添加比例为2.4原子％的方式，向电介质层12添加氮。
图7是表示本实施方式的电容元件10在深度方向上的所注入的离子的分布的一个例子的曲线图。具体来说，图7示出了对于膜厚为30nm的HfOx膜以能量为4keV、注入量为1×1015/cm2、3×1015/cm2、1×1016/cm2的条件进行了N离子的注入时所得到的就深度方向的N离子的分布进行了模拟的结果。图7中，横轴为深度[μm]，纵轴为离子的浓度[/cm3]。由该模拟结果可知，在N离子的注入量为1×1015/cm2、3×1015/cm2、1×1016/cm2时，HfOx膜中的氮的元素比分别为0.8原子％、2.4原子％、8原子％。此外，HfOx膜中的氮的元素比由HfOx膜中的N离子浓度的最大值与HfOx膜的密度4.57×1022/cm3之比求出。
基于图7所示的模拟结果，实施例1的样品是以3×1015/cm2的注入量和4keV的能量注入了N离子。
之后，作为上部电极13，将TiN膜以膜厚为70nm成膜。之后，在氮气氛下进行400℃、30分钟的热处理。由此，制作实施例1的电容元件10。根据图8的结果，实施例1的电容元件10是HfOx膜中的氮的元素比为5.9原子％。
此外，构成电介质层12的HfOx通过ALD法成膜。ALD法中所使用的原料为TEMAH(Hf[NCH3C2H5]4；四(乙基甲基氨基)铪)。将原料气体和O3气体交替导入腔室内，由此在下部电极11上使HfOx膜生长。此外，原料也可以为TDMAH(Hf[N(CH3)2]4；四(二甲氨基)铪)。
另外，构成下部电极11和上部电极13各自的TiN膜通过MOCVD法成膜。MOCVD法中所使用的原料例如为TDMAT(Ti[N(CH3)2]4)、四(二甲氨基)钛等。
另外，除了不形成上部电极13这点以外，根据与实施例1的电容元件10相同的制造条件制作膜分析用样品。
[实施例2]
实施例2除了变更了离子注入量这点以外，与实施例1同样地制作电容元件10。具体来说，以1×1015/cm2的注入量和4keV的能量注入N离子。由此，实施例2的电容元件10是N离子相对于HfOx的添加比例为0.8原子％。
[实施例3]
实施例3除了变更了所添加的离子的种类这点以外，与实施例2同样地制作电容元件10。具体来说，代替氮而将硅(Si)注入电介质层12。由此，实施例3的电容元件10的电介质层12含有硅。Si离子相对于HfOx的添加比例为0.8原子％。
[比较例]
作为比较例，本申请的发明者们还制作了具备氮和硅均不添加的电介质层12的电容元件。比较例的电容元件除了不向HfOx膜添加N离子这点以外，根据与实施例1同样的条件制作了比较例的电容元件。
另外，除了不形成上部电极13这点以外，根据与比较例的电容元件同样的制造条件制作了膜分析用样品。
以下，对所制作的实施例1至3和比较例的电容元件的特性的分析结果进行说明。首先，使用图8对添加到电介质层12的氮的浓度分布的测定结果进行说明。
图8是表示本实施方式的电容元件10在深度方向上的氮的浓度分布的一个例子的图。具体来说，图8示出通过二次离子质谱(SIMS)法对由实施例1和比较例制得的膜分析用样品进行了评价的氮的浓度分布。此外，图8示出了在制作实施例1的电容元件10之后进行了氮退火的样品(有退火)和未进行氮退火的样品(无退火)各自的氮的浓度分布。
由图8可知，在氧化铪的膜中，实施例1的样品含有多于比较例的样品的氮。在实施例1的样品的HfOx的膜中，氮的浓度沿着深度方向缓慢上升，在达到峰之后缓慢减少。峰位于深度约6nm的位置，峰处的N离子的浓度为约3×1021/cm3。此外，实施例1的样品与有无氮退火无关地均具有大致相同的浓度分布。
此外，如图8所示，在HfOx膜与TiN膜的界面形成有含有碳(C)的钛的氮化膜即TiCN膜。碳包含于基于MOCVD法的TiN膜和基于ALD法的HfOx膜的成膜中所使用的原料。
因此，作为电介质层12发挥功能的HfOx膜是至氮浓度达到极小的深度为约15nm的范围。即，电介质层12与下部电极11的界面位于图8中的深度为约15nm的位置。因此，可知氮从电介质层12的与下部电极11的界面至与上部电极13的界面分散于电介质层12的内部。即，氮含有于HfOx膜在深度方向上的整个区域。
接着，使用图9对实施例1至3和比较例的电容元件的电压-电流特性进行说明。
图9是表示本实施方式的电容元件10的电压-电流特性的一个例子的曲线图。具体来说，图9示出了实施例1至3和比较例的电压-电流特性。电流值的测定使用了Keysight公司制造的半导体参数分析仪4156C。具体来说，对下部电极11施加0V，使对上部电极13施加的电压在0V～9V的范围扫描，同时对在下部电极11与上部电极13之间流通的泄漏电流的电流值进行了测定。测定点对每个样品分别为一至三点。
就比较例来说，所施加的电压为约6V以上时，泄漏电流的电流值显著上升。与此相对，实施例1中为约8.2V、实施例2中为约7.2V、实施例3中为约6.8V以上时，泄漏电流的电流值分别显著上升。即，这些电压为各样品的耐受电压。此外，在将耐受电压换算为耐受电场强度的情况下，比较例中为约2.3MV/cm，而实施例1中为约3.2MV/cm，实施例2中为约2.8MV/cm，实施例3中为约2.6MV/cm。
根据以上结果，在对于HfOx注入了N或Si离子的实施例1至3的任一者中均确认到耐受电压的提高。
另外，实施例2和实施例3除了添加离子不同这点以外以同一条件形成了电容元件。由此可知，通过对实施例2和实施例3进行比较，添加了N离子的情况下的耐受电压的提高效果比添加Si离子的情况更高。
此外，实施例1和实施例2除了N离子的注入量不同这点以外以同一条件形成了电容元件。由此可知，通过调整注入量，能够控制电容元件的耐受电压特性。具体来说，可知注入量多的实施例1的耐受电压的提高效果比注入量少的实施例2更高。
接着，使用图10对本实施方式的电容元件10的电压-电容特性进行说明。
图10是表示本实施方式的电容元件10的电压-电容特性的一个例子的曲线图。具体来说，图10示出了实施例1的电压-电容特性。图10中，横轴表示施加于电极间的电压即偏压。纵轴表示所测得的电容值C相对于所测得的电容值的最小值CMIN之比。
此处，对下部电极11施加0V，使对上部电极13施加的电压在0V～+3V、+3V～-3V和-3V～0V的范围扫描，同时测定电容元件10的电容值C。在施加了约-2V的电压的情况下，得到了电容值的最小值CMIN。
由图10可知，在使电压值上升的情况(0V→+3V)和使电压值减少的情况(+3V→-3V)下，电容值的变化描绘了相同的曲线。因此，实施例1的电容元件10不具有磁滞特性。这是因为，电介质层12为顺电体。
另外，各实施例是使用了铪的氧化物(HfOx)作为形成电介质层12的材料，但也可以使用锆的氧化物(ZrOx)。ZrOx的介电常数为30左右、带隙为6.0eV、晶体结构为单斜晶或正方晶，随着膜厚的增大而结晶化进行。另一方面，HfOx的介电常数为20左右、带隙为5.8eV、晶体结构为单斜晶，随着膜厚的增大而结晶化进行。这样，ZrOx显示出与HfOx非常接近的特性。因此，在使用了ZrOx的情况下，也能够期待与使用了HfOx时同样的耐受电压的提高效果。
此外，作为形成下部电极11和上部电极13的材料，使用了与半导体工艺亲和性高的TiN，但也可以使用TaN等其他金属氮化物。
另外，氮或硅的添加方法不限于离子注入，也可以为等离子体处理、成膜中的气体暴露等。
作为HfOx的破坏模型，正在倡导渗流模型(Percolation model)。渗流模型为下述模型：由长时间的应力产生的缺陷形成电流通路，从而引起绝缘击穿。本实施方式的电容元件10中也能应用渗流模型。
因此，由向电介质层12添加氮或硅而引起的耐受电压的提高效果可以认为是由于添加到电介质层12中的离子填补缺陷并抑制了电流通路的形成。因而，对于向电介质层12添加氮或硅离子的区域来说，可以在电介质层12的作为电容器发挥作用的下部电极11的界面至上部电极13的界面的深度方向上的整个区域来添加。至少可以添加到电介质层12的与下部电极11的界面以及电介质层12的与上部电极13的界面。
就添加到电介质层12中的离子的浓度来说，只要添加化学计量上过剩的离子就行。例如，如实施例2所示，当至少以0.8原子％以上的浓度添加离子时，可得到显著的效果。电介质层12中的元素比可以设定成Hf为25原子％以上、O为50原子％以上并且N为25原子％以下。
接着，使用图11对具备本实施方式的电容元件10的图像传感器100进行说明。图11是表示本实施方式的图像传感器100的截面结构的剖视图。
图像传感器100具备以矩阵状排列的多个像素。多个像素分别具备：光电转换元件，该光电转换元件通过对所接受的光进行光电转换而生成电信号；以及像素电路，该像素电路对由该光电转换元件生成的电信号进行处理。图11示出了图像传感器100的一个像素的截面构成。
如图11所示，本实施方式的图像传感器100是具有使光电转换膜132层叠在像素电路的上方而成的层叠结构的图像传感器。具体来说，图像传感器100具备基板110、多层布线结构120和光电转换元件130。
基板110为半导体基板，例如为Si基板。
多层布线结构120包含像素电路，该像素电路对由光电转换元件130生成的电信号进行处理。具体来说，如图11所示，多层布线结构120中包含多个晶体管Tr1、Tr2和Tr3、多个电容元件Cs和Cc以及多个布线。
多个晶体管Tr1、Tr2和Tr3分别为重置晶体管和读出电荷用的晶体管等。晶体管Tr1、Tr2和Tr3例如为MOSFET。各晶体管的源区和漏区等形成于基板110的表面区域。
电容元件Cc是蓄积由光电转换元件130取出的信号电荷的电容元件。电容元件Cs是用于除去kTC噪声的电容元件。各晶体管、各电容元件和各布线被由硅氧化膜等绝缘性材料形成的层间绝缘膜等所分离。
光电转换元件130具备像素电极131、光电转换膜132和透明电极133。像素电极131和透明电极133在之间夹着光电转换膜132，它们相互相对置地配置。光电转换膜132以面分别接触像素电极131和透明电极133。
像素电极131与每个像素相互分离地设置。像素电极131例如使用铝或铜之类的金属等导电性材料来形成。
光电转换膜132使用有机材料或非晶硅等无机材料来形成。光电转换膜132在光隔着透明电极133射入的情况下生成与所射入的光的量相应的信号电荷。信号电荷通过像素电极131被取出，蓄积于电容元件Cc。
透明电极133使用ITO等透明导电性材料来形成。透明电极133和光电转换膜132例如对各像素共通地设置。
本实施方式的电容元件10例如用作电容元件Cs。具体来说，图像传感器100如图11所示具备电容元件10作为除去kTC噪声用的电容元件。在基板110的上方并且多层布线结构120的内部依次层叠有下部电极11、电介质层12和上部电极13，由此设置电容元件10。
此外，电容元件10也可以用作用于蓄积信号电荷的电容元件Cc。由此，就算是对于高照度的入射光也能不白化(whiteout)地曝光，能够实现饱和电子数多的像素。
本实施方式的图像传感器100具备耐受电压高的电容元件10，因而能够提高可靠性。
(其他实施方式)
以上，基于实施方式对一个或多个方案的电容元件、图像传感器以及电容元件的制造方法进行了说明，但本申请不限于这些实施方式。只要不脱离本申请的主旨，则对本实施方式实施了本领域技术人员可想到的各种变形的方式以及将不同实施方式中的构成要素组合所构建的方式也包括在本申请的范围内。
例如，电介质层12也可以为铁电体。
另外，电介质层12中所包含的氮或硅的比例例如可以小于0.8原子％，也可以大于25原子％。
此外，电容元件10例如也可以不是平行平板型电容元件。使用图12对实施方式的变形例的电容元件进行说明。
图12是表示本变形例的电容元件20的示例性结构的剖视图。图12所示的电容元件20不是平行平板型电容元件，而是三维结构型电容元件。具体来说，电容元件20具备下部电极21、电介质层22和上部电极23。此外，电容元件20与实施方式的电容元件10相比除了其截面结构不同这点以外，构成各层的材料和制造方法等均与实施方式的电容元件10相同。
如图12所示，下部电极21与电介质层22的界面具有在从上部电极23向下部电极21的方向即深度方向凹陷的沟槽形状。电介质层22沿着沟槽形状以大致均匀的膜厚设置。本变形例中，下部电极21也沿着沟槽形状以大致均匀的膜厚设置。上部电极23的上表面大致平坦，并且下表面沿着沟槽形状设置。
由此，在沟槽形状中的槽的侧面部，上部电极23和下部电极21相互相对置的区域增加。因此，俯视时，就算是与图1所示的电容元件10为相同大小，电容元件20的表面积也增大，容量也增大。
另外，图12作为一个例子示出了具有两个槽的沟槽形状，但槽的个数可以为一个，也可以为三个以上。此外，通过增加槽的个数或使槽变深，能够增大电容元件20的容量。
此外，上述各实施方式在权利要求书或其均等的范围可以进行各种变更、置换、附加、省略等。

Claims (11)

1.一种电容元件，其具备：
第一电极；
第二电极，该第二电极与所述第一电极相对置地配置；以及
电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极和所述第二电极分别接触，
其中，所述电介质层含有选自氮和硅中的至少一种元素。
2.根据权利要求1所述的电容元件，其中，所述电介质层含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分。
3.根据权利要求1所述的电容元件，其中，所述电介质层为顺电体。
4.根据权利要求1所述的电容元件，其中，所述电介质层在厚度方向上的所述至少一种元素的浓度分布具有在所述电介质层内具有峰的凸形状。
5.根据权利要求1所述的电容元件，其中，所述至少一种元素在所述电介质层内从所述电介质层的与所述第一电极的第一界面分散至与所述第二电极的第二界面。
6.根据权利要求1所述的电容元件，其中，所述电介质层中的所述至少一种元素的元素比为0.8原子％～25原子％。
7.根据权利要求1所述的电容元件，其中，所述第一电极和所述第二电极分别包含氮化金属膜。
8.一种图像传感器，其具备光电转换元件和电容元件，
其中，所述电容元件包含：
第一电极；
第二电极，该第二电极与所述第一电极相对置地配置；以及
电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极和所述第二电极分别接触，
所述电介质层含有选自氮和硅中的至少一种元素。
9.一种电容元件的制造方法，其包括下述工序：
形成第一电极的工序；
在所述第一电极上形成电介质层的工序；
向所述电介质层添加选自氮和硅中的至少一种元素的工序；以及
在所述电介质层上形成第二电极的工序。
10.根据权利要求9所述的电容元件的制造方法，其中，所述添加至少一种元素的工序使用离子注入法来进行。
11.根据权利要求9所述的电容元件的制造方法，其中，所述电介质层含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分。
CN201810845513.0A 2017-09-11 2018-07-27 电容元件、图像传感器以及电容元件的制造方法 Pending CN109494215A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-174263 2017-09-11
JP2017174263 2017-09-11

Publications (1)

Publication Number Publication Date
CN109494215A true CN109494215A (zh) 2019-03-19

Family

ID=65631654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810845513.0A Pending CN109494215A (zh) 2017-09-11 2018-07-27 电容元件、图像传感器以及电容元件的制造方法

Country Status (3)

Country Link
US (1) US10916621B2 (zh)
JP (1) JP2019050368A (zh)
CN (1) CN109494215A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018006897T5 (de) * 2018-01-19 2020-10-22 Mitsubishi Electric Corporation Dünnschicht-Kondensator und Verfahren zu dessen Herstellung
WO2023105931A1 (ja) * 2021-12-07 2023-06-15 株式会社村田製作所 フィルムコンデンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766071A (ja) * 1993-08-27 1995-03-10 Mitsubishi Electric Corp コンデンサおよびそれを用いた半導体素子
US20070048953A1 (en) * 2005-08-30 2007-03-01 Micron Technology, Inc. Graded dielectric layers
CN101118903A (zh) * 2006-08-03 2008-02-06 索尼株式会社 电容器及制造电容器的方法、半导体装置和液晶显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187634A (ja) * 1997-09-03 1999-03-30 Toshiba Corp 薄膜キャパシタ
US20040012043A1 (en) * 2002-07-17 2004-01-22 Gealy F. Daniel Novel dielectric stack and method of making same
US7172947B2 (en) * 2004-08-31 2007-02-06 Micron Technology, Inc High dielectric constant transition metal oxide materials
JP4850127B2 (ja) * 2007-05-30 2012-01-11 三洋電機株式会社 固体電解コンデンサおよびその製造方法
US7709359B2 (en) * 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
US8760845B2 (en) * 2012-02-10 2014-06-24 Nanya Technology Corp. Capacitor dielectric comprising silicon-doped zirconium oxide and capacitor using the same
JP6121819B2 (ja) * 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9967501B2 (en) * 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP6390856B2 (ja) 2014-12-26 2018-09-19 パナソニックＩｐマネジメント株式会社 撮像装置
JP6555468B2 (ja) * 2015-04-02 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置
TW202236685A (zh) 2015-10-30 2022-09-16 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
JP6702711B2 (ja) * 2015-12-17 2020-06-03 キヤノン株式会社 光電変換装置、および、撮像システム
KR102617041B1 (ko) 2015-12-28 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 장치, 텔레비전 시스템, 및 전자 기기
US10700212B2 (en) 2016-01-28 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
TWI785043B (zh) * 2017-09-12 2022-12-01 日商松下知識產權經營股份有限公司 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766071A (ja) * 1993-08-27 1995-03-10 Mitsubishi Electric Corp コンデンサおよびそれを用いた半導体素子
US20070048953A1 (en) * 2005-08-30 2007-03-01 Micron Technology, Inc. Graded dielectric layers
CN101118903A (zh) * 2006-08-03 2008-02-06 索尼株式会社 电容器及制造电容器的方法、半导体装置和液晶显示装置

Also Published As

Publication number Publication date
US10916621B2 (en) 2021-02-09
US20190081130A1 (en) 2019-03-14
JP2019050368A (ja) 2019-03-28

Similar Documents

Publication Publication Date Title
Gaddam et al. Insertion of HfO 2 seed/dielectric layer to the ferroelectric HZO films for heightened remanent polarization in MFM capacitors
US9281357B2 (en) DRAM MIM capacitor using non-noble electrodes
EP2166562B1 (en) Method for forming a capacitor having a strontium titanium oxide dielectric layer by means of ALD
KR102154646B1 (ko) 반도체 강유전체 기억소자의 제조방법 및 반도체 강유전체 기억 트랜지스터
US20100320520A1 (en) Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
US20160133691A1 (en) DRAM MIMCAP Stack with MoO2 Electrode
US20210366960A1 (en) Capacitor including first electrode, dielectric layer, and second electrode, image sensor, and method for producing capacitor
JP7325007B2 (ja) 容量素子、及び容量素子の製造方法
CN109494303B (zh) 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法
CN109494215A (zh) 电容元件、图像传感器以及电容元件的制造方法
US9178010B2 (en) Adsorption site blocking method for co-doping ALD films
US20160093625A1 (en) Method to Improve DRAM Performance
US9318546B1 (en) Doped electrode for DRAM capacitor stack
US8563392B2 (en) Method of forming an ALD material
Paskaleva et al. Consideration of conduction mechanisms in high-k dielectric stacks as a tool to study electrically active defects
KR100744026B1 (ko) 플래시 메모리 소자의 제조방법
Bhanu et al. Conduction mechanisms responsible for leakage currents in RF sputtered HfO2 high-κ gate-oxide thin film MOS capacitors
Akkopru-Akgun The role of defect chemistry in DC resistance degradation of lead zirconate titanate thin films
KR100642763B1 (ko) 반도체 소자의 ＴｉＮ 막 구조, 그 제조 방법, ＴｉＮ 막구조를 채용하는 반도체 소자 및 그 제조방법
Kim et al. Toward low-thermal-budget Hafnia-based ferroelectrics via atomic layer deposition
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR101060771B1 (ko) 반도체 소자의 전극 제조 방법
US7872328B2 (en) Capacitor electrode that contains oxygen and nitrogen
Wang et al. Characteristics of low-temperature pulse-laser-deposited (Pb, Sr) TiO3 films in metal/ferroelectric/silicon structure
JP2009054753A (ja) 強誘電体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190319

WD01 Invention patent application deemed withdrawn after publication