JP2009054753A - 強誘電体装置及びその製造方法 - Google Patents

強誘電体装置及びその製造方法 Download PDF

Info

Publication number
JP2009054753A
JP2009054753A JP2007219413A JP2007219413A JP2009054753A JP 2009054753 A JP2009054753 A JP 2009054753A JP 2007219413 A JP2007219413 A JP 2007219413A JP 2007219413 A JP2007219413 A JP 2007219413A JP 2009054753 A JP2009054753 A JP 2009054753A
Authority
JP
Japan
Prior art keywords
polycrystalline
ferroelectric
ferroelectric device
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007219413A
Other languages
English (en)
Inventor
Kazunori Isogai
和範 磯貝
Akihiro Kamata
章弘 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007219413A priority Critical patent/JP2009054753A/ja
Priority to US12/193,238 priority patent/US20090057677A1/en
Publication of JP2009054753A publication Critical patent/JP2009054753A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】半導体基板上のトランジスタへ熱ダメージを与えることなく、多結晶電極上に、電荷密度の大きい（１０４）面が半導体基板の主面に対して平行になるように多結晶強誘電体膜を形成することである。
【解決手段】強誘電体装置の製造方法は、ＭＯＳトランジスタが形成された基板の上又は上方に多結晶電極を形成する工程Ｓ１と、有機金属化学気相堆積法により、多結晶電極の上に、チタン酸ビスマスからなるアモルファス膜を形成する工程Ｓ２と、所定の温度範囲にてアニールを施すことにより、アモルファス膜を層状ペロブスカイト構造の多数のチタン酸ビスマス結晶からなる多結晶強誘電体膜とする工程Ｓ３とを備える。工程Ｓ３は、結晶核が成長しない昇温レートにて所定の温度範囲の下限まで昇温する工程を含む。
【選択図】図３

Description

本発明は、強誘電体装置及びその製造方法に関し、特に、層状ペロブスカイト系材料よりなる強誘電体膜を用いた強誘電体装置及びその製造方法に関する。
強誘電体メモリ（ＦｅＲＡＭ）は、強誘電体膜の自発分極を利用した不揮発性メモリであって、高速且つ低電圧で情報の書き換え（分極方向の切り換え）が可能な特長を有する。このように、ＦｅＲＡＭはフラッシュメモリにない特長を有するが、大容量化に課題がある。なぜなら、従来のＦｅＲＡＭのメモリセルは、ＭＯＳトランジスタと平面構造の強誘電体キャパシタとによって構成されるが、多くの電荷量を保持するためにキャパシタの面積が大きいからである。したがって、大容量のＦｅＲＡＭを実現するためには、キャパシタが占有する平面積を縮小する必要がある。
しかしながら、強誘電体キャパシタの記憶性能は、強誘電体膜が発現する自発分極電荷密度（以下、単に電荷密度）とキャパシタの表面積との積によって決定されるため、平面積を縮小したとしても、記憶性能を維持するためには、平面構造ではなく凹状又は凸状の３次元構造にキャパシタを形成して表面積を確保するか、又は電荷密度を向上させる必要がある。
ところで、強誘電体膜が発現する電荷密度は強誘電体の結晶面によって大きく異なり、例えば、層状ペロブスカイト系材料の１つであるチタン酸ビスマスからなる強誘電体では、（１００）面の電荷密度を１００とした場合、（００１）面、（１１７）面、（１１０）面、（１０４）面の電荷密度はそれぞれ８、５５、７１、８３となる。したがって、電荷密度を向上させるためには、強誘電体膜に印加する電界と垂直（電極界面と平行）に現れる強誘電体の結晶面の方位制御が重要になる。
例えば、非特許文献１では、基板面に平行な面として（１１１）面が現れたチタン酸ルテニウムからなる単結晶電極上に、強誘電体膜を３次元構造に形成できる有機金属気相堆積法（ＭＯＣＶＤ法）を用いて基板温度８５０℃にて、（１０４）面が現れるチタン酸ビスマスからなる単結晶強誘電体膜を形成している。
また、例えば、特許文献１では、基板面に平行な面として（１１１）面が現れた白金からなる多結晶電極上に、ＭＯＣＶＤ法を用いて基板温度５５０℃にて、（１１７）面が現れる結晶核を形成し、次いで基板温度４５０℃にて追加成膜を行うことにより、ほぼ（１１７）面が現れる多結晶強誘電体膜を形成している。
以上により、チタン酸ルテニウムの格子定数と白金の格子定数とは、ほぼ同じであることから、それらの（１１１）面に対して、基板温度５５０℃では（１１７）面が格子マッチングし、基板温度８５０℃では（１０４）面が格子マッチングすると言える。
"強誘電体メモリーの新展開、Ｐ．１７〜２５、ＣＭＣ出版" 特開２０００−１６９２９７号公報
しかしながら、非特許文献１の強誘電体装置の製造方法によると、基板温度が８５０℃と高温であるため、メモリセルを構成するＭＯＳトランジスタが微細になるとコンタクト抵抗の増大等による動作不良が発生する。
また、特許文献１の強誘電体装置の製造方法によると、基板温度は４５０℃〜５５０℃と低いが、（１０４）面よりも電荷密度の小さい（１１７）面又は（００１）面にしか、強誘電体の結晶面の方位制御をすることができない。
前記に鑑み、本発明の目的は、ＭＯＳトランジスタと、電荷密度の大きい（１０４）面が電極界面に対してほぼ平行に現れるチタン酸ビスマスからなる多結晶強誘電体膜とを備えた強誘電体装置及びその製造方法を提供することである。
本発明の一形態に係る強誘電体装置は、基板に形成されたＭＯＳトランジスタと、基板の上又は上方に形成された多結晶電極と、多結晶電極の上に形成され、層状ペロブスカイト構造の多数のチタン酸ビスマス結晶からなる多結晶強誘電体膜とを備え、多数のチタン酸ビスマス結晶における（１０４）面は、多結晶電極と多結晶強誘電体膜との界面に対してほぼ平行である。
本発明の一形態に係る強誘電体装置において、 基板の上又は上方に形成され、凹部を有する絶縁膜をさらに備え、多結晶電極は、凹部の内壁に沿って形成されていることが好ましい。
本発明の一形態に係る強誘電体装置において、 多数のチタン酸ビスマス結晶は、多結晶強誘電体膜の面積の７０％以上を占めており、且つ、多数のチタン酸ビスマス結晶における（１０４）面は、界面に対して−１５°以上であって且つ＋１５°以下の範囲で傾いている。
本発明の一形態に係る強誘電体装置において、多結晶電極は、白金又はストロンチウム酸ルテニウムからなり、且つ、多結晶電極における（１１１）面は、界面に対してほぼ平行である。
本発明の一形態に係る強誘電体装置において、 多結晶強誘電体膜は、希土類元素を含むことを特徴とする。
本発明の一形態に係る強誘電体装置の製造方法は、 ＭＯＳトランジスタが形成された基板の上又は上方に多結晶電極を形成する工程（ａ）と、有機金属化学気相堆積法により、多結晶電極の上に、チタン酸ビスマスからなるアモルファス膜を形成する工程（ｂ）と、所定の温度範囲にてアニールを施すことにより、アモルファス膜を層状ペロブスカイト構造の多数のチタン酸ビスマス結晶からなる多結晶強誘電体膜とする工程（ｃ）とを備え、工程（ｃ）は、結晶核が成長しない昇温レートにて所定の温度範囲の下限まで昇温する工程を含み、多数のチタン酸ビスマス結晶における（１０４）面は、多結晶電極と多結晶強誘電体膜との界面に対してほぼ平行である。
本発明の一形態に係る強誘電体装置の製造方法によると、ＭＯＳトランジスタに与える熱量を小さくできると共に、チタン酸ビスマスからなる多結晶強誘電体膜をその（１０４）面が多結晶電極との界面に対してほぼ平行になるように形成できることにより、微細な強誘電体装置を実現することができる。
本発明の一形態に係る強誘電体装置の製造方法において、工程（ａ）よりも前に、基板の上又は上方に凹部を有する絶縁膜を形成する工程（ｄ）をさらに備え、工程（ａ）は、凹部の内壁に沿って多結晶電極を形成する工程であることが好ましい。
このようにすると、より微細な強誘電体装置を実現することができる。
本発明の一形態に係る強誘電体装置の製造方法において、 工程（ｃ）において、昇温レートは、平均１０℃／ｓｅｃ以上であり、所定の温度範囲は、６８０℃以上であって且つ７８０℃以下であることが好ましい。
このようにするのは、昇温レートが平均１０℃／ｓｅｃよりも低く、所定の温度範囲の下限に到達するまでの時間が長くなる場合や、所定の温度範囲よりも低い温度でアニールを施して結晶化する場合には、（１０４）面以外の結晶が上記の界面に対して生成されてしまうからである。
本発明の一形態に係る強誘電体装置の製造方法において、 工程（ｂ）において、アモルファス膜におけるビスマス組成は、チタン組成が３で規格化されたとき、３．８以上であって且つ４．１以下の範囲であることが好ましい。
このようにするのは、アモルファス膜におけるビスマス組成が３．８よりも小さいと自発分極がゼロであるパイロクロア構造結晶が増加する一方で、ビスマス組成が４．１よりも大きいと自発分極が小さい（００１）面の層状ペロブスカイト構造結晶が増加して電荷密度が減少するからである。
本発明の一形態に係る強誘電体装置の製造方法において、 工程（ｂ）において、アモルファス膜は、希土類元素を含み、アモルファス膜におけるビスマスと希土類元素との組成和は、チタン組成が３で規格化されたとき、３．８以上であって且つ４．１以下の範囲であることが好ましい。
このようにすると、結晶の面方位に影響をほとんど与えることなく、リーク電流などの性能を改善できるからである。
本発明の一形態に係る強誘電体装置の製造方法において、 工程（ａ）は、スパッタ法又は有機金属気相堆積法により、白金又はストロンチウム酸ルテニウムからなる多結晶電極を形成する工程を含む。
このようにすると、所定の温度範囲において、層状ペロブスカイト構造のチタン酸ビスマスの（１０４）面と格子整合性のある（１１１）面が、多結晶電極と多結晶強誘電体膜との界面に対してほぼ平行に現れるからである。
本発明の一形態に係る強誘電体装置の製造方法によると、ＭＯＳトランジスタに与える熱量が小さく、チタン酸ビスマスからなる多結晶強誘電体膜は電荷密度の大きい（１０４）面が電極界面に対してほぼ平行になるように形成されるので微細な強誘電体装置を実現できる。
以下、本発明の一実施形態について図面を参照しながら説明する。
以下、本発明の一実施形態に係る強誘電体装置について説明する。
図１は、本発明の一実施形態に係る強誘電体装置の構造の一例を示す要部断面図である。
図１に示すように、半導体基板１には、素子形成領域を区画する例えばシリコン酸化膜よりなる素子分離領域（ＳＴＩ：shallow trench isolation）２が形成されている。素子形成領域２における半導体基板１の上には、例えばシリコン酸化膜よりなるゲート絶縁膜３及び例えばポリシリコンよりなるゲート電極４が順に形成されている。ゲート絶縁膜３及びゲート電極４の側面には例えばシリコン窒化膜よりなるサイドウォール５が形成されている。半導体基板１の表層部におけるゲート電極４及びサイドウォール５の側方下の領域には、ソース領域又はドレイン領域として機能する不純物拡散層６が形成されている。
また、半導体基板１の上には、ゲート電極４及びサイドウォール５を覆うように、例えばＢ又はＰなどが添加されてなるシリコン酸化膜（ＢＰＳＧ膜）よりなる層間絶縁膜７が形成されている。層間絶縁膜７には、該層間絶縁膜７を貫通し、且つ、下端が不純物拡散層６に到達する例えばタングステン又はポリシリコンよりなるコンタクトプラグ８が形成されている。
また、層間絶縁膜７の上には、下面がコンタクトプラグ８の上端に接続する例えば白金よりなる第１の多結晶電極９が形成されている。第１の多結晶電極９の上には、例えば多数のチタン酸ビスマス結晶よりなる多結晶強誘電体膜１０が形成されている。多結晶強誘電体膜１０の上には、例えば白金よりなる第２の多結晶電極１１が形成されている。
ここで、第１の多結晶電極９及び第２の多結晶電極１１は、その（１１１）面が半導体基板１の主面に対してほぼ平行に形成されており、多結晶強誘電体膜１０の面積の７０％以上を占める多数のチタン酸ビスマス結晶は、その（１０４）面が多結晶強誘電体膜１０と第１の多結晶電極９（または第２の多結晶電極１１）との界面に対して−１５°以上で且つ＋１５°以下の範囲で傾いている。
また、層間絶縁膜７の上には、第１の多結晶電極９、多結晶強誘電体膜１０及び第２の多結晶電極１１を覆うように、例えばシリコン酸化膜よりなる層間絶縁膜１２が形成されており、層間絶縁膜１２及び７には、これらを貫通し、且つ、下端が不純物拡散層６に到達する例えばタングステン又はポリシリコンよりなるコンタクトプラグ１３が形成されている。
なお、図１では、半導体基板１に形成されたＭＯＳトランジスタを備え、半導体基板１の上方に層間絶縁膜を７を介して、多結晶強誘電体膜１０が多結晶電極９及び１１で挟まれた構造が形成されている場合を例にして説明したが、多結晶強誘電体膜１０が多結晶電極９及び１１で挟まれた構造が、半導体基板１の上に直接形成されている構造であってもかまわない。
以下、上述した本発明の一実施形態に係る強誘電体装置の製造方法について説明する。
ここでは、本実施形態の特徴部分である第１の多結晶電極９、多結晶強誘電体膜１０、及び第２の多結晶電極１１を製造する方法について説明する。なお、その他の部分は公知の方法で製造することができるので、ここではその説明は省略する。
図２は、本発明の第１の実施形態に係る強誘電体装置の製造方法を工程順に示すフローチャートである。
まず、ステップＳ１では、スパッタ法又は有機金属気相堆積法を用いて、シリコン酸化膜よりなる絶縁膜７上に、例えば白金からなる第１の多結晶電極９を形成する。このようにすると、第１の多結晶電極９は、その（１１１）面が半導体基板１の主面に対してほぼ平行になるように形成される。
次に、ステップＳ２では、有機金属気相堆積法を用いて、第１の多結晶電極９の上にチタン酸ビスマスからなるアモルファス膜を形成する。
ここで、本件発明者らが検討したところによると、上記特許文献１に記載されたビスマス及びチタン原料は分解に必要な温度が高いため、基板温度を低くすると正常に成膜することができない一方で、基板温度を高くすると結晶化が始まってしまい、チタン酸ビスマスからなるアモルファス膜を得ることが困難であるということが判明した。
そこで、本実施形態では、ビスマス及びチタン原料として、分解温度の低いＢｉ（ＭＭＰ）３／ＥＣＨ、及びＴｉ（ＭＭＰ）３／ＥＣＨを新規に採用した（なお、共に（株）ＡＤＥＫＡ製）。Ｂｉ（ＭＭＰ）３／ＥＣＨは、Ｂｉ（ＭＭＰ）３（トリメトキシジメチルジプロポキシビスマス）をＥＣＨ（エチルシクロヘキサン）溶媒に０．２ｍｏｌ／Ｌの濃度で溶かしたものであると共に、Ｔｉ（ＭＭＰ）３／ＥＣＨは、Ｔｉ（ＭＭＰ）３（トリメトキシジメチルジプロポキシチタン）をＥＣＨ溶媒に０．１ｍｏｌ／Ｌの濃度で溶かしたものである。これらの原料を用いれば、例えば、基板温度を４００℃、チャンバ圧力を４．０〜５．０Ｔｏｒｒ（なお、１Ｔｏｒｒは約１．３３×１０２Ｐａ（以下、同様））、Ｂｉ（ＭＭＰ）３／ＥＣＨを０．１１０ｓｃｃｍ（なお、１ｓｃｃｍは１×１０−３ｍＬ／ｍｉｎ（以下、同様））、Ｔｉ（ＭＭＰ）３／ＥＣＨを０．４９０ｓｃｃｍ、ＥＣＨ単体を０．２９０ｓｃｃｍ、酸素を１８００ｓｃｃｍの流量でチャンバに導入して成膜することにより、チタン酸ビスマスからなるアモルファス膜を得ることができた。蛍光Ｘ線装置（（株）テクノス製、ＳＭＡＴ２２５０）で評価した結果、得られたアモルファス膜の膜組成は、チタン組成を３で規格化したときに、ビスマス組成は約４．０であった。また、その膜厚は、約２０ｍｉｎの成膜時間で約４５ｎｍであった。
次に、ステップＳ３では、所定の温度範囲にてアニールを施すことにより、ステップＳ２で得られたアモルファス膜を層状ペロブスカイト構造の多数のチタン酸ビスマス結晶よりなる多結晶強誘電体膜１０にする。ここでは、圧力７６０Ｔｏｒｒ、酸素雰囲気下、平均１０℃／ｓｅｃの昇温レートで７５０℃まで昇温し、７５０°で１分間保持した後に冷却した。
図３（ｂ）は、ＥＢＳＰ（Electron Back Scattering Pattern）法により、ステップＳ３で得られた多結晶強誘電体膜を構成する多数のチタン酸ビスマス結晶の面方位を評価した結果を示している。なお、半導体基板１の主面と平行に、（１００）面が現れるときを０°とすると共に、（００１）面が現れるときを９０°としている。そして、（１００）面が半導体基板１の主面に対して約３５℃傾くとき、半導体基板の主面と平行に（１０４）面が現れる。
図３（ｂ）に示すように、多結晶強誘電体膜１０の面積の７０％以上を占める多数のチタン酸ビスマス結晶が、半導体基板１の主面に対して約３５°を中心に−１５°以上であって且つ＋１５°以下の範囲で傾いて分布して形成されていることが分かる。
また、図３（ａ）及び（ｃ）は、Ｂｉ（ＭＭＰ）３／ＥＣＨとＴｉ（ＭＭＰ）３／ＥＣＨとの流量比を調整して、図３（ｂ）の場合と同様にＥＢＳＰ法を用いた評価結果を示しているが、同図から分かるように、チタン組成３に対してビスマス組成が３．８、４．１となるように流量比を調整した場合であっても、図３（ｂ）と同様の結晶面分布を示す結果が得られた。なお、図３（ａ）〜（ｃ）は、７５０℃でアニールした結果を示しているが、温度範囲として６８０℃以上であって且つ７８０℃以下でアニールした場合も同様の結晶面分布が得られた。また、同様に流量比を調整して、ビスマス組成を３．８よりも小さくした場合には、パイロクロア結晶（化学量論比がチタン：ビスマス＝２：２で、層状ペロブスカイト結晶よりも少ないビスマス組成でも結晶として存在可能）が増加する一方で、ビスマス組成を４．２以上にした場合には、図３（ｄ）に示すように、９０°の結晶すなわち（００１）面の結晶が増加するため、後述する２Ｐｒの値は低下した。
次に、ステップＳ４では、スパッタ法又は有機金属気相堆積法を用いて、多結晶強誘電体膜１０の上に、例えば白金からなる第２の多結晶電極１１を形成する。このようにすると、第２の多結晶電極１１は、その（１１１）面が半導体基板１の主面に対してほぼ平行になるように形成される。この後、第２の多結晶電極１１の形成の際に多結晶強誘電体膜１０の表面にダメージが存在する場合は、７００℃で１分間程度のリカバリーアニールを行ってもよい。
以上のようにして得られた強誘電体装置を１．５Ｖでヒステリシス特性を評価した結果、２Ｐｒ＝１６．３μＣ／ｃｍ２という大きな電荷密度が得られた。
したがって、本実施形態の強誘電体装置の製造方法によると、ＭＯＳトランジスタに与える熱量が小さく、多数のチタン酸ビスマスからなる多結晶強誘電体膜１０は電荷密度の大きい（１０４）面が電極（第１の多結晶電極９又は第２の多結晶電極１１）との界面に対してほぼ平行になるように形成されるので微細な強誘電体装置が実現される。
ここで、本実施形態におけるアニールでは、７５０℃まで上昇させる昇温レートが平均１０℃／ｓｅｃの昇温レートである場合について説明したが、その条件を換えながら他の条件を同じとしてアニール処理を施した場合について検討を行った。すなわち、圧力７６０Ｔｏｒｒ、酸素雰囲気下で、平均２℃／ｓｅｃの昇温レートで７５０℃まで昇温し、その後７５０℃で１分間保持して冷却したところ、多結晶強誘電体膜１０の面積の約７０％を占める多数のチタン酸ビスマス結晶は、（１１０）面が半導体基板１の主面に対して−１５°以上であって且つ＋１５°以下の範囲外で傾いて形成された。
このことから、多結晶強誘電体膜１０を構成するチタン酸ビスマス結晶は、昇温レートに依存して、異なる結晶面が成長するということが分かる。そこで、本実施形態において４５０℃で多結晶強誘電体膜１０を成膜すると、半導体基板１の主面と平行に（１１１）面の結晶核が形成されることが判明した。ここで、４００℃で成膜するとアモルファス膜となり、特許文献１より５５０℃で成膜すると（１１７）面の結晶核が生成されることから、仮に（１１１）面の結晶核が生成する温度範囲が約４２０℃〜５２０℃の範囲であるとすると、アモルファス膜を平均２℃／ｓｅｃの昇温レートで昇温した場合には、その温度範囲に５０ｓｅｃも滞在することになる。このため、結晶核は５０ｓｅｃもあれば十分多くの数が生成されるので、その後７５０℃まで昇温していく過程において、（１０４）面の結晶核が生成されるまでに（１１１）面の結晶核が十分結晶成長すると考えられる。したがって、本実施形態のように、平均１０℃／ｓｅｃで昇温することにより、その温度範囲の滞在時間が僅かに１０ｓｅｃとなるため、（１１０）面の結晶核が生成されることはなく、（１０４）面の結晶が優先して得られることになるのである。以上の考察で分かるように、本実施形態におけるアニールでは、７５０°まで上昇させる昇温レートが平均１０℃／ｓｅｃの昇温レートであることが好ましい。すなわち、上述した６８０℃以上であって且つ７８０℃以下の温度範囲の下限に到達するまでの昇温レートは、（１１１）面や（１１７）面の結晶核が成長しない平均１０℃／ｓｅｃの昇温レートであることが好ましい。
また、本実施形態では、チタン酸ビスマスを多結晶強誘電体膜１０となる材料として用いたが、ランタンなどの希土類を含有するチタン酸ビスマスをその材料として用いてもよい。このようにすると、結晶の面方位に影響をほとんど与えることなく、リーク電流などの性能を改善できるからである。その際、上述した理由により、チタン組成を３で規格化したときに、ビスマスと希土類元素との組成和が３．８以上であって且つ４．１以下の範囲になるようにすることが好ましい。
また、本実施形態では、第１及び第２の多結晶電極９及び１１の材料として白金を用いたが、ストロンチウム酸ルテニウムをその材料として用いてもよい。このようにすると、ストロンチウム酸ルテニウムは白金とほぼ同じ格子定数を有し、スパッタ法などにより、電極界面に対して原子最密面である（１１１）面が平行になるように形成されやすいからである。
また、本実施形態では、図１に示すように、第１の多結晶電極９、多結晶強誘電体膜１０、及び第２の多結晶電極１１よりなるキャパシタが平面構造である場合について説明したが、図４に示すように、当該キャパシタが３次元構造の立体キャパシタとなる場合であっても、上述と同様の効果を得ることができる。すなわち、層間絶縁膜１２ａに形成された凹部の内壁に沿うように、第１の多結晶電極９、多結晶強誘電体膜１０、及び第２の多結晶電極１１よりなる立体キャパシタが形成され、該立体キャパシタを覆うように層間絶縁膜１２ａが形成された構造であってもよい。
また、本実施形態では、チタン酸ビスマスよりなるアモルファス膜を結晶化させた後に、第２の多結晶電極１１を形成する場合について説明したが、チタン酸ビスマスよりなるアモルファス膜の上に第２の多結晶電極１１を形成した後に、当該アモルファス膜を結晶化させる方法であってもよい。このようにすると、同様の結晶面分布が得られるだけでなく、アニールにより発生する多結晶強誘電体膜１０の表面ラフネスを抑制することができる。
また、本実施形態では、チタン酸ビスマスよりなるアモルファス膜を形成する基板温度が４００℃である場合について説明したが、チタン酸ビスマスよりなるアモルファス膜が得られるのであれば４００℃に限定されるものではない。
また、本実施形態では、チタン酸ビスマスよりなるアモルファス膜を形成するチャンバ圧力が４．５Ｔｏｒｒである場合について説明したが、チタン酸ビスマスよりなるアモルファス膜が得られるのであれば４．５Ｔｏｒｒに限定されるものではない。
本発明に係る強誘電体装置及びその製造方法はＦｅＲＡＭにとって有用である。
本発明の一実施形態に係る強誘電体装置の構造を示す要部断面図である。 本発明の一実施形態に係る強誘電体装置の製造方法を示すフローチャートである。 （ａ）〜（ｄ）は、本発明の一実施形態における多結晶強誘電体膜の結晶面分布のビスマス組成依存性を示す図である。 本発明の一実施形態に係る強誘電体装置の変形例の構造を示す要部断面図である。
符号の説明
１ 半導体基板
２ 素子分離領域
３ ゲート絶縁膜
４ ゲート電極
５ サイドウォール
６ 不純物拡散層
７、１２、１２ａ、１２ｂ 層間絶縁膜
８、１３ コンタクトプラグ
９ 第１の多結晶電極
１０ 多結晶強誘電体膜
１１ 第２の多結晶電極

Claims (11)

  1. 基板に形成されたＭＯＳトランジスタと、
    前記基板の上又は上方に形成された多結晶電極と、
    前記多結晶電極の上に形成され、層状ペロブスカイト構造の多数のチタン酸ビスマス結晶からなる多結晶強誘電体膜とを備え、
    前記多数のチタン酸ビスマス結晶における（１０４）面は、前記多結晶電極と前記多結晶強誘電体膜との界面に対してほぼ平行である、強誘電体装置。
  2. 請求項１に記載の強誘電体装置において、
    前記基板の上又は上方に形成され、凹部を有する絶縁膜をさらに備え、
    前記多結晶電極は、前記凹部の内壁に沿って形成されている、強誘電体装置。
  3. 請求項１又は２に記載の強誘電体装置において、
    前記多数のチタン酸ビスマス結晶は、前記多結晶強誘電体膜の面積の７０％以上を占めており、且つ、
    前記多数のチタン酸ビスマス結晶における（１０４）面は、前記界面に対して−１５°以上であって且つ＋１５°以下の範囲で傾いている、強誘電体装置。
  4. 請求項１又は２に記載の強誘電体装置において、
    前記多結晶電極は、白金又はストロンチウム酸ルテニウムからなり、且つ、
    前記多結晶電極における（１１１）面は、前記界面に対してほぼ平行である、強誘電体装置。
  5. 請求項１又は２に記載の強誘電体装置において、
    前記多結晶強誘電体膜は、希土類元素を含むことを特徴とする、強誘電体装置。
  6. ＭＯＳトランジスタが形成された基板の上又は上方に多結晶電極を形成する工程（ａ）と、
    有機金属化学気相堆積法により、前記多結晶電極の上に、チタン酸ビスマスからなるアモルファス膜を形成する工程（ｂ）と、
    所定の温度範囲にてアニールを施すことにより、前記アモルファス膜を層状ペロブスカイト構造の多数のチタン酸ビスマス結晶からなる多結晶強誘電体膜とする工程（ｃ）とを備え、
    前記工程（ｃ）は、結晶核が成長しない昇温レートにて前記所定の温度範囲の下限まで昇温する工程を含み、
    前記多数のチタン酸ビスマス結晶における（１０４）面は、前記多結晶電極と前記多結晶強誘電体膜との界面に対してほぼ平行である、強誘電体装置の製造方法。
  7. 請求項６に記載の強誘電体装置の製造方法において、
    前記工程（ａ）よりも前に、前記基板の上又は上方に凹部を有する絶縁膜を形成する工程（ｄ）をさらに備え、
    前記工程（ａ）は、前記凹部の内壁に沿って前記多結晶電極を形成する工程である、強誘電体装置の製造方法。
  8. 請求項６又は７に記載の強誘電体装置の製造方法において、
    前記工程（ｃ）において、
    前記昇温レートは、平均１０℃／ｓｅｃ以上であり、
    前記所定の温度範囲は、６８０℃以上であって且つ７８０℃以下である、強誘電体装置の製造方法。
  9. 請求項６又は７に記載の強誘電体装置の製造方法において、
    前記工程（ｂ）において、
    前記アモルファス膜におけるビスマス組成は、チタン組成が３で規格化されたとき、３．８以上であって且つ４．１以下の範囲である、強誘電体装置の製造方法。
  10. 請求項６又は７に記載の強誘電体装置の製造方法において、
    前記工程（ｂ）において、
    前記アモルファス膜は、希土類元素を含み、
    前記アモルファス膜におけるビスマスと前記希土類元素との組成和は、チタン組成が３で規格化されたとき、３．８以上であって且つ４．１以下の範囲である、強誘電体装置の製造方法。
  11. 請求項６又は７に記載の強誘電体装置の製造方法において、
    前記工程（ａ）は、スパッタ法又は有機金属気相堆積法により、白金又はストロンチウム酸ルテニウムからなる前記多結晶電極を形成する工程を含む、強誘電体装置の製造方法。
JP2007219413A 2007-08-27 2007-08-27 強誘電体装置及びその製造方法 Withdrawn JP2009054753A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007219413A JP2009054753A (ja) 2007-08-27 2007-08-27 強誘電体装置及びその製造方法
US12/193,238 US20090057677A1 (en) 2007-08-27 2008-08-18 Ferroelectric device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007219413A JP2009054753A (ja) 2007-08-27 2007-08-27 強誘電体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009054753A true JP2009054753A (ja) 2009-03-12

Family

ID=40405988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007219413A Withdrawn JP2009054753A (ja) 2007-08-27 2007-08-27 強誘電体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20090057677A1 (ja)
JP (1) JP2009054753A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110527976B (zh) * 2019-09-09 2021-06-29 肇庆市华师大光电产业研究院 一种无定型硫化钼、无定型硫化钼/半导体复合薄膜及其制备方法和应用

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
JP3482883B2 (ja) * 1998-08-24 2004-01-06 株式会社村田製作所 強誘電体薄膜素子およびその製造方法
US20020153543A1 (en) * 1998-09-29 2002-10-24 Takeshi Kijima Method for manufacturing oxide ferroelectric thin film oxide ferroelectric thin film and oxide ferroelectric thin film element

Also Published As

Publication number Publication date
US20090057677A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
US8546236B2 (en) High performance dielectric stack for DRAM capacitor
JP5140972B2 (ja) 半導体装置の製造方法
JP2006060230A (ja) ３次元半導体キャパシタおよびその製造方法
JP2002164516A (ja) 半導体装置およびその製造方法
US9379178B2 (en) Manufacturing method of semiconductor device comprising a capacitor element
KR20010040303A (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
US9318546B1 (en) Doped electrode for DRAM capacitor stack
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP4313797B2 (ja) 半導体装置の製造方法
JP2005327847A (ja) 半導体装置及びその製造方法
US20060134856A1 (en) Method for manufacturing capacitor of semiconductor element
JP2021009893A (ja) トランジスタおよび不揮発性メモリ、トランジスタの製造方法
JP3173451B2 (ja) 半導体装置及びその製造方法
JP5561300B2 (ja) 半導体装置の製造方法
JP2009054753A (ja) 強誘電体装置及びその製造方法
KR100744026B1 (ko) 플래시 메모리 소자의 제조방법
JP3225913B2 (ja) 半導体装置の製造方法
US6455328B2 (en) Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum
JPH0513676A (ja) 半導体装置
JP3604253B2 (ja) 半導体記憶装置
KR100399075B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
JP2001028426A (ja) 半導体装置およびその製造方法
JP2018010934A (ja) 半導体装置及びその製造方法
JP2007184442A (ja) 強誘電体キャパシタ
KR100725081B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110905