JPH0513676A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0513676A JPH0513676A JP3161577A JP16157791A JPH0513676A JP H0513676 A JPH0513676 A JP H0513676A JP 3161577 A JP3161577 A JP 3161577A JP 16157791 A JP16157791 A JP 16157791A JP H0513676 A JPH0513676 A JP H0513676A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- semiconductor device
- amorphous
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 誘電率が高く、リーク電流が少なく、表面平
坦性の優れた酸化物強誘電体膜を形成する事により、高
集積半導体装置を提供する。 【構成】 半導体記憶装置の少なくとも一部にＣＶＤ法
で形成した非晶質の酸化物強誘電体を用いる。 【効果】 リーク電流が少なく、絶縁耐圧が高く、比誘
電率が高く、段差被覆性に優れ、表面平坦性の優れた酸
化物強誘電体膜を形成でき、高集積半導体記憶装置を提
供する事ができる。
坦性の優れた酸化物強誘電体膜を形成する事により、高
集積半導体装置を提供する。 【構成】 半導体記憶装置の少なくとも一部にＣＶＤ法
で形成した非晶質の酸化物強誘電体を用いる。 【効果】 リーク電流が少なく、絶縁耐圧が高く、比誘
電率が高く、段差被覆性に優れ、表面平坦性の優れた酸
化物強誘電体膜を形成でき、高集積半導体記憶装置を提
供する事ができる。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁膜に誘電率の高い
強誘電体酸化物薄膜を用いた半導体装置に関する。
強誘電体酸化物薄膜を用いた半導体装置に関する。
【０００２】
【従来の技術】半導体装置で、トランジスタとキャパシ
タを組み合わせることによりデータの記憶を行うＤＲＡ
Ｍ（Ｄｙｎａｍｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍ
ｅｍｏｒｙ）がある。この装置では、データを記憶する
キャパシタの絶縁膜としてＳｉＯ2 膜が主に用いられて
いる。しかし、集積化が進むにつれ、ＳｉＯ2 膜の膜厚
を薄くしなければならない。更に、ＳｉＯ2 膜を薄くす
るだけでは不十分で、実行的なキャパシタの面積を稼ぐ
ために、シリコンに溝を掘るトレンチキャパシタや、シ
リコン上にキャパシタ用膜を積み上げたスタックトキャ
パシタが用いられている。しかし、更に集積化が進むと
キャパシタの構造を複雑にしただけでは不十分で、キャ
パシタ用絶縁膜の材料としてＳｉＯ2 よりも誘電率の高
い材料が望まれている。ＳｉＯ2 より誘電率の高い材料
として、Ｔａ2 Ｏ5 や酸化物強誘電体が検討されてい
る。Ｔａ2 Ｏ5 は、比誘電率が約２２でＳｉＯ2 膜の約
５倍程度大きいが、ＳｉＯ2 膜に比べてリーク電流が大
きく、絶縁耐圧が低くなり、データの保持特性が劣化す
るという問題点がある。また、このような絶縁膜を形成
する手法として、段差被覆性に優れた化学気相成長法
（ＣＶＤ法：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ．以下ＣＶＤ法と略記する）が主に用いら
れるが、ＣＶＤ法でＴａ2 Ｏ5 膜を形成した場合、酸素
の欠損が生じ、リーク電流が増大するという問題があ
る。ＰｂＴｉＯ3 、ＰｂＺｒx Ｔｉ1-x Ｏ3 等の酸化物
強誘電体膜を用いた場合、酸化物強誘電体が多結晶であ
るため、多結晶の境界を通じて電流が流れ、リーク電流
が大きいという問題がある。また、酸化物強誘電体膜の
表面平坦性が悪く、以降のプロセスに支障を来すという
問題がある。さらに、酸化物強誘電体は、複数の金属を
成分として含むため、膜の組成を化学両論的組成に制御
する必要があるが、酸化物強誘電体膜をスパッタ法など
の物理気相成長法（ＰＶＤ法：Ｐｈｙｓｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成する場合、組成
を制御するのが困難であるという問題がある。
タを組み合わせることによりデータの記憶を行うＤＲＡ
Ｍ（Ｄｙｎａｍｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍ
ｅｍｏｒｙ）がある。この装置では、データを記憶する
キャパシタの絶縁膜としてＳｉＯ2 膜が主に用いられて
いる。しかし、集積化が進むにつれ、ＳｉＯ2 膜の膜厚
を薄くしなければならない。更に、ＳｉＯ2 膜を薄くす
るだけでは不十分で、実行的なキャパシタの面積を稼ぐ
ために、シリコンに溝を掘るトレンチキャパシタや、シ
リコン上にキャパシタ用膜を積み上げたスタックトキャ
パシタが用いられている。しかし、更に集積化が進むと
キャパシタの構造を複雑にしただけでは不十分で、キャ
パシタ用絶縁膜の材料としてＳｉＯ2 よりも誘電率の高
い材料が望まれている。ＳｉＯ2 より誘電率の高い材料
として、Ｔａ2 Ｏ5 や酸化物強誘電体が検討されてい
る。Ｔａ2 Ｏ5 は、比誘電率が約２２でＳｉＯ2 膜の約
５倍程度大きいが、ＳｉＯ2 膜に比べてリーク電流が大
きく、絶縁耐圧が低くなり、データの保持特性が劣化す
るという問題点がある。また、このような絶縁膜を形成
する手法として、段差被覆性に優れた化学気相成長法
（ＣＶＤ法：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ．以下ＣＶＤ法と略記する）が主に用いら
れるが、ＣＶＤ法でＴａ2 Ｏ5 膜を形成した場合、酸素
の欠損が生じ、リーク電流が増大するという問題があ
る。ＰｂＴｉＯ3 、ＰｂＺｒx Ｔｉ1-x Ｏ3 等の酸化物
強誘電体膜を用いた場合、酸化物強誘電体が多結晶であ
るため、多結晶の境界を通じて電流が流れ、リーク電流
が大きいという問題がある。また、酸化物強誘電体膜の
表面平坦性が悪く、以降のプロセスに支障を来すという
問題がある。さらに、酸化物強誘電体は、複数の金属を
成分として含むため、膜の組成を化学両論的組成に制御
する必要があるが、酸化物強誘電体膜をスパッタ法など
の物理気相成長法（ＰＶＤ法：Ｐｈｙｓｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成する場合、組成
を制御するのが困難であるという問題がある。
【０００３】
【発明が解決しようとする課題】本発明は、上記事情を
考慮してなされたもので、誘電率が高く、リーク電流が
少なく、表面平坦性の優れた酸化物強誘電体膜を形成す
ることにより、ＤＲＡＭ等の素子特性の向上を可能とし
た半導体装置を提供することにある。
考慮してなされたもので、誘電率が高く、リーク電流が
少なく、表面平坦性の優れた酸化物強誘電体膜を形成す
ることにより、ＤＲＡＭ等の素子特性の向上を可能とし
た半導体装置を提供することにある。
【０００４】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体基板と、この基板上に形成されキャパシタ用
絶縁膜を有するキャパシタとを備え、前記キャパシタ用
絶縁膜の少なくとも一部に、非晶質強誘電体膜が用いら
れていることを特徴とするものである。次に、上記非晶
質強誘電体膜として、チタン、ジルコニウムのうちの少
なくとも一方と鉛と酸素を含む非晶質膜が用いられてい
ることを特徴とするものである。さらに、上記非晶質強
誘電体はいずれも気相成長形成された非晶質膜であるこ
とを特徴とする。叙上を要約すればＣＶＤ法で形成した
ＰｂＴｉＯ3 、ＰｂＺｒx Ｔｉ1- x Ｏ3 等の非晶質の酸
化物強誘電体膜を半導体装置に使用することを骨子とす
る。
は、半導体基板と、この基板上に形成されキャパシタ用
絶縁膜を有するキャパシタとを備え、前記キャパシタ用
絶縁膜の少なくとも一部に、非晶質強誘電体膜が用いら
れていることを特徴とするものである。次に、上記非晶
質強誘電体膜として、チタン、ジルコニウムのうちの少
なくとも一方と鉛と酸素を含む非晶質膜が用いられてい
ることを特徴とするものである。さらに、上記非晶質強
誘電体はいずれも気相成長形成された非晶質膜であるこ
とを特徴とする。叙上を要約すればＣＶＤ法で形成した
ＰｂＴｉＯ3 、ＰｂＺｒx Ｔｉ1- x Ｏ3 等の非晶質の酸
化物強誘電体膜を半導体装置に使用することを骨子とす
る。
【０００５】
【作用】本発明によれば、リーク電流が少なく、絶縁耐
圧が高く、比誘電率が高く、段差被覆性に優れ、表面平
坦性の優れた酸化物強誘電体膜を形成でき、高集積半導
体装置を提供することができる。上述のようにＴａ2 Ｏ
5膜を用いた場合、酸素欠損のため組成が化学量論比か
らずれ、リーク電流が増大するので、酸化物強誘電体膜
を用いた。多結晶の酸化物強誘電体を用いると、結晶境
界を流れる電流により、リーク電流が増大するため、非
晶質の酸化物強誘電体膜を用いた。また、酸化物強誘電
体膜を非晶質とする事により、多結晶に比べて表面平坦
性を著しく向上させることができる。さらに、ＣＶＤ法
で非晶質酸化物強誘電体膜を形成することにより、段差
被覆性にも優れ、組成の制御も容易にできる。非晶質膜
は、結晶性膜を形成する温度より低い温度で形成できる
ため、プロセス温度を低くできる利点もある。このよう
な膜をＤＲＡＭ等の半導体装置に用いることにより、優
れた素子特性を有する高集積半導体装置を得ることがで
きる。
圧が高く、比誘電率が高く、段差被覆性に優れ、表面平
坦性の優れた酸化物強誘電体膜を形成でき、高集積半導
体装置を提供することができる。上述のようにＴａ2 Ｏ
5膜を用いた場合、酸素欠損のため組成が化学量論比か
らずれ、リーク電流が増大するので、酸化物強誘電体膜
を用いた。多結晶の酸化物強誘電体を用いると、結晶境
界を流れる電流により、リーク電流が増大するため、非
晶質の酸化物強誘電体膜を用いた。また、酸化物強誘電
体膜を非晶質とする事により、多結晶に比べて表面平坦
性を著しく向上させることができる。さらに、ＣＶＤ法
で非晶質酸化物強誘電体膜を形成することにより、段差
被覆性にも優れ、組成の制御も容易にできる。非晶質膜
は、結晶性膜を形成する温度より低い温度で形成できる
ため、プロセス温度を低くできる利点もある。このよう
な膜をＤＲＡＭ等の半導体装置に用いることにより、優
れた素子特性を有する高集積半導体装置を得ることがで
きる。
【０００６】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は、非晶質の強誘電体膜をデータ蓄積用キ
ャパシタ膜として使用したＤＲＡＭの断面図である。ま
ず（１００）面ｐ型シリコン基板１１上に素子分離を行
うための熱酸化膜１２を形成する。その後、ゲート酸化
膜１３を形成し、続いて多結晶シリコンのゲート電極１
４をゲート酸化膜１３上に形成する。その後、イオン注
入法によりソース及びドレイン領域１５を形成する。次
に、ＣＶＤ酸化膜１６を形成し、キャパシタの下部電極
になる多結晶シリコン膜１７を形成する。以上の工程で
は、膜の形成、フォトリソグラフィー法によるパターニ
ング、イオン注入法等を組み合わせることにより、図１
に示すような構造を形成する。次にキャパシタ膜である
非晶質酸化物強誘電体膜であるＰｂＺｒ0・4 Ｔｉ0・6 Ｏ
3 膜１８を有機金属気相成長法で形成する。ＰｂＺｒ0・
4 Ｔｉ0・6 Ｏ3 膜１８の有機金属気相成長の原料には、
例えば四エチル鉛、四イソプロポキシドチタン、四ジピ
バロイルメタナートジルコニウム、及び酸素ガスを用い
た。形成した膜の厚さは約１００ｎｍであった。最後
に、蓄積容量の上部電極となる多結晶シリコン膜１９を
全面に形成後、通常のフォトリソグラフィー法でパター
ニングすることにより図に示すようなＭｏｓ型電界効果
トランジスタとキャパシタから成るメモリセルを完成す
る。
明する。図１は、非晶質の強誘電体膜をデータ蓄積用キ
ャパシタ膜として使用したＤＲＡＭの断面図である。ま
ず（１００）面ｐ型シリコン基板１１上に素子分離を行
うための熱酸化膜１２を形成する。その後、ゲート酸化
膜１３を形成し、続いて多結晶シリコンのゲート電極１
４をゲート酸化膜１３上に形成する。その後、イオン注
入法によりソース及びドレイン領域１５を形成する。次
に、ＣＶＤ酸化膜１６を形成し、キャパシタの下部電極
になる多結晶シリコン膜１７を形成する。以上の工程で
は、膜の形成、フォトリソグラフィー法によるパターニ
ング、イオン注入法等を組み合わせることにより、図１
に示すような構造を形成する。次にキャパシタ膜である
非晶質酸化物強誘電体膜であるＰｂＺｒ0・4 Ｔｉ0・6 Ｏ
3 膜１８を有機金属気相成長法で形成する。ＰｂＺｒ0・
4 Ｔｉ0・6 Ｏ3 膜１８の有機金属気相成長の原料には、
例えば四エチル鉛、四イソプロポキシドチタン、四ジピ
バロイルメタナートジルコニウム、及び酸素ガスを用い
た。形成した膜の厚さは約１００ｎｍであった。最後
に、蓄積容量の上部電極となる多結晶シリコン膜１９を
全面に形成後、通常のフォトリソグラフィー法でパター
ニングすることにより図に示すようなＭｏｓ型電界効果
トランジスタとキャパシタから成るメモリセルを完成す
る。
【０００７】この実施例によれば、非晶質強誘電体であ
るＰｂＺｒ0・4 Ｔｉ0・6 Ｏ3 を用いる事により、リーク
電流の少ない、絶縁性に優れた蓄積容量が形成できる。
また、蓄積容量膜の表面の平坦性も著しく改善され、多
結晶の場合と異なり、以降の工程に悪影響を及ぼす事も
ない。また、蓄積容量膜の非誘電率もＳｉＯ2 やＴａ2
Ｏ5 に比べて極めて大きく、高集積、大容量のＤＲＡＭ
の作製が可能になる。蓄積容量膜の堆積方法として気相
成長法を用いる事により、段差被覆性にも優れ、複雑な
形状の上にも蓄積容量膜を形成する事が可能になる。そ
の場合の実施例を図２及び図３に示す。図２に示すよう
なトレンチ構造を有する半導体装置に本発明を適用し
た。シリコン基板１１にトレンチを形成した以外は、上
記実施例と同様の方法で半導体装置を製作した。図２に
示されるように、シリコン基板１１中に凹入して多結晶
シリコンキャパシタ下部電極２７、例えばＰｂＺｒ0・4
Ｔｉ0・6 Ｏ3 の非晶質酸化物強誘電体キャパシタ膜２
８、多結晶シリコンキャパシタ上部電極２９が積層形成
されている。この場合も上記説明と同様な効果が見ら
れ、トレンチ構造にした事により、図１の平面構造の半
導体装置よりもさらに高い蓄積容量が得られた。図３
は、本発明をスタック構造を有する半導体装置に適用し
た場合の素子構造の断面図である。図３に示されるよう
に、多結晶シリコンキャパシタ下部電極３７、例えばＰ
ｂＺｒ0・4 Ｔｉ0・6 Ｏ3 の非晶質酸化物強誘電体キャパ
シタ膜３８、多結晶シリコンキャパシタ上部電極３９で
スタック構造部が形成されている。この場合も、図１の
平面構造よりも高い蓄積容量が得られ、本発明がトレン
チ構造を有する半導体装置に対しても有効である事が示
された。また、図２及び図３に示す構造ともに、非晶質
強誘電体層２８、３８の代わりに従来通りのＳｉＯ2 や
Ｓｉ3 Ｎ4 を用いた半導体装置に比べ約５０倍というは
るかに高い蓄積容量が得られた。
るＰｂＺｒ0・4 Ｔｉ0・6 Ｏ3 を用いる事により、リーク
電流の少ない、絶縁性に優れた蓄積容量が形成できる。
また、蓄積容量膜の表面の平坦性も著しく改善され、多
結晶の場合と異なり、以降の工程に悪影響を及ぼす事も
ない。また、蓄積容量膜の非誘電率もＳｉＯ2 やＴａ2
Ｏ5 に比べて極めて大きく、高集積、大容量のＤＲＡＭ
の作製が可能になる。蓄積容量膜の堆積方法として気相
成長法を用いる事により、段差被覆性にも優れ、複雑な
形状の上にも蓄積容量膜を形成する事が可能になる。そ
の場合の実施例を図２及び図３に示す。図２に示すよう
なトレンチ構造を有する半導体装置に本発明を適用し
た。シリコン基板１１にトレンチを形成した以外は、上
記実施例と同様の方法で半導体装置を製作した。図２に
示されるように、シリコン基板１１中に凹入して多結晶
シリコンキャパシタ下部電極２７、例えばＰｂＺｒ0・4
Ｔｉ0・6 Ｏ3 の非晶質酸化物強誘電体キャパシタ膜２
８、多結晶シリコンキャパシタ上部電極２９が積層形成
されている。この場合も上記説明と同様な効果が見ら
れ、トレンチ構造にした事により、図１の平面構造の半
導体装置よりもさらに高い蓄積容量が得られた。図３
は、本発明をスタック構造を有する半導体装置に適用し
た場合の素子構造の断面図である。図３に示されるよう
に、多結晶シリコンキャパシタ下部電極３７、例えばＰ
ｂＺｒ0・4 Ｔｉ0・6 Ｏ3 の非晶質酸化物強誘電体キャパ
シタ膜３８、多結晶シリコンキャパシタ上部電極３９で
スタック構造部が形成されている。この場合も、図１の
平面構造よりも高い蓄積容量が得られ、本発明がトレン
チ構造を有する半導体装置に対しても有効である事が示
された。また、図２及び図３に示す構造ともに、非晶質
強誘電体層２８、３８の代わりに従来通りのＳｉＯ2 や
Ｓｉ3 Ｎ4 を用いた半導体装置に比べ約５０倍というは
るかに高い蓄積容量が得られた。
【０００８】また、本発明で非晶質強誘電体というの
は、完全に非晶質の強誘電体に限るものでなく、４０％
程度まで多結晶が含まれる非晶質のことも含んでおり、
非晶質部分が全体の１００％〜６０％であれば良く、好
ましくは８０％〜１００％で良い。４０％多結晶を含ん
でいる場合、ほとんどの母体部分が非晶質であるため、
表面平坦性は非常に良好で、グレインの境界も存在しな
い状態で、完全に非晶質の場合に比べ蓄積容量を大きく
する事ができる。これは、４０％の多結晶の部分に起因
して比誘電率が大きくなった事による。また、多結晶部
分が５０％を超えると全体が多結晶の場合と同様に、グ
レインが現れ、前述したようなグレイン境界による悪影
響が生じ、半導体装置の特性が劣化する事を確認した。
は、完全に非晶質の強誘電体に限るものでなく、４０％
程度まで多結晶が含まれる非晶質のことも含んでおり、
非晶質部分が全体の１００％〜６０％であれば良く、好
ましくは８０％〜１００％で良い。４０％多結晶を含ん
でいる場合、ほとんどの母体部分が非晶質であるため、
表面平坦性は非常に良好で、グレインの境界も存在しな
い状態で、完全に非晶質の場合に比べ蓄積容量を大きく
する事ができる。これは、４０％の多結晶の部分に起因
して比誘電率が大きくなった事による。また、多結晶部
分が５０％を超えると全体が多結晶の場合と同様に、グ
レインが現れ、前述したようなグレイン境界による悪影
響が生じ、半導体装置の特性が劣化する事を確認した。
【０００９】上記実施例では、ＤＲＡＭにおける蓄積容
量に非晶質ＰｂＺｒ0・4 Ｔｉ0・6 Ｏ3 を用いたが、非晶
質の強誘電体であれば、ＰｂＺｒ0・4 Ｔｉ0・6 Ｏ3 に限
るものではない。また、蓄積容量の上部電極１９、２
９、３９、下部電極１７、２７、３７として多結晶シリ
コンを用いたが、シリサイドや金属でもよい。また、下
部電極１７、２７、３７を用いず直接シリコン基板の上
に蓄積容量を形成してもよい。さらに、非晶質強誘電体
膜を複数重ねても良く、例えば、多結晶の膜と非晶質の
膜を交互に重ねてキャパシタ絶縁膜としても良い。その
他、本発明の主旨を逸脱しない範囲で種々変形して使用
する事が可能である。
量に非晶質ＰｂＺｒ0・4 Ｔｉ0・6 Ｏ3 を用いたが、非晶
質の強誘電体であれば、ＰｂＺｒ0・4 Ｔｉ0・6 Ｏ3 に限
るものではない。また、蓄積容量の上部電極１９、２
９、３９、下部電極１７、２７、３７として多結晶シリ
コンを用いたが、シリサイドや金属でもよい。また、下
部電極１７、２７、３７を用いず直接シリコン基板の上
に蓄積容量を形成してもよい。さらに、非晶質強誘電体
膜を複数重ねても良く、例えば、多結晶の膜と非晶質の
膜を交互に重ねてキャパシタ絶縁膜としても良い。その
他、本発明の主旨を逸脱しない範囲で種々変形して使用
する事が可能である。
【００１０】
【発明の効果】本発明により、ＣＶＤ法で形成したＰｂ
ＴｉＯ3 やＰｂＺｒx Ｔｉ1-x Ｏ3 等の非晶質の酸化物
強誘電体膜を半導体装置に使用することにより、リーク
電流が少なく、絶縁耐圧が高く、比誘電率が高く、段差
被覆性に優れ、表面平坦性の優れた酸化物強誘電体膜を
形成でき、高集積半導体装置を提供することができる。
ＴｉＯ3 やＰｂＺｒx Ｔｉ1-x Ｏ3 等の非晶質の酸化物
強誘電体膜を半導体装置に使用することにより、リーク
電流が少なく、絶縁耐圧が高く、比誘電率が高く、段差
被覆性に優れ、表面平坦性の優れた酸化物強誘電体膜を
形成でき、高集積半導体装置を提供することができる。
【図１】本発明に係る半導体装置の一実施例を示す断面
図。
図。
【図２】本発明に係る半導体装置の別の一実施例を示す
断面図。
断面図。
【図３】本発明に係る半導体装置のさらに別の一実施例
を示す断面図。
を示す断面図。
１１ シリコン基板
１２ 素子分離酸化膜
１３ ゲート酸化膜
１４ 多結晶シリコンゲート電極
１５ ソース、ドレイン
１６ 酸化膜
１７、２７、３７ 多結晶シリコンキャパシタ下部電極
１８、２８、３８ 非晶質酸化物強誘電体キャパシタ膜
１９、２９、３９ 多結晶シリコンキャパシタ上部電極
Claims (3)
- 【請求項１】 半導体基板と、この基板上に形成されキ
ャパシタ用絶縁膜を有するキャパシタとを備え、前記キ
ャパシタ用絶縁膜の少なくとも一部に、非晶質強誘電体
膜が用いられていることを特徴とする半導体装置。 - 【請求項２】 前記非晶質強誘電体膜として、チタン、
ジルコニウムのうちの少なくとも一方と、鉛と、酸素と
を含む非晶質膜が用いられていることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 気相成長法で作製された非晶質強誘電体
膜が用いられていることを特徴とする請求項１或いは２
に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161577A JPH0513676A (ja) | 1991-07-02 | 1991-07-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161577A JPH0513676A (ja) | 1991-07-02 | 1991-07-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513676A true JPH0513676A (ja) | 1993-01-22 |
Family
ID=15737768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161577A Pending JPH0513676A (ja) | 1991-07-02 | 1991-07-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513676A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0716451A1 (en) * | 1994-12-06 | 1996-06-12 | Varian Associates, Inc. | Thin film capacitor and method for producing the same |
| EP0814514A2 (en) * | 1996-06-17 | 1997-12-29 | Samsung Electronics Co., Ltd. | A semiconductor memory device including a capacitor |
| WO2001045864A1 (en) * | 1999-12-22 | 2001-06-28 | Advanced Technology Materials, Inc. | Low temperature process for high density thin film integrated capacitors, and amorphously frustrated ferroelectric materials therefor |
| US6623656B2 (en) | 1999-10-07 | 2003-09-23 | Advanced Technology Materials, Inc. | Source reagent composition for CVD formation of Zr/Hf doped gate dielectric and high dielectric constant metal oxide thin films and method of using same |
| US6627934B1 (en) | 1996-09-30 | 2003-09-30 | Infineon Technologies Ag | Integrated semiconductor memory configuration with a buried plate electrode and method for its fabrication |
| US7094284B2 (en) | 1999-10-07 | 2006-08-22 | Advanced Technology Materials, Inc. | Source reagent compositions for CVD formation of high dielectric constant and ferroelectric metal oxide thin films and method of using same |
-
1991
- 1991-07-02 JP JP3161577A patent/JPH0513676A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0716451A1 (en) * | 1994-12-06 | 1996-06-12 | Varian Associates, Inc. | Thin film capacitor and method for producing the same |
| US5751019A (en) * | 1994-12-06 | 1998-05-12 | Varian Associates, Inc. | Method and structure for reducing short circuits between overlapping conductors |
| EP0814514A2 (en) * | 1996-06-17 | 1997-12-29 | Samsung Electronics Co., Ltd. | A semiconductor memory device including a capacitor |
| EP0814514A3 (en) * | 1996-06-17 | 1998-11-18 | Samsung Electronics Co., Ltd. | A semiconductor memory device including a capacitor |
| US5955774A (en) * | 1996-06-17 | 1999-09-21 | Samsung Electronics Co., Ltd. | Integrated circuit ferroelectric memory devices including resistors in periphery region |
| US6211005B1 (en) | 1996-06-17 | 2001-04-03 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof |
| US6627934B1 (en) | 1996-09-30 | 2003-09-30 | Infineon Technologies Ag | Integrated semiconductor memory configuration with a buried plate electrode and method for its fabrication |
| US6623656B2 (en) | 1999-10-07 | 2003-09-23 | Advanced Technology Materials, Inc. | Source reagent composition for CVD formation of Zr/Hf doped gate dielectric and high dielectric constant metal oxide thin films and method of using same |
| US7094284B2 (en) | 1999-10-07 | 2006-08-22 | Advanced Technology Materials, Inc. | Source reagent compositions for CVD formation of high dielectric constant and ferroelectric metal oxide thin films and method of using same |
| WO2001045864A1 (en) * | 1999-12-22 | 2001-06-28 | Advanced Technology Materials, Inc. | Low temperature process for high density thin film integrated capacitors, and amorphously frustrated ferroelectric materials therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5383088A (en) | Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics | |
| US6153898A (en) | Ferroelectric capacitor, method of manufacturing same and memory cell using same | |
| KR100479520B1 (ko) | 다결정 메모리 구조, 상기 구조를 형성하는 방법, 및 상기구조를 이용하는 반도체 메모리 디바이스 | |
| US7005695B1 (en) | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region | |
| US8541868B2 (en) | Top electrode templating for DRAM capacitor | |
| KR20010014838A (ko) | 실리콘상의 비결정성 유전체 커패시터 | |
| US6300652B1 (en) | Memory cell configuration and method for its production | |
| US6541281B2 (en) | Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same | |
| US8569819B1 (en) | Doped electrodes for DRAM applications | |
| US6207584B1 (en) | High dielectric constant material deposition to achieve high capacitance | |
| US7514272B2 (en) | Method of manufacturing ferroelectric memory device | |
| US5332684A (en) | Method for fabricating thin-film capacitor with restrained leakage current at side and end portions of electrodes in a semiconductor integrated circuit device | |
| KR100275853B1 (ko) | 반도체장치 및 그 제조방법 | |
| US20130052790A1 (en) | Doping approach of titanium dioxide for dram capacitors | |
| JP3274326B2 (ja) | 半導体装置およびその製造方法 | |
| US7573120B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| US6297085B1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory | |
| JP2001291841A (ja) | 強誘電体記憶素子 | |
| JPH0513676A (ja) | 半導体装置 | |
| KR100252854B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| JP4296375B2 (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ装置 | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JPH0629461A (ja) | 半導体装置のキャパシタ構造およびその製造方法 |