JP6929643B2 - 撮像装置および撮像システム - Google Patents

Description

本発明は撮像装置および撮像システムに関する。

カメラのイメージセンサ等に用いられる撮像装置として、積層型の撮像装置が提案されている。

特許文献１のＦｉｇ１に記載の撮像装置では、半導体基板２０の上に光電変換層４３が配される。そして、光電変換層４３の上には電極４９が配され、光電変換層４３と半導体基板２０との間には電極３５とコンタクト３１ｂが配される。光電変換層４３と電極３５との間には、絶縁膜４１が配され、光電変換層４３とコンタクト３１ｂとの間には、絶縁膜４１が配されない。

また、電極３５には、電極４９と電極３５の間の光電変換層４３にて電荷を蓄積する電位Ｖ１と、蓄積した電荷をコンタクト３１ｂに転送する電位Ｖ２とが供給される。コンタクト３１ｂは、画素回路２１に接続され、コンタクト３１ｂに転送された電荷に基づく信号が画素回路２１から出力される。

米国特許第８８３６８３９号明細書

特許文献１は、電荷の蓄積および電荷の転送を制御するために電極を配する構成について検討されている。しかし、このような電極を用いて、光電変換層で蓄積した電荷に基づく信号の利用効率を向上する方法については検討がされていない。

本発明の撮像装置は、電荷の蓄積および電荷の転送を制御するために配された電極を用いて、光電変換層で蓄積した電荷に基づく信号の利用効率を向上することを目的とする。

本発明は、基板に配された画素回路と、前記基板の上部に、前記基板の表面に沿った方向である第１方向に順に配された第１電極および第２電極と、前記第１電極および前記第２電極の上部に配された上部電極と、前記第１電極および前記第２電極と、前記上部電極との間に配された光電変換層と、前記第１電極と前記光電変換層との間に配された絶縁層と、を備えた画素を複数有する撮像装置であって、前記画素回路は、前記第１電極に接続した入力ノードを有する第１増幅部を含む第１信号出力回路と、前記第２電極に接続した入力ノードを有する第２増幅部を含む第２信号出力回路と、前記第１電極および前記第１増幅部の入力ノードに接続された第１容量と、前記第１容量を介して、前記第１電極の電位を制御する第１電位制御部と、を備え、前記第１電位制御部は、前記光電変換層で生じた信号電荷を収集する第１電位、または、前記信号電荷を前記第１方向に転送する第２電位を前記第１電極に供給し、第１差動回路を備え、前記第１信号出力回路の出力ノードと前記第１差動回路の非反転入力端子が電気的に接続し、前記第２信号出力回路の出力ノードと前記第１差動回路の反転入力端子が電気的に接続することを特徴とする撮像装置である。

本発明の撮像装置によれば、電荷の蓄積および電荷の転送を制御するために配された電極を用いて、蓄積した電荷に基づく信号の利用効率を向上することが可能である。

撮像装置の画素構成の模式図 撮像装置の全体構成の模式図 撮像装置の列回路の等価回路図 撮像装置の列回路の等価回路図 画素の平面模式図および断面模式図 画素の動作原理とポテンシャル模式図 光電変換部のエネルギーバンド構造図 撮像装置の駆動信号図 撮像装置の駆動信号図 撮像装置の画素構成の模式図 画素の動作原理とポテンシャル模式図 光電変換部のエネルギーバンド構造図 撮像装置の駆動信号図 撮像装置の画素構成の模式図 撮像装置の列回路の等価回路図 撮像装置の列回路の等価回路図 撮像装置の画素構成の模式図 光電変換システムの実施例のブロック図

本発明に係る１つの実施形態は、複数の画素を含む撮像装置である。本実施形態の撮像装置が有する画素は、基板に配された画素回路と、基板の上部に、基板の表面に沿った方向である第１方向に順に配された第１電極および第２電極と、第１電極および第２電極の上部に配された上部電極を有する。さらに画素は、第１電極および第２電極と上部電極の間に配された光電変換層と、第１電極と光電変換層との間に配された絶縁層と、を備える。

半導体層は、第１電極と上部電極との間に配された第１領域、および、第２電極と上部電極との間に配された第２領域を含む。

画素回路は、第１信号出力回路と第２信号出力回路を備える。第１信号出力回路は、第１電極に接続した入力ノードを有し、光電変換層で生じた電荷に基づく信号を出力する第１増幅部を含む。第２信号出力回路は、第２電極に接続した入力ノードを有し、光電変換層で生じた電荷に基づく信号を出力する第２増幅部を含む。さらに、画素回路は、第１増幅部の入力ノードに接続された第１容量と、第１容量を介して、第１電極の電位を制御する電位制御部と、を備える。

電位制御部は、信号電荷を収集する第１電位、または、信号電荷を第１方向に転送する第２電位を第１電極に供給する。

本実施形態の構成によれば、電位制御部が第１電極に第１電位を供給したとき、半導体層で生じた電荷が、半導体層の第１領域に蓄積される。そして、電位制御部が第１電極に第２電位を供給したとき、第１領域に蓄積された電荷が、第１領域から第２領域に向かって基板の表面に沿った第１方向に転送される。そのため、第１電極および第２電極の電位が変化する。

このときの第１電極の電位変化によって、第１増幅部の入力ノードの電位が変化する。第１増幅部の入力ノードの電位変化分が信号として第１信号出力回路から出力される。同様に第２電極の電位変化によって、入力ノードの電位が変化する。そして第２増幅部の入力ノードの電位変化分が信号として第２信号出力回路から出力される。つまり、第２電極の電位変化に基づく信号だけでなく、第２電極の電位変化に基づく信号を出力することが可能となり、光電変換層で蓄積した電荷に基づく信号の利用効率を向上することが可能となる。

また、第１信号出力回路から出力される信号と、第２信号出力回路から出力される信号の極性は逆となる。そこで、本実施形態の構成において、第１信号出力回路の出力ノードは、第１差動増幅回路の非反転入力端子に電気的に接続し、第２信号出力回路の出力ノードは、第１差動増幅回路の反転入力端子に電気的に接続する。つまり、第１差動増幅回路にて、第１信号出力回路から出力された信号と、第１信号出力回路から出力された信号と異なる極性の信号である第２信号出力回路から出力された信号の差を取る。このような構成によれば、光電変換層で蓄積した電荷に基づく信号の利用効率をさらに向上することが可能となる。なお、ここでは差動増幅回路としたが、差動回路であればよい。

本実施形態において、基板の表面は、例えば、半導体領域と当該半導体領域の上に配された絶縁体領域との界面である。ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）やＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）による絶縁体分離構造が用いられた場合、半導体領域と絶縁体領域との界面は平坦ではない。この場合、例えば、基板に配されたトランジスタのチャネルにおける半導体領域と絶縁体領域との界面が、基板の表面である。

なお、第１増幅部および第２増幅部にＭＯＳトランジスタを使用すると等価ゲート面積も大きくなる。そのため、ＲＴＮ（Ｒａｎｄｏｍ Ｔｅｌｅｇｒａｐｈ Ｎｏｉｓｅ）も低減可能であり、また差動増幅をおこなうことで信号線に発生する同相ノイズもキャンセル可能となる。

以下では、本発明の実施例について図面を用いて詳細に説明する。本発明は以下に説明される実施例のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施例の一部の構成が変更された変形例も、本発明の実施例である。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。

図１から図９を用いて、本実施例の撮像装置を説明する。各図面において同じ符号が付されている部分は、同じ素子または同じ領域を指す。本実施例において信号電荷は正孔（ホール）として説明し、白抜きの丸を正孔とする。ただし、信号電荷を電子としてもよい。

図１（ａ）に本実施例の撮像装置の画素１００の概略図を示す。撮像装置は、画素１００に含まれる画素回路が配された基板（不図示）と、基板の上に配された光電変換層１０８を備える。図１（ａ）は例として１つの画素１００だけを示す。

画素１００は、光電変換層１０８を有する。光電変換層１０８は、シリコンなどの無機半導体（無機光電変換層）で構成されうる。あるいは、光電変換層１０８は有機半導体（有機光電変換層）により構成されうる。光電変換層１０８は、第１領域１０１、第２領域１０３、および、第３領域１０２を有する。

光電変換層１０８の上には、第１領域１０１、第３領域１０２、および、第２領域１０３に対してバイアス電位を供給する上部電極Ｓ１０６が配される。上部電極Ｓ１０６は電源ＶＳ１０４に接続される。電源ＶＳ１０４は、電位Ｖｓを供給する。

本実施例では、上部電極Ｓ１０６が第１領域１０１および第２領域１０３の両方にバイアス電位を供給する。そのため、上部電極Ｓ１０６は、第１領域１０１の上、および、第２領域１０３の上に連続して延在した導電層によって構成される。別の観点で言えば、上部電極Ｓ１０６の第１部分が第１領域１０１にバイアス電位を供給し、上部電極Ｓ１０６の第２部分が、第２領域１０３にバイアス電位を供給する。なお、上部電極Ｓ１０６の第１部分と第２部分とは互いに分離されていてもよい。

画素１００は、第１領域１０１にバイアス電位を供給する電極Ｐ１１０（第１電極）と、第２領域１０３にバイアス電位を供給する電極Ｄ１１２（第２電極）と、第３領域１０２にバイアス電位を供給する転送電極Ｔ１１１（第３電極）と、を有する。

第１領域１０１は、電極Ｐ１１０と上部電極Ｓ１０６との間に配される領域であり、第２領域１０３は、電極Ｄ１１２と上部電極Ｓ１０６との間に配される領域であり、第３領域１０２は、転送電極Ｔ１１１と上部電極Ｓ１０６との間に配される領域である。なお、本実施例において、電極Ｄ１１２と半導体層の第２領域１０３とは互いに接している。

なお、電極Ｐ１１０と電極Ｄ１１２は、互いに電気的に分離されている。このような構成により、第１領域１０１と第２領域１０３に互いに独立してバイアス電位を供給することが可能となる。

上部電極Ｓ１０６は所定の量の光を透過させるように構成される。例えば、透明な導電材料であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）層や薄膜化された金属層が上部電極Ｓ１０６に用いられる。

上部電極Ｓ１０６と光電変換層１０８との間には、上部電極Ｓ１０６から光電変換層１０８への電荷の注入を低減するためのブロッキング層１０７が配されている。本実施例のブロッキング層１０７は、正孔が光電変換層１０８へ侵入することを防ぐように構成される。そのため、正孔ブロッキング層と呼んでもよい。ブロッキング層１０７は、光電変換層１０８とは異なるバンドギャップを持つ材料で構成されうる。あるいは、ブロッキング層１０７は、光電変換層１０８とは異なる不純物濃度を持つ材料で構成されうる。

電極Ｐ１１０と光電変換層１０８との間には、絶縁層１０９が配される。絶縁層１０９は、電極Ｄ１１２の少なくとも一部には絶縁層が延在しないように配されている。なお、本実施例の変形例では、ブロッキング層１０７が省略されてもよい。

第１領域１０１と第２領域１０３との間には、第３領域１０２が配される。転送電極Ｔ１１１は、第３領域１０２に供給するバイアス電位を制御する。なお、本実施例の変形例では、第３領域１０２および転送電極Ｔ１１１が省略される。

図１（ｂ）、（ｃ）は、第１領域１０１を含む光電変換部の等価回路図の例を示している。本実施例において、光電変換部は、光電変換層１０８と絶縁層１０９とを含む。したがって、光電変換部は、上部電極Ｓ１０６と電極Ｐ１１０との間の容量成分を含む。

図１（ｂ）、（ｃ）の等価回路は、この容量成分を上部電極Ｓ１０６および電極Ｐ１１０の間に配された容量１１１として示している。なお、図１（ｂ）は、光電変換部がブロッキング層１０７を含む実施例を示している。そのため、ブロッキング層１０７および光電変換層１０８がダイオードの回路記号１１２で示されている。図１（ｃ）は、光電変換部がブロッキング層を含まない実施例を示している。そのため、光電変換層１０８が抵抗の回路記号１４０で示されている。

次に光電変換層１０８の構造について説明する。本実施例において、第１領域１０１、および、第２領域１０３は、光電変換層１０８の連続する領域に配されている。光電変換層１０８の連続する領域は、例えば、光電変換層１０８のうちほぼ均質な材料により構成された領域である。撮像装置の製造時には製造誤差が生じる。そのため、光電変換層１０８の連続する領域は、製造誤差に起因した材質の違いを含んでもよい。つまり、別の観点では、光電変換層１０８の連続する領域は、光電変換層１０８のうち同時に形成される領域である。光電変換層１０８の連続する領域が同時に形成された後に、その一部のみに加工が行われてもよい。したがって、光電変換層１０８の連続する領域は、互いに異なる厚さあるいは互いに異なる幅を有する複数の領域を含んでいてもよい。

画素１００の各部の機能について説明する。光電変換層１０８の第１領域１０１、上部電極Ｓ１０６の第１領域１０１の上に配された第１部分、電極Ｐ１１０、および、光電変換層１０８と電極Ｐ１１０との間に配された絶縁層１０９が、光電変換部を構成する。光電変換部は、入射光に応じて信号電荷を生成し、また、入射光によって生成された電荷を信号電荷として蓄積する。上部電極Ｓ１０６と電極Ｐ１１０との間に供給される電位に応じて、光電変換部における信号電荷の蓄積、および、光電変換部からの信号電荷の排出または転送を制御することができる。

光電変換層１０８の第２領域１０３が、電荷授受部を構成する。電荷授受部に光電変換部の電荷が転送される。第２領域１０３と電極Ｄ１１２とが接しているため、第２領域１０３に転送された電荷は電極Ｄ１１２に移動する。

光電変換層１０８の第３領域１０２、上部電極Ｓ１０６、転送電極Ｔ１１１、および、光電変換層１０８と転送電極Ｔ１１１との間に配された絶縁層１０９が、電荷転送部を構成する。本実施例では、第１領域１０１と第２領域１０３とが、第３領域１０２を介して、光電変換層１０８の連続する領域に配されている。このような構成により、電荷転送部は、第１領域１０１に蓄積された電荷を、第２領域１０３に転送しやすくすることができる。電荷の転送は、電源ＶＴによって転送電極Ｔ１１１に供給されるバイアス電位によって制御される。

本実施例においては、連続して形成された光電変換層１０８の異なる部分に、第１領域１０１、第３領域１０２、第２領域１０３が配される。そして、それぞれの領域を互いに独立に制御している。これにより、第１領域１０１、第３領域１０２、および、第２領域１０３は、互いに異なる機能を実現している。第１領域１０１は、光電変換による電荷の生成の機能と電荷蓄積および電荷転送の機能とを有する。第３領域１０２は、第１領域１０１から第２領域１０３への電荷転送を補助する機能を有する。第２領域１０３は、第１領域１０１から転送された電荷を授受する機能を有する。

次に、図１（ａ）の画素１００の画素回路の構成について説明する。不図示の基板には画素回路が配される。そして、画素回路の配された基板の上には、光電変換層１０８が配される。別の観点で言えば、光電変換層１０８は画素回路の配された不図示の基板に積層されている。基板は例えばシリコン基板である。

画素回路は、第１信号出力回路１３０および第２信号出力回路１３１を有する。第１信号出力回路１３０は、第１リセットトランジスタ（第１リセット部）１１７、第１増幅トランジスタ（第１増幅部）１１８および第１選択トランジスタ（第１選択部）１１９を含む。第２信号出力回路１３１は、第２リセットトランジスタ（第２リセット部）１２２、第２増幅トランジスタ（第２増幅部）１２３および第２選択トランジスタ（第２選択部）１２４を含む。ただし、第１選択トランジスタ１１９および第２選択トランジスタ１２４は、配されなくてもよい。

第１増幅トランジスタ１１８の入力ノードは、電極Ｐ１１０に接続される。第１増幅トランジスタ１１８の入力ノードは、ノードＢとして示されている。ノードＢは、電気的にフローティングとすることが可能である。ノードＢが電気的にフローティングになることにより、ノードＢの電位が、第１領域１０１に蓄積された電荷に応じて変化しうる。

そして第１増幅トランジスタ１１８は、第１領域１０１で生じた電荷に基づく信号を出力する。

第２増幅トランジスタ１２３の入力ノードは電極Ｄ１１２に接続される。第２増幅トランジスタ１２３の入力ノードは、ノードＤとして示されている。ノードＤにおいても、電気的にフローティングとすることが可能である。ノードＤが電気的にフローティングになることにより、ノードＤの電位が、第１領域１０１から第２領域１０３に転送された電荷に応じて変化しうる。そして第２増幅トランジスタ１２３は、第１領域１０１から転送された電荷に基づく信号を出力する。

なお、電極Ｐ１１０と第１増幅トランジスタ１１８の入力ノードとが短絡されてもよい。あるいは、電極Ｐ１１０と第１増幅トランジスタ１１８との間の電気経路にスイッチが配されてもよい。これらは電極Ｄ１１２と第２増幅トランジスタ１２３においても同様である。

第１リセットトランジスタ１１７のゲートには駆動信号ｐＲＥＳ１が供給され、オンとオフとが切り替えられるように制御される。第１リセットトランジスタ１１７は、第１増幅トランジスタ１１８の入力ノードＢの電位をリセットする。

第２リセットトランジスタ１２２のゲートには駆動信号ｐＲＥＳ２が供給され、オンとオフとが切り替えられるように制御される。第２リセットトランジスタ１２２は、リセットトランジスタ１２２は第２増幅トランジスタ１２３の入力ノードＤの電位をリセットする。

第１選択トランジスタ１１９のゲートには駆動信号ｐＳＥＬ１が供給され、オンとオフとが切り替えられるように制御される。第１選択トランジスタ１１９は、第１増幅トランジスタ１１８と第１信号線１２０の間の電気的な接続を切り替える。

第２選択トランジスタ１２４のゲートには駆動信号ｐＳＥＬ２が供給され、オンとオフとが切り替えられるように制御される。第２選択トランジスタ１２４は、第２増幅トランジスタ１２３と第２信号線１２５との電気的な接続を切り替える。

なお、１つの第１信号線１２０および第２信号線１２５には、複数の画素１００が接続される。第１信号線１２０には、第１電流源１２１が接続され、第１増幅トランジスタ１１８および第１電流源１２１はソースフォロア回路を構成する。

第２信号線１２５には、第２電流源１２６が接続され、第２増幅トランジスタ１２３および第２電流源１２６はソースフォロア回路を構成する。

さらに、画素回路は、第１容量ＣＭ１１６、電位制御部ＶＰ１１３、電源ＶＴ１１４を備える。第１容量ＣＭ１１６は、第１増幅トランジスタ１１８の入力ノードおよび電極Ｐ１１０に接続される。電極Ｐ１１０と第１の容量ＣＭ１１６とが短絡されてもよい。あるいは、電極Ｐ１１０と第１の容量ＣＭ１１６との間の電気経路にスイッチが配されてもよい。

第１容量ＣＭ１１６は、例えば、絶縁体を間に挟んで対向する２つの電極により構成される。２つの電極はポリシリコンや金属などの導電材料で構成される。あるいは、第１容量ＣＭ１１６は、半導体領域と、当該半導体領域の上にゲート絶縁膜を介して配されたゲート電極とを含んで構成される。第１容量ＣＭ１１６に含まれる半導体領域は、トランジスタのソース領域やドレイン領域よりも高い不純物濃度を有することが好ましい。ゲート電極は、ポリシリコンや金属などの導電材料で構成される。

第１容量ＣＭ１１６は、電極Ｐ１１０に電気的に接続された第１端子と、第１端子とは別の第２端子とを含む。それぞれの端子は、金属、ポリシリコンなどの導電材料、あるいは、半導体領域で構成されうる。第２端子には、所定の電位が供給される。なお、図１（ａ）において、ノードＢが第１端子を含み、ノードＣが第２端子を含む。

本実施例では、第２端子が電位制御部ＶＰ１１３に接続される。つまり、電位制御部ＶＰ１１３は、第１容量ＣＭ１１６を介して第１増幅トランジスタ１１８の入力ノードおよび電極Ｐ１１０に接続される。電位制御部ＶＰ１１３は、第１電位および第１電位とは異なる第２電位を含む複数の電位を第１容量ＣＭ１１６を介して電極Ｐ１１０に供給する。なお、ノードＢに電位ＶＭが供給され、ノードＣに電位ＶＰが供給される。電位ＶＭと電位ＶＰとは、第１容量ＣＭ１１６の容量値に応じた関係を有する。

電源ＶＴ１１４は、転送電極Ｔ１１１に接続され、転送電極Ｔ１１１に電位ＶＴとして、第３電位と第４電位が供給される。電位ＶＴとして第３電位が供給されることで第３領域にポテンシャル障壁が形成される。また、電位ＶＴとして第４電位が供給されることで第３領域にポテンシャル障壁が形成されない。

電極Ｐ１１０に第１電位が供給されることで、第１領域１０１に電荷を蓄積する。このとき、転送電極Ｔ１１１に第３電位が供給されることで電荷の蓄積を行いやすくする。また、電極Ｐ１１０に第２電位が供給されることで、第１領域１０１に蓄積した電荷を第２領域１０３に転送する。このとき、転送電極Ｔ１１１に第４電位が供給されることで電荷の転送を行いやすくする。

そして、第１信号出力回路１３０は、第１信号線１２０を介して差動増幅回路３０１の非反転入力端子に接続され、第２信号出力回路１３１は、第２信号線１２５を介して差動増幅回路３０１の反転入力端子に接続される。第１信号出力回路１３０から出力される信号と第２信号出力回路１３１から出力される信号は、逆極性となる。そのため、差動増幅回路３０１が、第１信号出力回路１３０および信号出力回路１３１から出力された信号の差分を差分信号として出力することで、二つの信号の絶対値を加算した信号を出力することが可能となる。

続いて、画素１００の制御について説明する。まず、露光期間においては、第１領域１０１に逆バイアスがかかるように、上部電極Ｓ１０６と電極Ｐ１１０の電位を制御する。これにより、第１領域１０１に発生した信号電荷は、露光期間中、第１領域１０１に蓄積される。次に、第１領域１０１に保持された電荷を第２領域１０３に転送するために、電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２の電位を制御する。

例えば、第２領域１０３のポテンシャルを、第１領域１０１のポテンシャルより低くすることで電荷を転送することができる。蓄積された信号電荷を転送することにより、蓄積された信号電荷の量に応じた電位変化がノードＢ、およびノードＤに生じる。したがって、画素１００のノードＢおよびノードＤの電位変化量を信号電荷に基づく信号として、第１信号出力回路１３０および第２信号出力回路１３１から出力することができる。別の観点で言えば、本実施例では、第１領域１０１の電荷を転送することで、第１領域１０１に蓄積された電荷に基づく信号を第１信号出力回路１３０から出力している。さらに、第１領域１０１から転送された電荷を授受することで、第２領域１０３に転送された電荷に基づく信号を第２信号出力回路１３１から出力している。

電極Ｐ１１０の電位ＶＭを制御するために、第１容量ＣＭ１１６の第２端子の電位ＶＰを制御している。電位制御部ＶＰ１１３が、第１電位と、第２電位とを、電位ＶＰとして第１容量ＣＭ１１６の第２端子へ供給している。

本実施例においては、光電変換層１０８において、第１領域１０１から第２領域１０３へ第１方向に電荷が転送される。第１方向は、画素回路の配された基板の表面に平行な方向である。このような構成によれば、転送された電荷に応じて変化したノードＢの電位と、排出された電荷に応じて変化したノードＤの電位の両方の電位変化を信号として得ることが可能である。そして、２つの信号を１つの信号として用いるため光電変換層で蓄積した電荷に基づく信号の利用効率を向上することが可能となる。

次に画素１００の各部に供給される電位について説明する。本実施例では、光電変換により生成した電荷のうち、正孔を信号電荷として利用する場合を説明する。なお、信号電荷が電子の場合、電位の大きさの関係は逆になる。本明細書では、特に断りがない限り、接地されたノードの電位を基準の０Ｖとする。

上部電極Ｓ１０６には電源ＶＳ１０４から所定の電位Ｖｓ（本実施例では６Ｖ）の電位が供給される。電位制御部ＶＰ１１３は電位ＶＰ（本実施例では３Ｖ〜５Ｖ）が供給される。電位Ｖｓと電位ＶＰとは、第１領域１０１の正孔に対して逆バイアスが供給されるような関係を持っている。光電変換により生成した正孔は、第１領域１０１と絶縁層１０９の界面付近に蓄積される。

本実施例では、信号電荷が正孔であるため、信号電荷の蓄積時に電極Ｐ１１０の電位ＶＭは転送電極Ｔ１１１の電位ＶＴよりも低い。後述の図５の説明で述べるように、基板の表面と平行な面において、転送電極Ｔ１１１は、電極Ｐ１１０の周囲を囲うように配されている。よって電位ＶＭ＜電位ＶＴと設定することにより、電極Ｐ１１０の近傍に配された第１領域１０１にポテンシャルの井戸が形成される。このとき、光電変換で生成された正孔は、第１領域１０１のポテンシャル井戸に効率的に収集される。また転送電極Ｔ１１１の電位ＶＴによって第３領域１０２にポテンシャル障壁を形成するため、第１領域１０１に蓄積された電荷の漏れ出しを低減することができる。

本実施例では、電位制御部ＶＰ１１３が、第１容量ＣＭ１１６の第２端子に、少なくとも第１電位ＶＰ１と、第１電位ＶＰ１とは異なる第２電位ＶＰ２とを供給する。本実施例では信号電荷が正孔であるから、第２電位ＶＰ２は第１電位ＶＰ１より高い電位である。本実施例では、例えば、第１電位ＶＰ１は３Ｖであり、第２電位ＶＰ２は５Ｖである。信号電荷が電子の場合、例えば、第１電位ＶＰ１が５Ｖであり、第２電位ＶＰ２が３Ｖである。

本実施例において、第１リセット電位Ｖｒｅｓ１は、例えば、上部電極Ｓ１０６に供給される電位Ｖｓよりも低い電位である。本実施例では、例えば、上部電極Ｓ１０６に供給される電位Ｖｓは６Ｖ、第１リセット電位Ｖｒｅｓ１は３Ｖである。信号電荷が電子の場合、例えば、上部電極Ｓ１０６に供給される電位Ｖｓは３Ｖ、第１リセット電位Ｖｒｅｓ１は６Ｖである。

本実施例では、ノードＣに複数の電位を含む電位ＶＰを供給することで、第１の容量ＣＭ１１６を介してノードＣと容量結合しているノードＢの電位ＶＭを電位制御部ＶＰ１１３が制御する。そのため、ノードＣに供給される電位ＶＰと、第１リセット電位Ｖｒｅｓ１あるいは上部電極Ｓ１０６に供給される電位Ｖｓとの直流的な大小関係は特に制限されない。

本実施例では、電極Ｐ１１０に供給される電位ＶＭと、転送電極Ｔ１１１に供給される電位ＶＴと、電極Ｄ１１２の電位ＶＤを制御することで、第１領域１０１に蓄積された信号電荷を第２領域１０３へ転送する。ここで、電極Ｄ１１２に供給される電位は第２リセット電位Ｖｒｅｓ２で決定される。信号電荷が正孔の場合、電位ＶＭ＞電位ＶＴ＞電位ＶＤという関係により、電荷を転送することができる。

図２は、本実施例の撮像装置のブロック図である。図２では、異なる行に供給される駆動信号を区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。また、異なる列に供給される駆動信号を区別するために、（ｍ）、（ｍ＋１）などの列を表す符号を付している。

図２には、例として４行４列の行列状に配された１６個の画素１００が示されている。１つの列に含まれる複数の画素１００が、信号線１２０、信号線１２５の各々に接続される。行駆動回路２５０は、画素１００に駆動信号ｐＲＥＳ（ｐＲＥＳ１、ｐＲＥＳ２）、駆動信号ｐＶＰ（ノードＣの電位ＶＰ）、および、駆動信号ｐＳＥＬ（ｐＳＥＬ１、ｐＳＥＬ２）を供給する。

図１（ａ）の第１リセットトランジスタ１１７および第２リセットトランジスタ１２２のゲートに駆動信号ｐＲＥＳが供給される。第１選択トランジスタ１１９および第２選択トランジスタ１２４のゲートに駆動信号ｐＳＥＬが供給される。第１リセットトランジスタ１１７および第２リセットトランジスタ１２２に共通の駆動信号ｐＲＥＳを、第１選択トランジスタ１１９および第２選択トランジスタ１２４に共通の駆動信号ｐＳＥＬを供給しているが、必ずしも共通にする必要はない。別々に駆動信号を用意してもよいが、共通にした方がレイアウト面積を低減できる。

１つの行に含まれる複数の画素１００は共通の駆動信号線に接続される。駆動信号線は、上述の駆動信号ｐＲＥＳ、駆動信号ｐＳＥＬなどを伝達する配線である。

本実施例では、第１容量ＣＭ１１６の第２端子（ノードＣ）に供給される電位ＶＰは、行ごとに独立して制御される。そのため、行駆動回路２５０が電位供給部２０３から電位ＶＰの供給される行を選択する。なお、グローバル電子シャッタ動作を行う場合、各駆動信号は、全行で一括駆動される。ローリングシャッタ動作を行う場合は、行ごとに各駆動信号が制御される。

次に図３を用いて撮像装置の列回路の等価回路図について説明する。図３は、ｍ列目およびｍ＋１列目の列回路２０４の等価回路を示している。他の列の列回路２０４の図示は省略されている。

第１信号線１２０および第２信号線１２５は、対応する列回路２０４に接続される。図１に示された差動増幅回路３０１は、列回路２０４に含まれる。列駆動回路２０２は、列回路２０４を列ごとに駆動する。具体的には、列駆動回路２０２は、駆動信号ＣＳＥＬを複数の列回路２０４に供給している。他の図面でも同様である。このような構成により、行ごとに並列に読み出された信号を、順次、出力部に出力することができる。

第１信号線１２０および第２信号線１２５の信号は、差動増幅回路３０１によって差分信号となって出力される。このとき出力される差動信号は、信号出力回路１３０および信号出力回路１３１の信号の絶対値を加算した信号となる。

差動増幅回路３０１の出力ノードは、Ｓ／Ｈスイッチ３０２を介して容量ＣＴＳに接続される。また、列アンプ３０１の出力ノードは、Ｓ／Ｈスイッチ３０３を介して容量ＣＴＮに接続される。Ｓ／Ｈスイッチ３０２およびＳ／Ｈスイッチ３０３は、それぞれ、駆動信号ｐＴＳおよび駆動信号ｐＴＮによって制御される。このような構成により、画素１００からのリセットノイズを含むノイズ信号Ｎと、光信号Ｓとノイズ信号Ｎを含む信号とを保持することができる。したがって、本実施例の撮像装置は相関二重サンプリングを行うことが可能である。つまりリセットノイズを除去した光信号Ｓを出力することができる。

容量ＣＴＳは、転送スイッチ３０４を介して信号線３０６に接続される。容量ＣＴＮは、転送スイッチ３０５を介して信号線３０７に接続される。転送スイッチ３０４および３０５は、列駆動回路からの駆動信号ＣＳＥＬによって制御される。

信号線３０６は第２差動増幅回路１２７の非反転入力端子に接続され、信号線３０７は第２差動増幅回路１２７の反転入力端子に接続される。第２差動増幅回路１２７は、信号線３０６の信号と信号線３０７の信号との差分信号を増幅して出力する。増幅された信号は、アナログデジタル変換部２０５に入力され、アナログ信号からデジタル信号へ変換され、それから、撮像装置の外部へ出力される。

なお、列回路２０４にアナログデジタル変換回路を用いてもよい。例えば、図４は差動増幅回路３０１の出力信号をアナログデジタル変換する列回路２０６の例である。差動増幅回路３０１の出力はアナログデジタル変換部３０８に接続している。アナログデジタル変換部３０８の出力はメモリ３０９に接続される。メモリ３０９はデジタル信号出力回路３１０に接続される。アナログデジタル変換部３０８で差動増幅回路３０１から出力されるノイズ信号Ｎと光信号Ｓ信号がデジタル信号に変換されてメモリ３０９で信号が保持される。デジタル信号出力回路によって、各列のノイズ信号Ｎと光信号Ｓの差分信号が生成され、撮像装置の外部へ出力される。このように、列回路でアナログデジタル変換するため画素回路で発生するノイズが低減可能である。

次に、図５を用いて本実施例の画素１００の平面模式図および断面模式図について説明する。図５（ａ）は２行２列の画素１００を示している。図５（ａ）は、画素回路の配された基板の表面と平行な面における電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２の配置を模式的に示している。

図５（ａ）に示すように、平面視において、転送電極Ｔ１１１は、電極Ｐ１１０を囲うように配され、且つ電極Ｄ１１２は、転送電極Ｔ１１１を囲うように配されている。

またこのような配置により、第１領域１０１に蓄積された電荷を、素早く第２領域１０３に転送することができる。結果として、撮像装置の駆動を高速化することができる。また、転送電極Ｔ１１１に供給されるバイアス電位により第１領域１０１と第２領域１０３の間に信号電荷からみたポテンシャル障壁を形成することができる。これにより、生成された電荷を効率よく第１領域１０１に収集することができる。さらに、収集された電荷が第２領域１０３や隣接する画素にもれることを抑制できる。電荷転送中には、速やかにかつ完全に電荷転送できるようになっている。なお、転送電極Ｔ１１１が配されない場合には、電極Ｄ１１２は、電極Ｐ１１０を囲うように配される。

図５（ｂ）に示された断面は、図５（ａ）における線分ＡＢに沿った断面に対応する。図５（ｂ）は、マイクロレンズ４０１、平坦化層４０２、カラーフィルタ４０３、光電変換層１０８と基板との間に配される層間膜４０４が示されている。光電変換層１０８には、第１領域１０１、第３領域１０２、および、第２領域１０３が示されている。なお、層間膜４０４には電極と画素回路とを接続する不図示の導電部材が配されている。

上部電極Ｓ１０６は、所定の量の光を透過させる導電部材で構成される。例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などのインジウム、および／または、スズを含む化合物や、ＺｎＯなどの化合物が、上部電極Ｓ１０６の材料として用いられる。このような構成によれば、多くの光を第１領域１０１に入射させることができる。そのため、感度を向上させることができる。他の例として、所定の量の光が透過する程度の薄さを有するポリシリコンや金属を、上部電極Ｓ１０６として用いてもよい。金属は抵抗が低いため、金属を上部電極Ｓ１０６の材料に用いた実施例は、低消費電力化あるいは駆動の高速化に有利である。なお、上部電極Ｓ１０６の光の透過率は、ゼロでなければ、特に限定されない。

光電変換層１０８は、真性のアモルファスシリコン（以下、ａ−Ｓｉ）、低濃度のＰ型のａ−Ｓｉ、低濃度のＮ型のａ−Ｓｉなどで形成される。あるいは、光電変換層１０８は、化合物半導体で形成されてもよい。例えば、ＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＧａＡｌＡｓＰなどのＩＩＩ−Ｖ族化合物半導体、ＣｄＳｅ、ＺｎＳ、ＨｄＴｅなどのＩＩ−ＶＩ族化合物半導体、ＰｂＳ、ＰｂＴｅ、ＣｕＯなどのＩＶ−ＶＩ族化合物半導体が挙げられる。

あるいは、光電変換層１０８は、有機材料で形成されてもよい。例えば、フラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、亜鉛フタロシアニン（ＺｎＰｃ）、キナクリドン、フタロシアニン系化合物、ナフタロシアニン系化合物などを用いることができる。さらに、上述の化合物半導体で構成された量子ドット膜を光電変換層１０８に用いることができる。光電変換層１０８の不純物濃度が低いか、あるいは、光電変換層１０８は真性であるとよい。このような構成によれば、光電変換層１０８に空乏層を十分に広げることができるため、高感度化、ノイズ低減などの効果を得ることができる。

ブロッキング層１０７は、上部電極Ｓ１０６から光電変換層１０８へ信号電荷と同じ導電型の電荷が注入されることを阻止する。上部電極Ｓ１０６をＩＴＯとした場合、光電変換層１０８を形成する半導体との組み合わせによっては、上部電極Ｓ１０６をブロッキング層１０７として兼用することできる。つまり上部電極Ｓ１０６から光電変換層１０８に信号電荷と同じ導電型の電荷が注入されないような、ポテンシャル障壁が形成されればよい。

ブロッキング層１０７には、光電変換層１０８に用いられる半導体と同じ種類であって、光電変換層１０８に用いられる半導体よりも不純物濃度の高いＮ型あるいはＰ型の半導体を用いることができる。例えば、光電変換層１０８にａ−Ｓｉが用いられる場合、ブロッキング層１０７に不純物濃度の高いＮ型のａ−Ｓｉ、あるいは、不純物濃度の高いＰ型のａ−Ｓｉが用いられる。不純物濃度の違いによりフェルミ準位の位置が異なるため、電子および正孔のうち一方に対してのみ、ポテンシャルバリアを形成することができる。ブロッキング層１０７の導電型は、信号電荷と反対の導電型の電荷が多数キャリアとなる導電型である。

もしくは、光電変換層１０８とは異なる材料でブロッキング層１０７を構成することができる。このような構成によれば、ヘテロ接合が形成される。材料の違いによりバンドギャップが異なるため、電子および正孔のうち一方に対してのみ、ポテンシャルバリアを形成することができる。

光電変換層１０８と、電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２のそれぞれとの間には、絶縁層１０９が配される。絶縁層１０９には、絶縁性の材料が用いられる。例えば絶縁層１０９の材料として、酸化シリコン、アモルファス酸化シリコン（以下、ａ−ＳｉＯ）、窒化シリコン、アモルファス窒化シリコン（ａ−ＳｉＮ）などの無機材料、あるいは、有機材料が用いられる。絶縁層１０９の厚さは、トンネル効果により電荷が透過しない程度の厚さとするとよい。このような構成にすることで、リーク電流を低減できるため、ノイズを低減することができる。具体的には、絶縁層１０９の厚さは５０ｎｍ以上とするとよい。

ブロッキング層１０７、光電変換層１０８、および、絶縁層１０９にａ−Ｓｉ、ａ−ＳｉＯ、ａ−ＳｉＮを用いる場合は、水素化処理を行い、水素でダングリングボンドを終端してもよい。このような構成により、ノイズを低減することができる。

電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２は、それぞれ、金属などの導電部材で構成される。電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２には、配線を構成する導電部材、あるいは、外部との接続用のパッド電極を構成する導電部材と同じ材料が用いられる。このような構成によれば、電極Ｐ１１０、転送電極Ｔ１１１、電極Ｄ１１２、配線、および、パッド電極の一部または全部を同時に形成することができる。

なお、電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２は、それらの重心が一致するように配されたほうがよい。このような構成によれば、マイクロレンズ４０１が光電変換部（第１領域１０１および電極Ｐ１１０）に効率的に入射光をフォーカスすることができる。光電変換部の電界分布と光入射分布とが揃うため、光電変換によって発生した電荷が効率的に第１領域１０１に収集される。

図６を用いて本実施例の動作について説明する。図６（ａ）〜（ｃ）は、光電変換層１０８における信号電荷（正孔）の動作を模式的に示している。図６（ｄ）〜（ｆ）は、光電変換層１０８と絶縁層１０９との界面におけるポテンシャルを模式的に示す。図６（ｄ）〜（ｆ）のそれぞれにおいて、横軸は基板表面と平行な第１方向における光電変換層１０８の位置を示し、縦軸は正孔に対するポテンシャルを示す。縦軸の上に行くほど、正孔に対するポテンシャルが低い。したがって、縦軸の上に行くほど、電位は低くなる。

図６（ａ）は、光電変換によって生成した正孔が第１領域１０１に蓄積された状態を示す。図６（ｄ）は、図６（ａ）に対応する第１領域１０１、第３領域１０２、第２領域１０３における正孔に対するポテンシャルの模式図を示す。

この場合、電極Ｐ１１０の電位ＶＭ、転送電極Ｔ１１１の電位ＶＴ、電極Ｄ１１２の電位ＶＤは、ＶＤ＝ＶＭ＜ＶＴの関係、または、ＶＤ＜ＶＭ＜ＶＴの関係、または、ＶＭ＜ＶＤ＜ＶＴの関係を満たしている。

このとき転送電極Ｔ１１１に供給される電位ＶＴによって、第１領域１０１と第２領域１０３の間のポテンシャル障壁を制御し電気的な接続を切り替えている。つまり転送電極Ｔ１１１は、第１領域１０１と第２領域１０３の分離を行う分離電極として働いている。

上部電極Ｓ１０６の電位をＶｓとしたとき、好適にはＶｓ＝ＶＴとすることで、電気的な分離性能が向上する。なお、電極Ｐ１１０の電位ＶＭは、電位制御部ＶＰ１１３の供給する電位ＶＰおよび第１容量ＣＭ１１６の容量値に基づいて制御される。

図６（ｂ）は、第１領域１０１に蓄積された正孔を、第２領域１０３に転送している状態を示す。図６（ｅ）は、図６（ｂ）に対応する第１領域１０１、第３領域１０２、第２領域１０３における正孔に対するポテンシャルの模式図を示す。この場合、電極Ｐ１１０の電位ＶＭ、転送電極Ｔ１１１の電位ＶＴ、電極Ｄ１１２の電位ＶＤは、ＶＤ＝ＶＴ＜ＶＭの関係またはＶＤ＜ＶＴ＜ＶＭの関係を満たしている。

この関係により、第１領域１０１から第２領域１０３の間にはポテンシャルのスロープが形成される。そのため、第１領域１０１に蓄積された正孔は、光電変換層１０８と絶縁層１０９界面に沿って、第２領域１０３へ転送される。第２領域１０３は電極Ｄ１１２と電気的に接続され、入力ノードＤの電位を変化させる。

図６（ｃ）は、第２領域１０３に信号電荷が転送された後の状態を示す。図６（ｆ）は、図６（ｃ）に対応する第１領域１０１、第３領域１０２、第２領域１０３における正孔に対するポテンシャル模式図を示す。電極Ｐ１１０の電位ＶＭ、転送電極Ｔ１１１の電位ＶＴ、電極Ｄ１１２の電位ＶＤは、信号電荷を転送する前の状態、すなわち、図６（ｄ）に示される状態と同じである。具体的には、ＶＤ＝ＶＭ＜ＶＴの関係、または、ＶＤ＜ＶＭ＜ＶＴの関係、または、ＶＭ＜ＶＤ＜ＶＴの関係が満たされている。このとき、第１領域１０１においては転送動作により蓄積した信号電荷がなくなる。

そのため、絶縁層１０９による容量結合を介して、第２領域１０３へ転送された電荷の量に応じた電位変化が、電極Ｐ１１０に接続された第１増幅トランジスタ１１８の入力ノードＢに生じる。また、電荷が第２領域１０３へ転送された分だけ電極Ｄ１１２に接続された第２増幅トランジスタ１２３の入力ノードＤに電位変化が生じる。換言すると、露光期間に第１領域１０１に蓄積された信号電荷の量に応じた信号が、第１信号出力回路１３０および第２信号出力回路１３１から出力される。

なお、本実施例において、第１領域１０１から第３領域１０２を介して第２領域１０３まで、光電変換層１０８が、基板の表面に平行な方向に沿って連続している。したがって、図６（ｂ）に示されるように、光電変換層１０８で生じた信号電荷は、画素回路が配された基板の表面と平行な方向に沿って転送される。このような構成によれば、光電変換層１０８と絶縁層１０９との界面に沿った方向への電荷転送が可能になる。これらの界面は、欠陥準位が少ないため、電荷の転送が高速に行われる。このように、本実施形態の撮像装置によれば、電荷を効率的に転送することができる。そのため、残留電荷による残像などのノイズを低減することができる。

なお、本実施例では、電位制御部ＶＰ１１３の供給する電位ＶＰを変化させることによって、電極Ｐ１１０の電位ＶＭを制御している。しかし、ノードＢの第１リセット電位Ｖｒｅｓ１が電極Ｄ１１２の電位ＶＤをより低い実施例では、電位制御部ＶＰ１１３の供給する電位ＶＰは固定されていてもよい。転送電極Ｔ１１１の電位ＶＴを制御するだけで、電荷を転送することができるからである。さらに、第１容量ＣＭ１１６を省略できる。ただし、第１容量ＣＭ１１６が省略されても、ノードＢは寄生容量を有しうる。

次に、図７を用いて、第２領域１０３へ信号電荷を転送することによって信号が出力される動作について説明する。図７は、基板の表面に垂直な方向に沿った光電変換層１０８のエネルギーバンドを模式的に示す。図７において、縦軸は正孔に対するポテンシャルを表している。縦軸の上に行くほど、正孔に対するポテンシャルが低い。したがって、縦軸の上に行くほど、電位は低くなる。

上部電極Ｓ１０６、および、電極Ｐ１１０、電極Ｄ１１２については、自由電子のエネルギー準位が示されている。ブロッキング層１０７、および、光電変換層１０８については、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。なお、光電変換層１０８と絶縁層１０９との界面における光電変換層１０８のポテンシャルを、便宜的に、光電変換層１０８の表面ポテンシャル、あるいは、単に表面ポテンシャルと呼ぶ。

図７の右側には、第１領域１０１におけるエネルギーバンドが示されている。図７の左側には第２領域１０３におけるエネルギーバンドが示されている。第１領域１０１については、上部電極Ｓ１０６、ブロッキング層１０７、光電変換層１０８、絶縁層１０９、および、電極Ｐ１１０のエネルギーバンドが示されている。第２領域１０３については、上部電極Ｓ１０６、ブロッキング層１０７、光電変換層１０８、電極Ｄ１１２のエネルギーバンドが示されている。

第１領域１０１の動作としては、電荷転送（ステップｐ１）、および、入射光の光電変換により生じた信号電荷の蓄積を行う（ステップｐ２）、信号電荷が蓄積した状態（ステップｐ３）である。以下各ステップについて説明する。

ステップｐ１において、図６で説明した通りに、第１領域１０１に蓄積された信号電荷を、第３領域１０２を介して、第２領域１０３に転送する。第１領域１０１は、正孔が蓄積された状態から正孔がなくなった状態に変化する。一方で、第２領域１０３は正孔が存在しない状態から正孔が保持された状態に変化する。

信号電荷が転送される前の状態、つまり、信号電荷を蓄積するための露光期間においては、電極Ｐ１１０には第１リセット電位Ｖｒｅｓ１が供給され、電極Ｄ１１２には第２リセット電位Ｖｒｅｓ２が供給される。本実施例では、第１リセット電位Ｖｒｅｓ１は３Ｖであり、第２リセット電位Ｖｒｅｓ２は４Ｖである。なお、この時の電極Ｐ１１０、および電極Ｄ１１２の電位は、リセット時のノイズｋＴＣを含みうる。上部電極Ｓ１０６に供給される電位Ｖｓは６Ｖに固定されている。

本実施例では、電位制御部ＶＰ１１３は第１の電位ＶＰ１（＝３Ｖ）および第２の電位ＶＰ２（＝５Ｖ）を供給する。

ステップｐ１において、露光期間に生じた信号電荷（正孔）を第１領域１０１に蓄積するときは、電位制御部ＶＰ１１３は、上部電極Ｓ１０６の電位Ｖｓ（＝６Ｖ）よりも低い第１電位ＶＰ１（＝３Ｖ）を供給する。

ステップｐ１では、電荷の転送を行うために、電位制御部ＶＰ１１３が第２電位ＶＰ２（＝５Ｖ）を供給する。

電位制御部ＶＰ１１３の供給する電位ＶＰが変化すると、電極Ｐ１１０（図１のノードＢ）の電位は、電位ＶＰの変化と同じ方向に向かって変化する。電極Ｐ１１０の電位の変化量ｄＶＭは、電極Ｐ１１０に接続された第１容量ＣＭ１１６の容量値Ｃ１と、第１領域１０１が有する第２容量の容量値Ｃ２との比に応じて決まる。

ノードＣの電位の変化量ｄＶＰ（＝ＶＰ２−ＶＰ１）に対して、電極Ｐ１１０の電位の変化量ｄＶＭは、ｄＶＭ＝ｄＶＰ×Ｃ１／（Ｃ１＋Ｃ２）と表される。なお、電極Ｐ１１０を含むノードＢは他の容量成分を含みうる。しかし、他の容量成分は第１容量ＣＭ１１６の容量値Ｃ１にくらべて十分に小さい。そのため、ノードＢの容量値は、第１容量ＣＭ１１６の容量値Ｃ１と等しいとみなしてよい。

本実施例では、電極Ｐ１１０の電位が変化量ｄＶＭだけ変化することにより、第１領域１０１の表面ポテンシャルが、電極Ｄ１１２の電位ＶＤよりも高くなる。結果として、第１領域１０１の電荷が第２領域１０３に転送される。

次に、ノードＢに再び第１の電位ＶＰ１（＝３Ｖ）が供給される。これにより、光電変換層１０８のポテンシャルの傾きが再び反転する。そのため、光電変換層１０８に注入されていた電子は、光電変換層１０８から排出される。一方、ブロッキング層１０７が、上部電極Ｓ１０６から光電変換層１０８への正孔の注入を阻止する。したがって、光電変換層１０８の表面ポテンシャルは、保持されていた正孔の量に応じて変化する。

信号電荷の転送が行われる時には、電極Ｐ１１０を含むノード（図１のノードＢ）は電気的にフローティングになっている。したがって、表面ポテンシャルの変化に対応して、電極Ｐ１１０の電位は、リセットされた状態から、消滅した正孔の量に応じた電位Ｖｓｉｇ１だけ変化する。つまり、信号電荷として保持された正孔の量に応じた電位Ｖｓｉｇ１がノードＢに現れる。保持された正孔の量に応じた電位Ｖｓｉｇ１を、光信号成分と呼ぶ。この光信号成分Ｖｓｉｇ１は、光電変換によって生じた信号電荷に基づく信号である。

また、電極Ｄ１１２を含むノード（図１のノードＤ）も電気的にフローティングになっている。したがって、電極Ｄ１１２の電位は、リセットされた状態から、第２領域１０３に転送された信号電荷（正孔）に応じた電位−Ｖｓｉｇ２だけ変化する（Ｖｓｉｇ１とは変化が逆なのでマイナス符号を付加している）。

つまり、信号電荷として保持された正孔の量に応じた電位−Ｖｓｉｇ２がノードＣに現れる。電位−Ｖｓｉｇ２も光信号成分であり、光電変換によって生じた信号電荷に基づく信号である。

そして、信号出力回路１３０から光信号成分Ｖｓｉｇ１を含む信号を出力し、信号出力回路１３１から光信号成分−Ｖｓｉｇ２を含む信号を出力した後、電極Ｐ１１０、および電極Ｄ１１２の電位をリセットし、そして、光電変換を開始する。

第１領域１０１においては、入射した光によって生じた電子正孔対のうち正孔が信号電荷として蓄積される。電子は上部電極Ｓ１０６に排出される。その結果、入射した光の量に応じた量の正孔が、第１領域１０１と絶縁層１０９との界面に蓄積される。

次に画素回路の動作を説明する。画素回路の動作としては、以下のステップｍ１〜ｍ３が繰り返し行われる。

ステップｍ１は第１増幅トランジスタ１１８、および第２増幅トランジスタ１２３の入力ノードのリセットである。ステップｍ２はノイズ信号Ｎの読み出し（Ｎ読み）である。ステップｍ３は光信号Ｓの読み出し（Ｓ読み）である。以下、それぞれのステップについて説明する。

ステップｍ１において、第１リセットトランジスタ１１７、および第２リセットトランジスタ１２２をオンにする。電極Ｐ１１０を含む入力ノードＢ、つまり、図１（ａ）の入力ノードＢの電位が第１リセット電位Ｖｒｅｓ１にリセットされる。また、電極Ｄ１１２を含む入力ノードＤ、つまり、図１（ａ）の入力ノードＤの電位が第２リセット電位Ｖｒｅｓ２にリセットされる。なお、露光期間中は常に第１リセットトランジスタ１１７、および第２リセットトランジスタ１２２をオンにしていてもよい。あるいは、第１リセットトランジスタ１１７、および第２リセットトランジスタ１２２はノイズ信号Ｎの読み出しの直前にだけオンしてもよい。

その後、ステップｍ２において、第１リセットトランジスタ１１７、および第２リセットトランジスタ１２２をオフする。これにより、ノードＢ、およびノードＤが電気的にフローティングになる。このとき第１リセットトランジスタ１１７、および第２リセットトランジスタ１２２によるリセットノイズ（ノイズｋＴＣ）が発生しうる。

第１選択トランジスタ１１９および第２選択トランジスタ１２４がオンする。そして、第１増幅トランジスタ１１８がリセットノイズを含むノイズ信号Ｎ１（Ｖｒｅｓ１＋ｋＴＣ１）を画素１００から出力する。そして第２増幅トランジスタ１２４がリセットノイズを含むノイズ信号Ｎ２（Ｖｒｅｓ２＋ｋＴＣ２）を画素１００から出力する（Ｎ読み）。

そして、差動増幅回路３０１より、ノイズ差動信号Ｎ（Ｖｒｅｓ１＋ｋＴＣ１−Ｖｒｅｓ２−ｋＴＣ２）が出力され、列回路２０４の容量ＣＴＮに保持される。

その後、上述の通り、第１領域１０１から第２領域１０３へ信号電荷の転送が行われる。信号電荷の転送が行われた後、ステップｍ３において、第１選択トランジスタ１１９、および第２選択トランジスタ１２４がオンする。これにより、第１増幅トランジスタ１１８が光信号Ｓ（Ｖｓｉｇ１＋Ｖｒｅｓ１＋ｋＴＣ１）を画素１００から出力し、第２増幅トランジスタ１２３が光信号Ｓ（−Ｖｓｉｇ２＋Ｖｒｅｓ２＋ｋＴＣ２）を画素１００から出力する。そして、差動増幅回路３０１より、光差動信号Ｓ（Ｖｓｉｇ１＋Ｖｒｅｓ１＋ｋＴＣ１＋Ｖｓｉｇ２−Ｖｒｅｓ２−ｋＴＣ２）は、列回路２０４の容量ＣＴＳに保持される。

ステップｍ２で読み出されたノイズ差動信号Ｎと、ステップｍ３で読み出された光差動信号Ｓとの差分（Ｖｓｉｇ１＋Ｖｓｉｇ２）が、保持された信号電荷に応じた電位に基づく信号（光信号成分）となる。つまり、光電変換層で蓄積した電荷に基づく信号の利用効率を向上することが可能となる。

なお、光信号成分Ｖｓｉｇ１、Ｖｓｉｇ２はどちらも第１領域１０１に蓄積された電荷に基づくため、ここでノードＢ、およびノードＤにおける容量成分が等しいならば、Ｖｓｉｇ１＝Ｖｓｉｇ２となり、光信号は２倍に増大することになる。また、光ショットノイズや回路ノイズなどの諸々のノイズは多くて√２倍であり、Ｓ／Ｎとしては√２倍に改善する。

一方で、信号電荷が電子の場合、第２の電位ＶＰ２は第１の電位ＶＰ１より低い電位である。また、第１リセット電位Ｖｒｅｓ１は上部電極Ｓ１０６の電位Ｖｓより低く設定される。

本実施例では、光電変換層１０８のポテンシャルを制御することで、第１領域１０１に蓄積した正孔を第２領域１０３に転送している。このとき、第１領域１０１から第２領域１０３までポテンシャルのスロープを容易に形成するためには、電極Ｐ１１０（ノードＢ）の電位の変化量ｄＶＭが大きいことが好ましい。第１領域１０１に残留する電荷の量を低減できるため電位変化量が大きくなり、信号の利用効率を向上することができる。

次に画素回路の動作について図８および図９に示す撮像装置の駆動信号図を用いて説明する。図８および図９には、それぞれ、１行分の信号の出力動作に対応した駆動信号が示されている。

まず出力動作を行う行において駆動信号ｐＳＥＬがハイレベルとなり、画素が選択される。次に駆動信号ｐＲＥＳは第１リセットトランジスタ１１７、第２リセットトランジスタ１２２のゲートに供給される。駆動信号ｐＶＴは転送電極Ｔ１１１に供給される。駆動信号ｐＴＳはＳ／Ｈスイッチ３０２に供給される。駆動信号ｐＴＮはＳ／Ｈスイッチ３０３に供給される。駆動信号ＨＳＣＡＮは列駆動回路２０２に供給される。

駆動信号ｐＲＥＳ、駆動信号ｐＴＮ、駆動信号ｐＴＳがハイレベル（Ｈレベル）の時に、対応するトランジスタまたはスイッチがオンする。駆動信号ｐＲＥＳ、駆動信号ｐＴＮ、駆動信号ｐＴＳがローレベル（Ｌレベル）の時に、対応するトランジスタまたはスイッチがオフする。これらの駆動信号のハイレベルおよびローレベルは、トランジスタまたはスイッチの閾値電位に応じて設定される。図８および図９には、駆動信号ｐＶＰのタイミングチャートが示されている。駆動信号ｐＶＰは、電位制御部ＶＰ１１３が、電極Ｐ１１０に供給する電位を示し、第１電位ＶＰ１と第１電位ＶＰ１よりも大きい第２電位ＶＰ２を含む。

図８に示された駆動信号を用いた動作について説明する。まず駆動信号ｐＲＥＳがハイレベルであるため、電極Ｐ１１０の電位が第１リセット電位Ｖｒｅｓ１にリセットされ、電極Ｄ１１２の電位が第２リセット電位Ｖｒｅｓ２にリセットされる。

その後、駆動信号ｐＲＥＳがローレベルになることで、リセットトランジスタ１１７がオフし、電極Ｐ１１０を含むノード（ノードＢ）がフローティングになる。

駆動信号ｐＴＮがハイレベルになることで、Ｓ／Ｈスイッチ３０３がオンする。これにより、先述したように差動増幅回路３０１より出力されたノイズ差動信号Ｎが保持される。そして、駆動信号ｐＴＮがローレベルになることで、Ｓ／Ｈスイッチ３０３がオフする。

続いて、駆動信号ｐＶＴがローレベルに遷移し、第１領域１０１と第２領域１０３との間のポテンシャル障壁が除去される。さらに、電位制御部ＶＰ１１３が第２電位ＶＰ２を電極Ｐ１１０に供給する。これにより第１領域１０１から第２領域１０３への信号電荷の転送が行われる。信号電荷の転送が終了したら、電位制御部ＶＰ１１３は第１電位ＶＰ１を電極Ｐ１１０に供給する。そして、駆動信号ｐＶＴがハイレベルの電位に遷移し、第１領域１０１と第２領域１０３との間にポテンシャル障壁が生じる。

その後、駆動信号ｐＴＳがハイレベルに遷移し、Ｓ／Ｈスイッチ３０２がオンする。これにより、先述した差動増幅回路３０１より出力された光差動信号Ｓが保持される。駆動信号ｐＲＥＳがハイレベルに遷移し、再び、電極Ｐ１１０、電極Ｄ１１２の電位がリセットされる。

駆動信号ＨＳＣＡＮは、列駆動回路２０２に供給されるクロック信号であり、列駆動回路２０２に含まれる不図示のシフトレジスタを動作させる。クロック信号の周期に従ってパルスシフト動作が行われ、複数の列回路２０４からの信号を１列ずつ順に出力させるように各列に対応した駆動信号ＣＳＥＬが順次、列回路２０４に供給される。

図９に示された駆動信号を用いた動作においては、信号電荷の蓄積を開始する前に、膜リセットを行っている。具体的には、駆動信号ｐＴＳがローレベルに遷移した後に、駆動信号ｐＲＥＳをローレベルからハイレベルとし、ハイレベルからローレベルとする。そして、駆動信号ＶＴをハイレベルからローレベルとし、駆動信号ＶＰをローレベルからハイレベル、ハイレベルからローレベルとし、駆動信号ＶＴをローレベルからハイレベルとする。

このように、図８で説明した信号電荷の転送のために行った動作と同様の動作を行う。このような駆動によれば、次のフレームの露光の開始前に残留している電荷を減らすことが可能となる。結果として、残像などのノイズを低減することが可能である。

以上に説明した通り、本実施例においては、光電変換層１０８の第１領域１０１から光電変換層１０８の第２領域１０３へ、画素回路の配された基板の表面と平行な方向に沿って電荷が転送される。そして、電極Ｐ１１０の電位変化分を信号出力回路１３０から出力された信号として得られ、電極Ｄ１１２の電位変化分を信号出力回路１３１から出力された信号として得られる。そして、信号出力回路１３０から出力された信号と信号出力回路１３１から出力された信号との差分を取ることで、２つの信号の絶対値の加算した信号を得ることが可能となる。その結果、光電変換層で蓄積した電荷に基づく信号の利用効率を向上することが可能となる。

なお、電極Ｐ１１０の電位変化分を信号出力回路１３０に含まれる第１増幅トランジスタ１１８から出力し、電極Ｄ１１２の電位変化分を信号出力回路１３１に含まれる第２増幅トランジスタ１２４から出力させている。そのため各信号出力回路の各々に増幅トランジスタを配することで、二つの信号出力回路で増幅トランジスタを共通とする場合よりも等価ゲート面積が大きくなるためＲＴＮの低減することが可能である。また、電極Ｐ１１０の電位変化分と電極Ｄ１１２の電位変化分を差動増幅するため、信号線に発生する同相ノイズもキャンセルできるのでノイズを低減することが可能である。

図１０から図１３を用いて、本実施例の撮像装置を説明する。各図面において同じ符号が付されている部分は、同じ素子または同じ領域を指す。図１〜９と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。なお、実施例２において図２〜５は実施例１と共通の構成である。

本実施例は、電極Ｄ１１２と光電変換層１０８の間に絶縁層４０９が配されている点で実施例１と異なる。

図１０において、電極Ｐ１１０と光電変換層１０８との間には、絶縁層４０９が配される。絶縁層４０９は、電極Ｐ１１０と光電変換層１０８との間から、電極Ｄ１１２と光電変換層１０８との間に延在する。そして図１０において、上部電極の電位ＶＳは固定電位ではない。

次に図１１を用いて本実施例の動作について説明する。ここでは、図６との差異について説明する。図１１（ａ）は、光電変換によって生成した正孔が第１領域１０１に蓄積された状態を示す。図１１（ｄ）は、図１１（ａ）に対応する第１領域１０１、第３領域１０２、第２領域１０３における正孔に対するポテンシャルの模式図を示す。

この場合、電極Ｐ１１０の電位ＶＭ、転送電極Ｔ１１１の電位ＶＴ、電極Ｄ１１２の電位ＶＤは、ＶＤ＝ＶＭ＜ＶＴの関係、または、ＶＤ＜ＶＭ＜ＶＴの関係、または、ＶＭ＜ＶＤ＜ＶＴ、または、ＶＭ＜ＶＴ＝ＶＤの関係を満たしている。

この場合にも実施例１と同様に、転送電極Ｔ１１１に供給される電位ＶＴによって、第１領域１０１と第２領域１０３の間のポテンシャル障壁を制御し電気的な接続を切り替えている。

図１１（ｂ）は、第１領域１０１に蓄積された正孔を、第２領域１０３に転送している状態を示す。図１１（ｅ）は、図１１（ｂ）に対応する第１領域１０１、第３領域１０２、第２領域１０３における正孔に対するポテンシャルの模式図を示す。この場合、電極Ｐ１１０の電位ＶＭ、転送電極Ｔ１１１の電位ＶＴ、電極Ｄ１１２の電位ＶＤは、ＶＤ＝ＶＴ＜ＶＭの関係またはＶＤ＜ＶＴ＜ＶＭの関係を満たしている。

この関係により、第１領域１０１から第２領域１０３の間にはポテンシャルのスロープが形成される。そのため、第１領域１０１に蓄積された正孔は、光電変換層１０８と絶縁層１０９界面に沿って、第２領域１０３へ転送される。そして、第２領域１０３に転送された電荷は第２領域１０３において蓄積される。

図１１（ｃ）は、第２領域１０３に信号電荷が転送された後の状態を示す。図１１（ｆ）は、図１１（ｃ）に対応する第１領域１０１、第３領域１０２、第２領域１０３における正孔に対するポテンシャル模式図を示す。このとき、ＶＭ＜ＶＤ＜ＶＴの関係が満たされ、電荷は第２領域１０３において信号電荷が蓄積される。

図１１（ａ）の状態から図１１（ｃ）の状態になると、入力ノードＢの電位変化を信号出力回路１３０の信号として出力し、入力ノードＤの電位変化を信号出力回路１３１の信号として出力する。そして、実施例１で説明したように差動増幅回路３０１を介して、信号出力回路１３０から出力された信号の絶対値と信号出力回路１３１から出力された信号の絶対値の加算信号を差動信号として取得する。

そして、各信号出力回路から信号を出力した後は、第２領域１０３に蓄積された信号電荷を上部電極Ｓ１０６へ排出してリセットする。

次に、図１２を用いて、第２領域１０３へ信号電荷を転送することによって信号が出力される動作について説明する。図１２において、第１領域１０１におけるエネルギーバンド構造は図７と同様である。

第２領域１０３におけるエネルギーバンド構造において、ステップｄ２は、図１２のステップｐ３と同様のエネルギーバンド構造となる。ステップｄ２は、第１領域１０１から転送された信号電荷が蓄積されるステップである。

次にステップｄ３は、第２領域１０３で蓄積した信号電荷を、上部電極Ｓ１０６に排出するステップである。そしてステップｄ１に示すように、第２領域１０３には信号電荷が蓄積されていない状態となる。

次に本実施例の画素回路の動作を説明する。画素回路の動作は、実施例１で説明したステップｍ１〜ｍ３と同様である。

次に本実施例の画素回路の動作について図１３に示す撮像装置の駆動信号図を用いて具体的に説明する。図１３では、それぞれ、１行分の信号の読み出し動作に対応した駆動信号が示されている。

まず出力動作を行う行において駆動信号ｐＳＥＬがハイレベルとなり、画素が選択される。駆動信号ｐＲＥＳがハイレベルであるため、電極Ｐ１１０の電位が第１リセット電位Ｖｒｅｓ１にリセットされ、電極Ｄ１１２の電位が第２リセット電位Ｖｒｅｓ２にリセットされる。

その後、駆動信号ｐＲＥＳがローレベルになることで、リセットトランジスタ１１７がオフし、電極Ｐ１１０を含む入力ノード（ノードＢ）がフローティングになる。また、リセットトランジスタ１２２がオフし、電極Ｄ１１２を含む入力ノード（ノードＤ）がフローティングになる。

駆動信号ｐＴＮがハイレベルになることで、Ｓ／Ｈスイッチ３０３がオンする。これにより、先述したように差動増幅回路３０１より出力されたノイズ差動信号Ｎが保持される。そして、駆動信号ｐＴＮがローレベルになることで、Ｓ／Ｈスイッチ３０３がオフする。

次に電位制御部ＶＰ１１３が第２電位ＶＰ２を電極Ｐ１１０に供給する。これにより第１領域１０１から第２領域１０３への信号電荷の転送が行われる。信号電荷の転送が終了したら、電位制御部ＶＰ１１３は、第１電位ＶＰ１を電極Ｐ１１０に供給する。

続いて、駆動信号ｐＶＴがハイレベルに遷移し、第１領域１０１と第２領域１０３との間のポテンシャル障壁が除去される。

また、駆動信号ｐＴＳがハイレベルに遷移し、Ｓ／Ｈスイッチ３０２がオンする。これにより、先述した差動増幅回路３０１より出力された光差動信号Ｓが保持される。駆動信号ｐＲＥＳがハイレベルに遷移し、再び、電極Ｐ１１０、電極Ｄ１１２の電位がリセットされる。

そして、駆動信号ｐＴＳおよび駆動信号ｐＶＴが高い電位に遷移し、第１領域１０１と第２領域１０３との間にポテンシャル障壁が生じる。

続いて、電位ＶＳをハイレベルからローレベルとする。これにより、第２領域１０３に転送した電荷を上部電極Ｓ１０６側に排出することが可能となる。ただし、上部電極Ｓ１０６は行単位で共通になっており、行ごとに順次電圧を切り替える。

駆動信号ＨＳＣＡＮは、列駆動回路２０２に供給されるクロック信号であり、列駆動回路２０２に含まれる不図示のシフトレジスタを動作させる。クロック信号の周期に従ってパルスシフト動作が行われ、複数の列回路２０４からの信号を１列ずつ順に出力させるように各列に対応した駆動信号ＣＳＥＬが順次、列回路２０４に供給される。

本実施例の構成においても、光電変換層で蓄積した電荷に基づく信号の利用効率を向上することが可能となる。

図１４から図１６を用いて、本実施例の撮像装置を説明する。各図面において同じ符号が付されている部分は、同じ素子または同じ領域を指す。図１〜１３と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。

本実施例は、電位制御部ＶＪ１１５および第２容量ＣＭ１１７を備える点で実施例１と異なる。

さらに本実施例は、差動増幅回路によって第１信号出力回路から出力された信号と第２信号出力回路から出力された信号との差を取る。これにより差分信号を取得する前に、各信号出力回路から出力される信号からノイズ信号を除去する作業を行う点で実施例１と異なる。具体的には、第１信号出力回路から出力されたノイズ信号Ｎ１＋光信号Ｓ１とノイズ信号Ｎ１の差を取ることで光信号Ｓ１を取得し、第２信号出力回路から出力されたノイズ信号Ｎ２＋光信号Ｓ２からノイズ信号Ｎ２の差を取ることで光信号Ｓ２を取得する。そして、取得した信号を用いて差動増幅回路によって差分信号を取得する。

図１４は本実施例の撮像装置の画素構成の模式図である。図１４において、電位制御部ＶＪ１１５は、第２容量ＣＭ１１７を介して第２増幅トランジスタ１２３の入力ノードＤおよび電極Ｄ１１２に接続される。電位制御部ＶＪ１１５は、第５電位および第６電位を含む複数の電位を第２容量ＣＭ１１７を介して電極Ｄ１１２に供給する。第５電位は、第２領域１０３に電荷を収集する電位であり、第６電位は、電荷を第１方向と反対方向に転送する電位である。なお、ノードＤに電位ＶＤが供給され、ノードＥに電位ＶＪが供給される。電位ＶＪと電位ＶＤとは、第１の容量ＣＭ１１６の容量値に応じた関係を有する。

このような構成によれば、第１領域１０１に電荷を蓄積する際に、電位制御部ＶＰ１１３が電極Ｐ１１０に第１電位を供給し、電位制御部ＶＪ１１５が電極Ｄ１１２に第４電位を供給する。このような電位関係により、第２領域１０３から第１領域１０１に電荷が移動しやすくなるポテンシャル勾配を形成することが可能となる。結果として、第１領域に電荷が蓄積されやすくなる。

また、第１領域１０１に蓄積された電荷を、第２領域１０３に電荷を転送する際に、電位制御部ＶＰ１１３が電極Ｐ１１０に第２電位を供給する。そして電位制御部ＶＪ１１５が電極Ｄ１１２に第３電位を供給することで、素早く電荷を第２領域１０３に転送することが可能となる。このような電位関係により、第１領域１０１から第２領域１０３に電荷が移動しやすくなるポテンシャル勾配を形成することが可能となる。結果として、撮像装置の駆動を高速化することができる。

また、図１４は、図１と異なり、第１信号線１２０と第２信号線１２５が、実施例１の差動増幅回路３０１に対応する差動増幅回路に直結していない。

次に図１５を用いて本実施例の列回路の等価回路図について説明する。ここでは、図３と比べて異なる点についてのみ説明する。図１５は、ｍ列目の列回路２０７の等価回路を示している。他の列の列回路２０７は省略する。

第１信号線１２０および第２信号線１２５は、対応する列回路２０７に接続される。列駆動回路２０２は、列回路２０７を列ごとに駆動し、行ごとに出力された信号を、順次、出力部に出力することができる。

列回路２０７は、第１列アンプ３１１および第２列アンプ３１２を含み、第１信号線１２０は、第１列アンプ３１１に接続し、第２信号線１２５は第２列アンプ３１２に接続される。

第１信号線１２０の信号は、第１列アンプ３１１によって増幅され、第２信号線１２５の信号は、第２列アンプ３１２によって増幅される。ただし、第１列アンプ３１１および第２列アンプ３１２は配さなくてもよい。また、第１列アンプ３１１および第２列アンプ３１２は、各実施例の構成に配してもよい。

第１列アンプ３１１の出力ノードは、Ｓ／Ｈスイッチ３１３を介して容量ＣＴＳ１に接続される。また、第１列アンプ３１１の出力ノードは、Ｓ／Ｈスイッチ３１４を介して容量ＣＴＮ１に接続される。Ｓ／Ｈスイッチ３１３およびＳ／Ｈスイッチ３１４は、それぞれ、駆動信号ｐＴＳおよび駆動信号ｐＴＮによって制御される。容量ＣＴＳ１と容量ＣＴＮ１はさらに第３差動増幅回路３１７に接続される。

第２列アンプ３１２の出力ノードは、Ｓ／Ｈスイッチ３１５を介して容量ＣＴＳ２に接続される。また、第２列アンプ３１２の出力ノードは、Ｓ／Ｈスイッチ３１６を介して容量ＣＴＮ２に接続される。Ｓ／Ｈスイッチ３１５およびＳ／Ｈスイッチ３１６は、それぞれ、駆動信号ｐＴＳおよび駆動信号ｐＴＮによって制御される。容量ＣＴＳ２と容量ＣＴＮ２はさらに第４差動増幅回路３１８に接続される。

容量ＣＴＳ１に保持された光信号Ｓ１＋ノイズ信号Ｎと容量ＣＴＮ１に保持されたノイズ信号Ｎの差分信号となる光信号Ｓ１が第３差動増幅回路３１７から出力される。容量ＣＴＳ２に保持された光信号Ｓ２＋ノイズ信号Ｎと容量ＣＴＮ２に保持されたノイズ信号Ｎの差分信号となる光信号Ｓ１が第４差動増幅回路３１８から出力される。

第３差動増幅回路３１７の出力ノードは転送スイッチ３１９を介して信号線３０６に接続される。第２差動増幅回路３１８の出力部は転送スイッチ３２０を介して信号線３０７に接続される。転送スイッチ３１９および３２０は、列駆動回路からの駆動信号ＣＳＥＬによって制御される。

信号線３０６と信号線３０７とはいずれも差動増幅回路３２７に接続される。差動増幅回路３２７は、実施例１の差動増幅回路３０１に対応する。差動増幅回路３２７は、信号線３０６の信号と信号線３０７の信号との差分信号を増幅して出力する。

このとき、信号線３０６の信号は信号出力回路１３０と電気的に接続し、信号出力回路１３０から出力された信号に対応する。信号線３０７の信号は信号出力回路１３１に電気的に接続し、信号出力回路１３１から出力された信号に対応する。そのため、信号線３０６の信号と信号線３０７の信号は極性が逆となる。そして差動増幅回路３２７から出力される差分信号は、信号線３０７の信号の絶対値と信号線３０６の信号の絶対値の加算値となる。

差動増幅回路３２７から出力された信号は、アナログデジタル変換部２０５に入力され、アナログ信号からデジタル信号へ変換され、それから、撮像装置の外部へ出力される。このような構成によれば、列回路でアナログデジタル変換することで画素回路から発生するノイズを低減することができる。

なお、列回路２０７にアナログデジタル変換回路を用いてもよく、そのときの列回路は、例えば図１６の列回路２０８である。列回路２０８は第１列アンプ３１１の出力信号、および第２列アンプ３１２の出力信号をアナログデジタル変換する。第１列アンプ３１１の出力はアナログデジタル変換部３２１に接続している。第２列アンプ３１２の出力はアナログデジタル変換部３２２に接続している。アナログデジタル変換部３２１の出力はメモリ３２３に接続される。アナログデジタル変換部３２２の出力はメモリ３２４に接続される。メモリ３２３、メモリ３２４はデジタル信号処理回路３２５に接続される。

アナログデジタル変換部３２１で第１出力線１２０から出力されるノイズ信号Ｎ１と光信号Ｓ１信号がデジタル信号に変換されてメモリ３２３で信号が保持される。アナログデジタル変換部３２２で第２出力線１２５から出力されるノイズ信号Ｎ２と光信号Ｓ２信号がデジタル信号に変換されてメモリ３２４で信号が保持される。デジタル信号処理回路によって、ノイズ信号Ｎ１と光信号Ｓ１信号のデジタル化された差分信号Ｄ１（＝Ｓ１−Ｎ１）が生成され、またノイズ信号Ｎ２と光信号Ｓ２信号のデジタル化された差分信号Ｄ２（＝Ｓ２−Ｎ２）を生成される。さらに差分信号Ｄ１と差分信号Ｄ２の差分信号が生成される。このように、列回路でアナログデジタル変換回路することで回路から発生するノイズを低減することができる。

そのため、本実施例の構成においても、光電変換層で蓄積した電荷に基づく信号の利用効率を向上することが可能である。本実施例において、２つの差異について説明したが、どちらの差異もすべての実施例に適用可能である。

図１７を用いて、本実施例の撮像装置を説明する。各図面において同じ符号が付されている部分は、同じ素子または同じ領域を指す。図１〜１６と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。

実施例１と本実施例の差異は、第３領域１０２、転送電極Ｔ１１１、および、電源ＶＴ１１４が配されていない点である。

図１７に本実施例の撮像装置の画素構成を示す。図１３に示すように、画素１００は、第３領域１０２、転送電極Ｔ１１１、および、電源ＶＴ１１４を含まない。

本実施例においては、電位制御部ＶＰ１１３の供給する電位ＶＰを制御することで、第１領域１０１から第２領域１０３への電荷の転送を行う。

信号電荷が正孔の場合、電極Ｐ１１０の電位ＶＭと電極Ｄ１１２の電位ＶＤの関係を、ＶＤ＜ＶＭとすることで、第１領域１０１から第２領域１０３へ、電荷を転送する。なお、第１領域１０１が電荷を蓄積している期間には、電極Ｐ１１０の電位ＶＭと電極Ｄ１１２の電位ＶＤの関係を、ＶＤ＞ＶＭとする。信号電荷が電子の場合、電極Ｐ１１０の電位ＶＭと電極Ｄ１１２の電位ＶＤの関係を、ＶＤ＞ＶＭとすることで、第１領域１０１から第２領域１０３へ、電荷を転送する。なお、第１領域１０１が電荷を蓄積している期間には、電極Ｐ１１０の電位ＶＭと電極Ｄ１１２の電位ＶＤの関係が、ＶＭ＞ＶＤに設定される。

本実施例においては、画素１００が第３領域１０２を含まない。このような構成によれば、画素サイズを小さくすることができる。

そのため、本実施例の構成においても、蓄積した電荷に基づく信号の利用効率を向上することが可能である。なお、本実施例はすべての実施例に適用可能である。

本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図１８に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図１８において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を撮像装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図１８において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。

本実施例では、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられた構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。

また、それぞれの画素１００が第１光電変換部と、第２光電変換部を含むように構成されてもよい。信号処理部１００７は、第１光電変換部で生じた電荷に基づく信号と、第２光電変換部で生じた電荷に基づく信号とを処理し、撮像装置１００４から被写体までの距離情報を取得するように構成されてもよい。

撮像システムの実施例において、撮像装置１００４には、実施例１の撮像装置が用いられる。このように、撮像システムにおいて本発明に係る実施例を適用することにより、ノイズの低減された画像を取得することができる。

１００ 画素
１０１ 第１領域
１０２ 第３領域
１０３ 第２領域
１０６ 上部電極Ｓ
１０８ 光電変換層
１０９ 絶縁層
１１０ 電極Ｐ
１１１ 電極Ｔ
１１２ 電極Ｄ
１１３ 第１電位制御部
３０１、３２７ 第１差動増幅回路

Claims (17)

1. 基板に配された画素回路と、
   前記基板の上部に、前記基板の表面に沿った方向である第１方向に順に配された第１電極および第２電極と、
   前記第１電極および前記第２電極の上部に配された上部電極と、
   前記第１電極および前記第２電極と、前記上部電極との間に配された光電変換層と、
   前記第１電極と前記光電変換層との間に配された絶縁層と、
   を備えた画素を複数有する撮像装置であって、
   前記画素回路は、
   前記第１電極に接続した入力ノードを有する第１増幅部を含む第１信号出力回路と、
   前記第２電極に接続した入力ノードを有する第２増幅部を含む第２信号出力回路と、
   前記第１電極および前記第１増幅部の入力ノードに接続された第１容量と、
   前記第１容量を介して、前記第１電極の電位を制御する第１電位制御部と、を備え、
   前記第１電位制御部は、前記光電変換層で生じた信号電荷を収集する第１電位、または、前記信号電荷を前記第１方向に転送する第２電位を前記第１電極に供給し、
   第１差動回路を備え、
   前記第１信号出力回路の出力ノードと前記第１差動回路の非反転入力端子が電気的に接続し、前記第２信号出力回路の出力ノードと前記第１差動回路の反転入力端子が電気的に接続することを特徴とする撮像装置。
2. 前記第１差動回路の出力ノードに電気的に接続された第１信号線および第２信号線と、
   前記第１信号線が非反転入力端子に電気的に接続され、前記第２信号線が反転入力端子に電気的に接続された第２差動回路と、
   を有することを特徴とする請求項１に記載の撮像装置。
3. 前記第１信号出力回路から出力される光信号とノイズ信号を含む第１信号と、ノイズ信号である第２信号とが入力され、前記第１信号と前記第２信号の第１差分信号を出力する第３差動回路と、
   前記第２信号出力回路から出力される光信号とノイズ信号を含む第３信号と、ノイズ信号である第４信号とが入力され、前記第３信号と前記第４信号の第２差分信号を出力する第４差動回路と、を備え、
   前記第３差動回路の出力ノードと前記第１差動回路の非反転入力端子が電気的に接続し、前記第４差動回路の出力ノードと前記第１差動回路の反転入力端子が電気的に接続することを特徴とする請求項１に記載の撮像装置。
4. 前記第２電極と前記光電変換層との間の少なくとも一部の領域に、前記絶縁層が配されないことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記第１電極と前記光電変換層の間から前記第２電極と前記光電変換層との間まで前記絶縁層が延在して配されていることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
6. 前記光電変換層は、前記第１電極と前記上部電極との間に配された第１領域と、前記第２電極と前記上部電極との間に配された第２領域とを含み、
   前記第１領域の電荷を前記第１領域から前記第２領域へ前記第１方向に転送することを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 平面視で、前記第２電極が前記第１電極を囲むように配されていることを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. 前記光電変換層は、前記第１領域と前記第２領域との間に配された第３領域を含み、前記第３領域のポテンシャルを制御する第３電極が設けられることを特徴とする請求項６に記載の撮像装置。
9. 平面視で、前記第３電極が前記第１電極を囲むように配され、前記第２電極が前記第３電極を囲むように配されていることを特徴とする請求項８に記載の撮像装置。
10. 基板に配された画素回路と、
    前記基板の上部に、前記基板の表面に沿った方向である第１方向に順に配された第１電極および第２電極と、
    前記第１電極および前記第２電極の上部に配された上部電極と、
    前記第１電極および前記第２電極と、前記上部電極との間に配された光電変換層と、
    前記第１電極と前記光電変換層との間に配された絶縁層と、
    を備えた画素を複数有する撮像装置であって、
    前記画素回路は、
    前記第１電極に接続した入力ノードを有する第１増幅部を含む第１信号出力回路と、
    前記第２電極に接続した入力ノードを有する第２増幅部を含む第２信号出力回路と、
    前記第１電極および前記第１増幅部の入力ノードに接続された第１容量と、
    前記第１容量を介して、前記第１電極の電位を制御する第１電位制御部と、を備え、
    前記第１電位制御部は、前記光電変換層で生じた信号電荷を収集する第１電位、または、前記信号電荷を前記第１方向に転送する第２電位を前記第１電極に供給し、
    平面視で、前記第２電極が前記第１電極を囲むように配されており、
    前記光電変換層は、前記第１電極と前記上部電極との間に配された第１領域と、前記第２電極と前記上部電極との間に配された第２領域とを含み、
    前記光電変換層は、前記第１領域と前記第２領域との間に配された第３領域を含み、前記第３領域のポテンシャルを制御する第３電極が設けられ、
    平面視で、前記第３電極が前記第１電極を囲むように配され、前記第２電極が前記第３電極を囲むように配されていることを特徴とする撮像装置。
11. 前記画素回路は、
    前記第３電極の電位を制御する第２電位制御部を備え、
    前記第２電位制御部は、前記第３領域にポテンシャル障壁を形成する第３電位とポテンシャル障壁を形成しない第４電位を前記第３電極に供給し、
    前記第１電位制御部から前記第１電極に前記第１電位が供給されるときに、前記第２電位制御部は、前記第３電極に前記第３電位を供給し、
    前記第１電位制御部から前記第１電極に前記第２電位が供給されるときに、前記第２電位制御部は、前記第３電極に前記第４電位を供給することを特徴とする請求項８乃至１０のいずれか１項に記載の撮像装置。
12. 前記画素回路は、
    前記第２電極および前記第２増幅部の入力ノードに接続された第２容量と、
    前記第２容量を介して、前記第２電極の電位を制御する第３電位制御部と、を備え、
    前記第３電位制御部は、前記信号電荷を収集する第５電位、または、前記信号電荷を前記第１方向と反対方向に転送する第６電位を前記第２電極に供給することを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
13. 前記第１電位制御部から前記第１電極に前記第１電位が供給されるときに、前記第３電位制御部は、前記第２電極に前記第６電位を供給し、
    前記第１電位制御部から前記第１電極に前記第２電位が供給されるときに、前記第３電位制御部は、前記第２電極に前記第５電位を供給することを特徴とする請求項１２に記載の撮像装置。
14. 前記光電変換層と前記上部電極との間に配されたブロッキング層を有することを特徴とする請求項１乃至１３のいずれか１項に記載の撮像装置。
15. 前記第１信号出力回路の出力ノードが、前記第１信号出力回路の信号を増幅する第１列アンプに接続され、前記第２信号出力回路の出力ノードが、前記第２信号出力回路の信号を増幅する第２列アンプに接続されることを特徴とする請求項１乃至１４のいずれか１項に記載の撮像装置。
16. 前記第１信号出力回路は、前記第１電極の電位をリセット電位にリセットする第１リセット部と、前記第１増幅部の出力ノードと第１信号線との電気的な接続を切り替える第１選択部と、を備え、
    前記第２信号出力回路は、前記第２電極の電位をリセット電位にリセットする第２リセット部と、前記第２増幅部の出力ノードと第２信号線との電気的な接続を切り替える第２選択部と、を備え、
    前記第１リセット部および前記第２リセット部が共通の信号で制御され、前記第１選択部と前記第２選択部が共通の信号で制御されることを特徴とする請求項１乃至１５のいずれか１項に記載の撮像装置。
17. 請求項１乃至１６のいずれか１項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する信号処理装置と、を備えることを特徴とする撮像システム。

Images