JP6425448B2 - 光電変換装置、および、撮像システム - Google Patents

Description

本発明は光電変換装置、および、撮像システムに関する。

カメラのイメージセンサ等に用いられる光電変換装置として、ＭＩＳ型（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の光電変換装置が提案されている。特許文献１の図１に記載の光電変換装置では、光電変換膜の上には透明電極が配され、光電変換膜の下には画素電極が配される。光電変換膜と画素電極との間には、絶縁膜が配されている。特許文献１によれば、このような構成により相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）が可能となるため、ノイズを低減できると記載されている。

特許文献１には、光電変換膜に、化合物半導体、シリコン結晶、イオン結合系結晶などを用いることができるとされている。特許文献２には、光電変換膜にアモルファスシリコンや有機材料などの光吸収係数の大きな材料を用いることが記載されている。特許文献２によれば、これらの材料を用いることで高感度化が可能であるとされている。

ＷＯ２０１２／００４９２３号公報 特開２０１１−２２８６２１号公報

特許文献１あるいは特許文献２に開示された光電変換装置は、ノイズの低減という観点で更に検討が必要である。特許文献１あるいは特許文献２に開示された光電変換膜は、多くの欠陥準位を含むためである。

例えば、欠陥準位によって発生する暗電流がノイズの原因となりうる。あるいは、欠陥準位が存在すると空乏化が困難になる。そのため、光電変換膜からの信号を読み出す時に光電変換膜が十分に空乏化されず、その結果、光電変換膜から排出されない電荷が光電変換膜に残る可能性がある。光電変換膜からの信号を読み出す時に光電変換膜に電荷が残ると、出力される信号にノイズが生じる可能性がある。

このような課題に鑑み、本発明は、光電変換装置においてノイズの低減を可能とすることを目的とする。

本発明の１つの側面に係る実施例の光電変換装置は、光電変換部と、前記光電変換部で生じた信号を出力する増幅部とを含む画素を備えた光電変換装置であって、前記光電変換部は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された光電変換層と、前記光電変換層および前記第２の電極の間に配され、厚さが５０ｎｍ以上の絶縁層と、を含み、前記光電変換層が量子ドットを含む、ことを特徴とする。

本発明の別の側面に係る実施例の光電変換装置は、光電変換部と、前記光電変換部で生じた信号を出力する増幅部とを含む画素を備えた光電変換装置であって、前記光電変換部は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された光電変換層と、前記光電変換層および前記第２の電極の間に配され、前記光電変換層と前記第２の電極との間の電流経路を遮断するように設けられた絶縁層と、を含み、前記光電変換層は、第１の部材と、前記第１の部材に配された１ｎｍから２０ｎｍの範囲に含まれる粒径を有する複数の粒子とを含む、ことを特徴とする。

本発明によれば、ノイズを低減することができる。

光電変換装置の画素の構成を模式的に示す図。 光電変換装置の全体の構成を模式的に示す図。 光電変換装置の列回路の等価回路を示す図。 光電変換装置の平面構造を模式的に示す図。 光電変換装置の断面構造を模式的に示す図。 光電変換装置の光電変換部のポテンシャルを模式的に示す図。 光電変換装置に用いられる駆動信号のタイミングチャートを示す図。 光電変換装置の画素の構成を模式的に示す図。 光電変換装置の全体の構成を模式的に示す図。 光電変換装置の平面構造を模式的に示す図。 光電変換装置の断面構造を模式的に示す図。 光電変換装置の光電変換部のポテンシャルを模式的に示す図。 光電変換装置に用いられる駆動信号のタイミングチャートを示す図。 光電変換装置の画素の構成を模式的に示す図。 光電変換装置に用いられる駆動信号のタイミングチャートを示す図。 光電変換装置の画素の構成を模式的に示す図。 光電変換装置に用いられる駆動信号のタイミングチャートを示す図。 光電変換装置の画素の構成を模式的に示す図。 光電変換装置に用いられる駆動信号のタイミングチャートを示す図。 光電変換装置の画素の構成を模式的に示す図。 光電変換層の構造を模式的に示す図。 光電変換システムの実施例のブロック図。

本発明に係る１つの実施形態は、光電変換装置である。光電変換装置に含まれる画素は、光電変換部と、光電変換部で生じた信号を増幅する増幅部とを含む。光電変換装置は複数の画素を含んでもよい。このような光電変換装置は、例えばイメージセンサである。あるいは、光電変換装置は画素を１つだけ含んでもよい。このような光電変換装置は、例えば光検知器である。図１に画素１００、光電変換部１０１、および、増幅トランジスタ１０４が例示されている。

光電変換部は、第１の電極と、第２の電極と、第１の電極および第２の電極の間に配された光電変換層と、光電変換層と第２の電極との間に配された絶縁層と、を含む。このような構成により、光電変換部は、入射光によって生じた電荷を、信号電荷として蓄積することができる。また、光電変換部を含む画素回路に供給される電圧を制御することによって、光電変換部からの信号を読み出すことができる。図１において、第１の電極２０１、光電変換層２０５、絶縁層２０７、および、第２の電極２０９が例示されている。

光電変換層は量子ドットを含む。図２１に、量子ドット１０が例示されている。量子ドットは、例えば、１ｎｍから２０ｎｍの範囲に含まれる粒径を有する粒子である。いくつかの実施形態では、光電変換層が、量子ドットとは異なる材料で形成された部材を含む。そして、当該部材の中に量子ドットが分散している。他のいくつかの実施形態では、光電変換層が、量子ドットを被覆する被覆層を含む。他のいくつかの実施形態では、光電変換層が、量子ドットを埋め込むための埋め込み層を含む。図２１に、量子ドットとは異なる材料で形成された部材１１、被覆層１２、および、埋め込み層１４が例示されている。これらをまとめて量子ドットが配される部材と呼ぶ。

このような構成によれば、光電変換によって生じた電荷が光電変換層に蓄積される。そして、信号を読み出すときには、複数の量子ドットを介して蓄積された電荷を第１の電極に排出することができる。

光電変換層が量子ドットを含む構成によれば、光電変換層の欠陥準位を低減することができる。量子ドットのサイズが小さいために、その内部の格子欠陥を少なくすることができるからである。結果として、ノイズを低減することができる。

いくつかの実施形態では、量子ドットの材料は、スズ（Ｓｎ）、鉛（Ｐｂ）および銅（Ｃｕ）などのＩＶ族の元素の少なくとも１つと、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）およびテルル（Ｔｅ）などのＶＩ族の元素の少なくとも１つと、を含む化合物である。例えば、量子ドットの材料は、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、あるいは、ＣｕＯであってもよい。本明細書では、これらの化合物をＩＶ−ＶＩ族化合物と呼ぶ。

いくつかの実施形態では、量子ドットの材料は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）およびタリウム（Ｔｌ）などのＩＩＩ族の元素の少なくとも１つと、窒素（Ｎ）、リン（Ｐ）、砒素およびアンチモン（Ｓｂ）などのＶ族の元素の少なくとも１つと、を含む化合物である。例えば、量子ドットの材料は、ＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＩｎＳｂ、ＩｎＡｓ、あるいは、ＩｎＧａＡｓであってもよい。本明細書では、これらの化合物をＩＩＩ−Ｖ族化合物と呼ぶ。

いくつかの実施形態では、量子ドットの材料は、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）および水銀（Ｈｇ）などのＩＩ族の元素の少なくとも１つと、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）およびテルル（Ｔｅ）などのＶＩ族の元素の少なくとも１つと、を含む化合物である。例えば、量子ドットの材料は、ＣｄＳｅ、ＣｄＴｅ、ＺｎＳ、あるいは、ＨｇＴｅであってもよい。これらの化合物をＩＩ−ＶＩ族化合物と呼ぶ。

いくつかの実施形態では、量子ドットの材料に、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などのＩＶ族の元素が用いられる。

量子ドットの材料としては、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｃ、Ｓｉ、Ｇｅなどが好適である。このような構成によれば、ノイズをより低減することができる。

量子ドットが配される部材の材料は、半導体材料、絶縁体材料、または、導電材料である。具体的に、量子ドットが配される部材の材料は、ＰｂＳＯ４、ＰｂＯ、ＰｂＳｅＯ４、ＳｉＯ、ＳｉＮ、ＳｉＯＮ、Ｉｎ２Ｏ３、硫黄（Ｓ）、硫黄（Ｓ）を含む化合物、炭素（Ｃ）、および、炭素（Ｃ）を含む化合物などから選択されうる。このような構成によれば、感度を向上させることができる。他にも、量子ドットが配される部材の材料は、ＡｌＡｓ、ＡｌＧａＡｓ、ＡｌＧａＡｓ、ＧａＡｓ、ＧａＳｂ、ＡｌＳｂなどから選択されうる。もしくは、量子ドットが分散される部材に、真性のシリコン（Ｓｉ）、あるいは、低濃度の不純物がドープされたシリコン（Ｓｉ）を用いてもよい。もしくは、量子ドットが分散した有機樹脂を用いてもよい。

量子ドットが配される部材のバンドギャップは、量子ドットのバンドギャップと異なる。例えば、当該部材のバンドギャップが、量子ドットのバンドギャップよりも広い。このような構成によれば、光電変換により発生したキャリアを量子ドットに閉じ込めるためのポテンシャルが形成される。

また、量子ドットは、同じ材料で形成されたバルク構造のバンドギャップに比べて、大きなバンドギャップを有しうる。そのため、シリコン（Ｓｉ）のバンドギャップと同程度か、もしくは、それよりも小さいバンドギャップを有する材料が、量子ドットに用いられることが好ましい。具体的には、バンドギャップが１．１２ｅＶ（ｅｌｅｃｔｒｏｎ ｖｏｌｔ）以下であることが好ましい。例えば、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、Ｃ、Ｓｉ、Ｇｅなどが好適である。このような構成によれば、赤色光などの長波長の光に対する感度を向上させることができる。

なお、本明細書において、ある材料のバンドギャップとは、当該材料を単体で用いてバルク構造を形成したときのバンドギャップを意味する。量子ドットに用いられる材料のバンドギャップを測定する方法の例を説明する。まず、量子ドットに用いられる材料を特定する。次に、特定した材料と同じ材料でサンプルを作製し、当該サンプルが吸収することができる光の波長を測定する。吸収した光のうち最も長い波長Ｌを、Ｅ＝ｈ／Ｌを用いてエネルギーＥに換算する。ｈはプランク定数である。得られたエネルギーＥがバンドギャップである。

また、量子ドットの周囲にシェルが形成されてもよい。これにより、量子効率を向上させることができる。量子ドットのサイズは小さいため、量子ドットに含まれる半分以上の原子が量子ドットの表面に配置される場合がある。表面に配置された原子のダングリングボンドが、欠陥準位を形成する可能性がある。したがって、量子ドットの表面には、多くの欠陥準位が生じる可能性がある。欠陥準位が多いと、電子とホールの再結合が起きやすくなり、結果として、量子効率が低下する可能性がある。量子ドットの周囲にシェルを形成することにより、量子ドットの表面のダングリングボンドを低減することができる。したがって、量子効率を向上させることができる。

例えば、疎水性のＣｄＳｅの量子ドットの表面にＺｎＳをコートすることで、ＣｄＳｅコアとＺｎＳシェルのコアシェル構造を形成してもよい。あるいは、親水性のＣｄＴｅの量子ドットの表面にチオール化合物をコートしてもよい。これらの方法により、光を吸収したときに出来る励起子中の電子はコアの中又はその近傍に閉じ込められ、表面の影響を受けにくくなる。

また、コアの格子定数と、シェルの格子定数とは近いほうが好ましい。具体的には、両者の格子定数の比が０．９から１．１の範囲に含まれることがよい。このような構成によれば、格子欠陥を低減することができ、結果として、ノイズを低減することができる。

また、量子ドットは、配位サイトとなりうる表面原子を持つ場合がある。このような量子ドットは高い反応性を有するため、凝集が起こりやすくなる。量子ドットの表面を安定させるために、量子ドットの表面をキャッピング部材でキャッピングしてもよい。このような構成によれば、量子ドットの凝集を防ぐことができる。結果として、感度が向上する。

キャッピング部材には、量子ドットの金属原子と共有結合する塩基や、有機ポリマーなどが用いられる。例えば、炭素数２〜炭素数３０、好ましくは炭素数４〜炭素数２０、更に好ましくは炭素数６〜炭素数１８の直鎖構造、または、分岐構造を有する脂肪族炭化水素基を有する有機分子が用いられる。キャッピング部材が、カルボキシル基、アミノ基、アミド基、ニトリル基、水酸基、エーテル基、カルボニル基、スルフォニル基、ホスフォニル基またはメルカプト基等の官能基を有していてもよい。これらの官能基によれば、キャッピング部材の配位を容易に制御することができる。キャッピング部材は、配位のための官能基とは別の官能基を有していてもよい。

また、１ｎｍから２０ｎｍの範囲に含まれる粒径を有する量子ドットは、量子ドットの内部に電子を量子的にとじこめることができる。この量子閉じ込め効果により、量子ドットは粒径に依存したバンドギャップを有する。そのため、このような構成によれば、量子ドットのサイズに応じて、検出する光の波長を選択することができる。

以下では、本発明の実施例について図面を用いて詳細に説明する。本発明は以下に説明される実施例のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施例の一部の構成が変更された変形例も、本発明の実施例である。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。

図１（ａ）は本実施例の光電変換装置の画素１００の構成を模式的に示している。画素１００は、光電変換部１０１、リセットトランジスタ１０２、第１の容量１０３、増幅トランジスタ１０４、選択トランジスタ１０５を含む。図１（ａ）は１つの画素１００だけを示しているが、本実施例の光電変換装置は複数の画素１００を含む。また、図１（ａ）において、光電変換部１０１の断面構造が模式的に示している。

光電変換部１０１は、第１の電極２０１、ブロッキング層２０３、光電変換層２０５、絶縁層２０７、および、第２の電極２０９を含む。第１の電極２０１は、図１（ａ）のノードＡに含まれる。第２の電極２０９は、図１（ａ）のノードＢに含まれる。第１の電極２０１は、電圧供給部１１０に接続される。電圧供給部１１０は、光電変換部１０１の第１の電極２０９に複数の電圧Ｖｓを供給する。このような構成により、光電変換部１０１での信号電荷の蓄積、および、光電変換部１０１からの信号電荷の排出を行うことができる。なお、信号電荷の排出は、光電変換部１０１で生じた信号を読み出すために行われる。

電圧供給部１１０は、少なくとも第１の電圧Ｖｓ１、および、第１の電圧Ｖｓ１とは異なる第２の電圧Ｖｓ２を光電変換部１０１の第１の電極２０１に供給する。信号電荷がホールの場合、第２の電圧Ｖｓ２は第１の電圧Ｖｓ１より低い電圧である。信号電荷がホールの場合、例えば、第１の電圧Ｖｓ１は５Ｖであり、第２の電圧Ｖｓ２は０Ｖである。信号電荷が電子の場合、第２の電圧Ｖｓ２は第１の電圧Ｖｓ１より高い電圧である。信号電荷が電子の場合、例えば、第１の電圧Ｖｓ１が０Ｖであり、第２の電圧Ｖｓ２が５Ｖである。なお、本明細書では、特に断りがない限り、接地されたノードの電圧を基準の０Ｖとしている。

図１（ａ）のノードＢには、増幅トランジスタ１０４のゲートが含まれる。増幅トランジスタ１０４は増幅部であり、そして、増幅トランジスタ１０４のゲートは増幅部の入力ノードである。つまり、光電変換部１０１の第２の電極２０９は、増幅部に電気的に接続されている。このような構成により、増幅部が光電変換部１０１で生じた信号を増幅して出力することができる。

第２の電極２０９は、第１の容量１０３の第１の端子に電気的に接続される。本実施例では、第１の容量１０３の第１の端子はノードＢに含まれる。つまり、第２の電極２０９と第１の容量１０３の第１の端子とは短絡されている。第１の容量１０３の第２の端子はノードＣに含まれる。第２の端子は第１の端子と容量結合している。別の観点で言えば、ノードＣは第１の容量１０３を介してノードＢと容量結合している。第１の容量１０３の第２の端子（ノードＣ）には、所定の電圧が供給される。本実施例では、第１の容量１０３の第２の端子（ノードＣ）は接地されている。つまり、第１の容量１０３の第２の端子には０Ｖの電圧が供給されている。

リセットトランジスタ１０２のドレインは、リセット電圧Ｖｒｅｓが供給されたノードに接続される。リセットトランジスタ１０２のソースは、光電変換部１０１の第２の電極２０９、および、増幅トランジスタ１０４のゲートに接続される。このような構成により、リセットトランジスタ１０２は、ノードＢの電圧をリセット電圧Ｖｒｅｓにリセットすることができる。つまり、リセットトランジスタ１０２が、第２の電極２０９にリセット電圧Ｖｒｅｓを供給するリセット部である。リセットトランジスタ１０２がオフすることで、光電変換部１０１の第２の電極２０９を含んで構成されたノードＢは、電気的にフローティングになる。

本実施例では、光電変換部１０１の第１の電極２０１に供給される電圧Ｖｓと、リセット電圧Ｖｒｅｓとの大小関係を制御することで、光電変換部１０１における信号電荷の蓄積、および、光電変換部１０１からの信号電荷の排出を行う。リセット電圧Ｖｒｅｓは、第１の電圧Ｖｓ１と第２の電圧Ｖｓ２との中間の値である。例えば、信号電荷がホールの場合、リセット電圧Ｖｒｅｓは第１の電圧Ｖｓ１より低く、第２の電圧Ｖｓ２より高い電圧である。信号電荷が電子の場合、リセット電圧Ｖｒｅｓは、第１の電圧Ｖｓ１より高く、第２の電圧Ｖｓ２より低い電圧である。本実施例のリセット電圧Ｖｒｅｓは３．３Ｖである。このリセット電圧Ｖｒｅｓは、電源電圧よりも低く、接地されたノードに供給される電圧よりも高い。

増幅トランジスタ１０４のドレインは、電源電圧が供給されたノードに接続される。増幅トランジスタ１０４のソースは、選択トランジスタ１０５を介して、出力線１３０に接続される。出力線１３０には、電流源１６０が接続される。増幅トランジスタ１０４および電流源１６０はソースフォロア回路を構成し、光電変換部１０１で生じた信号を出力線１３０に出力する。出力線１３０には、さらに列回路１４０が接続される。出力線１３０に出力された画素１００からの信号は、列回路１４０に入力される。

図１（ｂ）、（ｃ）は、光電変換部１０１の等価回路図の例を示している。本実施例の光電変換部１０１は、信号電荷を蓄積するように構成された光電変換層と、絶縁層とを含む。したがって、光電変換部１０１は、第１の電極２０１および第２の電極２０９との間の容量成分を含む。図１（ｂ）、（ｃ）の等価回路は、この容量成分を光電変換部１０１の第１の電極２０１および第２の電極２０９の間に配された第２の容量１１１として示している。なお、図１（ｂ）は、光電変換部１０１がブロッキング層を含む実施例を示している。そのため、ブロッキング層および光電変換層がダイオード１１２の回路記号で示されている。図１（ｃ）は、光電変換層がブロッキング層を含まない実施例を示している。そのため、光電変換層が抵抗１１３の回路記号で示されている。光電変換部１０１の構造は後述する。

図２は、本実施例の光電変換装置の全体の回路構成を模式的に示す図である。図１と同じ機能を有する部分には、同じ符号を付してある。

図２は、４行４列の行列状に配された１６個の画素１００が示されている。１つの列に含まれる複数の画素１００が、１つの出力線１３０に接続される。行駆動回路１２０は、画素１００に駆動信号ｐＲＥＳ、および、駆動信号ｐＳＥＬを供給する。リセットトランジスタ１０２のゲートに駆動信号ｐＲＥＳが供給される。選択トランジスタ１０５のゲートに駆動信号ｐＳＥＬが供給される。これらの駆動信号によって、リセットトランジスタ１０２、および、選択トランジスタ１０５が制御される。１つの行に含まれる複数の画素１００は共通の駆動信号線に接続される。駆動信号線は、上述の駆動信号ｐＲＥＳ、駆動信号ｐＳＥＬなどを伝達する配線である。なお、図２では、異なる行に供給される駆動信号を区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。他の図面でも同様である。

図２は、光電変換部１０１の第１の電極２０１の平面構造を模式的に示している。図２が示すように、１つの行に含まれる複数の画素１００の光電変換部１０１は、共通の第１の電極２０１を含んで構成される。上述のとおり、電圧供給部１１０が電圧Ｖｓを第１の電極２０１に供給する。本実施例では、それぞれの行ごとに第１の電極２０１が配される。そのため、行駆動回路１２０が電圧供給部１１０から電圧Ｖｓの供給される行を選択する。なお、異なる行に供給される電圧Ｖｓを区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。

以上に説明した構成により、本実施例では、複数の画素１００を行ごとに駆動することができる。

それぞれの出力線１３０は、列回路１４０に接続される。列駆動回路１５０は、列回路１４０を列ごとに駆動する。具体的には、列駆動回路１５０は、駆動信号ＣＳＥＬを複数の列回路１４０に供給している。なお、異なる列に供給される駆動信号を区別するために、（ｍ）、（ｍ＋１）などの列を表す符号を付している。他の図面でも同様である。このような構成により、行ごとに並列に読み出された信号を、順次、出力部１７０に出力することができる。

列回路１４０について詳細に説明する。図３は、ｍ列目およびｍ＋１列目の列回路１４０の等価回路を示している。他の列の列回路１４０は図示されていない。

出力線１３０の信号は、列アンプ３０１によって増幅される。列アンプ３０１の出力ノードは、Ｓ／Ｈスイッチ３０３を介して容量ＣＴＳに接続される。また、列アンプ３０１の出力ノードは、Ｓ／Ｈスイッチ３０５を介して容量ＣＴＮに接続される。Ｓ／Ｈスイッチ３０３およびＳ／Ｈスイッチ３０５は、それぞれ、駆動信号ｐＴＳおよび駆動信号ｐＴＮによって制御される。このような構成により、画素１００からのリセットノイズを含むノイズ信号と、光信号とを保持することができる。したがって、本実施例の光電変換装置は相関二重サンプリングを行うことが可能である。

容量ＣＴＳは、水平転送スイッチ３０７を介して水平出力線３１１に接続される。容量ＣＴＮは、水平転送スイッチ３０９を介して水平出力線３１３に接続される。水平転送スイッチ３０７および３０９は、列駆動回路１５０からの駆動信号ＣＳＥＬによって制御される。

水平出力線３１１と水平出力線３１３とはいずれも出力部１７０に接続される。出力部１７０は、水平出力線３１１の信号と水平出力線３１３の信号との差分をアナログ−デジタル変換部１８０に出力する。アナログ−デジタル変換部１８０は、入力されたアナログ信号をデジタル信号に変換する。

なお、列回路１４０はアナログ−デジタル変換回路であってもよい。この場合、アナログ−デジタル変換回路は、メモリやカウンタなどのデジタル信号を保持する保持部を有する。保持部には、ノイズ信号および光信号がそれぞれデジタル信号に変換されて保持される。

次に、本実施例の光電変換装置の平面構造、および、断面構造について説明する。図４は、光電変換装置の平面構造を模式的に示している。図５は、光電変換装置の断面構造を模式的に示している。図４は、２行２列の行列状に配された４つの画素１００を示している。図５（ａ）に示された断面は、図４における破線Ｘ１−Ｘ２に沿った断面に対応する。図５（ｂ）に示された断面は、図４における破線Ｙ１−Ｙ２に沿った断面に対応する。なお、図１と同じ機能を有する部分には同じ符号を付してある。ただし、トランジスタについては対応するゲート電極に符号が付されている。また、駆動信号線を構成する導電部材には、当該駆動信号線に供給される駆動信号と同じ符号が付されている。例えば、ｐＲＥＳの符号が付された導電部材は、駆動信号ｐＲＥＳを供給するための駆動信号線を構成する。

光電変換装置は半導体基板２００を含む。半導体基板２００に、画素トランジスタのソース領域およびドレイン領域などの、各種の半導体領域が配される。画素トランジスタとは、例えば、リセットトランジスタ１０２、増幅トランジスタ１０４、選択トランジスタ１０５である。半導体基板２００の上に、画素トランジスタのゲート電極、および、配線を構成する導電部材を含む複数の配線層２０２が配される。配線層２０２の上に、光電変換部１０１が配される。

図５（ａ）、および、図５（ｂ）に示されるとおり、各画素１００の光電変換部１０１は、第１の電極２０１（共通電極）と、ブロッキング層２０３と、光電変換層２０５と、絶縁層２０７と、第２の電極２０９（画素電極）とを含む。光電変換層２０５は、第１の電極２０１と第２の電極２０９との間に配さる。ブロッキング層２０３は、第１の電極２０１と光電変換層２０５との間に配される。ブロッキング層２０３は、光電変換層２０５で蓄積される信号電荷と同じ導電型の電荷が、第１の電極２０１から光電変換層２０５へ注入されることを阻止するために設けられている。絶縁層２０７は、光電変換層２０５と第２の電極２０９との間に配される。

第１の電極２０１は、図２に示されるとおり、行ごとに電気的に絶縁されている。一方で、図５（ａ）に示されるとおり、１つの行に含まれる複数の画素１００の第１の電極２０９は、共通の導電部材で構成される。そのため、第１の電極２０１は共通電極とも呼ばれる。第１の電極２０１の平面構造は図２に示されているので、図４において第１の電極２０１は図示されていない。

図４および図５（ａ）に示されるとおり、各画素１００の第２の電極２０９は、他の画素１００の第２の電極２０９から電気的に絶縁されている。そのため、第２の電極２０９は個別電極とも呼ばれる。また、ブロッキング層２０３、光電変換層２０５、および、絶縁層２０７は、それぞれ、複数の画素１００に渡って連続して配されている。そのため、図４において、ブロッキング層２０３、光電変換層２０５、および、絶縁層２０７は図示されていない。

図４ならびに図５（ａ）および図５（ｂ）に示されるとおり、第１の容量１０３は、上部電極２１１と下部電極２１３とを含む。上部電極２１１および下部電極２１３は、間に絶縁体を介して互いに対向している。このような構成により、第１の容量１０３の容量値の設計自由度を高くすることができる。リソグラフィーなどの半導体プロセスを用いることにより、簡単に上部電極２１１および下部電極２１３の平面形状を決めることができるからである。なお、これ以外の構造を第１の容量１０３に用いてもよい。他の例として、所定の値より大きな容量値を持つＰＮ接合容量を用いてもよい。

また、第１の容量１０３の上部電極２１１および下部電極２１３は、光電変換部１０１の第２の電極２０９よりも下の配線層に配される。上部電極２１１および下部電極２１３は、平面視において、第１の電極２０１あるいは第２の電極２０９と少なくとも部分的に重なっている。このような構成によれば、画素１００のサイズを小さくすることができる。また、上部電極２１１および下部電極２１３は、それぞれ、リセットトランジスタ１０２および増幅トランジスタ１０４のいずれとも重なっていない部分を含んでいる。

本実施例の第１の容量１０３は、例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）容量である。具体的には、上部電極２１１と下部電極２１３は、それぞれ、金属などの導電部材によって構成される。あるいは、第１の容量１０３は、ＰＩＰ（Ｐｏｌｙ−Ｓｉ Ｉｎｓｕｌａｔｏｒ Ｐｏｌｙ−Ｓｉ）容量であってもよい。具体的には、上部電極２１１と下部電極２１３は、それぞれ、ポリシリコンによって構成される。あるいは、第１の容量１０３は、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量であってもよい。具体的には、上部電極２１１が金属などの導電部材またはポリシリコンで構成され、下部電極２１３が半導体領域で構成される。

図５（ａ）および図５（ｂ）に示されたとおり、光電変換部１０１の第２の電極２０９は、導電部材２１９を介して増幅トランジスタ１０４のゲートに接続される。また、光電変換部１０１の第２の電極２０９は、導電部材２１９および導電部材２２０を介して、リセットトランジスタ１０２のソース領域に接続される。さらに、第２の電極２０９は、導電部材２１９を介して第１の容量１０３の上部電極２１１に接続される。第１の容量１０３の下部電極２１３は、コンタクトプラグ２１５を介して半導体領域２１７に接続される。半導体領域２１７は接地されている。

図５（ｂ）には、リセットトランジスタ１０２、および、増幅トランジスタ１０４のゲート電極が、それぞれ示されている。ゲート電極と半導体基板２００との間には、ゲート絶縁膜２３０が配される。画素トランジスタのソース領域、および、ドレイン領域は、半導体基板２００に配されている。半導体領域２１７が接地されているため、半導体領域２１７と、上述のトランジスタのソース領域、および、ドレイン領域が配されるウェル２４０とが電気的に接続されていてもよい。

光電変換部１０１の構成について詳細に説明する。光電変換部１０１の第１の電極２０１は、光の透過率の高い導電部材で構成される。例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などのインジウム、および／または、スズを含む化合物や、ＺｎＯなどの化合物が、第１の電極２０１の材料として用いられる。このような構成によれば、多くの光を光電変換層２０５に入射させることができる。そのため、感度を向上させることができる。他の例として、所定の量の光が透過する程度の薄さを有するポリシリコンや金属を、第１の電極２０１として用いてもよい。金属は抵抗が低いため、金属を第１の電極２０１の材料に用いた実施例は、低消費電力化あるいは駆動の高速化に有利である。

ブロッキング層２０３は、第１の電極２０１から光電変換層２０５へ信号電荷と同じ導電型の電荷が注入されることを阻止する。光電変換層２０５は、第１の電極２０１に印加される電圧Ｖｓによって空乏化する。また第１の電極２０１に印加される電圧Ｖｓと第２の電極２０９（ノードＢ）の電圧との関係に応じて、光電変換層２０５のポテンシャルの傾きが反転する。このような構成により、信号電荷の蓄積、および、蓄積された信号電荷の排出を行うことができる。光電変換部１０１の動作については後述する。

図２１は、本実施例の光電変換層２０５の構造を模式的に示す図である。本実施例において、光電変換層２０５は量子ドット１０を含む。量子ドット１０の材料はＰｂＳである。量子ドット１０は、表面の欠陥準位が十分に補償されているため、結果として、量子ドット１０の内部、および、量子ドット１０の表面の欠陥準位が低減されている。量子ドット１０の材料には、ＰｂＳ以外に上述の様々な材料を用いることができる。

図２１（ａ）に示された例では、複数の量子ドット１０が、量子ドット１０とは異なる材料の部材１１に分散している。図２１（ｂ）に示された例では、光電変換層２０５が、複数の量子ドット１０を被覆する被覆層１２、および、被覆層１２と不図示のブロッキング層２０３との間に配された中間層１３を有している。図２１（ｃ）に示された例では、光電変換層２０５が、量子ドット１０を埋め込むための埋め込み層１４を有している。部材１１、被覆層１２、および、埋め込み層１４には、Ｓｉ、ＳｉＯ、ＳｉＮ、ＡｌＡｓ、ＡｌＧａＡｓ、ＡｌＧａＡｓ、ＧａＡｓ、ＧａＳｂ、ＡｌＳｂなどが用いられる。

本実施例のブロッキング層２０３には、ＺｎＯが用いられる。このほかに、ブロッキング層２０３には、光電変換層２０５に用いられる半導体と同じ種類であって、光電変換層２０５に用いられる半導体よりも不純物濃度の高いＮ型あるいはＰ型の半導体を用いることができる。不純物濃度の違いによりフェルミ準位の位置が異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。ブロッキング層２０３の導電型は、信号電荷と反対の導電型の電荷が多数キャリアとなる導電型である。

もしくは、光電変換層２０５とは異なる材料でブロッキング層２０３を構成することができる。このような構成によれば、ヘテロ接合が形成される。材料の違いによりバンドギャップが異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。

光電変換層２０５と第２の電極２０９との間には、絶縁層２０７が配される。絶縁層２０７には、絶縁性の材料が用いられる。例えば絶縁層２０７の材料として、酸化シリコン、アモルファス酸化シリコン（以下、ａ−ＳｉＯ）、窒化シリコン、アモルファス窒化シリコン（ａ−ＳｉＮ）などの無機材料、あるいは、有機材料が用いられる。絶縁層２０７の厚さは、トンネル効果により電荷が透過しない程度の厚さとするとよい。このような構成にすることで、リーク電流を低減できるため、ノイズを低減することができる。具体的には、絶縁層２０７の厚さは５０ｎｍ以上とするとよい。

ブロッキング層２０３、光電変換層２０５、および、絶縁層２０７にａ−Ｓｉ、ａ−ＳｉＯ、ａ−ＳｉＮを用いる場合は、水素化処理を行い、水素でダングリングボンドを終端してもよい。このような構成により、ノイズを低減することができる。

第２の電極２０９は金属などの導電部材で構成される。第２の電極２０９には、配線を構成する導電部材、あるいは、外部と接続するためのパッド電極を構成する導電部材と同じ材料が用いられる。このような構成によれば、第２の電極２０９と、配線を構成する導電部材、あるいは、パッド電極とを同時に形成することができる。したがって、製造プロセスを簡略化することができる。

次に、本実施例における光電変換部１０１の動作について説明する。図６は、光電変換部１０１におけるエネルギーバンドを模式的に示している。図６には、第１の電極２０１、ブロッキング層２０３、光電変換層２０５、絶縁層２０７、第２の電極２０９のエネルギーバンドが示されている。図６の縦軸は電子に対するポテンシャルを表している。図６の上に行くほど、電子に対するポテンシャルが高い。したがって、図６の上に行くほど、電圧は低くなる。第１の電極２０１、および、第２の電極２０９については、自由電子のエネルギー準位が示されている。ブロッキング層２０３、および、光電変換層２０５については、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。なお、光電変換層２０５と絶縁層２０７との界面における光電変換層２０５のポテンシャルを、便宜的に、光電変換層２０５の表面ポテンシャル、あるいは、単に表面ポテンシャルと呼ぶ。

光電変換部１０１の動作としては、以下のステップ（１）〜（６）が繰り返し行われる。（１）増幅部の入力ノードのリセット、（２）ノイズ信号の読み出し、（３）光電変換部からの信号電荷の排出、（４）光信号の読み出し、（５）信号電荷の蓄積の開始前のリセット、（６）信号電荷の蓄積。以下、それぞれのステップについて説明する。

図６（ａ）は、ステップ（１）からステップ（２）における光電変換部１０１の状態を示している。第１の電極２０１には、電圧供給部１１０から第１の電圧Ｖｓ１が供給されている。第１の電圧Ｖｓ１は、例えば、５Ｖである。光電変換層２０５には、露光期間中に生じた信号電荷として、白丸で示されたホールが蓄積されている。蓄積されるホールの量に応じて、光電変換層２０５の表面ポテンシャルは低くなる方向（電圧が高くなる方向）へ変化する。なお、電子が蓄積される場合、蓄積される電子の量に応じて、表面ポテンシャルは高くなる方向（電圧が低くなる方向）へ変化する。

この状態でリセットトランジスタ１０２をオンする。これにより、第２の電極２０９を含むノード、つまり、図１のノードＢの電圧がリセット電圧Ｖｒｅｓにリセットされる。本実施例では、ノードＢに増幅トランジスタ１０４のゲートが含まれている。そのため、増幅トランジスタ１０４のゲートの電圧がリセットされる。リセット電圧Ｖｒｅｓは、例えば、３．３Ｖである。

その後、リセットトランジスタ１０２をオフする。これにより、ノードＢが電気的にフローティングになる。このときリセットトランジスタ１０２によるリセットノイズ（図６のノイズｋＴＣ１）が発生しうる。

リセット動作による２の電極２０９の電圧の変化に応じて、光電変換層２０５の表面ポテンシャルは変化しうる。この時の２の電極２０９の電圧の変化の方向は、信号電荷が蓄積することによって生じた２の電極２０９の電圧の変化とは反対の方向である。そのため、信号電荷のホールは、光電変換層２０５に蓄積されたままである。また、ブロッキング層によって第１の電極２０１からのホールの注入は阻止されるため、光電変換層２０５に蓄積された信号電荷の量は変わらない。

選択トランジスタ１０５がオンであれば、増幅トランジスタ１０４がリセットノイズを含むノイズ信号（Ｖｒｅｓ＋ｋＴＣ１）を画素１００から出力する。ノイズ信号は、列回路１４０の容量ＣＴＮに保持される。

図６（ｂ）および（ｃ）は、ステップ（３）における光電変換部１０１の状態を示している。まず、第１の電極２０１に第２の電圧Ｖｓ２が供給される。信号電荷としてホールを用いているため、第２の電圧Ｖｓ２は第１の電圧Ｖｓ１より低い電圧である。第２の電圧Ｖｓ２は、例えば、０Ｖである。

このとき、第２の電極２０９（ノードＢ）の電圧は、第１の電極２０１の電圧の変化と同じ方向に向かって変化する。第２の電極２０９の電圧の変化量ｄＶＢは、第２の電極２０９に接続された第１の容量１０３の容量値Ｃ１と、光電変換部１０１が有する第２の容量１１１の容量値Ｃ２との比に応じて決まる。第１の電極２０１の電圧の変化量ｄＶｓに対して、第２の電極２０９の電圧の変化量ｄＶＢは、ｄＶＢ＝ｄＶｓ×Ｃ２／（Ｃ１＋Ｃ２）と表される。なお、第２の電極２０９を含むノードＢは他の容量成分を含みうる。しかし、他の容量成分は第１の容量１０３の容量値Ｃ１にくらべて十分に小さい。そのため、ノードＢの容量値は、第１の容量１０３の容量値Ｃ１と等しいとみなしてよい。

本実施例では、第１の電極２０１の電圧の変化量ｄＶｓが、第２の電極２０９の電圧の変化量ｄＶＢよりも十分に大きい。そのため、第２の電極２０９のポテンシャルは、第１の電極２０１のポテンシャルよりも低くなり、光電変換層２０５のポテンシャルの傾きが反転する。これにより、黒丸で示された電子が第１の電極２０９から光電変換層２０５へ注入される。また、信号電荷として光電変換層２０５に蓄積されたホールの一部または全部が、ブロッキング層２０３の方へ移動する。移動したホールは、ブロッキング層２０３の多数キャリアと再結合して消滅する。その結果、光電変換層２０５のホールが光電変換層２０５から排出される。光電変換層２０５の全体が空乏化する場合には、信号電荷として蓄積されたホールの全部が排出される。

次に、図６（ｃ）に示される状態においては、第１の電極２０１に第１の電圧Ｖｓ１が供給される。これにより、光電変換層２０５のポテンシャルの傾きが再び反転する。そのため、図６（ｂ）の状態の時に光電変換層２０５に注入されていた電子は、光電変換層２０５から排出される。一方、ブロッキング層２０３が、第１の電極２０１から光電変換層２０５へのホールの注入を阻止する。したがって、光電変換層２０５の表面ポテンシャルは、蓄積されていたホールの量に応じて変化する。表面ポテンシャルの変化に対応して、第２の電極２０９の電圧は、リセットされた状態から、消滅したホールの量に応じた電圧Ｖｐだけ変化する。つまり、信号電荷として蓄積されたホールの量に応じた電圧ＶｐがノードＢに現れる。蓄積されたホールの量に応じた電圧Ｖｐを、光信号成分と呼ぶ。

ここで、図６（ｃ）に示される状態の時に、選択トランジスタ１０５がオンする。これにより、増幅トランジスタ１０４が光信号（Ｖｐ＋Ｖｒｅｓ＋ｋＴＣ１）を画素１００から出力する。光信号は、列回路１４０の容量ＣＴＳに保持される。ステップ（２）で読み出されたリセット信号（Ｖｒｅｓ＋ｋＴＣ１）と、ステップ（４）で読み出された光信号（Ｖｐ＋Ｖｒｅｓ＋ｋＴＣ１）との差分が、蓄積された信号電荷に応じた電圧Ｖｐに基づく信号である。

図６（ｄ）は、ステップ（５）における光電変換部１０１の状態を示している。リセットトランジスタ１０２をオンし、ノードＢの電圧をリセット電圧Ｖｒｅｓにリセットする。その後、リセットトランジスタ１０２をオフする。このように、信号電荷の蓄積を開始する前にノードＢのリセットを行うことにより、ノードＢに蓄積された前フレームの光信号成分を除去できる。したがって、ノードＢに光信号が累積していき、ダイナミックレンジが狭くなっていくことを防止することができる。なおステップ（５）の信号電荷の蓄積の開始前のリセットは、行わなくてもよい。

このときにも、リセットトランジスタ１０２によるリセットノイズ（図６のノイズｋＴＣ２）が発生しうる。しかし、ここで発生するリセットノイズは、蓄積期間の終了後に、ステップ（１）のリセット動作を行うことで除去することができる。

図６（ｅ）および（ｆ）は、ステップ（６）における光電変換部１０１の状態を示している。第１の電極２０１に第１の電圧Ｖｓ１が供給され、ノードＢにリセット電圧Ｖｒｅｓが供給される。リセット電圧Ｖｒｅｓは第１の電圧Ｖｓ１より低いため、光電変換層２０５の電子は第１の電極２０１に排出される。一方、光電変換層２０５のホールは、光電変換層２０５と絶縁層２０７との界面に向かって移動する。しかし、ホールは絶縁層２０７に移動できないため、光電変換層２０５に蓄積される。また、前述のとおり、ブロッキング層２０３が、ホールが光電変換層２０５に注入されることを阻止する。したがって、この状態で光電変換層２０５に光が入射すると、光電変換によって生じた電子ホール対のうち、ホールのみが信号電荷として光電変換層２０５に蓄積される。一定期間の蓄積を行った後、ステップ（１）〜（６）の動作が繰り返される。

なお、蓄積されたホールによって光電変換層２０５の表面ポテンシャルが変化する。この表面ポテンシャルの変化に応じて、第２の電極２０９の電圧は上がる。これが図６（ｆ）ではＶｐ０で示されている。図６（ａ）のリセット時には、上述のとおり、変化した電圧Ｖｐ０を打ち消すように、第２の電極２０９の電圧が変化する。つまり、第２の電極２０９の電圧が下がる。したがって、光電変換層２０５の表面ポテンシャルは高くなる方向に変化する。

信号電荷が電子の場合、第２の電圧Ｖｓ２は第１の電圧Ｖｓ１より高い電圧である。そのため、図６（ａ）〜（ｆ）でのポテンシャルの傾きが反転する。それ以外の動作は同じである。

図６を用いて説明した動作においては、図６（ｂ）の状態で光電変換層２０５のポテンシャルの傾きが反転することで、蓄積した信号電荷の排出を行っている。光電変換層２０５のポテンシャルの傾きを反転させることができないと、排出されない電荷が生じるため、ノイズが生じる可能性がある。ここで、第１の電極２０１の電圧の変化量ｄＶｓが、第２の電極２０９（ノードＢ）の電圧の変化量ｄＶＢに比べて大きいほど、ポテンシャルの傾きを反転させやすい。つまり、第１の電極２０１の電圧の変化量ｄＶｓが、第２の電極２０９の電圧の変化量ｄＶＢに比べて大きいほど、ノイズを低減することができる。

上述のとおり、第１の電極２０１の電圧の変化量ｄＶｓとノードＢの電圧の変化量ｄＶＢとの間には、ｄＶＢ＝ｄＶｓ×Ｃ２／（Ｃ１＋Ｃ２）という関係がある。この式を変形すると、第１の電極２０１の電圧の変化量ｄＶｓは、ｄＶｓ＝ｄＶＢ＋（Ｃ１／Ｃ２）×ｄＶＢと表される。つまり、第１の電極２０１の電圧の変化量ｄＶｓは、第２の電極２０９の電圧の変化量ｄＶＢよりも、（Ｃ１／Ｃ２）×ｄＶＢだけ大きい。したがって、ノードＢの容量値Ｃ１が大きいほど、第１の電極２０１の電圧の変化量ｄＶｓと第２の電極２０９の電圧の変化量ｄＶＢとの差が大きくなる。

本実施例では、第２の電極２０９に第１の容量１０３が接続されている。そのため、ノードＢの容量値Ｃ１を大きくすることができる。このような構成によれば、第１の電極２０１の電圧の変化量ｄＶｓを、第２の電極２０９の電圧の変化量ｄＶＢに比べて大きくすることができる。結果として、光電変換層２０５を空乏化しやすくなるため、排出されない電荷を低減できる。このように、本実施例によれば、ノイズを低減することができる。

比較例として、ノードＢに第１の容量１０３が接続されていない構成を説明する。この場合、ノードＢの容量は、半導体領域のＰＮ接合による容量成分や配線との寄生容量成分を含みうる。しかし、これらの容量成分は、光電変換部１０１の有する第２の容量１１１の容量値Ｃ２に比べて無視できるほど小さい。したがって、Ｃ１／Ｃ２がほとんどゼロになる。そのため、第１の電極２０１に第２の電圧Ｖｓ２が供給された時、第１の電極２０１の電圧の変化量ｄＶｓと、第２の電極２０９の電圧の変化量ｄＶＢとがほぼ等しくなる。そうすると、図６（ｂ）の状態において、ポテンシャルの傾きが反転しない可能性がある。結果として信号電荷として蓄積されたホールの一部を排出できない可能性が生じる。比較例に対して、本実施例では排出されない信号電荷の量を低減できるので、ノイズを低減することができる。

続いて、第１の容量１０３の容量値Ｃ１と、光電変換部１０１に含まれる第２の容量１１１の容量値Ｃ２と、各部に供給される電圧との関係について説明する。

本実施例において光電変換部１０１は、ブロッキング層２０３、光電変換層２０５、絶縁層２０７を含んでいる。ブロッキング層２０３は、光電変換層２０５、および、絶縁層２０７に比べて導電率が高い。そのため、光電変換部１０１に含まれる第２の容量１１１の容量値Ｃ２は、光電変換層２０５による容量成分Ｃｉと絶縁層２０７による容量成分Ｃｉｎｓの合成容量となる。具体的に、第２の容量１１１の容量値Ｃ２は、次の式（１）で表される。
Ｃ２＝Ｃｉ×Ｃｉｎｓ／（Ｃｉ＋Ｃｉｎｓ） ・・・（１）

平面視における第２の電極２０９の面積Ｓｓ、光電変換層２０５の厚さｄｉ、絶縁層２０７の厚さｄｉｎｓ、光電変換層２０５の比誘電率Ｅｉ、絶縁層２０７の比誘電率Ｅｉｎｓ、および、真空の誘電率Ｅ０を用いて、容量成分Ｃｉおよび容量成分Ｃｉｎｓは、それぞれ、次の式（２）および式（３）で表される。
Ｃｉ＝Ｅ０×Ｅｉ×Ｓｓ／ｄｉ ・・・（２）
Ｃｉｎｓ＝Ｅ０×Ｅｉｎｓ×Ｓｓ／ｄｉｎｓ ・・・（３）

第２の電極２０９のフリンジ電界はほとんど無視できるので、容量の計算に用いられる面積として、平面視における第２の電極２０９の面積Ｓｓだけを考慮すればよい。平面視における第２の電極２０９の面積Ｓｓは、例えば、図４における第２の電極２０９の面積である。また、図５において、光電変換層２０５の厚さｄｉ、絶縁層２０７の厚さｄｉｎｓが示されている。

第１の容量１０３の容量値Ｃ１は、平面視における上部電極２１１または下部電極２１３の面積Ｓｄ、上部電極２１１と下部電極２１３との距離ｄｄ、および、上部電極２１１および下部電極２１３の間の絶縁層の誘電率Ｅｄを用いて、次の式（４）で表される。
Ｃ１＝Ｅ０×Ｅｄ×Ｓｄ／ｄｄ ・・・（４）

本実施例においては第１の電極２０１（ノードＡ）の電圧Ｖｓを、第１の電圧Ｖｓ１と第２の電圧Ｖｓ２とに制御することで、信号電荷の蓄積と、光電変換層２０５の空乏化による信号電荷の排出を行っている。第１の容量１０３の容量値Ｃ１と第２の容量１１１の容量値Ｃ２が以下に説明する関係を満たすと、上述の信号電荷の排出の際に、光電変換層２０５に残る電荷を低減することができる。最初に、信号電荷がホールの実施例を説明する。

以下、簡単のために、第１の容量１０３の容量値Ｃ１が、第２の容量１１１の容量値Ｃ２のｋ倍であるとする。つまり、容量値Ｃ１と容量値Ｃ２が次の式（５）の関係を有する。
Ｃ１＝ｋ×Ｃ２ ・・・（５）

前述のとおり、第１の電極２０１の電圧の変化量ｄＶｓと、第２の電極２０９（ノードＢ）の電圧の変化量ｄＶＢとは、次の式（６）で表される関係を有する。
ｄＶＢ＝ｄＶｓ×Ｃ２／（Ｃ１＋Ｃ２） ・・・（６）

式（５）と式（６）から、次の式（７）が得られる。
ｄＶＢ＝ｄＶｓ／（１＋ｋ） ・・・（７）

ここで、信号電荷としてホールを蓄積するためには、第１の電圧Ｖｓ１とリセット電圧Ｖｒｅｓが以下の式（８）の関係を満たすとよい。
Ｖｓ１＞Ｖｒｅｓ ・・・（８）

信号電荷のホールを転送するためには、第１の電圧Ｖｓ１、リセット電圧Ｖｒｅｓ、第１の電極２０１の電圧の変化量ｄＶｓ、および、第２の電極２０９の電圧の変化量ｄＶＢが、次の式（９）の関係を満たすとよい。
Ｖｓ１＋ｄＶｓ＜Ｖｒｅｓ＋ｄＶＢ ・・・（９）

式（８）の関係が満たされると、ホールが絶縁層２０７に向かってドリフトするためのポテンシャルの傾きを光電変換層２０５に形成することができる。式（９）の関係が満たされると、光電変換層２０５のポテンシャルの傾きを逆転させることが容易になる。

式（７）と式（９）から、式（１０）が得られる。
Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ＜ｄＶｓ／（１＋ｋ） ・・・（１０）

ここで、ｋ＞０なので、式（１０）の両辺に（１＋ｋ）を乗じることで、式（１０）は次の式（１１）のように変形される。
（１＋ｋ）×（Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ）＜ｄＶｓ ・・・（１１）

ここで、第１の電極２０１の電圧の変化量ｄＶｓは、ｄＶｓ＝Ｖｓ２−Ｖｓ１と表される。そのため、Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ＝Ｖｓ２−Ｖｒｅｓである。信号電荷がホールの実施例においては、リセット電圧Ｖｒｅｓが第２の電圧Ｖｓ２より高い。つまり、Ｖｓ２−Ｖｒｅｓ＜０である。したがって、次の式（１２）の関係が満たされる。
Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ＜０ ・・・（１２）

したがって、式（１１）の両辺を（Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ）で除すると、不等号の向きが変わり、次の式（１３）の関係が得られる。
１＋ｋ＞ｄＶｓ／（Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ） ・・・（１３）

式（１３）から、容量値Ｃ１と容量値Ｃ２との容量比ｋに関して、次の式（１４）で表される関係式が得られる。

この式（１４）の関係が満たされると、排出されない電荷の量を低減することができる。したがって、ノイズを低減することができる。

本実施例では、第１の電圧Ｖｓ１が５Ｖであり、リセット電圧Ｖｒｅｓが３．３Ｖである。第２の電圧Ｖｓ２は０Ｖなので、第１の電極２０１の電圧の変化量ｄＶｓは−５Ｖである。そのため、ｋの値は０．５２よりも大きい値に設定される。具体的に、本実施例では第１の容量１０３の容量値Ｃ１は４ｆＦであり、第２の容量１１１の容量値Ｃ２は１ｆＦである。つまり、ｋ＝４となっている。このような構成によれば、よりノイズを低減することができる。

本実施例では、平面視において、第１の容量１０３の上部電極２１１および下部電極２１３のいずれかの面積Ｓｄと、第２の電極２０９の面積Ｓｓが、Ｓｄ＞０．５×Ｓｓの関係を満たす。このような構成によれば、上述の容量比の関係を容易に得ることができる。

また、ｋの値が大きいほど、ノイズ低減の効果は大きくなる。したがって、第１の容量１０３の容量値Ｃ１が、第２の容量１１１の容量値Ｃ２と等しいか、あるいはそれより大きいと、ノイズ低減の効果をさらに高くすることができる。

第１の電極２０９の電圧の変化量ｄＶｓは、第１の電圧Ｖｓ１と第２の電圧Ｖｓ２とを用いて、ｄＶｓ＝Ｖｓ２−Ｖｓ１と表される。したがって、式（１４）は、式（１５）のように変形される。

特に、第２の電圧Ｖｓ２が０Ｖの場合には、式（１５）を式（１６）のように簡略化することができる。

次に、信号電荷が電子の実施例を説明する。信号電荷が電子の場合、式（８）および式（９）の不等号の向きが変わる。したがって、式（１０）乃至式（１１）の不等号の向きも変わる。しかし、信号電荷が電子の場合、リセット電圧Ｖｒｅｓが第２の電圧Ｖｓ２より低い。そのため、式（１１）におけるＶｓ１−Ｖｒｅｓ＋ｄＶｓ＝Ｖｓ２−Ｖｒｅｓが正の値である。つまり、（Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ）＞０という関係が成り立つ。そのため、式（１１）の両辺を（Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ）で除するときに、不等号の向きが変わらない。結果として、信号電荷がホールの場合と同じように、式（１４）、ならびに、式（１５）が得られる。

式（１５）の左辺は、式（５）を用いてＣ１／Ｃ２に書き換えることができる。また、（Ｖｓ２−Ｖｒｅｓ）／（Ｖｓ２−Ｖｒｅｓ）＝１であるから、式（１５）の右辺を通分すると、次の式（１７）が得られる。

ここで、式（１７）の表す関係について説明する。まず、リセット電圧Ｖｒｅｓは第１の電圧Ｖｓ１と第２の電圧Ｖｓ２との中間の値である。

リセット電圧Ｖｒｅｓが第１の電圧Ｖｓ１に近いほど、右辺の値は小さくなる。つまり、第１の容量１０３の容量値Ｃ１が小さくても、光電変換層２０５のポテンシャルの傾きを反転することができるようになる。リセット電圧Ｖｒｅｓと第１の電圧Ｖｓ１との差が小さいと、光電変換層２０５に蓄積できる電荷の量が小さくなる。

一方で、リセット電圧Ｖｒｅｓが第１の電圧Ｖｓ２に近いほど、右辺の値は大きくなる。つまり、第１の容量１０３の容量値Ｃ１に大きい値が用いられる。このときには、リセット電圧Ｖｒｅｓと第１の電圧Ｖｓ１との差が大きいので、光電変換層２０５に蓄積できる電荷の量を増やすことができる。

飽和電荷量と第１の容量１０３の容量値Ｃ１とのバランスのために、リセット電圧Ｖｒｅｓが、第１の電圧Ｖｓ１および第２の電圧Ｖｓ２をそれぞれ上限および下限（あるいは、下限および上限）とする範囲の、２０％〜８０％の範囲に含まれることが好ましい。例えば、第１の電圧Ｖｓ１が５Ｖであり、第２の電圧Ｖｓ２が０Ｖの場合、リセット電圧Ｖｒｅｓは１Ｖ〜４Ｖの範囲に含まれるとよい。

光電変換装置がカメラなどのイメージセンサとして使われる場合には、低消費電力化のために低い電源電圧が用いられる。例えば、イメージセンサに供給される電源電圧は５Ｖ以下である場合が多い。したがって、式（１４）乃至式（１７）の各電圧にも５Ｖ以下の値が用いられる。このような場合、第１の容量１０３の容量値Ｃ１と第２の容量１１１の容量値Ｃ２とが上述の関係を満足することで、低い電圧で光電変換装置を駆動しつつ、ノイズを低減することができる。

以上に説明したとおり、第１の容量１０３の容量値Ｃ１と、光電変換部１０１に含まれる第２の容量１１１の容量値Ｃ２との関係によって、ノイズを低減することができる。

なお、上で挙げた数値はあくまでも一例であり、これらの値に限定されるものではない。

光電変換層２０５と絶縁層２０７との間の界面に欠陥準位などが存在する可能性がある。このような場合には、公知の技術に基づいてフラットバンド電圧を考慮すればよい。

次に本実施例の光電変換装置の駆動方法について説明する。図７は、本実施例の光電変換装置に用いられる駆動信号のタイミングチャートを示している。図７には、ｎ行目とｎ＋１行目の２行分の信号の読み出し動作に対応した駆動信号が示されている。

駆動信号ｐＳＥＬは選択トランジスタ１０５のゲートに供給される。駆動信号ｐＲＥＳはリセットトランジスタ１０２のゲートに供給される。電圧信号Ｖｓは光電変換部１０１の第１の電極２０１に供給される。駆動信号ｐＴＳはＳ／Ｈスイッチ３０３に供給される。駆動信号ｐＴＮはＳ／Ｈスイッチ３０５に供給される。駆動信号ＣＳＥＬは列駆動回路１５０に供給される。

駆動信号ｐＳＥＬ、駆動信号ｐＲＥＳ、駆動信号ｐＴＮ、駆動信号ｐＴＳがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動信号ｐＳＥＬ、駆動信号ｐＲＥＳ、駆動信号ｐＴＮ、駆動信号ｐＴＳがローレベルの時に、対応するトランジスタまたはスイッチがオフする。電圧信号Ｖｓは、第１の電圧Ｖｓ１と第２の電圧Ｖｓ２とを含む。

本実施例の光電変換装置は、いわゆるローリングシャッタ動作を行う。時刻ｔ１より前には、ｎ行目の画素１００の光電変換部１０１、および、ｎ＋１行目の画素１００の光電変換部１０１は信号電荷を蓄積している状態である。また、時刻ｔ１より前は、ｎ行目の電圧信号Ｖｓ（ｎ）およびｎ＋１行目の電圧信号Ｖｓ（ｎ＋１）はいずれも第１の電圧Ｖｓ１である。

時刻ｔ１において、駆動信号ｐＳＥＬ（ｎ）がハイレベルになり、ｎ行目の画素１００の選択トランジスタ１０５がオンする。これにより、ｎ行目の画素１００の増幅トランジスタ１０４が信号を出力する。

時刻ｔ１において、駆動信号ｐＲＥＳ（ｎ）がハイレベルになり、ｎ行目の画素１００のリセットトランジスタ１０２がオンする。これにより、ｎ行目の画素１００のノードＢの電圧がリセット電圧Ｖｒｅｓにリセットされる。その後、時刻ｔ２において、駆動信号ｐＲＥＳ（ｎ）がローレベルになり、リセットトランジスタ１０２がオフする。この時の光電変換部１０１のエネルギーバンドの状態が、図６（ａ）に示されている。

次に、駆動信号ｐＴＮ（ｎ）が、時刻ｔ３においてハイレベルになり、時刻ｔ３においてローレベルになる。これにより、リセットノイズ（図６のｋＴＣ１）を含むノイズ信号が、列回路１４０の容量ＣＴＮに保持される。

時刻ｔ５において、電圧信号Ｖｓ（ｎ）が第１の電圧Ｖｓ１から第２の電圧Ｖｓ２に遷移する。この時の光電変換部１０１のエネルギーバンドの状態が、図６（ｂ）に示されている。続いて、時刻ｔ６において、電圧信号Ｖｓ（ｎ）が第２の電圧Ｖｓ２から第１の電圧Ｖｓ１に遷移する。この時の光電変換部１０１のエネルギーバンドの状態が、図６（ｃ）に示されている。時刻ｔ５から時刻ｔ６の動作によって、上述のとおり信号電荷の転送が行われる。したがって、ノードＢには蓄積された信号電荷の量に応じた電圧Ｖｐが生じる。

駆動信号ｐＴＳ（ｎ）が、時刻ｔ７においてハイレベルになり、時刻ｔ８においてローレベルになる。これにより、電圧Ｖｐとリセットノイズ（図６のｋＴＣ１）とを含む光信号が、列回路１４０の容量ＣＴＳに保持される。

続いて、駆動信号ｐＰＲＥＳ（ｎ）が、時刻ｔ９においてハイレベルになり、時刻ｔ１０においてローレベルになる。これにより、ｎ行目の画素１００のノードＢの電圧が、再びリセット電圧Ｖｒｅｓにリセットされる。この時の光電変換部１０１のエネルギーバンドの状態が、図６（ｄ）に示されている。

この後、ｎ行目の画素１００は、次のフレームの信号電荷の蓄積を開始する。信号電荷の蓄積中の、光電変換部１０１のエネルギーバンドの状態が、図６（ｅ）、（ｆ）に示されている。

時刻ｔ１１において、駆動信号ｐＳＥＬ（ｎ）がローレベルになり、ｎ行目の画素１００から列回路１４０への信号の読み出しが終了する。

列回路１４０に読みだされたノイズ信号と光信号は、駆動信号ＣＳＥＬに基づいて、列ごとに出力部１７０に出力される。出力部１７０は光信号とノイズ信号の差分をアナログ−デジタル変換部１８０に出力する。

時刻ｔ１２において、駆動信号ｐＳＥＬ（ｎ＋１）がハイレベルになり、ｎ＋１行目の画素１００の選択トランジスタ１０５がオンする。以降、ｎ＋１行目の画素１００からの信号の読み出しが行われる。この動作は時刻ｔ１から時刻ｔ１１と同様なので、説明を省略する。

以上に述べたとおり、本実施例の光電変換装置においては、光電変換層２０５が量子ドット１０を含む。このような構成によれば、光電変換層の欠陥準位を低減することができる。量子ドットのサイズが小さいために、その内部の格子欠陥を少なくすることができるからである。結果として、ノイズを低減することができる。

別の実施例を説明する。本実施例は、電圧供給部が電圧を供給するノードが実施例１と異なる。そこで、実施例１と異なる部分のみを説明する。実施例１と同じ部分については、説明を省略する。

図８は、本実施例の光電変換装置の画素１００の構成を模式的に示している。図１（ａ）と同じ機能を有する部分には、同じ符号を付してある。本実施例の光電変換部１０１の等価回路は実施例１と同じである。すなわち、図１（ｂ）および（ｃ）が、本実施例の光電変換部１０１の等価回路の例を示している。

本実施例では、第１の容量１０３の第２の端子に、電圧供給部４１０からの電圧Ｖｄが供給される。電圧供給部４１０は、第１の容量１０３の第２の端子に、少なくとも第１の電圧Ｖｄ１と、第１の電圧Ｖｄ１とは異なる第２の電圧Ｖｄ２を供給する。

信号電荷がホールの場合、第２の電圧Ｖｄ２は第１の電圧Ｖｄ１より高い電圧である。信号電荷がホールの場合、例えば、第１の電圧Ｖｄ１は０Ｖであり、第２の電圧Ｖｄ２は５Ｖである。信号電荷が電子の場合、第２の電圧Ｖｄ２は第１の電圧Ｖｄ１より低い電圧である。信号電荷が電子の場合、例えば、第１の電圧Ｖｄ１が５Ｖであり、第２の電圧Ｖｄ２が０Ｖである。

一方、光電変換部１０１の第１の電極２０１には、所定の電圧Ｖｓが供給される。本実施例では、光電変換部１０１の第１の電極２０１には３Ｖの電圧が供給されている。図１において、第１の電極２０１はノードＡに含まれている。

次に、リセットトランジスタ１０２の供給するリセット電圧Ｖｒｅｓについて説明する。信号電荷がホールの場合、リセット電圧Ｖｒｅｓは、光電変換部１０１の第１の電極２０１に供給される電圧Ｖｓよりも低い電圧である。信号電荷が電子の場合、リセット電圧Ｖｒｅｓは、光電変換部１０１の第１の電極２０１に供給される電圧Ｖｓよりも高い電圧である。

本実施例では、ノードＣの電圧Ｖｄを制御することで、第１の容量１０３を介してノードＣと結合しているノードＢの電圧を制御している。そのため、ノードＣに供給される電圧Ｖｄと、リセット電圧ＶｒｅｓあるいはノードＡに供給されるＶｓとの直流的な大小関係は特に制限されない。

図９は、本実施例の光電変換装置の全体の回路構成を模式的に示す図である。図２と同じ機能を有する部分には、同じ符号を付してある。

図９は、光電変換部１０１の第１の電極２０１の平面構造を模式的に示している。第１の電極２０１は、図９のノードＡに含まれる。図９が示すように、複数の行および複数の列に含まれる複数の画素１００の光電変換部１０１は、共通の第１の電極２０１を含んで構成される。第１の電極２０１には、電圧Ｖｓが供給される。

本実施例では、第１の容量１０３の第２の端子（ノードＣ）に供給される電圧Ｖｄは、行ごとに独立して制御される。そのため、行駆動回路１２０が電圧供給部４１０から電圧Ｖｄの供給される行を選択する。なお、異なる行に供給される電圧Ｖｄを区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。以上に説明した構成により、本実施例では、複数の画素１００を行ごとに駆動することができる。

本実施例の列回路１４０の構成は、実施例１と同じである。すなわち、図３が、本実施例の列回路１４０の等価回路を示している。また、実施例１と同様に、列回路１４０はアナログ−デジタル変換回路であってもよい。この場合、アナログ−デジタル変換回路は、メモリやカウンタなどのデジタル信号を保持する保持部を有する。保持部には、ノイズ信号および光信号がそれぞれデジタル信号に変換されて保持される。

次に、本実施例の光電変換装置の平面構造、および、断面構造について説明する。図１０は、光電変換装置の平面構造を模式的に示している。図１１は、光電変換装置の断面構造を模式的に示している。図１１に示された断面は、図１０における破線Ｘ１−Ｘ２に沿った断面に対応する。なお、図４あるいは図５と同じ部分には、同じ符号を付してある。

図１０および図１１が示すように、第１の容量１０３の下部電極２１３は、導電部材４２０に接続される。導電部材４２０は、電圧供給部４１０からの電圧Ｖｄを供給する配線を構成する。本実施例では、導電部材４２０が行ごとに配され、他の行の導電部材４２０とは電気的に絶縁される。このような構成により、行ごとに独立して第１の容量１０３の第２の端子（ノードＣ）の電圧Ｖｄを制御することができる。

上述の構造以外は、実施例１と同様であるため、説明を省略する。

次に、本実施例における光電変換部１０１の動作について説明する。図１２は、光電変換部１０１におけるエネルギーバンドを模式的に示している。図１２には、第１の電極２０１、ブロッキング層２０３、光電変換層２０５、絶縁層２０７、第２の電極２０９のエネルギーバンドが示されている。図１２の縦軸は電子に対するポテンシャルを表している。図１２の上に行くほど、電子に対するポテンシャルが高い。したがって、図１２の上に行くほど、電圧は低くなる。第１の電極２０１、および、第２の電極２０９については、自由電子のエネルギー準位が示されている。ブロッキング層２０３、および、光電変換層２０５については、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。なお、光電変換層２０５と絶縁層２０７との界面における光電変換層２０５のポテンシャルを、便宜的に、光電変換層２０５の表面ポテンシャル、あるいは、単に表面ポテンシャルと呼ぶ。

光電変換部１０１の動作としては、以下のステップ（１）〜（６）が繰り返し行われる。（１）増幅部の入力ノードのリセット、（２）ノイズ信号の読み出し、（３）光電変換部からの信号電荷の排出、（４）光信号の読み出し、（５）信号電荷の蓄積の開始前のリセット、（６）信号電荷の蓄積。以下、それぞれのステップについて説明する。

図１２（ａ）は、ステップ（１）からステップ（２）における光電変換部１０１の状態を示している。第１の電極２０１には、電圧Ｖｓが供給されている。第１の電圧Ｖｓは、例えば、３Ｖである。光電変換層２０５には、露光期間中に生じた信号電荷として、白丸で示されたホールが蓄積されている。蓄積されたホールの量に応じて、光電変換層２０５の表面ポテンシャルは低くなる方向（電圧が高くなる方向）へ変化する。電子が蓄積される場合、蓄積される電子の量に応じて、表面ポテンシャルは高くなる方向（電圧が低くなる方向）へ変化する。また、ノードＣには第１の電圧Ｖｄ１が供給されている。第１の電圧Ｖｄ１は、例えば、０Ｖである。

この状態でリセットトランジスタ１０２をオンする。これにより、第２の電極２０９を含むノード、つまり、図８のノードＢの電圧がリセット電圧Ｖｒｅｓにリセットされる。本実施例では、ノードＢに増幅トランジスタ１０４のゲートが含まれている。そのため、増幅トランジスタ１０４のゲートの電圧がリセットされる。リセット電圧Ｖｒｅｓは、例えば、１Ｖである。

その後、リセットトランジスタ１０２をオフする。これにより、ノードＢが電気的にフローティングになる。このときリセットトランジスタ１０２によるリセットノイズ（図１２のノイズｋＴＣ１）が発生しうる。

リセット動作による２の電極２０９の電圧の変化に応じて、光電変換層２０５の表面ポテンシャルは変化しうる。この時の２の電極２０９の電圧の変化の方向は、信号電荷が蓄積することによって生じた２の電極２０９の電圧の変化とは反対の方向である。そのため、信号電荷のホールは、光電変換層２０５に蓄積されたままである。また、ブロッキング層によって第１の電極２０１からのホールの注入は阻止されるため、光電変換層２０５に蓄積された信号電荷の量は変わらない。

選択トランジスタ１０５がオンであれば、増幅トランジスタ１０４がリセットノイズを含むノイズ信号（Ｖｒｅｓ＋ｋＴＣ１）を画素１００から出力する。ノイズ信号は、列回路１４０の容量ＣＴＮに保持される。

図１２（ｂ）および（ｃ）は、ステップ（３）における光電変換部１０１の状態を示している。まず、ノードＣに第２の電圧Ｖｄ２が供給される。信号電荷としてホールを用いているため、第２の電圧Ｖｄ２は第１の電圧Ｖｓ１より高い電圧である。第２の電圧Ｖｄ２は、例えば、５Ｖである。

このとき、第２の電極２０９（ノードＢ）の電圧は、ノードＣの電圧の変化と同じ方向に向かって変化する。第２の電極２０９の電圧の変化量ｄＶＢは、第２の電極２０９に接続された第１の容量１０３の容量値Ｃ１と、光電変換部１０１が有する第２の容量１１１の容量値Ｃ２との比に応じて決まる。ノードＣの電圧の変化量ｄＶｄに対して、第２の電極２０９の電圧の変化量ｄＶＢは、ｄＶＢ＝ｄＶｄ×Ｃ１／（Ｃ１＋Ｃ２）と表される。なお、第２の電極２０９を含むノードＢは他の容量成分を含みうる。しかし、他の容量成分は第１の容量１０３の容量値Ｃ１にくらべて十分に小さい。そのため、ノードＢの容量値は、第１の容量１０３の容量値Ｃ１と等しいとみなしてよい。

本実施例では、第２の電極２０９の電圧の変化量ｄＶＢが、第１の電極２０９の電圧Ｖｓとリセット電圧Ｖｒｅｓの差（Ｖｓ−Ｖｒｅｓ）よりも十分に大きい。そのため、第２の電極２０９のポテンシャルは、第１の電極２０１のポテンシャルよりも低くなり、光電変換層２０５のポテンシャルの傾きが反転する。これにより、黒丸で示された電子が第１の電極２０９から光電変換層２０５へ注入される。また、信号電荷として光電変換層２０５に蓄積されたホールの一部または全部が、ブロッキング層２０３の方へ移動する。移動したホールは、ブロッキング層２０３の多数キャリアと再結合して消滅する。その結果、光電変換層２０５のホールが光電変換層２０５から排出される。光電変換層２０５の全体が空乏化する場合には、信号電荷として蓄積されたホールの全部が排出される。

次に、図１２（ｃ）に示される状態においては、ノードＣに第１の電圧Ｖｄ１が供給される。これにより、光電変換層２０５のポテンシャルの傾きが再び反転する。そのため、図１２（ｂ）の状態の時に光電変換層２０５に注入されていた電子は、光電変換層２０５から排出される。一方、ブロッキング層２０３が、第１の電極２０１から光電変換層２０５へのホールの注入を阻止する。したがって、光電変換層２０５の表面ポテンシャルは、蓄積されていたホールの量に応じて変化する。表面ポテンシャルの変化に対応して、第２の電極２０９の電圧は、リセットされた状態から、消滅したホールの量に応じた電圧Ｖｐだけ変化する。つまり、信号電荷として蓄積されたホールの量に応じた電圧ＶｐがノードＢに現れる。蓄積されたホールの量に応じた電圧Ｖｐを、光信号成分と呼ぶ。

ここで、図１２（ｃ）に示される状態の時に、選択トランジスタ１０５がオンする。これにより、増幅トランジスタ１０４が光信号（Ｖｐ＋Ｖｒｅｓ＋ｋＴＣ１）を画素１００から出力する。光信号は、列回路１４０の容量ＣＴＳに保持される。ステップ（２）で読み出されたリセット信号（Ｖｒｅｓ＋ｋＴＣ１）と、ステップ（４）で読み出された光信号（Ｖｐ＋Ｖｒｅｓ＋ｋＴＣ１）との差分が、蓄積された信号電荷に応じた電圧Ｖｐに基づく信号である。

図１２（ｄ）は、ステップ（５）における光電変換部１０１の状態を示している。リセットトランジスタ１０２をオンし、ノードＢの電圧をリセット電圧Ｖｒｅｓにリセットする。その後、リセットトランジスタ１０２をオフする。このように、信号電荷の蓄積を開始する前にノードＢのリセットを行うことにより、ノードＢに蓄積された前フレームの光信号成分を除去できる。したがって、ノードＢに光信号が累積していき、ダイナミックレンジが狭くなっていくことを防止することができる。なおステップ（５）の信号電荷の蓄積の開始前のリセットは、行わなくてもよい。

このときにも、リセットトランジスタ１０２によるリセットノイズ（図１２のノイズｋＴＣ２）が発生しうる。しかし、ここで発生するリセットノイズは、蓄積期間の終了後に、ステップ（１）のリセット動作を行うことで除去することができる。

図１２（ｅ）および（ｆ）は、ステップ（６）における光電変換部１０１の状態を示している。第１の電極２０１に電圧Ｖｓが供給され、ノードＢにリセット電圧Ｖｒｅｓが供給される。リセット電圧Ｖｒｅｓは第１の電極２０１の電圧Ｖｓより低いため、光電変換層２０５の電子は第１の電極２０１に排出される。一方、光電変換層２０５のホールは、光電変換層２０５と絶縁層２０７との界面に向かって移動する。しかし、ホールは絶縁層２０７に移動できないため、光電変換層２０５に蓄積される。また、前述のとおり、ブロッキング層２０３が、ホールが光電変換層２０５に注入されることを阻止する。したがって、この状態で光電変換層２０５に光が入射すると、光電変換によって生じた電子ホール対のうち、ホールのみが信号電荷として光電変換層２０５に蓄積される。一定期間の蓄積を行った後、ステップ（１）〜（６）の動作が繰り返される。

なお、蓄積されたホールによって光電変換層２０５の表面ポテンシャルが変化する。この表面ポテンシャルの変化に応じて、第２の電極２０９の電圧は上がる。これが図６（ｆ）ではＶｐ０で示されている。図６（ａ）のリセット時には、上述のとおり、変化した電圧Ｖｐ０を打ち消すように、第２の電極２０９の電圧が変化する。つまり、第２の電極２０９の電圧が下がる。したがって、光電変換層２０５の表面ポテンシャルは高くなる方向に変化する。

信号電荷が電子の場合、第２の電圧Ｖｄ２は第１の電圧Ｖｄ１より低い電圧である。そのため、図１２（ａ）〜（ｆ）でのポテンシャルの傾きが反転する。それ以外の動作は同じである。

図１２を用いて説明した動作においては、図１２（ｂ）の状態で光電変換層２０５のポテンシャルの傾きが反転することで、蓄積したホールの排出を行っている。光電変換層２０５のポテンシャルの傾きを反転させることができないと、排出されない電荷が生じるため、ノイズが生じる可能性がある。ここで、第２の電極２０９（ノードＢ）の電圧の変化量ｄＶＢが、第１の電極２０９の電圧Ｖｓとリセット電圧Ｖｒｅｓの差（Ｖｓ−Ｖｒｅｓ）に比べて大きいほど、ポテンシャル勾配を反転させやすい。つまり、第２の電極２０９の電圧の変化量ｄＶＢが、第１の電極２０９の電圧Ｖｓとリセット電圧Ｖｒｅｓの差（Ｖｓ−Ｖｒｅｓ）に比べて大きいほど、ノイズを低減することができる。

上述のとおり、ノードＣの電圧の変化量ｄＶｄとノードＢの電圧の変化量ｄＶＢとの間には、ｄＶＢ＝ｄＶｄ×Ｃ１／（Ｃ１＋Ｃ２）という関係がある。つまり、ノードＢの容量値Ｃ１が大きいほど、ノードＢの電圧の変化量ｄＶＢが大きくなる。

本実施例では、第２の電極２０９に第１の容量１０３が接続されている。そのため、ノードＢの容量値Ｃ１を大きくすることができる。このような構成によれば、第ノードＢの電圧の変化量ｄＶＢを大きくすることができる。結果として、光電変換層２０５を空乏化しやすくなるため、排出されない電荷を低減できる。このように、本実施例によれば、ノイズを低減することができる。

比較例として、ノードＢに第１の容量１０３が接続されていない構成を説明する。この場合、ノードＢの容量は、半導体領域のＰＮ接合による容量成分や配線との寄生容量成分を含みうる。しかし、これらの容量成分は、光電変換部１０１の有する第２の容量１１１の容量値Ｃ２に比べて無視できるほど小さい。したがって、Ｃ１／（Ｃ１＋Ｃ２）がほとんどゼロになる。そのため、ノードＣの電圧Ｖｄを変化させても、ノードＢの電圧がほとんど変化しない。そうすると、図１２（ｂ）の状態において、ポテンシャルの傾きが反転しない可能性がある。結果として信号電荷として蓄積されたホールの一部を排出できない可能性が生じる。比較例に対して、本実施例では排出されない信号電荷の量を低減できるので、ノイズを低減することができる。

続いて、第１の容量１０３の容量値Ｃ１と、光電変換部１０１に含まれる第２の容量１１１の容量値Ｃ２と、各部に供給される電圧との関係について説明する。本実施例において、容量値Ｃ１および容量値Ｃ２は、それぞれ実施例１の式（４）および式（１）で表される。ここでは詳細な説明は省略する。

本実施例においてはノードＣの電圧Ｖｄを、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２とに制御することで、信号電荷の蓄積と、光電変換層２０５の空乏化による信号電荷の排出を行っている。第１の容量１０３の容量値Ｃ１と第２の容量１１１の容量値Ｃ２が以下に説明する関係を満たすと、上述の信号電荷の排出の際に、光電変換層２０５に残る電荷を低減することができる。最初に、信号電荷がホールの実施例を説明する。

以下、簡単のために、第１の容量１０３の容量値Ｃ１が、第２の容量１１１の容量値Ｃ２のｋ倍であるとする。つまり、容量値Ｃ１と容量値Ｃ２が次の式（１８）の関係を有する。
Ｃ１＝ｋ×Ｃ２ ・・・（１８）

前述のとおり、ノードＣの電圧の変化量ｄＶｄと、第２の電極２０９（ノードＢ）の電圧の変化量ｄＶＢとは、次の式（１９）で表される関係を有する。
ｄＶＢ＝ｄＶｄ×Ｃ１／（Ｃ１＋Ｃ２） ・・・（１９）

式（１８）と式（１９）から、次の式（２０）が得られる。
ｄＶＢ＝ｄＶｄ×ｋ／（１＋ｋ） ・・・（２０）

ここで、信号電荷としてホールを蓄積するためには、第１の電極２０１（ノードＡ）に供給される電圧Ｖｓとリセット電圧Ｖｒｅｓが以下の式（２１）の関係を満たすとよい。
Ｖｓ＞Ｖｒｅｓ ・・・（２１）

信号電荷のホールを転送するためには、第１の電極２０１（ノードＡ）の電圧Ｖｓ、リセット電圧Ｖｒｅｓ、および、第２の電極２０９の電圧の変化量ｄＶＢが、次の式（２２）の関係を満たすとよい。
Ｖｓ＜Ｖｒｅｓ＋ｄＶＢ ・・・（２２）

式（２１）の関係が満たされると、ホールが絶縁層２０７に向かってドリフトするためのポテンシャルの傾きを光電変換層２０５に形成することができる。式（２２）の関係が満たされると、光電変換層２０５のポテンシャルの傾きを逆転させることが容易になる。

式（２０）と式（２２）から、式（２３）が得られる。
Ｖｓ−Ｖｒｅｓ＜ｄＶｄ×ｋ／（１＋ｋ） ・・・（２３）

ここで、信号電荷がホールの実施例では、第２の電圧Ｖｄ２が第１の電圧Ｖｄ１よりも高い。つまり、ノードＣの電圧の変化量ｄＶｄ＝Ｖｄ２−Ｖｄ１は、正の値である。したがって、式（２３）の両辺をｄＶｄで除しても、不等号の向きは変わらない。

したがって、式（２３）から、容量値Ｃ１と容量値Ｃ２との容量比ｋに関して、次の式（２４）で表される関係式が得られる。

この式（２４）の関係が満たされると、排出されない電荷の量を低減することができる。したがって、ノイズを低減することができる。

本実施例では、第１の電極２０１の電圧Ｖｓが３Ｖであり、リセット電圧Ｖｒｅｓが１Ｖである。第１の電圧Ｖｄ１が０Ｖであり、第２の電圧Ｖｓ２は５Ｖなので、ノードＣの電圧の変化量ｄＶｄは５Ｖである。そのため、ｋ＞２／３に設定される。具体的に、本実施例では第１の容量１０３の容量値Ｃ１は４ｆＦであり、第２の容量１１１の容量値Ｃ２は１ｆＦである。つまり、ｋ＝４となっている。このような構成によれば、よりノイズを低減することができる。

本実施例では、平面視において、第１の容量１０３の上部電極２１１および下部電極２１３のいずれかの面積Ｓｄと、第２の電極２０９の面積Ｓｓが、Ｓｄ＞０．５×Ｓｓの関係を満たす。このような構成によれば、上述の容量比の関係を容易に得ることができる。

また、ｋの値が大きいほど、ノイズ低減の効果は大きくなる。したがって、第１の容量１０３の容量値Ｃ１が、第２の容量１１１の容量値Ｃ２と等しいか、あるいはそれより大きいと、ノイズ低減の効果をさらに高くすることができる。

ノードＣの電圧の変化量ｄＶｄは、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２とを用いて、ｄＶｄ＝Ｖｄ２−Ｖｄ１と表される。また、式（２４）の左辺は、式（１８）を用いてＣ１／（Ｃ１＋Ｃ２）と書き換えることができる。したがって、式（２４）は、式（２５）のように変形される。

次に、信号電荷が電子の実施例を説明する。信号電荷が電子の場合、式（２１）および式（２２）の不等号の向きが変わる。したがって、次の式（２３）の不等号の向きも変わる。すなわち、信号電荷が電子の場合には、次の式（２６）が得られる。
Ｖｓ−Ｖｒｅｓ＞ｄＶｄ×ｋ／（１＋ｋ） ・・・（２６）

しかし、信号電荷が電子の実施例では、第２の電圧Ｖｄ２が第１の電圧Ｖｄ１よりも低い。つまり、ノードＣの電圧の変化量ｄＶｄ＝Ｖｄ２−Ｖｄ１は、負の値である。したがって、式（２６）の両辺をｄＶｄで除すと、不等号の向きが変わる。その結果、信号電荷がホールの場合と同じように、式（２４）、ならびに、式（２５）が得られる。

ここで、式（１５）の表す関係について説明する。リセット電圧Ｖｒｅｓが光電変換部１０１の第１の電極２０１に供給される電圧Ｖｓに近いほど、右辺の値は小さくなる。つまり、第１の容量１０３の容量値Ｃ１が小さくても、光電変換層２０５のポテンシャルの傾きを反転することができるようになる。リセット電圧Ｖｒｅｓと第１の電極２０１に供給される電圧Ｖｓとの差が小さいと、光電変換層２０５に蓄積できる電荷の量が小さくなる。

一方で、リセット電圧Ｖｒｅｓと電圧Ｖｓとの差が大きいほど、右辺の値は大きくなる。つまり、第１の容量１０３の容量値Ｃ１に大きい値が用いられる。このときには、リセット電圧Ｖｒｅｓと第１の電圧Ｖｓ１との差が大きいので、光電変換層２０５に蓄積できる電荷の量を増やすことができる。

飽和電荷量と第１の容量１０３の容量値Ｃ１とのバランスのために、リセット電圧Ｖｒｅｓと電圧Ｖｓとの差が、第１の電圧Ｖｓ１と第２の電圧Ｖｓ２との差の２０％〜８０％の範囲に含まれることが好ましい。例えば、第１の電圧Ｖｓ１が０Ｖであり、第２の電圧Ｖｓ２が５Ｖの場合、リセット電圧Ｖｒｅｓ電圧Ｖｓとの差は１Ｖ〜４Ｖの範囲に含まれるとよい。

特に、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２との差を大きくすれば、リセット電圧Ｖｒｅｓ電圧Ｖｓとの差が大きくても、第１の容量１０３の容量値Ｃ１を小さくすることができる。しかし、光電変換装置がカメラなどのイメージセンサとして使われる場合には、低消費電力化のために低い電源電圧が用いられる。例えば、イメージセンサに供給される電源電圧は５Ｖ以下である場合が多い。したがって、式（２４）乃至式（２５）の各電圧にも５Ｖ以下の値が用いられる。そのため、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２との差を大きくすることが困難である。このような場合、第１の容量１０３の容量値Ｃ１と第２の容量１１１の容量値Ｃ２とが上述の関係を満足することで、低い電圧で光電変換装置を駆動しつつ、ノイズを低減することができる。

以上に説明したとおり、第１の容量１０３の容量値Ｃ１と、光電変換部１０１に含まれる第２の容量１１１の容量値Ｃ２との関係によって、ノイズを低減することができる。

なお、上で挙げた数値はあくまでも一例であり、これらの値に限定されるものではない。光電変換層２０５と絶縁層２０７との間の界面に欠陥準位などが存在する可能性がある。このような場合には、公知の技術に基づいてフラットバンド電圧を考慮すればよい。

次に本実施例の光電変換装置の駆動方法について説明する。図１３は、本実施例の光電変換装置に用いられる駆動信号のタイミングチャートを示している。図１３には、ｎ行目とｎ＋１行目の２行分の信号の読み出し動作に対応した駆動信号が示されている。

実施例１の駆動方法と異なる点は、図８のノードＣに電圧信号Ｖｄが供給されることである。図１３には、電圧信号Ｖｄのタイミングチャートが示されている。電圧信号Ｖｄは、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２とを含む。実施例１において電圧信号Ｖｓが第１の電圧Ｖｓ１である期間が、本実施例において電圧信号Ｖｄが第１の電圧Ｖｄ１である期間に対応する。実施例１において電圧信号Ｖｓが第２の電圧Ｖｓ２である期間が、本実施例において電圧信号Ｖｄが第２の電圧Ｖｄ２である期間に対応する。

それ以外の駆動信号のタイミングチャートは全て図７と同じである。したがって、詳細な説明は省略する。

以上に述べたとおり、本実施例の光電変換装置においては、光電変換層２０５が量子ドット１０を含む。このような構成によれば、光電変換層の欠陥準位を低減することができる。量子ドットのサイズが小さいために、その内部の格子欠陥を少なくすることができるからである。結果として、ノイズを低減することができる。

別の実施例を説明する。本実施例は、光電変換部と増幅部の入力ノードとの間にスイッチが配された点で、実施例１および実施例２と異なる。そこで、実施例１または実施例２と異なる部分のみを説明する。実施例１または実施例２のいずれかと同じ部分については、説明を省略する。

図１４は、本実施例の光電変換装置の画素１００の構成を模式的に示している。図１４には２行２列の４つの画素１００が示されている。図１（ａ）と同じ機能を有する部分には、同じ符号を付してある。光電変換部１０１の構造は、実施例１と同様である。そのため、図１４において、光電変換部１０１の断面構造は示していない。

本実施例においては、光電変換部１０１と第１の容量１０３との間の電気経路にスイッチ５０１が配される。換言すると、第１の容量１０３はスイッチ５０１を介して光電変換部１０１に電気的に接続されている。また、光電変換部１０１と増幅トランジスタ１０４との間の電気経路にスイッチ５０１が配される。換言すると、増幅トランジスタ１０４はスイッチ５０１を介して光電変換部１０１に電気的に接続されている。なお、増幅トランジスタ１０４のゲートと、第１の容量の第１の端子とが、ノードＢに含まれている。

スイッチ５０１は、光電変換部１０１とノードＢとの間の導通を制御する。そのため、スイッチ５０１およびリセットトランジスタ１０２の両方がオフになることで、ノードＢは電気的にフローティングになる。

スイッチ５０１には、駆動信号ｐＧＳが供給される。異なる行に供給される駆動信号ｐＧＳを区別するために、（ｎ）、（ｎ＋１）などの行を示す符号を付してある。

スイッチ５０１が配されたことを除き、本実施例の画素１００の構成は実施例１と同じである。また、本実施例の光電変換装置の全体構成も、実施例１と同じである。

このような構成により、全ての行の露光期間を一致させることができる。いわゆるグローバル電子シャッタを実現することができる。また、駆動信号ｐＧＳが行ごとに独立して供給されるので、グローバル電子シャッタ用の動作モードと、ローリングシャッタ用の動作モードとを切り替えることもできる。

図１４が示すように、本実施例では、光電変換部１０１の第１の端子が接続されたノードＡに、電圧供給部１１０からの電圧Ｖｓが供給される。実施例１と同様に、電圧供給部１１０は、ノードＡの電圧を、少なくとも第１の電圧Ｖｓ１と、第２の電圧Ｖｓ２とに制御する。このような構成により、光電変換部１０１での電荷の蓄積、および、光電変換部１０１からの電荷の排出あるいは転送を行うことができる。

次に本実施例の光電変換装置の駆動方法について説明する。図１５は、本実施例の光電変換装置に用いられる駆動信号のタイミングチャートを示している。図１５には、ｎ行目とｎ＋１行目の２行分の信号の読み出し動作に対応した駆動信号が示されている。

実施例１の駆動方法と異なる点は、スイッチ５０１に駆動信号ｐＧＳが供給されることである。図１５には、駆動信号ｐＧＳのタイミングチャートが示されている。駆動信号ｐＧＳがハイレベルの時に、スイッチ５０１がオンする。駆動信号ｐＧＳがローレベルの時に、スイッチ５０１がオフする。

本実施例の光電変換装置は、グローバル電子シャッタ動作を行う。時刻ｔ１より前には、ｎ行目の画素１００の光電変換部１０１、および、ｎ＋１行目の画素１００の光電変換部１０１は信号電荷を蓄積している状態である。また、時刻ｔ１より前は、ｎ行目の電圧信号Ｖｓ（ｎ）およびｎ＋１行目の電圧信号Ｖｓ（ｎ＋１）はいずれも第１の電圧Ｖｓ１である。

時刻ｔ１において、駆動信号ｐＲＥＳ（ｎ）および駆動信号ｐＲＥＳ（ｎ＋１）がハイレベルになり、ｎ行目の画素１００のリセットトランジスタ１０２がオンする。これにより、ｎ行目の画素１００のノードＢの電圧、および、ｎ＋１行目の画素１００のノードＢの電圧が、それぞれリセット電圧Ｖｒｅｓにリセットされる。その後、時刻ｔ２において、駆動信号ｐＲＥＳ（ｎ）および駆動信号ｐＲＥＳ（ｎ＋１）がローレベルになり、各画素１００のリセットトランジスタ１０２がオフする。

時刻ｔ３において、駆動信号ｐＧＳ（ｎ）および駆動信号ｐＧＳ（ｎ＋１）がハイレベルになる。これにより、スイッチ５０１がオンする。したがって、この時、本実施例の画素１００は、図１に示される等価回路と同じ状態になる。

時刻ｔ４において、電圧信号Ｖｓ（ｎ）および電圧信号Ｖｓ（ｎ＋１）が第１の電圧Ｖｓ１から第２の電圧Ｖｓ２に遷移する。続いて、時刻ｔ５において、電圧信号Ｖｓ（ｎ）および電圧信号Ｖｓ（ｎ＋１）が第２の電圧Ｖｓ２から第１の電圧Ｖｓ１に遷移する。時刻ｔ４から時刻ｔ５の動作によって、信号電荷の転送が行われる。したがって、ノードＢには蓄積された信号電荷の量に応じた電圧Ｖｐが生じる。この時の動作は、実施例１の図６で説明したものと同じである。すなわち、この時の光電変換部１０１のエネルギーバンドの状態が、図６（ｂ）および図６（ｃ）に示されている。

時刻ｔ６において、駆動信号ｐＧＳ（ｎ）および駆動信号ｐＧＳ（ｎ＋１）がローレベルになる。これにより、スイッチ５０１がオフする。その結果、光電変換部１０１と、ノードＢとの導通が切断される。そのため、ノードＢが前フレームの信号電荷の量に応じた電圧Ｖｐを保持したまま、光電変換部１０１が次のフレームの信号電荷の蓄積を行うことができる。本実施例においては、複数の行の画素１００が上述の動作を並行して行うことができる。つまり、複数の行の画素１００の光電変換部１０１が同時に信号電荷の蓄積を開始することができる。

以降の動作では、行ごとに光信号を読み出す。時刻ｔ７において、駆動信号ｐＳＥＬ（ｎ）がハイレベルになる。また、時刻ｔ７において、行動信号ｐＴＳ（ｎ）がハイレベルになる。これにより、ｎ行目の画素１００の増幅トランジスタ１０４が光信号を出力する。そして、ｎ行目の画素１００から出力された光信号が、容量ＣＴＳに保持される。容量ＣＴＳに保持された光信号は、時刻ｔ９以降、列ごとに出力部１７０に出力される。

時刻ｔ１０から、ｎ＋１行目の光信号の読み出しが行われる。この動作はｎ行目と同様なので、説明を省略する。

以上の動作により、グローバル電子シャッタ動作による信号の読み出しを行うことができる。なお、図１５では、ｎ行目とｎ＋１行目の駆動信号のみが示されている。しかし、時刻ｔ１から時刻ｔ６までの動作をすべての行で同時に行うことができる。

また、本実施例において、駆動信号ｐＧＳをハイレベルとしたまま、図７に示される駆動信号を供給してもよい。これにより、実施例１と同様にローリングシャッタ動作による信号の読み出しを行うことができる。

本実施例においても、光電変換層２０５が量子ドット１０を含むため、ノイズを低減する効果を得ることができる。

別の実施例を説明する。本実施例は、光電変換部と増幅部の入力ノードとの間にスイッチが配された点で、実施例１および実施例２と異なる。また、本実施例と実施例３との違いは、実施例３ではノードＡの電圧を制御しているのに対し、本実施例ではノードＣの電圧を制御していることである。そこで、実施例１乃至実施例３と異なる部分のみを説明する。実施例１乃至実施例３のいずれかと同じ部分については、説明を省略する。

図１６は、本実施例の光電変換装置の画素１００の構成を模式的に示している。図１４には２行２列の４つの画素１００が示されている。図８と同じ機能を有する部分には、同じ符号を付してある。光電変換部１０１の構造は、実施例２と同様である。そのため、図１６において、光電変換部１０１の断面構造は示していない。

本実施例においては、光電変換部１０１と第１の容量１０３との間の電気経路にスイッチ５０１が配される。換言すると、第１の容量１０３はスイッチ５０１を介して光電変換部１０１に電気的に接続されている。また、光電変換部１０１と増幅トランジスタ１０４との間の電気経路にスイッチ５０１が配される。換言すると、増幅トランジスタ１０４はスイッチ５０１を介して光電変換部１０１に電気的に接続されている。なお、増幅トランジスタ１０４のゲートと、第１の容量の第１の端子とが、ノードＢに含まれている。

スイッチ５０１は、光電変換部１０１とノードＢとの間の導通を制御する。そのため、スイッチ５０１およびリセットトランジスタ１０２の両方がオフになることで、ノードＢは電気的にフローティングになる。

スイッチ５０１には、駆動信号ｐＧＳが供給される。異なる行に供給される駆動信号ｐＧＳを区別するために、（ｎ）、（ｎ＋１）などの行を示す符号を付してある。

スイッチ５０１が配されたことを除き、本実施例の画素１００の構成は実施例２と同じである。また、本実施例の光電変換装置の全体構成も、実施例２と同じである。

このような構成により、全ての行の露光期間を一致させることができる。いわゆるグローバル電子シャッタを実現することができる。また、駆動信号ｐＧＳが行ごとに独立して供給されるので、グローバル電子シャッタ用の動作モードと、ローリングシャッタ用の動作モードとを切り替えることもできる。

図１６が示すように、本実施例では、第１の容量１０３を介してノードＢと結合するノードＣに、電圧供給部４１０からの電圧Ｖｄが供給される。実施例２と同様に、電圧供給部４１０は、ノードＣの電圧を、少なくとも第１の電圧Ｖｄ１と、第２の電圧Ｖｄ２とに制御する。このような構成により、光電変換部１０１での電荷の蓄積、および、光電変換部１０１からの電荷の排出あるいは転送を行うことができる。

次に本実施例の光電変換装置の駆動方法について説明する。図１７は、本実施例の光電変換装置に用いられる駆動信号のタイミングチャートを示している。図１７には、ｎ行目とｎ＋１行目の２行分の信号の読み出し動作に対応した駆動信号が示されている。

実施例３の駆動方法と異なる点は、図１６のノードＣに電圧信号Ｖｄが供給されることである。図１７には、電圧信号Ｖｄのタイミングチャートが示されている。電圧信号Ｖｄは、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２とを含む。実施例３において電圧信号Ｖｓが第１の電圧Ｖｓ１である期間が、本実施例において電圧信号Ｖｄが第１の電圧Ｖｄ１である期間に対応する。実施例３において電圧信号Ｖｓが第２の電圧Ｖｓ２である期間が、本実施例において電圧信号Ｖｄが第２の電圧Ｖｄ２である期間に対応する。

それ以外の駆動信号のタイミングチャートは全て図１５と同じである。したがって、詳細な説明は省略する。

このように、本実施例においては、グローバル電子シャッタ動作による信号の読み出しを行うことができる。また、本実施例において、駆動信号ｐＧＳをハイレベルとしたまま、図７に示される駆動信号を供給してもよい。これにより、実施例１と同様にローリングシャッタ動作による信号の読み出しを行うことができる。

本実施例においても、光電変換層２０５が量子ドット１０を含むため、ノイズを低減する効果を得ることができる。

別の実施例を説明する。本実施例は、画素が増幅部の後段に接続されたクランプ回路を含む点で、実施例１乃至実施例４と異なる。そこで、実施例１乃至実施例４と異なる部分のみを説明する。実施例１乃至実施例４のいずれかと同じ部分については、説明を省略する。

図１８は、本実施例の光電変換装置の画素１００の構成を模式的に示している。図１８には２行２列の４つの画素１００が示されている。図１（ａ）と同じ機能を有する部分には、同じ符号を付してある。光電変換部１０１の構造は、実施例１〜４のいずれかと同様である。そのため、図１８において、光電変換部１０１の断面構造は示していない。

本実施例において、画素１００は２つの増幅部を有する。第１の増幅部は第１の増幅トランジスタ６１１と、電流源６１２を含むソースフォロア回路である。第２の増幅部は第２の増幅トランジスタ６３１を含む。第２の増幅トランジスタ６３１は、選択トランジスタ１０５を介して出力線１３０に接続される。第２の増幅トランジスタ６３１と、出力線１３０に接続された電流源１６０とがソースフォロア回路を構成する。

画素１００は、グローバル電子シャッタを行うためのクランプ回路を有する。クランプ回路は、クランプスイッチ６２１、クランプ容量６２２、クランプ電圧供給スイッチ６２３を含む。クランプスイッチ６２１は、第１の容量１０３が接続されたノードＢと、画素１００の第２の増幅部の入力ノードとの間の電気経路に配されている。クランプスイッチ６２１には、駆動信号ｐＧＳが供給される。クランプ電圧供給スイッチ６２３には、駆動信号ｐＣＬが供給される。

クランプ回路は、第１の増幅部が出力するノイズ信号をクランプする。その後、第１の増幅部が光信号を出力することで、クランプ回路は光信号に含まれるリセットノイズなどのノイズを除去することができる。このような構成により、リセットノイズなどのランダムノイズを除去しつつ、グローバル電子シャッタ動作を実現することができる。

次に本実施例の光電変換装置の駆動方法について説明する。図１９は、本実施例の光電変換装置に用いられる駆動信号のタイミングチャートを示している。図１９には、ｎ行目とｎ＋１行目の２行分の信号の読み出し動作に対応した駆動信号が示されている。

実施例１の駆動方法と異なる点は、スイッチ５０１に駆動信号ｐＧＳが供給されることである。図１９には、電圧信号Ｖｄのタイミングチャートが示されている。駆動信号がハイレベルの時に、対応するスイッチがオンする。駆動信号がローレベルの時に、対応するスイッチがオフする。

時刻ｔ１において、駆動信号ｐＧＳ（ｎ）および駆動信号ｐＧＳ（ｎ＋１）がハイレベルになる。時刻ｔ２において、駆動信号ｐＲＥＳ（ｎ）および駆動信号ｐＲＥＳ（ｎ＋１）がハイレベルになる。また、時刻ｔ２において、駆動信号ｐＣＬ（ｎ）および駆動信号ｐＣＬ（ｎ＋１）がハイレベルになる。その後、時刻ｔ３において、駆動信号ｐＲＥＳ（ｎ）および駆動信号ｐＲＥＳ（ｎ＋１）がローレベルになる。時刻ｔ４において、駆動信号ｐＣＬ（ｎ）および駆動信号ｐＣＬ（ｎ＋１）がローレベルになる。これにより、ｎ行目およびｎ＋１行目の画素１００のクランプ回路がノイズ信号をクランプする。

続いて、時刻ｔ５から時刻ｔ６において、電圧信号Ｖｄ（ｎ）および電圧信号Ｖｄ（ｎ＋１）が第２の電圧Ｖｄ２になる。これにより、蓄積された信号電荷が転送される。クランプスイッチ６２１がオンなので、信号電荷の量に応じた電圧Ｖｐがクランプ容量６２２に生じる。

その後、時刻ｔ７において、駆動信号ｐＧＳ（ｎ）および駆動信号ｐＧＳ（ｎ＋１）がローレベルになる。これにより、画素１００のクランプ回路が、光電変換部１０１から電気的に分離される。

以降の動作では、行ごとに光信号を読み出す。この動作は実施例３あるいは実施例４と同じなので説明を省略する。

以上の動作により、グローバル電子シャッタ動作を実現することができる。また、本実施例では、画素１００がクランプ回路を有する。このような構成によれば、リセットノイズなどのランダムノイズを低減することができる。

別の実施例を説明する。本実施例は、画素が増幅部の後段に接続されたサンプルホールド回路を含む点で、実施例１乃至実施例５と異なる。そこで、実施例１乃至実施例５と異なる部分のみを説明する。実施例１乃至実施例５のいずれかと同じ部分については、説明を省略する。

図２０は、本実施例の光電変換装置の画素１００の構成を模式的に示している。図２０には２行２列の４つの画素１００が示されている。図１（ａ）または図１８と同じ機能を有する部分には、同じ符号を付してある。光電変換部１０１の構造は、実施例１〜５のいずれかと同様である。そのため、図２０において、光電変換部１０１の断面構造は示していない。

本実施例において、画素１００は２つの増幅部を有する。第１の増幅部は第１の増幅トランジスタ６１１と、電流源６１２を含むソースフォロア回路である。第２の増幅部は第２の増幅トランジスタ６３１を含む。第２の増幅トランジスタ６３１は、選択トランジスタ１０５を介して出力線１３０に接続される。第２の増幅トランジスタ６３１と、出力線１３０に接続された電流源１６０とがソースフォロア回路を構成する。

画素１００は、グローバル電子シャッタを行うためのサンプルホールド回路（以下、Ｓ／Ｈ回路）を有する。画素１００は、ノイズ信号用のＳ／Ｈ回路、および、光信号用のＳ／Ｈ回路を有する。ノイズ信号用のＳ／Ｈ回路は、第１の増幅部が出力するノイズ信号を保持する。光信号用のＳ／Ｈ回路は、第１の増幅部出力する光信号を保持する。ノイズ信号用のＳ／Ｈ回路は、容量７０１、第１のスイッチ７１１、および、第２のスイッチ７２１を含む。光信号用のＳ／Ｈ回路は、容量７０２、第１のスイッチ７１２、および、第２のスイッチ７２２を含む。

このような構成により、リセットノイズなどのランダムノイズを除去しつつ、グローバル電子シャッタ動作を実現することができる。

続いて本実施例の駆動方法について説明する。ここではグローバル電子シャッタ動作を行うためのＳ／Ｈ回路の駆動についてのみ説明する。

まず、第１の増幅部の入力ノードがリセットされた状態で、全ての行の画素１００のノイズ信号用のＳ／Ｈ回路の第１のスイッチ７１１をオンする。これにより、ノイズ信号が容量７０１に保持される。続いて、信号電荷の転送動作を行う。これは実施例１乃至実施例４のいずれかと同様である。次に、全ての画素１００の光信号用のＳ／Ｈ回路の第１のスイッチ７１２をオンする。これにより、光信号が容量７０２に保持される。その後、行ごとに、第２のスイッチ７２１、および、７２２をオンする。これにより、行ごとに画素１００からの信号が読み出される。画素から出力される信号は、実施例１と同様に列回路１４０において保持され、ノイズを除去するための差分処理が行われる。

以上の動作により、グローバル電子シャッタ動作を実現することができる。また、本実施例では、画素１００がサンプルホールド回路を有する。このような構成によれば、リセットノイズなどのランダムノイズを低減することができる。

本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図２２に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図２２において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を光電変換装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した光電変換装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、光電変換装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は光電変換装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図２２において、１００８は光電変換装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも光電変換装置１００４と、光電変換装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。

本実施例では、光電変換装置１００４とＡＤ変換部とが別の半導体基板に設けられた構成を説明した。しかし、光電変換装置１００４とＡＤ変換部とが同一の半導体基板に形成されていてもよい。また、光電変換装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。

また、それぞれの画素１００が第１の光電変換部１０１Ａと、第２の光電変換部１０１Ｂを含むように構成されてもよい。信号処理部１００７は、第１の光電変換部１０１Ａで生じた電荷に基づく信号と、第２の光電変換部１０１Ｂで生じた電荷に基づく信号とを処理し、光電変換装置１００４から被写体までの距離情報を取得するように構成されてもよい。

撮像システムの実施例において、光電変換装置１００４には、実施例１乃至実施例６の光電変換装置が用いられる。このように、撮像システムにおいて本発明に係る実施例を適用することにより、ノイズの低減された画像を取得することができる。

１０１ 光電変換部
１０２ リセットトランジスタ
１０３ 第１の容量
１０４ 増幅トランジスタ
１０５ 選択トランジスタ
１１１ 第２の容量
２０１ 第１の電極
２０３ ブロッキング層
２０５ 光電変換層
２０７ 絶縁層
２０９ 第２の電極

Claims (21)

1. 光電変換部と、前記光電変換部で生じた信号を出力する増幅部とを含む画素を備えた光電変換装置であって、
   前記光電変換部は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された光電変換層と、前記光電変換層および前記第２の電極の間に配され、厚さが５０ｎｍ以上の絶縁層と、を含み、
   前記光電変換層が量子ドットを含み、
   前記増幅部はソースフォロア回路の一部である
   ことを特徴とする光電変換装置。
2. 光電変換部と、前記光電変換部で生じた信号を出力する増幅部とを含む画素を備えた光電変換装置であって、
   前記光電変換部は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された光電変換層と、前記光電変換層および前記第２の電極の間に配され、前記光電変換層と前記第２の電極との間の電流経路を遮断するように設けられた絶縁層と、を含み、
   前記光電変換層が量子ドットを含み、
   前記増幅部はソースフォロア回路の一部である
   ことを特徴とする光電変換装置。
3. 前記光電変換層は、前記量子ドットを構成する材料とは異なる材料の部材を含み、
   前記量子ドットが前記部材の中に分散している、
   ことを特徴とする請求項１または２に記載の光電変換装置。
4. 前記異なる材料のバンドギャップは、前記量子ドットを構成する材料のバンドギャップよりも大きい、
   ことを特徴とする請求項３に記載の光電変換装置。
5. 前記量子ドットを構成する材料は、前記異なる材料が吸収する最も長い波長の光よりも長い波長を有する光を吸収する、
   ことを特徴とする請求項３または請求項４に記載の光電変換装置。
6. 前記光電変換層は、前記量子ドットを被覆する被覆層を含み、
   前記被覆層を構成する材料のバンドギャップは、前記量子ドットを構成する材料のバンドギャップよりも大きい、
   ことを特徴とする請求項１または２に記載の光電変換装置。
7. 前記光電変換層は、前記量子ドットを被覆する被覆層を含み、
   前記量子ドットを構成する材料は、前記被覆層を構成する材料が吸収する最も長い波長の光よりも長い波長を有する光を吸収する、
   ことを特徴とする請求項１または２に記載の光電変換装置。
8. 前記光電変換層は、前記量子ドットを埋め込むための埋め込み層を含み、
   前記埋め込み層を構成する材料のバンドギャップは、前記量子ドットを構成する材料のバンドギャップよりも大きい、
   ことを特徴とする請求項１または２に記載の光電変換装置。
9. 前記光電変換層は、前記量子ドットを埋め込むための埋め込み層を含み、
   前記量子ドットを構成する材料は、前記埋め込み層を構成する材料が吸収する最も長い波長の光よりも長い波長を有する光を吸収する、
   ことを特徴とする請求項１または２に記載の光電変換装置。
10. 前記量子ドットは、１ｎｍから２０ｎｍの範囲に含まれる粒径を有する量子ドットを含む、
    ことを特徴とする請求項１乃至請求項９のいずれか一項に記載の光電変換装置。
11. 前記光電変換層は、前記量子ドットを包むシェルを含み、
    前記量子ドットを構成する材料の格子定数と、前記シェル部材を構成する材料の格子定数との比が０．９から１．１の範囲に含まれる、
    ことを特徴とする請求項１乃至請求項１０のいずれか一項に記載の光電変換装置。
12. 前記量子ドットを構成する材料は、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｃ、Ｓｉ、Ｇｅを含む群から選ばれる、
    ことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の光電変換装置。
13. 光電変換部と、前記光電変換部で生じた信号を出力する増幅部とを含む画素を備えた光電変換装置であって、
    前記光電変換部は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された光電変換層と、前記光電変換層および前記第２の電極の間に配され、前記光電変換層と前記第２の電極との間の電流経路を遮断するように設けられた絶縁層と、を含み、
    前記光電変換層は、第１の部材と、前記第１の部材に配された１ｎｍから２０ｎｍの範囲に含まれる粒径を有する複数の粒子とを含み、
    前記増幅部はソースフォロア回路の一部である
    ことを特徴とする光電変換装置。
14. 光電変換部と、前記光電変換部で生じた信号を出力する増幅部とを含む画素を備えた光電変換装置であって、
    前記光電変換部は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された光電変換層と、前記光電変換層および前記第２の電極の間に配された絶縁層と、を含み、
    前記光電変換層が量子ドットを含み、
    前記第２の電極にリセット電圧を供給するリセット部と、
    前記第２の電極に電気的に接続された第１の端子と、第２の端子とを含む第１の容量と、
    前記第２の端子へ、少なくとも第１の電圧、および、前記第１の電圧とは異なる第２の電圧を供給する電圧供給部と、を有し、
    前記増幅部は、前記第２の電極に電気的に接続され、
    前記第１の電極に供給される電圧Ｖｓ、前記第１の電圧Ｖｄ１、前記第２の電圧Ｖｄ２、前記リセット電圧Ｖｒｅｓ、前記第１の容量の容量値Ｃ１、および、前記第１の電極と前記第２の電極とが形成する第２の容量の容量値Ｃ２が、以下の式で表される関係を満たす、
    
    ことを特徴とする光電変換装置。
15. 前記光電変換層に信号電荷を蓄積する時に、前記第２の端子に前記第１の電圧を供給し、
    前記光電変換層から信号電荷を排出する時に、前記第２の端子に前記第２の電圧を供給する、
    ことを特徴とする請求項１４に記載の光電変換装置。
16. 光電変換部と、前記光電変換部で生じた信号を出力する増幅部とを含む画素を備えた光電変換装置であって、
    前記光電変換部は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された光電変換層と、前記光電変換層および前記第２の電極の間に配された絶縁層と、を含み、
    前記光電変換層が量子ドットを含み、
    前記第２の電極にリセット電圧を供給するリセット部と、
    前記第２の電極に電気的に接続された第１の容量と、
    前記第１の電極へ、少なくとも第１の電圧、および、前記第１の電圧とは異なる第２の電圧を供給する電圧供給部と、を有し、
    前記増幅部は、前記第２の電極に電気的に接続され、
    前記第１の電圧Ｖｓ１、前記第２の電圧Ｖｓ２、前記リセット電圧Ｖｒｅｓ、前記第１の容量の容量値Ｃ１、および、前記第１の電極と前記第２の電極とが形成する第２の容量の容量値Ｃ２が、以下の式で表される関係を満たす、
    
    ことを特徴とする光電変換装置。
17. 前記第２の電極にリセット電圧を供給するリセット部と、
    前記第２の電極に電気的に接続された第１の端子と、第２の端子とを含む第１の容量と、
    前記第２の端子へ、少なくとも第１の電圧、および、前記第１の電圧とは異なる第２の電圧を供給する電圧供給部と、を有し、
    前記増幅部は、前記第２の電極に電気的に接続され、
    前記第１の電極に供給される電圧Ｖｓ、前記第１の電圧Ｖｄ１、前記第２の電圧Ｖｄ２、前記リセット電圧Ｖｒｅｓ、前記第１の容量の容量値Ｃ１、および、前記第１の電極と前記第２の電極とが形成する第２の容量の容量値Ｃ２が、以下の式で表される関係を満たす、
    
    ことを特徴とする請求項１乃至請求項１３のいずれか一項に記載の光電変換装置。
18. 前記第２の電極にリセット電圧を供給するリセット部と、
    前記第２の電極に電気的に接続された第１の容量と、
    前記第１の電極へ、少なくとも第１の電圧、および、前記第１の電圧とは異なる第２の電圧を供給する電圧供給部と、を有し、
    前記増幅部は、前記第２の電極に電気的に接続され、
    前記第１の電圧Ｖｓ１、前記第２の電圧Ｖｓ２、前記リセット電圧Ｖｒｅｓ、前記第１の容量の容量値Ｃ１、および、前記第１の電極と前記第２の電極とが形成する第２の容量の容量値Ｃ２が、以下の式で表される関係を満たす、
    
    ことを特徴とする請求項１乃至請求項１３のいずれか一項に記載の光電変換装置。
19. 前記光電変換層に信号電荷を蓄積する時に、前記第１の電極に前記第１の電圧を供給し、
    前記光電変換層から信号電荷を排出する時に、前記第１の電極に前記第２の電圧を供給する、
    ことを特徴とする請求項１６または１８に記載の光電変換装置。
20. 請求項１乃至請求項１９のいずれか一項に記載の光電変換装置と、
    前記光電変換装置からの信号を処理する信号処理装置と、を備えた撮像システム。
21. 画素ごとに２つの前記光電変換部を含み、
    前記信号処理装置が、前記２つの光電変換部で生じた電荷に基づく信号を処理し、前記光電変換装置から被写体までの距離情報を取得する、
    ことを特徴とする請求項２０に記載の撮像システム。