KR101874187B1 - 조건 반사 동작을 수행하는 신경 소자 및 이의 구동 방법 - Google Patents

조건 반사 동작을 수행하는 신경 소자 및 이의 구동 방법 Download PDF

Info

Publication number
KR101874187B1
KR101874187B1 KR1020160107921A KR20160107921A KR101874187B1 KR 101874187 B1 KR101874187 B1 KR 101874187B1 KR 1020160107921 A KR1020160107921 A KR 1020160107921A KR 20160107921 A KR20160107921 A KR 20160107921A KR 101874187 B1 KR101874187 B1 KR 101874187B1
Authority
KR
South Korea
Prior art keywords
quantum dot
upper electrode
insulating layer
lower electrode
polymer insulating
Prior art date
Application number
KR1020160107921A
Other languages
English (en)
Other versions
KR20180022462A (ko
Inventor
김태환
차오 싱 우
이대욱
최환영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020160107921A priority Critical patent/KR101874187B1/ko
Priority to US16/301,506 priority patent/US10885428B2/en
Priority to PCT/KR2017/009245 priority patent/WO2018038546A1/ko
Publication of KR20180022462A publication Critical patent/KR20180022462A/ko
Application granted granted Critical
Publication of KR101874187B1 publication Critical patent/KR101874187B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)

Abstract

조건 반사 기능이 부여된 신경 소자 및 이의 구동방법이 개시된다. 상하부 2개의 전극들 사이에는 양자점과 고분자 절연층이 형성된다. 양자점과 고분자 절연층의 계면은 전도성 필라멘트의 형성이 이루어진다. 무조건 자극 신호인 양의 펄스가 인가되면 전도성 필라멘트는 형성되고, 저저항 상태를 구현한다. 조건 자극 신호인 음의 펄스의 인가 횟수가 증가함에 따라 신경 소자는 고저항 상태에서 저저항 상태로 전환된다. 이를 통해 조건 자극 신호에 대한 학습능력을 가진 신경 소자를 구현하고, 구동할 수 있다.

Description

조건 반사 동작을 수행하는 신경 소자 및 이의 구동 방법{Memristor Device of performing Conditioned Response and Method of driving the same}
본 발명은 신경 소자와 이의 구동 방법에 관한 것으로, 더욱 상세하게는 반복되는 조건 신호에 따라 반응할 수 있는 신경 소자 및 이의 구동 방법에 관한 것이다.
최근 인공지능 등에 사용이 검토되고 있는 신경회로망 소자는 신체의 신경 전달 시스템을 모방한 소자이다. 신경 전달 시스템은 뉴런과 시냅스로 구성되며, 뉴런은 일정한 범위 이상의 자극이 입력되면 이에 상응하는 출력을 형성하는 동작을 수행하고, 시냅스는 반복되는 뉴런의 출력에 대해 다른 뉴런으로 신호를 전달하는 동작을 수행한다.
따라서, 뉴런을 모방하는 신경 소자는 일정 범위 이상의 자극이 인가되거나, 특정 횟수 이상의 자극이 입력되는 경우, 이에 상응하는 출력을 형성한다. 또한, 시냅스를 모방하는 신경 소자는 지속적으로 인가되는 자극에 임피던스가 변경되는 특징을 가진다.
대한민국 공개특허 제2016-0056816호는 흥분 또는 억제 기능을 가지는 신경 모방 소자를 개시한다. 이는 시냅스 모방소자를 개시하며, 2개의 nMOS가 직렬 연결된 구조로 2개의 하부전극들에 프로그램 전압 등을 인가하여, 각각의 채널의 문턱전압을 변경하고 있다. 특히, 상부전극에 인가되는 바이어스에 의해 흥분 또는 억제 기능이 정의될 수 있는 바, 이는 직렬 연결 구조이므로 상부전극에 인가되는 바이어스 조건에 따라 흥분 또는 억제 기능이 구현된다. 다만, 이에 따른 출력 전류의 구별은 크게 나타나지 않을 것으로 예측된다.
또한, 대한민국 등록특허 제1537433호는 멤리스터 소자를 개시한다. 상기 멤리스터 소자는 저항 변화 메모리와 쇼트키 다이오드로 구성된다. 이들은 상호 병렬 구조로 배치되어 메모리 또는 다이오드로 선택적으로 동작할 수 있는 특징을 가진다.
다만, 상기 특허들은 신경 소자들의 동작의 특성에 적합하게 구현하지 못하는 단점을 가지며, 복잡한 구조로 인해 인가되는 신호의 처리 또는 반응이 통일적이지 못하고, 특성치의 변동을 초래할 우려가 있다. 또한, 다수의 기능이 포함되는 특징으로 인해 제조단가가 상승할 수 있다.
따라서, 보다 간단한 구조로 신경 소자를 구현하고, 이를 동작시키는 기술의 출현은 여전히 요청된다 할 것이다.
본 발명이 이루고자 하는 제1 기술적 과제는 조건 자극에 대한 학습기능을 가진 신경 소자를 제공하는데 있다.
또한, 본 발명의 제2 기술적 과제는 상기 제1 기술적 과제에 따른 신경 소자의 구동방법을 제공하는데 있다.
상기 제1 기술적 과제를 달성하기 위한 본 발명은, 하부 전극; 상기 하부 전극 상에 형성된 양자점; 상기 양자점들의 이격공간을 충진하는 고분자 절연층; 및 상기 양자점 또는 고분자 절연층 상에 형성된 상부 전극을 포함하는 신경 소자를 제공한다.
상기 제2 기술적 과제를 달성하기 위한 본 발명은, 상부 전극과 하부 전극 사이에 양자점 및 고분자 절연층을 가지는 신경 소자의 구동방법에 있어서, 상기 상부 전극과 상기 하부 전극 사이에 양전압차를 인가하여 상기 양자점과 상기 고분자 절연층 사이의 계면에 전도성 필라멘트를 형성하여 상기 신경 소자를 저저항 상태로 진입시키는 단계; 상기 상부 전극과 상기 하부 전극 사이에 음전압차를 인가하여 상기 상기 상부 전극에 인접한 전도성 필라멘트를 제거하는 단계; 및 상기 상부 전극과 상기 하부 전극 사이에 양전압차와 음전압차를 번갈아 인가하여 상기 상부 전극에 인접하여 제거된 전도성 필라멘트를 축적시키는 단계를 포함하는 신경 소자의 구동방법을 제공한다.
상술한 본 발명에 따르면, 무조건 자극에 해당하는 양의 펄스와 조건 자극에 해당하는 음의 펄스가 반복하여 인가된다. 초기 상태에서 무조건 자극 신호인 양의 펄스의 인가시, 저저항 상태를 유지하며, 조건 자극 신호인 음의 펄스 인가시, 고저항 상태를 유지한다. 조건 자극 신호가 반복되어 인가되면, 신경 소자는 이를 학습하고, 무조건 자극 신호의 인가에서 나타나는 바와 같은 저저항 상태로 전환된다.
이를 통하여 뉴런 소자로의 활용이 가능해지며, 보다 간단한 구조를 통해 뉴런 소자를 구현할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 신경 소자를 도시한 단면도이다.
도 2 내지 도 6은 본 발명의 바람직한 실시예에 따라 상기 도 1의 신경소자의 동작을 도시한 단면도들이다.
도 7 내지 도 9는 본 발명의 바람직한 실시예에 따라 상기 도 1의 신경 소자의 제조방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 바람직한 제조예에 따라 제조된 신경 소자의 동작을 설명하기 위한 응답 특성을 도시한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 1은 본 발명의 바람직한 실시예에 따른 신경 소자를 도시한 단면도이다.
도 1을 참조하면, 본 실시예에 따른 신경 소자는 하부 전극(100), 양자점(120), 고분자 절연층(140) 및 상부 전극(160)을 가진다.
하부 전극(100)은 도전성 금속 또는 도전성 산화물로 구성될 수 있으며, 예컨대 ITO 등이 사용될 수 있다. 상기 하부 전극은 Au, Pt, Cr, Ni, Al, Cu, Ag, Au, Ni, Zn, Cd, Pd Ti, AlZnO 또는 ITO 등의 재질을 가질 수 있다. 상기 하부 전극(100)을 통해 흐르는 전류는 출력 신호를 형성한다.
하부 전극(100) 상에는 양자점(120)이 형성되며, 바람직하게는 Al2O3의 양자점 구조가 형성된다. 양자점(120)은 하부 기판(100) 상에 얇은 박막의 Al층을 형성하고, 이에 대해 산소 분위기에서 열처리를 통해 규칙적으로 배열된 Al2O3의 구조물을 얻음을 통해 형성될 수 있다.
또한, 상기 양자점(120) 사이의 이격 공간에는 고분자 절연층(140)이 형성된다. 고분자 절연층(140)은 양자점(120)의 측부 또는 상부에 형성되며, 양자점(120)이 형성되지 않고, 표면이 노출된 하부 전극(100) 상에 형성될 수 있다. 또한, 양자점(120)과 고분자 절연층(140)의 계면을 통해 금속 원자의 필라멘트 형성과 소멸이 일어난다. 즉, 양자점(120)과 고분자 절연층(140)의 계면은 금속 원자로 이루어진 필라멘트 형성의 채널로 작용한다. 상기 고분자 절연층(140)은 폴리이미드를 가짐이 바람직하다.
상기 양자점(120) 또는 고분자 절연층(140) 상에는 상부 전극(160)이 형성된다. 상부 전극(160)은 금속물로 형성됨이 바람직하며, 고분자 절연층(140)의 계면에 금속 원자를 공급할 수 있는 재질로 선택된다. 예컨대, 상기 상부 전극(160)은 Cu, Ag, Au, Ni, Zn, Cd, Pd 또는 이들의 합금을 가질 수 있다.
특히, 상기 양자점(120)의 일부는 상기 상부 전극(160)과 접하여 형성됨이 바람직하다. 이를 통해 상부 전극(160)과 하부 전극(100) 사이에는 양자점(120)과 고분자 절연층(140)의 계면이 형성되며, 계면에서 형성되는 전도성 필라멘트의 형성과 소멸을 통해 저항이 조절될 수 있다.
도 2 내지 도 6은 본 발명의 바람직한 실시예에 따라 상기 도 1의 신경소자의 동작을 도시한 단면도들이다.
도 2 내지 도 6에서 하부 전극(100)은 ITO이며, 양자점(120)은 Al2O3, 고분자 절연층(140)은 폴리이미드, 상부 전극(160)은 Ag로 구성된 상태이다.
도 2를 참조하면, 상부 전극(160)에는 양전압이 인가되고, 하부 전극(100)에는 음전압 또는 접지 전압이 인가된다. 즉, 상부 전극(160)과 하부 전극(100) 사이에는 (+)의 양전압차 V가 인가된다. 상부 전극(160)에 인가되는 양전압에 의해 상부 전극(160)을 구성하는 Ag는 Ag+ 로 이온화된다. 즉, 인가되는 양전압에 의해 상부 전극(160)에서는 Ag의 산화반응이 발생된다. 또한, 상부 전극(160)에서 생성된 Ag 양이온은 하부 전극(100)에 인가되는 음전압 또는 접지 전압에 의해 하부 전극으로 이동한다.
즉, 상부 전극(160)과 하부 전극(100) 사이에 인가된 (+) 전위차에 의해 Ag 양이온은 하부 전극(100)으로 이동한다. Ag 양이온의 이동은 양자점(120)과 고분자 절연층(140)의 계면(130)을 통해 일어난다. 양자점(120)은 산화물의 조성을 가지므로 양자점 내부를 통한 금속 이온의 이동이 용이하지 않다. 또한, 고분자 절연층(140)은 내부에 상호 연결되고 결합된 고분자 사슬 구조로 인해 금속 이온의 이동이 실제로 불가능하다. 다만, 양자점(120)과 고분자 절연층(140)의 계면(130)은 약한 결합 또는 물리적 접합만이 수행된 상태이므로 금속 이온의 이동 채널로 작용할 수 있다.
하부 전극(100)에서 인가되는 음전압 등에 의해 Ag 양이온은 양자점(120)과 고분자 절연층(140)의 계면(130)을 통해 이동하며, 하부 전극(100)으로 이동한다. 하부 전극(100)에서 Ag 양이온은 환원되고, Ag 금속으로 나타난다. 즉, 양자점(120)과 고분자 절연층(140)의 계면(130)에서는 하부 전극(100)으로부터 Ag 금속 원자가 축적된다.
도 3을 참조하면, 양자점(120)과 고분자 절연층(140) 계면(130)에서의 Ag 금속 원자의 축적을 통해 하부 전극(100)으로부터 상부 전극(160)까지 전도성 채널인 Ag 금속의 필라멘트가 형성된다. 따라서, 상부 전극(160)과 하부 전극(100) 사이의 저항은 감소하는 현상이 발생된다.
도 4를 참조하면, 상부 전극(160)에 음전압 또는 접지 전압이 인가되고, 하부 전극(100)에 양전압이 인가된다. 즉, 상부 전극(160)과 하부 전극(100) 사이에 (-)의 전압차가 발생되고, 전도성 필라멘트를 구성하는 Ag 금속 원자는 상부 전극(160)에 가까운 영역에서부터 소멸된다. 즉, Ag 금속 원자는 양자점(120)과 고분자 절연층(140)의 계면(130)을 통해 양이온으로 산화되어 상부 전극(160)으로 이동한다.
따라서, 상부 전극(160)과 하부 전극(100) 사이를 연결하는 전도성 필라멘트의 일부는 사라지므로 양 전극 사이는 높은 저항 상태를 유지한다.
다만, 양 전극 사이에 인가되는 (-) 전압차의 펄스 폭이 충분하지 못하므로 하부 전극(100)에 인접한 계면에서의 Ag 금속 원자는 잔류되고, 전도성 필라멘트의 일부를 구성한다.
도 5를 참조하면, 다시 양 전극 사이에 (+) 전압차가 인가된다. 즉, 상부 전극(160)은 고전압을 가지고, 하부 전극(100)은 저전압을 가진다. 인가되는 전압차에 의해 도 3에서 설명된 바와 같은 전도성 필라멘트가 양자점(120)과 고분자 절연층(140) 사이의 계면(130)에 형성된다.
다만, 도 5에서의 전도성 필라멘트의 형성은 상기 도 4에서 잔류하는 전도성 필라멘트를 근거로 형성된 상태이므로 전도성 필라멘트를 형성하는 Ag 금속 원자의 수는 증가하고, 더욱 높은 밀도를 가지는 전도성 필라멘트를 형성한다.
계속해서 도 6을 참조하면, 하부 전극(100)에는 양전압이 인가되고, 상부 전극(160)에는 음전압 또는 접지 전압이 인가된다. 따라서, 상부 전극(160)과 하부 전극(100) 사이에는 (-)의 전압차가 인가된다. (-)의 전압차가 인가되는 경우, 전도성 필라멘트를 형성하는 Ag 금속 원자는 금속 양이온의 형태로 상부 전극(160)으로 이동한다. 다만, 전도성 필라멘트를 형성하는 Ag 금속 원자는 양자점과 고분자 절연층의 계면에서 높은 밀도를 유지하므로 (-)의 전압차가 인가되는 일정 기간 동안에는 전도성 필라멘트는 유지된다. 따라서, 신경 소자는 음전압의 바이어스가 인가된 상황에서도 저저항 상태를 유지한다.
상술한 도 2 내지 도 6의 메커니즘에서 상부 전극(160)과 하부 전극(100) 사이에 (+)의 양 전압차가 인가되는 경우, 전도성 필라멘트가 형성되고, (-)의 음 전압차가 인가되는 경우, 전도성 필라멘트의 소멸이 발생한다. 다만, 양 전압차와 음 전압차는 번갈아가면서 형성되고, 반복되는 과정에서 전도성 필라멘트는 양자점(120)과 고분자 절연층(140)의 계면에서 축적된다. 따라서, 일정 회수가 경과되면, 음 전압차의 인가에도 상부 전극(160)과 하부 전극(100) 사이에는 저저항 상태가 유지된다.
도 7 내지 도 9는 본 발명의 바람직한 실시예에 따라 상기 도 1의 신경 소자의 제조방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 하부 전극(100) 상에 금속 박막(110)이 형성된다. 상기 하부 전극(100)은 Au, Pt, Cr, Ni, Al, Cu, Ag, Au, Ni, Zn, Cd, Pd Ti, AlZnO 또는 ITO 등의 재질을 가질 수 있다.
또한, 금속 박막(110)은 Al로 구성될 수 있다. 예컨대, 열증착을 통해 5nm의 Al 필름이 하부 기판(100) 상에 형성될 수 있다.
도 8을 참조하면, 하부 전극(100) 상에 금속 박막(110)은 양자점(120)으로 형성된다. 예컨대, 하부 전극(100) 상에 형성된 Al 금속 박막에 산소 분위기에서 300℃ 내지 400℃의 열처리를 0.5시간 내지 2시간 수행하면, 금속 박막(110)은 Al2O3의 양자점(120)으로 형성된다. 양자점(120)의 크기는 5nm 내지 10nm로 설정됨이 바람직하다. 즉, 양자점(120)의 직경은 5nm 내지 10nm로 설정될 수 있다. 만일, 양자점(120)의 직경이 5nm 미만이면, 열처리를 통한 양자점(120)의 형성이 실질적으로 곤란해지며, 양자점(120)의 직경이 10nm를 상회하는 경우, 양자점(120) 형성을 위한 열처리 온도가 상승하고, 열처리 시간이 증가하여 생산성이 낮아지는 문제가 발생된다. 또한, 열처리 온도가 300℃ 미만이면, Al 금속 박막의 충분한 용융을 얻기 힘들며, 열처리 온도가 400℃를 상회하면, Al 금속 박막이 과도하게 용융되어 원하는 사이즈의 양자점(120)을 형성할 수 없는 문제점이 발생된다.
Al 금속 박막에 대해 산소 분위기에서 열처리가 수행되면, Al 금속 박막은 부분 용융되거나, 산소와 결합하여 Al2O3로 형성된다. 또한, 형성된 Al2O3 미세 입자는 성장의 핵으로 작용하여 이후에 형성되는 Al2O3는 기 형성된 Al2O3에 응집되는 현상이 일어난다. 이를 통해 규칙적으로 배열된 Al2O3의 양자점을 얻을 수 있다. 또한, Al 금속 박막은 Al2O3의 양자점(120)으로 형성되고, 응집되는 현상으로 인해 양자점이 형성되지 않은 영역의 하부 전극(100)은 노출된다.
도 9를 참조하면, 양자점(120) 사이의 이격공간은 고분자 절연층(140)으로 충진된다. 고분자 절연층(140)의 형성을 위해 폴리이미드 전구체를 사용하며, 코팅 공정을 통해 형성될 수 있다. 사용되는 폴리이미드 전구체로 사용되는 용매는 N-methyl-2-pyrrolidone이며, 이에 p-phenylene biphenyltetracarboximide (BPDA-PDA)의 폴리아믹산이 용해된다. 예컨대, 도 8의 구조물에 상기 폴리이미드 전구체를 스핀 코팅한후, 열처리를 통해 고분자 절연층(140)을 형성할 수 있다.
이어서, 고분자 절연층(140) 상에 상부 전극(160)이 형성된다. 상기 상부 전극(160)은 Cu, Ag, Au, Ni, Zn, Cd, Pd 또는 이들의 합금일 수 있다. 특히, 상기 상부 전극(160)은 전도성 필라멘트의 형성을 위해 금속 이온을 공급한다.
상기 상부 전극(160)은 통상의 열증착법을 통해 형성될 수 있다.
또한, 상기 상부 전극(160)은 양자점(120)의 상부 표면의 일부와 고분자 절연층(140)에 접하여 형성됨이 바람직하다.
제조예
도 10은 본 발명의 바람직한 제조예에 따라 제조된 신경 소자의 동작을 설명하기 위한 응답 특성을 도시한 그래프이다.
도 10을 참조하면, 하부 전극으로는 ITO가 사용되고, 상부 전극으로는 Ag가 사용된다. 또한, 양자점은 Al2O3로 형성되고, 고분자 절연층으로는 폴리이미드가 사용된다. 양자점 형성을 위해 열증착된 Al 금속 박막에 대해 350℃로 1시간 동안 산소 분위기에서 열처리된다. 사용되는 폴리이미드 전구체는 N-methyl-2-pyrrolidone이며, 이에 p-phenylene biphenyltetracarboximide (BPDA-PDA)의 폴리아믹산이 용해된 것으로 7800rpm의 속도로 스핀코팅된다.
상술한 공정을 통해 제조된 신경 소자에는 상부 전극과 하부 전극 사이에 펄스 신호가 번갈아 인가된다. 예컨대, 상부 전극과 하부 전극 사이에는 +5V의 펄스와 -5V의 펄스가 번갈아 인가되며, 하부 전극을 통해 흐르는 전류를 측정한다. 하부 전극으로부터 유출되는 전류를 (+)로 설정하며, 하부 전극으로 유입되는 전류를 (-)로 정의한다. 또한, 각각의 펄스는 10nsec의 펄스 폭을 가지는 것으로 정의한다.
상기 도 10에서 +5V의 펄스가 인가되면, 전도성 필라멘트의 형성으로 인해 하부 전극에서 측정되는 전류는 증가하며 이를 통해 신경 소자는 저저항 상태에 있음을 알 수 있다. 또한, -5V의 펄스가 인가되는 초기에는 전도성 필라멘트의 소멸로 인해 하부 전극에서 측정되는 전류는 미미한 수준이다.
+5V의 펄스와 -5V의 펄스가 반복 인가되면, 양자점과 고분자 절연층 사이의 계면에는 전도성 필라멘트가 축적된다. 따라서, -5V의 펄스의 인가 상황에서도 전류가 음의 값으로 증가하는 현상이 발생한다. 따라서, 최종적으로는 음의 펄스가 인가되는 상황에서도 전도성 필라멘트는 소멸되지 않고 저저항 상태를 유지하는 것을 알 수 있다.
이는 +5V와 -5V의 전압을 반복적으로 인가하면 출력 신호가 변화되며, 인가 펄스의 횟수에 따라 점진적으로 음의 출력 전류 레벨이 일정한 값으로 포화되고 있으며, 양의 출력 전류 레벨은 안정적인 고전류 상태를 유지한다.
상술한 동작은 무조건 자극과 조건 자극을 포함하는 입력 신호에 대한 뉴런의 통로로 해석될 수 있다. 즉, 5V 크기를 가지는 하나의 펄스는 무조건 자극으로 정의되고, -5V 크기를 가지는 하나의 펄스는 조건 자극으로 정의될 수 있다. 각각의 펄스에 따른 출력 전류는 조건 응답과 무조건 응답으로 표현된다.
예컨대, 파블로프의 실험에서 개를 대상으로 한 실험으로 본 신경 소자의 신경 학습 동작을 파악할 수 있다. 초기 단계에서는 종소리만으로 개가 타액을 분비하게 할 수 없다. 다만, 종을 울리면서 개에게 먹이를 주는 행위를 반복하는 훈련 과정을 거치면 파블로프의 개는 종소리와 먹이를 연상하는 학습능력을 가지게 되며, 결과적으로 종소리만으로 타액을 분비하게 된다.
본 발명세서는 5V 펄스는 무조건 자극(먹이와 같은 자극)이며, 이는 신경 소자에 인가된다, 또한, -5V의 펄스는 조건 자극(종소리와 같은 자극)으로 설정될 수 있다. 훈련 과정인 지속적인 조건 자극이 인가되어 훈련 횟수가 증가하면, 무조건 자극에서 나타나는 출력 전류와 같은 레벨의 전류를 얻을 수 있다. 이는 입력되는 자극 신호에 대해 신경 소자가 이를 학습하고, 조건 자극과 무조건 자극 사이에 효과적인 유대관계를 형성하는 것을 알 수 있다.
상술한 본 발명에 따르면, 무조건 자극에 해당하는 양의 펄스와 조건 자극에 해당하는 음의 펄스가 반복하여 인가된다. 초기 상태에서 무조건 자극 신호인 양의 펄스의 인가시, 저저항 상태를 유지하며, 조건 자극 신호인 음의 펄스 인가시, 고저항 상태를 유지한다. 조건 자극 신호가 반복되어 인가되면, 신경 소자는 이를 학습하고, 무조건 자극 신호의 인가에서 나타나는 바와 같은 저저항 상태로 전환된다.
이를 통하여 뉴런 소자로의 활용이 가능해지며, 보다 간단한 구조를 통해 뉴런 소자를 구현할 수 있다.
100 : 하부 기판 120 : 양자점
140 : 고분자 절연층 160 : 상부 전극

Claims (11)

  1. 하부 전극;
    상기 하부 전극 상에 형성된 양자점;
    상기 양자점들의 이격공간을 충진하는 고분자 절연층; 및
    상기 양자점 및 고분자 절연층 상에 형성되고, 상기 양자점과 접촉되는 상부 전극을 포함하고,
    상기 상부 전극은 금속 양이온을 상기 양자점과 상기 고분자 절연층 사이의 계면에 공급하고, 상기 금속 양이온의 환원을 통해 상기 계면에 전도성 필라멘트를 형성하는 것을 특징으로 하는 신경 소자.
  2. 제1항에 있어서, 상기 하부 전극은 Au, Pt, Cr, Ni, Al, Cu, Ag, Au, Ni, Zn, Cd, Pd Ti, AlZnO 또는 ITO를 포함하는 것을 특징으로 하는 신경 소자.
  3. 제1항에 있어서, 상기 양자점은 Al2O3를 가지고, 상기 양자점의 직경은 5nm 내지 10nm인 것을 특징으로 하는 신경 소자.
  4. 제1항에 있어서, 상기 고분자 절연층은 폴리이미드를 포함하는 것을 특징으로 하는 신경 소자.
  5. 제1항에 있어서, 상기 상부 전극은 Cu, Ag, Au, Ni, Zn, Cd, Pd 또는 이들의 합금을 포함하는 것을 특징으로 하는 신경 소자.
  6. 삭제
  7. 상부 전극과 하부 전극 사이에 양자점 및 고분자 절연층을 가지는 신경 소자의 구동방법에 있어서,
    상기 상부 전극과 상기 하부 전극 사이에 양전압차를 인가하여 상기 양자점과 접촉하는 상기 상부 전극으로부터 금속 양이온을 상기 양자점과 상기 고분자 절연층 사이의 계면에 공급하여 전도성 필라멘트를 형성하고, 상기 신경 소자를 저저항 상태로 진입시키는 단계;
    상기 상부 전극과 상기 하부 전극 사이에 음전압차를 인가하여 상기 양자점과 상기 고분자 절연층 사이의 계면에 공급된 상기 금속 양이온을 제거하여 상기 상부 전극에 인접한 전도성 필라멘트를 제거하는 단계; 및
    상기 상부 전극과 상기 하부 전극 사이에 양전압차와 음전압차를 번갈아 인가하여 상기 상부 전극에 인접하여 제거된 전도성 필라멘트를 축적시키는 단계를 포함하는 신경 소자의 구동방법.
  8. 삭제
  9. 삭제
  10. 제7항에 있어서, 상기 양전압차를 무조건 자극으로 사용하고, 상기 음전압차를 조건 자극으로 사용하는 것을 특징으로 하는 신경 소자의 구동방법.
  11. 제10항에 있어서, 상기 무조건 자극과 상기 조건 자극의 반복 인가 횟수가 증가함에 따라 상기 신경 소자는 무조건 자극과 동일한 저저항 상태에 진입하는 것을 특징으로 하는 신경 소자의 구동방법.
KR1020160107921A 2016-08-24 2016-08-24 조건 반사 동작을 수행하는 신경 소자 및 이의 구동 방법 KR101874187B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160107921A KR101874187B1 (ko) 2016-08-24 2016-08-24 조건 반사 동작을 수행하는 신경 소자 및 이의 구동 방법
US16/301,506 US10885428B2 (en) 2016-08-24 2017-08-24 Neural device of performing conditioned response and method of driving the same
PCT/KR2017/009245 WO2018038546A1 (ko) 2016-08-24 2017-08-24 조건 반사 동작을 수행하는 신경 소자 및 이의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160107921A KR101874187B1 (ko) 2016-08-24 2016-08-24 조건 반사 동작을 수행하는 신경 소자 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20180022462A KR20180022462A (ko) 2018-03-06
KR101874187B1 true KR101874187B1 (ko) 2018-07-03

Family

ID=61245125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160107921A KR101874187B1 (ko) 2016-08-24 2016-08-24 조건 반사 동작을 수행하는 신경 소자 및 이의 구동 방법

Country Status (3)

Country Link
US (1) US10885428B2 (ko)
KR (1) KR101874187B1 (ko)
WO (1) WO2018038546A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200126727A (ko) 2019-04-30 2020-11-09 한양대학교 산학협력단 시냅틱 역학 트랜지스터

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109359730B (zh) * 2018-09-26 2020-12-29 中国科学院计算技术研究所 面向固定输出范式Winograd卷积的神经网络处理器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004081141A1 (en) * 2003-03-11 2004-09-23 Philips Intellectual Property & Standards Gmbh Electroluminescent device with quantum dots
TWI394306B (zh) * 2008-08-26 2013-04-21 Univ Nat Chiao Tung 光電記憶體元件、其製造以及量測方法
KR101188976B1 (ko) * 2010-04-29 2012-10-08 한양대학교 산학협력단 비휘발성 메모리 소자 및 이를 제조하는 방법
US20140339497A1 (en) * 2011-06-20 2014-11-20 Crystalplex Corporation Stabilized nanocrystals
US10424712B2 (en) * 2013-01-18 2019-09-24 Yale University Methods for making a superconducting device with at least one enclosure
US9842921B2 (en) * 2013-03-14 2017-12-12 Wisconsin Alumni Research Foundation Direct tunnel barrier control gates in a two-dimensional electronic system
JP6333566B2 (ja) * 2014-02-03 2018-05-30 国立研究開発法人物質・材料研究機構 ニューロン動作素子
WO2015178991A2 (en) * 2014-02-28 2015-11-26 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
JP6425448B2 (ja) * 2014-07-31 2018-11-21 キヤノン株式会社 光電変換装置、および、撮像システム
KR20160022046A (ko) * 2014-08-19 2016-02-29 에스케이하이닉스 주식회사 전자 장치
DE102014222920A1 (de) * 2014-11-11 2016-05-12 Osram Oled Gmbh Licht emittierendes Bauelement und Verfahren zur Herstellung eines Licht emittierenden Bauelements
US9941380B2 (en) * 2015-11-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Graphene transistor and related methods
CN105655495B (zh) * 2016-03-25 2018-05-25 深圳市华星光电技术有限公司 量子点发光器件及其制备方法及液晶显示装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hubbard, William A., et al. "Nanofilament formation and regeneration during Cu/Al2O3 resistive memory switching." Nano letters 15.6, 2015.*
Kuzum, Duygu, Shimeng Yu, and HS Philip Wong. "Synaptic electronics: materials, devices and applications." Nanotechnology 24.38, 2013.*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200126727A (ko) 2019-04-30 2020-11-09 한양대학교 산학협력단 시냅틱 역학 트랜지스터

Also Published As

Publication number Publication date
KR20180022462A (ko) 2018-03-06
WO2018038546A1 (ko) 2018-03-01
US20190311250A1 (en) 2019-10-10
US10885428B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
Park et al. Neuromorphic speech systems using advanced ReRAM-based synapse
Chang et al. Building neuromorphic circuits with memristive devices
KR101874187B1 (ko) 조건 반사 동작을 수행하는 신경 소자 및 이의 구동 방법
US9208434B2 (en) Neuromorphic system exploiting the intrinsic characteristics of memory cells
KR100599826B1 (ko) 집적회로장치 및 뉴로소자
US8832011B2 (en) Electronic synapses from stochastic binary memory devices
Ignatov et al. A memristive spiking neuron with firing rate coding
CN103078055B (zh) 一种模拟生物神经突触的单元、装置及方法
KR20180051487A (ko) 신경형태 망
JP2007067385A (ja) Ｒｒａｍ薄膜堆積のためのバッファ層形成方法
KR102117658B1 (ko) 뉴로모픽 시스템에 적용가능한 멤리스터 및 용액 공정에 기반한 금속산화물을 포함하는 멤리스터의 제조 방법
Panwar et al. Memristive synaptic plasticity in Pr 0.7 Ca 0.3 MnO 3 RRAM by bio-mimetic programming
KR101811108B1 (ko) 부도체-도체 전이현상을 이용한 뉴런 소자를 포함한 고집적 뉴로모픽 시스템 및 고집적 뉴로모픽 회로
CN103078054A (zh) 一种模拟生物神经元和神经突触的单元、装置及方法
Suri et al. Impact of PCM resistance-drift in neuromorphic systems and drift-mitigation strategy
Afifi et al. STDP implementation using memristive nanodevice in CMOS-Nano neuromorphic networks
KR20180057384A (ko) 뉴로모픽 시스템 응용을 위한 시냅스 장치, 이의 제조방법 및 이를 포함한 시냅스 회로 소자
JP5696988B2 (ja) シナプス動作素子
Mayr et al. Waveform driven plasticity in BiFeO3 memristive devices: model and implementation
JP2016510501A (ja) 非対称メモリスタ
US20220149200A1 (en) Neuron, neuromorphic system including the same
KR102009569B1 (ko) 3차원 구조의 시냅스 소자 및 이의 제조 방법
Mohanty et al. Uniform resistive switching and highly stable synaptic characteristics of HfOx sandwiched TaOx-based memristor for neuromorphic system
KR20030036725A (ko) 컨덕턴스 제어가 가능한 전자소자
Brivio et al. Gradual set dynamics in HfO 2-based memristor driven by sub-threshold voltage pulses

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant