JP2007067385A - Rram薄膜堆積のためのバッファ層形成方法 - Google Patents

Rram薄膜堆積のためのバッファ層形成方法 Download PDF

Info

Publication number
JP2007067385A
JP2007067385A JP2006210546A JP2006210546A JP2007067385A JP 2007067385 A JP2007067385 A JP 2007067385A JP 2006210546 A JP2006210546 A JP 2006210546A JP 2006210546 A JP2006210546 A JP 2006210546A JP 2007067385 A JP2007067385 A JP 2007067385A
Authority
JP
Japan
Prior art keywords
metal oxide
buffer layer
rram
depositing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006210546A
Other languages
English (en)
Inventor
Wei-Wei Zhuang
ウェイウェイ・ザン
Sheng Teng Hsu
シェン・テン・スー
David R Evans
デイビッド・アール・エバンス
Tingkai Li
ティンカイ・リー
J Charneski Lawrence
ローレンス・ジェイ・チャネスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2007067385A publication Critical patent/JP2007067385A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 RRAM薄膜を堆積させるためのバッファ層の形成方法を提供する。
【解決手段】 RRAM薄膜を堆積させるためのバッファ層の形成方法は、基板を準備する準備工程と、前記基板上に下部電極を堆積させる下部電極堆積工程と、前記下部電極上に複数の原子価を有する遷移金属の薄膜を堆積させる遷移金属膜堆積工程と、前記遷移金属膜上に金属酸化物の膜を堆積させる金属酸化膜堆積工程と、前記金属酸化膜上に上部電極を堆積させる上部電極堆積工程と、前記基板と前記基板上に形成される前記複数の膜をアニールするアニール工程と、前記RRAMを完成させるRRAM形成工程とを有する。
【選択図】 図1

Description

本発明は、遷移金属を用いた、RRAM金属酸化薄膜をその上に堆積させるための薄いバッファ層の形成方法に関する。
チタン、バナジウム、クロム、マンガン、鉄、及びコバルトといった遷移金属は、複数の原子価を持つことが知られている。こうした遷移金属は、加熱すると空気中あるいは酸化物の酸素と結びつき、容易に酸化する。電気パルスを印加すると可逆性抵抗変化を示すPr0.3Ca0.7MnO(PCMO)といった金属酸化薄膜が、エピタキシャルYBaCu(YBCO)上、及び、部分的にエピタキシャルの白金基板上の両方で、パルスレーザーアブレーション法(PLA)により形成されることが、下記の非特許文献1及び特許文献1にて開示されている。
米国特許第6,204,139号明細書 米国特許第6,849,891号明細書 米国特許出願第10/831,677号明細書 Liu他、「in Electric−pulse−induced reversible resistance change effect in magnetoregistive films」、Applied Physics Letters、Vol.76、number 19、pp.2749、2000年5月
本発明の目的は、金属酸化物であるRRAMのスイッチング特性を高めることにある。
RRAM薄膜を堆積させるためのバッファ層の形成方法は、基板を準備する準備工程と、前記基板上に下部電極を堆積させる下部電極堆積工程と、前記下部電極上に複数の原子価を有する遷移金属の薄膜を堆積させる遷移金属膜堆積工程と、前記遷移金属膜上に金属酸化物の膜を堆積させる金属酸化膜堆積工程と、前記金属酸化膜上に上部電極を堆積させる上部電極堆積工程と、前記基板と前記基板上に形成される前記複数の膜をアニールするアニール工程と、前記RRAMを完成させるRRAM形成工程とを有することを特徴とする。
課題を解決するための手段の欄で示した記載によって、本発明の特徴の可及的速やかな理解が提供される。更に、本発明の十分な理解は、下記に詳述された図面と発明を実施するための最良の形態を参照することによって得られる。
RRAM金属酸化薄膜の酸欠特性を考慮して、例えば10nm未満といった臨界的な薄さの、コバルト、クロム等の遷移金属から成るバッファ層を、電極とRRAM薄膜の間に配置する。ポストアニール工程の間に遷移金属は酸化し、遷移金属酸化物が形成される。選択された遷移金属が複数の原子価を持つため、結果として生じる遷移金属酸化物によって、強い酸欠特性を持つRRAM金属酸化物の界面層の形成が容易になるとともに、スイッチング特性を高めることができる。特許文献2及び3は夫々、様々なRRAM電極とRRAM金属酸化物のスイッチング特性を開示している。
Pr0.3Ca0.7MnO(PCMO)薄膜は、上記非特許文献1にもあるように、可逆性抵抗変化を有することが分かっている。電気パルスをナノ秒の持続時間で、例えば5Vの電気振幅、100n秒の持続時間で印加することによって、抵抗が高抵抗状態になる。抵抗を低抵抗状態にリセットするには、電気パルスをマイクロ秒の持続時間で、例えば、3Vの振幅、10μ秒のパルス幅で印加する。この抵抗スイッチング特性により、PCMO薄膜は不揮発性メモリへの利用に適している。
白金は、PCMO薄膜を集積化する際に用いられる一般的な電極材料である。特許文献2では、RRAM装置で電極として用いられる遷移金属、及び、金属窒化物を挙げている。特許文献2で明らかにされた遷移金属に加えて、最近、電極とRRAM薄膜の間に遷移金属から成るバッファ層を配置することでRRAMの電気特性に好ましい作用が生じることが判明した。
本発明の方法は、図1の矢符10で示すように、基板の準備工程(工程12)から始まる。基板は、単結晶のシリコン、もしくは二酸化シリコンである。次に、工程14で下部電極が堆積される。下部電極は、白金あるいは、他の貴金属から成り、約50nm〜200nmの膜厚で堆積される。次に工程16にて、チタン、バナジウム、クロム、マンガン、鉄、コバルト等の原子価を複数持つ遷移金属膜が、約2nm〜10nmの臨界的な膜厚で、電子ビーム蒸着によって堆積される。ここで、遷移金属膜に関して用いられている「薄」という表現は、約2nm〜10nmの間の膜厚を意味している。次に工程18にて、PCMOといった金属酸化膜が、約80nm〜800nmの膜厚で堆積される。工程20では、白金あるいは他の貴金属から成る上部電極が、約50nm〜200nmの膜厚で、前記金属酸化膜上に堆積される。工程22で、工程20までに形成された構造が約400℃〜650℃の温度の空気中で、約2分〜30分間アニールされる。最後に工程24で、前記基板、電極、金属酸化膜を封止し、当該構造に対して金属配線を施すことによって、RRAMが形成される。ポストアニール工程の間に遷移金属は酸化し、遷移金属酸化物が形成される。選択された遷移金属が複数の原子価を持つため、結果として生じる遷移金属酸化物によって、強い酸欠特性を持つRRAM金属酸化物の界面層の形成が容易になるとともに、スイッチング特性を高めることができる。
本発明方法に係るRRAM製造における第1の実施例では、コバルトを遷移金属バッファ層として用いる。コバルト金属バッファ層は電子ビーム蒸着によって白金族電極上に堆積される。コバルトバッファ層の膜厚は約8nmである。次に、PCMOのRRAM薄膜がスピンコーティングされ、約200nmの膜厚で成膜される。白金の上部電極が堆積された後、装置は約525℃の温度の空気中で、約20分間ポストアニール処理される。図2に示すように、電気特性の測定値から薄膜のスイッチング特性が分かる。5Vの電気振幅、約100n秒の持続時間の短いパルスを印加して生じる高抵抗状態は、約100kΩであり、3Vの電気振幅、10μ秒の持続時間のパルスを印加して高抵抗状態からリセットされた低抵抗状態は10kΩ程度である。
バッファ層を備えた他の実施例として、Pr0.35La0.35Ca0.3MnO(PLCMO)をコバルトバッファ層を有する白金電極基板上でスピンコーティングする。約525℃の温度の空気中で、約20分間ポストアニール処理された後、電気特性の測定値は、図3に示すような薄膜スイッチング特性を表す。この場合、5Vの電気振幅、約50n秒の持続時間のパルスを印加して生じる高抵抗状態は、約15kΩであり、3Vの電気振幅、約5μ秒の持続時間のパルスを印加して高抵抗状態からリセットされた低抵抗状態は6kΩ程度である。
本発明を実施する上での最良の形態の全ての工程は、図及び本明細書に示したとおりである。新たに工程が追加されることはなく、ここに記載した様々な膜が順番に形成、堆積される間に新たな工程や膜が追加されることはない。
上記何れの実施例においても、スイッチング特性が観察される。ポストアニール処理の後、薄いコバルトバッファ層は酸化してコバルト金属酸化物となる。薄い酸欠層を形成するポストアニール処理の間に、Co2+あるいはCo3+といった複数の酸化状態のコバルトが形成されることによってコバルト金属酸化物のバッファ効果が得られ、同時にスイッチング特性を高めることができる。
以上、RRAM薄膜堆積のためのバッファ層の形成方法につき詳細に説明したが、本発明方法は、特許請求の範囲で示される本発明の技術的範囲内において適宜変更可能である。
本発明方法のブロック図 コバルトバッファ層を備えた白金基板上のPCMO薄膜のスイッチング特性を表す図 5Vで50n秒の書き込みパラメータと3Vで5μ秒のリセットパラメータを有するスイッチング特性を表す図
符号の説明
10: 本発明に係るバッファ膜形成方法の処理手順全体

Claims (12)

  1. RRAM薄膜を堆積させるためのバッファ層の形成方法であって、
    基板を準備する準備工程と、
    前記基板上に下部電極を堆積させる下部電極堆積工程と、
    前記下部電極上に複数の原子価を有する遷移金属の薄膜を堆積させる遷移金属膜堆積工程と、
    前記遷移金属膜上に金属酸化物の膜を堆積させる金属酸化膜堆積工程と、
    前記金属酸化膜上に上部電極を堆積させる上部電極堆積工程と、
    前記基板と前記基板上に形成される前記複数の膜をアニールするアニール工程と、
    前記RRAMを完成させるRRAM形成工程と、
    を有することを特徴とするバッファ層形成方法。
  2. 前記遷移金属膜堆積工程において、チタン、バナジウム、クロム、マンガン、鉄、及び、コバルトから成る遷移金属のグループから選択される遷移金属の薄膜が、約2nm〜10nmの膜厚で堆積されることを特徴とする請求項1に記載のバッファ層形成方法。
  3. 前記金属酸化膜堆積工程において、PCMO、及び、PLCMOから成る金属酸化物のグループから選択される金属酸化物の膜が、約80nm〜300nmの膜厚で堆積されることを特徴とする請求項1に記載のバッファ層形成方法。
  4. 前記アニール工程において、アニールが約400℃〜650℃の温度の空気中で、約2分〜30分間行われることを特徴とする請求項1に記載のバッファ層形成方法。
  5. 前記RRAM形成工程において、前記基板、電極、金属酸化膜を封止し、当該構造に対し金属処理することを特徴とする請求項1に記載のバッファ層形成方法。
  6. RRAM薄膜を堆積させるためのバッファ層の形成方法であって、
    基板を準備する準備工程と、
    前記基板上に下部電極を堆積させる下部電極堆積工程と、
    前記下部電極上に、チタン、バナジウム、クロム、マンガン、鉄、及び、コバルトから成る遷移金属のグループから選択される複数の原子価を有する遷移金属の薄膜を、約2nm〜10nmの膜厚で堆積させる遷移金属膜堆積工程と、
    前記遷移金属膜上に金属酸化物の膜を堆積させる金属酸化膜堆積工程と、
    前記金属酸化膜上に上部電極を堆積させる上部電極堆積工程と、
    前記基板と前記基板上に形成される前記複数の膜をアニールして、酸欠層を形成するアニール工程と、
    前記RRAMを完成させるRRAM形成工程と、
    を有することを特徴とするバッファ層形成方法。
  7. 前記金属酸化膜堆積工程において、PCMO、及び、PLCMOから成る金属酸化物のグループから選択される金属酸化物の膜が、約80nm〜300nmの膜厚で堆積されることを特徴とする請求項6に記載のバッファ層形成方法。
  8. 前記アニール工程において、アニールが約400℃〜650℃の温度の空気中で、約2分〜30分間行われることを特徴とする請求項6に記載のバッファ層形成方法。
  9. 前記RRAM形成工程において、前記基板、電極、金属酸化膜を封止し、当該構造に対し金属処理することを特徴とする請求項6に記載のバッファ層形成方法。
  10. RRAM薄膜を堆積させるバッファ層の形成方法であって、
    基板を準備する準備工程と、
    前記基板上に下部電極を堆積させる下部電極堆積工程と、
    前記下部電極上に、チタン、バナジウム、クロム、マンガン、鉄、及び、コバルトから成る遷移金属のグループから選択される複数の原子価を有する遷移金属の薄膜を、約2nm〜10nmの膜厚で堆積させる遷移金属膜堆積工程と、
    前記遷移金属膜上に金属酸化物の膜を堆積させる金属酸化膜堆積工程と、
    前記金属酸化膜上に上部電極を堆積させる上部電極堆積工程と、
    前記基板と前記基板上に形成される前記複数の膜を、約400℃〜650℃の温度の空気中で、約2分〜30分間アニールして、前記遷移金属を遷移金属酸化物に酸化させて、薄い酸欠層を形成するアニール工程と、
    前記RRAMを完成させるRRAM形成工程と、
    を有することを特徴とするバッファ層形成方法。
  11. 前記金属酸化膜堆積工程において、PCMO、及び、PLCMOから成る金属酸化物のグループから選択される金属酸化物の膜が、約80nm〜300nmの膜厚で堆積されることを特徴とする請求項10に記載のバッファ層形成方法。
  12. 前記RRAM形成工程において、前記基板、電極、金属酸化膜を封止し、当該構造に対し金属処理することを特徴とする請求項10に記載のバッファ層形成方法。
JP2006210546A 2005-08-30 2006-08-02 Rram薄膜堆積のためのバッファ層形成方法 Withdrawn JP2007067385A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/215,520 US20070048990A1 (en) 2005-08-30 2005-08-30 Method of buffer layer formation for RRAM thin film deposition

Publications (1)

Publication Number Publication Date
JP2007067385A true JP2007067385A (ja) 2007-03-15

Family

ID=37804814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006210546A Withdrawn JP2007067385A (ja) 2005-08-30 2006-08-02 Rram薄膜堆積のためのバッファ層形成方法

Country Status (2)

Country Link
US (1) US20070048990A1 (ja)
JP (1) JP2007067385A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218411A (ja) * 2008-03-11 2009-09-24 Fujitsu Ltd 抵抗記憶素子及びその製造方法
JP2011054766A (ja) * 2009-09-02 2011-03-17 Semiconductor Technology Academic Research Center 抵抗変化型メモリとその製造方法
JP2012222059A (ja) * 2011-04-06 2012-11-12 Tottori Univ 不揮発性半導体記憶装置および同装置の製造方法
JP2013058792A (ja) * 2012-11-22 2013-03-28 Handotai Rikougaku Kenkyu Center:Kk 抵抗変化型メモリ

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
US20070205096A1 (en) * 2006-03-06 2007-09-06 Makoto Nagashima Magnetron based wafer processing
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US7932548B2 (en) * 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
KR101187374B1 (ko) * 2006-12-19 2012-10-02 후지쯔 가부시끼가이샤 저항 변화 소자 및 그 제조 방법
JP5007725B2 (ja) * 2006-12-19 2012-08-22 富士通株式会社 抵抗変化素子の製造方法
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8143092B2 (en) * 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
US8034655B2 (en) * 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
CN101577307B (zh) * 2008-05-05 2011-11-30 中芯国际集成电路制造(北京)有限公司 电阻存储器的存储单元及其制作方法
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US9385314B2 (en) 2008-08-12 2016-07-05 Industrial Technology Research Institute Memory cell of resistive random access memory and manufacturing method thereof
US8362454B2 (en) * 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
US8072793B2 (en) * 2008-09-04 2011-12-06 Macronix International Co., Ltd. High density resistance based semiconductor device
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
CN102299258B (zh) * 2010-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 电阻存储器存储单元的制作方法
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8796103B2 (en) 2012-12-20 2014-08-05 Intermolecular, Inc. Forming nonvolatile memory elements by diffusing oxygen into electrodes
US20160181517A1 (en) * 2014-12-23 2016-06-23 Silicon Storage Technology, Inc. Geometrically Enhanced Resistive Random Access Memory (RRAM) Cell And Method Of Forming Same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
JP3986859B2 (ja) * 2002-03-25 2007-10-03 富士通株式会社 薄膜キャパシタ及びその製造方法
US6774054B1 (en) * 2003-08-13 2004-08-10 Sharp Laboratories Of America, Inc. High temperature annealing of spin coated Pr1-xCaxMnO3 thim film for RRAM application
US6849891B1 (en) * 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
US7208372B2 (en) * 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218411A (ja) * 2008-03-11 2009-09-24 Fujitsu Ltd 抵抗記憶素子及びその製造方法
JP4549401B2 (ja) * 2008-03-11 2010-09-22 富士通株式会社 抵抗記憶素子の製造方法
JP2011054766A (ja) * 2009-09-02 2011-03-17 Semiconductor Technology Academic Research Center 抵抗変化型メモリとその製造方法
JP2012222059A (ja) * 2011-04-06 2012-11-12 Tottori Univ 不揮発性半導体記憶装置および同装置の製造方法
JP2013058792A (ja) * 2012-11-22 2013-03-28 Handotai Rikougaku Kenkyu Center:Kk 抵抗変化型メモリ

Also Published As

Publication number Publication date
US20070048990A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP2007067385A (ja) Rram薄膜堆積のためのバッファ層形成方法
JP4756570B2 (ja) RRAM用途のスピンコーティングされたPr1−xCaxMnO3薄膜の高温アニーリング
TW575927B (en) Method for fabricating variable resistance device, method for fabricating non-volatile variable resistance memory device, and non-volatile variable resistance memory device
TWI322428B (ja)
KR100622268B1 (ko) ReRAM 소자용 다층 이원산화박막의 형성방법
US7407858B2 (en) Resistance random access memory devices and method of fabrication
EP1507297B1 (en) Method for obtaining reversible resistance switches in a PCMO thin film deposited on a highly crystallized seed layer
JP2005340786A (ja) メモリ抵抗特性を有するpcmo薄膜の形成方法及びpcmoデバイス
JP2006121050A (ja) Pcmo薄膜へのドーピングによりrram特性を生じさせる方法
US6911361B2 (en) Low temperature processing of PCMO thin film on Ir substrate for RRAM application
JP2008244018A (ja) 半導体装置の製造方法
US20120049147A1 (en) Resistance-variable memory device and a production method therefor
US6824814B2 (en) Preparation of LCPMO thin films which have reversible resistance change properties
JP2004241396A (ja) 抵抗変化素子の製造方法および不揮発性抵抗変化メモリデバイスの製造方法、並びに不揮発性抵抗変化メモリデバイス
JP2007288016A (ja) メモリ素子およびメモリ素子の製造方法
JP2006024901A (ja) Rram薄膜堆積用の基板表面処理方法
JP5476686B2 (ja) 抵抗変化型素子および抵抗変化型素子製造方法
KR101039191B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP2005236236A (ja) RRAMに用いるためのIr基板上のPCMO薄膜の低温処理
JP2013058792A (ja) 抵抗変化型メモリ
JP2011054766A (ja) 抵抗変化型メモリとその製造方法
JP2007281457A (ja) 可変抵抗素子及びその形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091006