JP2007288016A - メモリ素子およびメモリ素子の製造方法 - Google Patents

メモリ素子およびメモリ素子の製造方法 Download PDF

Info

Publication number
JP2007288016A
JP2007288016A JP2006115174A JP2006115174A JP2007288016A JP 2007288016 A JP2007288016 A JP 2007288016A JP 2006115174 A JP2006115174 A JP 2006115174A JP 2006115174 A JP2006115174 A JP 2006115174A JP 2007288016 A JP2007288016 A JP 2007288016A
Authority
JP
Japan
Prior art keywords
electrode
variable resistance
reram
memory element
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006115174A
Other languages
English (en)
Inventor
Yoshihiko Kanzawa
好彦 神澤
Satoru Mitani
覚 三谷
Koji Katayama
幸治 片山
Shunsaku Muraoka
俊作 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006115174A priority Critical patent/JP2007288016A/ja
Publication of JP2007288016A publication Critical patent/JP2007288016A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】電気パルスにより簡便に抵抗変化するメモリ素子を提供することを目的とする。
【解決手段】本発明のメモリ素子においては、可変抵抗膜504が下部金属電極503と上部金属電極505に挟まれた構造が形成されており、可変抵抗膜504には、下部金属電極503と上部金属電子505を構成する原子のどちらか一方、もしくは、両方がドーピングされている。上部金属電極505及び下部金属電極503の少なくとも一つは、Ptを用いて構成された電極であり、可変抵抗膜504は鉄酸化物で構成されている。
【選択図】図5

Description

本発明は、与えられる電気的パルスに応じてその抵抗値が変化する金属酸化膜からなる可変抵抗材料を用いたメモリ素子に関する。
近年、インターネットの普及やパーソナルコンピュータの高性能化に伴ってデータ保存に使用される半導体メモリ素子への要望が非常に大きくなっている。また、家電製品のデジタル化によって、あらゆる機器に半導体メモリ素子が搭載されるようにもなってきており、さらなるメモリ素子の大容量化、低電力駆動化、長寿命化、低コスト化が要求されている。
一般に、メモリ素子は、揮発性メモリ素子と不揮発性メモリ素子に大別できる。前者の代表がDRAM(Dynamic Random Access Memory)である。DRAMは、動作速度が速く、高集積も可能であるが、電源が切れると記録されたデータが消失してしまうという問題点がある。一方で後者の不揮発性メモリは、その名の通り電源が切れても記憶したデータは保持されるという非常に有用な特徴を持っている。この代表例がフラッシュメモリであるが、DRAMと比較して、動作速度が遅く、高集積化も困難という欠点がある。
このような背景から、現在、高集積化可能で、動作速度が速い不揮発性メモリの開発が盛んに行われている。例えば、FeRAM(Ferroelectric Random Access Memory)、MRAM(Magnetic Random Access Memory)、PRAM(Phase-change Random Access Memory)、そして、ReRAM(Resistive Random Access Memory)である。この中でも特に、ReRAMは、低コスト化が可能であると考えられており、研究が盛んに行われている。
図7は、現在研究されているReRAMの基本構成を示した図である。下部電極701と上部電極703の間に可変抵抗材料702が挟まれた非常に単純な構造である。そして、メモリ動作は、下部電極701と上部電極703の間に所定の電気的パルスを与えて、可変抵抗材料702の抵抗値を増大もしくは減少させる事によって行う(以下、このような、抵抗値を変化させる動作の事をReRAM動作と呼ぶ)。つまり、電気パルスによって変化した抵抗値を異なる数値の記憶として用いることにより、メモリ素子として応用するのである。
研究当初は、特許文献1に開示されているように、ペロブスカイト系の材料(例えば、Pr(1−X)CaMnO(PCMO)、LaSrMnO(LSMO)、GdBaCoO(GBCO)など)がReRAMの可変抵抗材料として用いられてきた。しかし、最近になって、Ni、Ti、Zn等の結晶性の金属酸化膜も可変抵抗材料になる事が見い出された(特許文献2)。これら金属の酸化膜は、構造が単純であり、製造も比較的容易であることから、大きな注目を集めている。
しかし、ReRAMの動作メカニズムは明らかになっていないのが実情である。現在までに提唱された動作メカニズムは2つに大別される。一つは、可変抵抗材料の一部が電荷注入によって金属絶縁体転移を起こして抵抗が変化するというモデルである(非特許文献1及び非特許文献2)。上述のように、ReRAM動作は様々な材料で観測されている。このような様々に性質の異なる材料全てにおいて、室温で金属絶縁体転移が発生するとは考えにくく、このモデルは説得力が弱いと考えられる。もう一つのモデルは、可変抵抗材料中に存在する欠陥等のトラップ準位に電荷が充填されたり放出されたりすることによって、電極と可変抵抗材料間のエネルギー的バリアが変化して抵抗が変化するというものである(非特許文献3及び非特許文献4)。上述したReRAM動作を示すような材料は、全て、エピタキシャル結晶のような欠陥の少ない完全結晶に近いような構造ではなく、ポリ結晶のような欠陥を多く含むような材料である。従って、後者のモデルで提唱されているようなメカニズムの方が妥当性が高いと考えられる。つまり、ReRAMの動作には、欠陥が重要な役割を果たしている可能性が高い。
米国特許第6204139号明細書 特開2004−363604号公報 Rozenberg et al., Phys. Rev. Lett. 92(2004) 178302. Oka et al., Phys. Rev. Lett. 95(2005)266403. Sawa et al., Appl. Phys. Lett. 55 (2004)4073. Beak et al., IEDM 2004.
しかし、ReRAMは、図7のような可変抵抗材料を上部及び下部の電極で挟んだ構造を作っただけでは、ReRAM動作を示さない。ReRAM動作をさせるには、癖付けの工程(以下、フォーミングと呼ぶ)が必要となる。
一例として、結晶性の鉄酸化物を可変抵抗材料として使ったReRAMのフォーミング過程について述べる。このReRAMは、約100nmの結晶性鉄酸化膜を白金(Pt)からなる上部及び下部電極で挟んだような構造を有するものである。つまり、図7における下部電極701と上部電極703の部分にPtを用い、可変抵抗材料702の部分に結晶性の鉄酸化物を用いたようなReRAMである。このようなReRAMの作製直後に、上部電極と下部電極の間に、上部電極を電位の基準として、例えば、±1.5V程度のパルス電圧を1ms程度の時間印加しても、抵抗値は810kΩ程度で一定しており、変化しなかった。つまり、ReRAM動作を示さなかった。
そこで、ReRAM動作を実現させるために実行した、フォーミングと呼ばれる癖付けの工程を、図8を参照しながら説明する。なお、図8は、横軸に加えた電気的パルスの累積回数、縦軸にその電気的パルスを加えた直後の抵抗値をプロットしたものである。
まず、試料には、100ms程度のパルス幅で1Vの大きさの電気パルスを3回加えた。すると、最初抵抗値が810kΩ程度であったものが、100kΩに下がった。次に、100ms程度のパルス幅で−1Vから−2Vへ徐々にパルス電圧の値を加えながら、10回加えた。すると、抵抗値は、200Ωまで低下した後、一旦、1kΩに上昇して、抵抗値は再び低下した。そして、最終的には、100Ω程度になった。この段階で、パルス幅1msの±1.5Vのパルス電圧を、電極に加え続けた。すると、合計50回程度のパルスを加えたころから、抵抗値がパルスに応じて変化を始めた。すなわち、+1.5Vのパルス電圧を加えた時は抵抗が低く、−1.5Vのパルス電圧を加えた時は抵抗が高くなるような、ReRAM動作を示すようなった。そして、合計150回のパルスを加えた頃から、+1.5Vのパルス電圧を加えた時は抵抗値が約70Ω、−1.5Vのパルス電圧を加えた時は1kΩと、安定的なReRAM動作を示すようになった。つまり、このReRAM素子の例では、安定的な抵抗変化を実現するまでに、100以上のパルス電圧を加える必要があった。
次に、フォーミング時に可変抵抗材料である鉄酸化物で何が起こっているかを調べるために行った実験について説明する。上記の例では、フォーミングの初期過程で、定常動作時に印加した電気パルスの大きさは1.5Vで、フォーミング時には2Vという高い電圧を素子に印加していた。おそらく、この2Vという高い電圧を印加した際に、何らかの変化が起こっていると考え、この2Vの電圧パルスを必要以上に加える実験を行った。すると、鉄酸化膜中にPtの固まりが析出して、その結果、ReRAM動作を示さなくなってしまった。この結果から推測すると、フォーミングの過程(定常動作時よりも高い電圧パルスを印加している過程)では、電極のPt原子が電気パルスによって、鉄酸化膜に注入されているのではないかと考えられる。一方、上述したように、ReRAMの動作には可変抵抗膜中の欠陥が重要な役割をしていると考えられる。これらの事を総合して考えると、鉄酸化物を可変抵抗膜として使い、上部及び下部電極にPtを使った例においては、フォーミング過程でPtが鉄酸化膜中に注入され、ReRAM動作にとって有用な欠陥が形成されていると推測される。但し、このPtの注入量には適度な量があり、もし過剰にフォーミングを行えば、上述のようにPtが鉄酸化膜中に析出するような望ましくない状態になる。なお、フォーミング終了後の定常動作時は、印加電圧が低いため、鉄酸化膜中にさらなるPtの注入は行われず、注入された電極材料原子は、鉄酸化膜中で移動しないと考えられる。
以上のように従来の方法で作製した、ReRAM素子が安定的なReRAM動作を示すようになるにはフォーミング工程が必須であり、このフォーミング工程は手続き的に複雑で、微妙なコントロールを要求される。言うまでもなく、このような手続きは、ReRAMを製品として量産展開する時に大きな障害となるため、フォーミング工程の必要がないReRAMの製造方法の開発が望まれる。
本発明は上記課題に鑑み、電気パルスにより間便に抵抗変化させることができるメモリ素子を提供することを目的とするものである。
上記目的を達成するために、本発明のメモリ素子は、第一の電極と、第二の電極と、第一の電極と第二の電極との間に接続される可変抵抗薄膜とを備え、可変抵抗薄膜の少なくとも一部に、第一の電極と第二の電極の少なくとも一方を構成する元素がドーピングされている事を特徴とするものである。
上記の本発明のメモリ素子によれば、第一の電極と第二の電極の少なくとも一方を構成する元素が可変抵抗膜にドーピングされる事によって、ReRAM動作に有用な欠陥が可変抵抗膜中に形成され、フォーミングと呼んでいる癖付けの工程が単純化され、容易にReRAM動作するメモリ素子を提供できることとなる。
可変抵抗膜は、結晶性の金属酸化膜によって構成されていることが好ましい。
また、第一の電極及び第二の電極のうち少なくとも一つは、Pt、Ag、Ru、Ir、Cuのいずれかを用いて構成された電極である事が好ましい。
また、第一の電極及び第二の電極の少なくとも一つは、Ptを用いて構成された電極であり、可変抵抗膜は鉄酸化物である事が好ましい。また、本発明のメモリ素子の製造方法は、第一の電極と、第二の電極と、第一の電極と第二の電極との間に接続される可変抵抗薄膜を備えたメモリ素子の製造方法において、可変抵抗薄膜を形成後に、可変抵抗薄膜を形成した温度以上の温度で熱処理を行う事を特徴とするものである。
上記の本発明のメモリ素子の製造方法によれば、可変抵抗膜を形成後に熱処理を行う事によって、第一の電極と第二の電極の少なくとも一方を構成する元素が可変抵抗膜中に拡散し、ReRAM動作に有用な欠陥が可変抵抗膜中に形成される。これにより、フォーミングと呼んでいる癖付けの工程が単純化され、容易にReRAM動作するメモリ素子を提供できることとなる。
第一の電極及び第二の電極の少なくとも一つは、Ptを用いて構成された電極であり、可変抵抗膜は鉄酸化物であって、熱処理を400℃以上の温度で行う事が好ましい。
また、本発明のメモリ素子の製造方法は、第一の電極と、第二の電極と、第一の電極と第二の電極との間に接続される可変抵抗薄膜を備えたメモリ素子の製造方法において、可変抵抗薄膜形成時に、第一の電極及び第二の電極を構成する元素の少なくとも一方を、可変抵抗薄膜中の少なくとも一部にドーピングする事を特徴とするものである。
上記の本発明のメモリ素子の製造方法によれば、可変抵抗膜を形成する時に、第一の電極と第二の電極の少なくとも一方を構成する元素をドーピングすることにより、特別な熱処理を必要とせず、可変抵抗膜を堆積すると同時にReRAM動作に有用な欠陥が可変抵抗膜中に形成される。これにより、フォーミングと呼んでいる癖付けの工程が単純化され、容易にReRAM動作するメモリ素子を提供できることとなる。
可変抵抗膜は、スパッタリング法によって形成する事が好ましい。
第一の電極及び第二の電極の少なくとも一つは、Ptを用いて構成された電極であり、可変抵抗膜は鉄酸化物である事が好ましい。
本発明によれば、ReRAMの動作を得るためにフォーミングと呼んでいる癖付けの工程が不必要になるか、または必要であっても単純化される。これにより、電気パルスにより簡便に抵抗変化させることが可能なメモリ素子を提供できることとなる。
以下、本発明の実施の形態を図面を参照して説明する。なお、図中同一または相当部分には同一の符号を付しその説明は省略する。また、図中の各領域の大きさや厚さは、説明のために誇張もしくは簡略化して記述したものであって、実際の尺度とは一致しない。
(第一の実施の形態)
まず、熱アニールによって可変抵抗膜中に電極材料を拡散させる工程を含む事を特徴とするReRAMの製造方法について説明する。
図1は、ReRAM素子を作製するプロセスの一例を説明したものである。まず、図1(a)に示すように、Si基板101の表面を熱酸化させてSiO層102を200nm形成した。次に図1(b)に示すような構造を形成する。すなわち、スパッタリング装置内に基板101を導入し、Ptターゲットをスパッタリングして、下部Pt電極103を200nm形成した。次に、鉄の酸化物の一種であるFeをターゲットとしてスパッタリングを行う事により、結晶性の鉄酸化物層104を100nm堆積した。なお、この時、基板の温度を300℃に設定し、Arガス圧力を2Paとし、500Wの高周波パワーを印加してスパッタリング処理を行った。
次に、図1(b)のような試料に対して熱アニール処理を施した。ここでは、ランプ加熱アニール装置中に試料を導入後、Nガスを6l/min流した状態で30分放置し、完全に酸素をアニール装置内から除去した。そして、Nガスを流したまま、試料を30分間、400℃に加熱した。加熱終了後もNガスを15分間流し続けて試料を冷却した。以下で説明するように、このような工程によって、純粋な結晶性の鉄酸化物層104中の下部Pt電極103側の一部には、Ptが拡散し、Ptがドーピングされた結晶性鉄酸化物105へと変化する(図1(c))。そして再びPtターゲットをスパッタリングする事により、上部Pt電極106を200nm堆積した(図1(d))。
次に、フォトリソグラフィー工程によってレジストマスク107を形成し(図1(e))、ドライエッチング法によって、上部Pt電極106とPtがドーピングされた結晶性鉄酸化物105のマスクされていない部分をエッチングした(図1(f))。さらに、図1(g)のようなフォトレジストマスク108を施し、下部Pt電極103の一部もエッチングした(図1(h))。
次に、図1(i)から(k)に示すように、層間絶縁膜として、SiO層109を200nm堆積後、レジストマスク110を形成して、所望の部分にエッチングによって穴をあけた。
最後に、図1(l)から(n)に示すように、Al(アルミニウム)111を堆積後、フォトレジスト112を使って、Alからなる配線113を形成した。
以上のような方法によって作製したReRAMの電極間に、印加時間1ms、電圧値±1.5Vの電気パルスを加えて抵抗の変化を測定した。その結果を図2に示す。この図は、図8と同じく、横軸に素子に加えた電気パルスの総回数、縦軸に抵抗をプロットしたものである。この図を見ると、1回目に+1.5Vのパルスを加えた時、1.5kΩだった抵抗が、2回目の−1.5Vのパルスによって、20kΩに変化しているのが分かる。つまり、上記で説明したようなフォーミング工程を行わなくても電気的なパルスによって、ReRAM動作を示しているのが分かる。さらに、+1.5Vと−1.5Vの電圧を交互に加えていくと、総パルス数20回を越えた付近から、安定的に、1.5kΩと70kΩの間を交互に変化するようになっているのが分かる。以上の結果から、可変抵抗膜に電極材料をドーピングする事で、フォーミング工程の不要なReRAMを製造できる事が分かる。
次に、なぜ可変抵抗膜に電極材料をドーピングする事で上記のような効果が得られるかについて考察する。既に上述したように、フォーミングという工程では、電極材料を構成する元素を電気的パルスによって可変抵抗膜中に注入し、ReRAM動作に有用に働く欠陥を形成していると考えられる。本第一の実施の形態では、熱アニールによって、可変抵抗材料である鉄酸化物とは親和性の良くないPtを拡散させる事により、ReRAM構造ができあがった時点で既に、ReRAM動作に有用な欠陥が形成されていると考えられる。そのため、フォーミングを必要とせず、いきなりReRAM動作を示したと考えられるのである。
上記のような推測が正しいかどうかの検証の一環として、上で説明したReRAMの製造プロセスによって、電極構成元素であるPtが鉄酸化物中に拡散しているかどうかの確認を二次イオン質量分析法(Secondary Ion Mass Spectrometry:SIMS)によって行った。実験に使用したのは、図1(b)の状態の試料と、図1(c)の状態の試料である。図3が、これらの試料におけるPt原子のSIMSプロファイルである。この図では、横軸が試料表面からの深さ、縦軸が2次イオン強度(元素の濃度に比例した値)になっている。図中の破線のプロファイルは図1(b)の状態(すなわち、熱処理を加えていない状態)のプロファイル、実線のプロファイルが図1(c)の状態(400℃で熱アニールを行った状態)のプロファイルである。この図を良く見ると、熱処理を加えた場合の試料においては、熱処理を加えていない試料に比べて、約5−10nm程度、Pt原子が試料表面側(鉄酸化膜側)に移動してきているのが分かる。すなわち、Pt原子が鉄酸化膜中に拡散してきているのである。上記で述べたように、おそらくこのような鉄酸化膜中に拡散したPt原子が、ReRAM動作に有用な欠陥を形成していると考えられる。
本実施の形態では、下部電極103と結晶性鉄酸化物104を形成した直後に、熱アニール処理を行ってPtを拡散させた。しかし、熱処理は、上部の電極を形成してから行っても良い。すなわち、図4(a)に示すように、Si基板401の表面を熱酸化させてSiO層402を形成し、次にスパッタリング法によって下部Pt電極403と結晶性の鉄酸化物層404を堆積し、最後に、上部Pt電極406を形成する。その後、熱アニール処理を施して、下部電極403及び上部電極405から鉄酸化物404中へPtを拡散させる(図4(b))。これ以降は、図1(e)から(n)と同様の工程によってReRAM素子を形成するのである。この方法の場合、鉄酸化膜604の上端及び下端にPt原子がドーピングされた状態になり、フォーミングを必要としないReRAMを形成可能である。
以上のように、本実施形態のメモリ素子は、第一の電極と第二の電極の少なくとも一方を構成する元素が可変抵抗膜にドーピングされる事によって、ReRAM動作に有用な欠陥が可変抵抗膜中に形成され、フォーミングと呼んでいる癖付けの工程が単純化され、容易にReRAM動作するメモリ素子を提供できることとなる。
なお、上記の例では、上部電極層の堆積の前、もしくは、後に熱アニール工程を行う例について説明した。しかし、これに限定されるものではない。すなわち、最終的に、電極を構成する原子が可変抵抗膜中に拡散していればいいので、可変抵抗膜を堆積後ならどのタイミングでも良い。例えば、図1(n)のような、ReRAMの最終構造まで形成した後に、電極原子を拡散させるための熱アニール工程を加えても良い。
また、上記実施形態では、可変抵抗膜として、鉄酸化物を用いたが、本発明はこれに限定されるものではない。また、上部及び電極材料としてPtを用いたが、これに限定されるものではなく、Ag、Ru、Ir、Cuを用いてもかまわない。さらに、上部と下部の電極材料が同じである必要はない。メカニズムから考えると、可変抵抗膜の主成分として含まれず、親和性のよくない金属性の材料であれば良い。また、熱アニールの温度と時間も、400℃と30分としたが、これに限定されず、可変抵抗薄膜を形成した温度以上の温度以上であればよく、また、30分以上のアニール時間としてもかまわない。
(第二の実施の形態)
第二の実施の形態として、可変抵抗膜形成時に電極材料をドーピングさせる工程を含む事を特徴とするReRAMの製造方法について説明する。
ここでも、可変抵抗膜として結晶性の金属酸化膜を用い、電極材料としてPtを用いる場合について、図5を参照しながら説明する。
まず、Si基板501の表面を熱酸化させてSiO層502を200nm形成した。次に、スパッタリング装置内に基板501を導入し、Ptターゲットをスパッタリングして、下部Pt電極503を200nm形成した。次に、Ptをドープした結晶性の鉄酸化物層504を100nm堆積した。この時のスパッタリングの条件は次の通りである。まず、スパッタリングターゲットであるが、鉄の酸化物の一種であるFeから成る4インチの大きさのターゲット上に、1cm角の大きさのPtチップを配したものを用いた。この時、基板501の温度を300℃に設定し、Arガス圧力は2Paの雰囲気で、500Wの高周波パワーを印加してスパッタリング処理を行った。これにより、鉄酸化物とPtが同時にスパッタリングされるため、結果として堆積された鉄酸化物層504の中には既にPtが含まれている状態となる。そしてこの上に再びPtターゲットをスパッタリングする事により、上部Pt電極505を200nm堆積した。これ以降は、図1(e)から(n)の各プロセス工程を経て、ReRAM構造に加工した。
このような方法によって作製したReRAMの電極間に、印加時間1ms、電圧値±1.5Vの電気パルスを加えて抵抗の変化を測定した。その結果を図6に示す。この図を見ると、1回目に+1.5Vのパルスを加えた時、約1kΩだった抵抗が、2回目の−1.5Vのパルスによって、30kΩに変化しているのが分かる。つまり、フォーミング工程を行わなくても電気的なパルスによって、ReRAM動作を示している。さらに、+1.5Vと−1.5Vの電圧を交互に加えて行くと、若干の抵抗値の増減はあるものの、概ね600Ωから4kΩの間で抵抗変化を繰り返しているのが分かる。
この第二の実施の形態の場合、結晶性鉄酸化物形成時に既にPtがドーピングされており、このPt原子がReRAM動作に対して有用な働きをして、フォーミングを必要とせず、ReRAM動作を示したものと考えられる。
以上のように、本実施形態のメモリ素子は、可変抵抗膜を形成する時に、第一の電極と第二の電極の少なくとも一方を構成する元素をドーピングすることにより、特別な熱処理を必要とせず、可変抵抗膜を堆積すると同時にReRAM動作に有用な欠陥が可変抵抗膜中に形成される。これにより、フォーミングと呼んでいる癖付けの工程が単純化され、容易にReRAM動作するメモリ素子を提供できることとなる。
なお、本実施の形態では、可変抵抗膜として、鉄酸化物を用いたが、本発明はこれに限定されるものではない。また、上部及び電極材料としてPtを用いたが、これに限定されず、可変抵抗膜と親和性が悪く、欠陥を形成するような元素であれば良い。例えば、Ag、Ru、Ir、Cuを用いてもかまわない。さらに、上部と下部の電極材料が同じである必要はない。また、抵抗変化膜の形成には、スパッタリング方を用いたが、このスパッタリングの条件も上記の方法に限定されず、例えば、可変抵抗材料に電極材料を混ぜ合わせたようなターゲットを使用しても良い。また、スパッタリング以外の方法、例えば化学気相堆積法(CVD)等を使用して、可変抵抗膜を形成しても良い。
本発明のメモリ素子は、ReRAM動作に有用な欠陥が可変抵抗膜中に形成され、フォーミングと呼んでいる癖付けの工程が単純化され、容易にReRAM動作するメモリ素子を提供できることができ、不揮発性メモリ材料などとして有用である。
本発明の第一の実施の形態におけるReRAMの製造工程を説明する図 本発明の第一の実施の形態により製造したReRAMの抵抗変化特性を示すグラフ Pt原子のSIMSプロファイルを示す図 本発明の第一の実施の形態におけるReRAMの製造工程を説明する図 本発明の第二の実施の形態におけるReRAMの製造工程を説明する図 本発明の第二の実施の形態により製造したReRAMの抵抗変化特性を示すグラフ ReRAMの基本構成を示す構成図 従来のReRAMの抵抗変化特性を示すグラフ
符号の説明
101 下部電極
102 可変抵抗薄膜
103 上部電極
301 Si基板
302 SiO
303 下部Pt電極層
304 結晶性鉄酸化物層
305 Ptがドープされた結晶性鉄酸化物層
306 上部Pt電極層
307 レジストマスク
308 レジストマスク
309 堆積SiO
310 レジストマスク
311 Al層
312 レジストマスク
313 Al引出し電極
601 Si基板
602 SiO
603 下部Pt電極層
604 結晶性鉄酸化物層
605 上部Pt電極層
606 Ptがドープされた結晶性鉄酸化物層
701 Si基板
702 SiO
703 下部Pt電極層
704 Ptがドープされた結晶性鉄酸化物層
705 上部Pt電極層

Claims (9)

  1. 第一の電極と、第二の電極と、前記第一の電極と前記第二の電極との間に接続される可変抵抗薄膜とを備え、前記可変抵抗薄膜の少なくとも一部に、前記第一の電極と前記第二の電極の少なくとも一方を構成する元素がドーピングされている事を特徴とするメモリ素子。
  2. 可変抵抗膜は、結晶性の金属酸化膜によって構成されている事を特徴とする請求項1に記載のメモリ素子。
  3. 前記第一の電極及び前記第二の電極のうち少なくとも一つは、Pt、Ag、Ru、Ir、Cuのいずれかを用いて構成された電極である事を特徴とする請求項1に記載のメモリ素子。
  4. 前記第一の電極及び前記第二の電極の少なくとも一つは、Ptを用いて構成された電極であり、前記可変抵抗膜は鉄酸化物である事を特徴とする請求項1に記載のメモリ素子。
  5. 第一の電極と、第二の電極と、前記第一の電極と前記第二の電極との間に接続される可変抵抗薄膜を備えたメモリ素子の製造方法において、前記可変抵抗薄膜を形成後に、当該可変抵抗薄膜を形成した温度以上の温度で熱処理を行う事を特徴とするメモリ素子の製造方法。
  6. 前記第一の電極及び前記第二の電極の少なくとも一つは、Ptを用いて構成された電極であり、前記可変抵抗膜は鉄酸化物であって、前記熱処理を400℃以上の温度で行う事を特徴とする請求項5に記載のメモリ素子の製造方法。
  7. 第一の電極と、第二の電極と、前記第一の電極と前記第二の電極との間に接続される可変抵抗薄膜を備えたメモリ素子の製造方法において、前記可変抵抗薄膜形成時に、前記第一の電極及び前記第二の電極を構成する元素の少なくとも一方を、前記可変抵抗薄膜中の少なくとも一部にドーピングする事を特徴とするメモリ素子の製造方法。
  8. 前記可変抵抗膜を、スパッタリング法によって形成する事を特徴とする請求項7に記載のメモリ素子の製造方法。
  9. 前記第一の電極及び前記第二の電極の少なくとも一つは、Ptを用いて構成された電極であり、前記可変抵抗膜は鉄酸化物である事を特徴とする請求項7に記載のメモリ素子の製造方法。
JP2006115174A 2006-04-19 2006-04-19 メモリ素子およびメモリ素子の製造方法 Pending JP2007288016A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006115174A JP2007288016A (ja) 2006-04-19 2006-04-19 メモリ素子およびメモリ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006115174A JP2007288016A (ja) 2006-04-19 2006-04-19 メモリ素子およびメモリ素子の製造方法

Publications (1)

Publication Number Publication Date
JP2007288016A true JP2007288016A (ja) 2007-11-01

Family

ID=38759479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006115174A Pending JP2007288016A (ja) 2006-04-19 2006-04-19 メモリ素子およびメモリ素子の製造方法

Country Status (1)

Country Link
JP (1) JP2007288016A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103555A (ja) * 2009-12-25 2010-05-06 Sharp Corp 可変抵抗素子
WO2010087000A1 (ja) * 2009-01-30 2010-08-05 株式会社 東芝 不揮発性記憶装置の製造方法
US7894239B2 (en) 2007-12-07 2011-02-22 Sharp Kabushiki Kaisha Variable resistance element, method for producing the same, and nonvolatile semiconductor storage device
JP2011520261A (ja) * 2008-05-01 2011-07-14 インターモレキュラー,インク. 抵抗スイッチング特性を改善する表面処理方法
JP2011165883A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 半導体記憶装置およびその製造方法
US8325508B2 (en) 2009-06-08 2012-12-04 Panasonic Corporation Writing method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US8395925B2 (en) 2009-06-08 2013-03-12 Panasonic Corporation Forming method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US8541766B2 (en) 2008-09-08 2013-09-24 Kabushiki Kaisha Toshiba Nonvolatile memory device and nonvolatile memory apparatus
US9006697B2 (en) 2012-03-23 2015-04-14 Kabushiki Kaisha Toshiba Resistance change element and nonvolatile memory device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894239B2 (en) 2007-12-07 2011-02-22 Sharp Kabushiki Kaisha Variable resistance element, method for producing the same, and nonvolatile semiconductor storage device
JP2011520261A (ja) * 2008-05-01 2011-07-14 インターモレキュラー,インク. 抵抗スイッチング特性を改善する表面処理方法
KR101529361B1 (ko) * 2008-05-01 2015-06-16 인터몰레큘러 인코퍼레이티드 저항 변화 특징을 개선시키는 표면 처리
US8541766B2 (en) 2008-09-08 2013-09-24 Kabushiki Kaisha Toshiba Nonvolatile memory device and nonvolatile memory apparatus
WO2010087000A1 (ja) * 2009-01-30 2010-08-05 株式会社 東芝 不揮発性記憶装置の製造方法
US8325508B2 (en) 2009-06-08 2012-12-04 Panasonic Corporation Writing method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US8395925B2 (en) 2009-06-08 2013-03-12 Panasonic Corporation Forming method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
JP2010103555A (ja) * 2009-12-25 2010-05-06 Sharp Corp 可変抵抗素子
JP2011165883A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 半導体記憶装置およびその製造方法
US9006697B2 (en) 2012-03-23 2015-04-14 Kabushiki Kaisha Toshiba Resistance change element and nonvolatile memory device

Similar Documents

Publication Publication Date Title
JP6708722B2 (ja) スイッチング層および中間電極層を有した抵抗性スイッチングデバイス並びにその形成方法
US9343673B2 (en) Method for forming metal oxides and silicides in a memory device
JP2007288016A (ja) メモリ素子およびメモリ素子の製造方法
US7682868B2 (en) Method for making a keyhole opening during the manufacture of a memory cell
US7879645B2 (en) Fill-in etching free pore device
US7569844B2 (en) Memory cell sidewall contacting side electrode
US7476587B2 (en) Method for making a self-converged memory material element for memory cell
US7473576B2 (en) Method for making a self-converged void and bottom electrode for memory cell
JP5036909B2 (ja) 抵抗変化型素子及びその製造方法
US8030635B2 (en) Polysilicon plug bipolar transistor for phase change memory
KR20050055582A (ko) Rram 메모리 셀 전극
TW201005936A (en) Fully self-aligned pore-type memory cell having diode access device
JP2006196537A (ja) 記憶素子及び記憶装置
JP2008235904A (ja) 相変化物質層の形成方法及びこれを用いるメモリ装置の製造方法
TW201733177A (zh) 相變化記憶體元件及其應用
TWI629244B (zh) 介電摻雜且富含銻之gst相變化記憶體
TW201432680A (zh) 半導體記憶體裝置及其製造方法
JP2009141369A (ja) 相変化物質を用いた電子素子及び相変化メモリ素子並びにその製造方法
JP5043044B2 (ja) 半導体記憶装置の製造方法
JP2008034434A (ja) スイッチング素子及びその製造方法
US20140103281A1 (en) Resistive Memory Based on TaOx Containing Ru Doping and Method of Preparing the Same
US9385314B2 (en) Memory cell of resistive random access memory and manufacturing method thereof
JP2008091602A (ja) 抵抗変化型メモリ素子材料の製造方法
KR100998887B1 (ko) 상 변화 물질을 이용한 전자 소자, 상 변화 메모리 소자 및이의 제조 방법
KR100947932B1 (ko) 저항성 메모리 소자 및 그 제조 방법