JP2008034434A - スイッチング素子及びその製造方法 - Google Patents

スイッチング素子及びその製造方法 Download PDF

Info

Publication number
JP2008034434A
JP2008034434A JP2006203025A JP2006203025A JP2008034434A JP 2008034434 A JP2008034434 A JP 2008034434A JP 2006203025 A JP2006203025 A JP 2006203025A JP 2006203025 A JP2006203025 A JP 2006203025A JP 2008034434 A JP2008034434 A JP 2008034434A
Authority
JP
Japan
Prior art keywords
metal oxide
switching element
thin film
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006203025A
Other languages
English (en)
Other versions
JP5263856B2 (ja
Inventor
Hisashi Shima
久 島
Hiroyuki Akinaga
広幸 秋永
Fumiyoshi Takano
史好 高野
Yukio Tamai
幸夫 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Sharp Corp
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Sharp Corp filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2006203025A priority Critical patent/JP5263856B2/ja
Priority to US11/881,575 priority patent/US7923711B2/en
Publication of JP2008034434A publication Critical patent/JP2008034434A/ja
Application granted granted Critical
Publication of JP5263856B2 publication Critical patent/JP5263856B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】可逆的な可変抵抗特性を有する金属酸化物薄膜における抵抗比の改善による不揮発性メモリのデータ貯蔵部に適した読み取り余裕度を備えたスイッチング素子の提供。
【解決手段】遷移金属と酸素の定比化合物から、結晶構造、金属元素イオンの価数、不定比性のうち何れか1つ若しくは複数を変化させた、該遷移金属と酸素からなる金属酸化物を、第1電極と第2電極との間に形成したスイッチング素子。並びに第1電極及び第2電極の間に成膜された、組成ゆらぎを含む単一中心金属元素からなる金属酸化物薄膜に、400〜800°Cの温度範囲で熱処理、及び/又は酸素プラズマに暴露する処理を施す工程を含む、電力の印加履歴による可逆的な可変抵抗特性を有するスイッチング素子の製造方法。
【選択図】 図1

Description

本発明は、電力の印加履歴による可逆的な可変抵抗特性を有する金属酸化物を含むスイッチング素子及びその製造方法に関し、さらに詳しくは、高温熱処理により、金属酸化物の可逆的な可変抵抗特性を改善したスイッチング素子及びその製造方法に関する。
抵抗特性の変化を検出することにより情報の読み出しに利用する不揮発性記憶素子としては、結晶質と非晶質の間でその抵抗特性が大きく変化する性質を有する、DVD−RAMといった相変化光ディスクと同じカルコゲナイド化合物を用いたOUM(Ovonic Unified Memory)が知られている。
一方、近年では、NiO、V25、ZnO、Nb25、TiO2、WO3またはCoOの金属酸化膜が、所定の電圧範囲で抵抗が急激に高く乃至低くなる性質を利用して、これらの金属酸化膜をデータ貯蔵物質層として用いる不揮発性メモリ装置であって、該データ貯蔵物質層毎に設けられたトランジスタ等により各データ貯蔵物質層をアドレッシングして、所定の電圧の印加履歴を付与することにより該金属酸化膜における抵抗特性を制御するとともに、該抵抗特性を検出することにより該データ貯蔵物質層に保持された情報を読み出す、技術が知られている。(特許文献1参照のこと。)
また、Pr0.7Ca0.3MnO3なる強誘電体材料をデータ記憶層に用いて、該強誘電体材料からなるデータ記憶層に印可する電圧を所定の大きさで正負に切り換えることによって、抵抗特性を10〜1000倍程度変化させ、かかる抵抗特性の検出を通してメモリとする技術が知られている。(非特許文献1参照のこと。)
一方、酸素雰囲気中にニッケル基板を曝すことにより形成されたニッケル酸化物薄膜における、100〜200Ωと10〜20Ωの間の抵抗特性についてのスイッチング現象は、NiOのマトリックス中に形成されるNiファイバーからなるフィラメントの形成と破断を仮定した場合の計算結果と概ね整合することが報告されている。(非特許文献2参照のこと。)
同様に、金属−金属酸化物−金属構造において、金属酸化物にNiOを採用した場合について、2値安定抵抗メモリスイッチング現象を観測し、この現象が局在性のフィラメント伝導パスの形成と破断によって説明でき、ジュール熱が重要な役割を果たしていると考えられることが報告されている。(非特許文献2参照のこと。)
特開2004-363604号公報 アプライド フィジックス レターズ(Applied Physics Letters),Vol.76,No19(2000),pp.2749-2751 ソリッド−ステート エレクトロニクス(Solid-State Electronics),Vol.7 (1964),pp.785-797 アプライド フィジックス レターズ(Applied Physics Letters),Vol.88, 202102,(2006),pp.202102-1-202102-3
ここで、OUM(Ovonic Unified Memory)は、高抵抗時と低抵抗時とで抵抗が1000倍程度変化することから、一応の読み出しの余裕度が得られるものの、結晶質−非晶質の変態を利用していることから、データの書き換えにおける速度を十分に高めることが難しく、しかも、大電流を要するという欠点を有している。
一方、特許文献1や非特許文献1に例示される技術は、直接的にメモリ層全体の抵抗値を検出するものであるので、メモリのセルサイズを小型化しても同様に作動し、かつ高速に作動するとの予想はできるものの、可逆的に大きく異なる抵抗特性を生じる原理が十分に明らかにされていないため、デバイスデザインの最適化を図ることができていない。
特に、特許文献1に例示される技術は、金属元素と酸化物の定比化合物をメモリ層に用いるものであるが、金属元素と酸化物の定比化合物を作製する技術が確立していないばかりか、所望の抵抗値を示す定比化合物を作製することは原理的に不可能であり、商用の不揮発性メモリを実用化する際には、用途によって制御しなければならない周辺回路に対するメモリ素子の抵抗値調整が出来なくなることから製品化への障壁が高い。さらに、高抵抗時と低抵抗時の抵抗比が10倍程度に留まっていることから、OUM(Ovonic Unified Memory)ほどの読み取りの余裕度を得ることができず、商用の不揮発性メモリとしての安定した性能を得ることが困難な状態にある。
一方、非特許文献1に例示される技術では、高抵抗時と低抵抗時の抵抗比が10〜1000倍と広範囲に亘るにも拘わらず、所望の抵抗比に制御する技術が確立していないばかりか、複酸化物を抵抗体として利用するため、安定した組成制御が困難な上、製造コストを低廉化することが困難である。従って、不揮発性メモリといった実用用途への障壁は高いと予想される。
さらに、非特許文献2に例示されるものは、酸化膜の形成手法がNi基板に対する表面からの酸素雰囲気による酸化であるため、酸化の均質性において不十分であり、金属質のNiファイバーが偏析しオーミックコンタクトしていることが疑われる。しかも、その点は、on時の抵抗値が2〜30μm厚で100〜200Ωと極端に低くかつ厚さに比例する傾向が見受けられることからも裏付けられる。
そして、非特許文献2に例示されるものは、伝導性のフィラメントの形成と破断という先駆的な知見を与えた文献ではあるが、非特許文献2の著者が自ら認めるように、かかる系のスイッチング現象における安定性に乏しく、多数回の反復使用が想定される実用用途への適用にはほど遠いものであると考えられる。
また、非特許文献3のとおり、抵抗値におけるスイッチング現象がジュール熱が重要な役割を果たしているとすれば、集積化により、周辺からの影響を受ける場合を考えると、特に、不揮発性メモリーへの適用を想定した場合、電力の印加履歴による可逆的な可変抵抗特性を安定化させるための製造プロセスを確立するか、若しくは温度変動を吸収するに十分な程度まで、高抵抗時の抵抗値及び低抵抗時の抵抗値の抵抗比を高める技術が不可欠となろう。
加えて、高集積化された不揮発メモリーへの適用を考えた場合、採用する金属酸化膜種によっては、想定されるデザインルールの下で周囲の電子回路の駆動電圧に対して適切な抵抗特性が得られないことも懸念されることから、抵抗値制御に着目した製造プロセスの確立も不可欠である。
とりわけ、可逆的な可変抵抗変素子における高抵抗状態の抵抗値と低抵抗状態の抵抗値の比を拡大しかつ制御することは、実用デバイスを設計する上で不可欠な技術的課題であると想定されるため、本発明者らは抵抗比を制御する手法について模索した。
本発明は、かかる技術的課題を解決するためになされたものであって、以下の事項により特定される。
本発明(1)は、遷移金属と酸素からなる定比化合物から、以下の(a)〜(c)のうち何れか1つ若しくは複数を変化させた、該遷移金属と酸素からなる金属酸化物を、第1電極と第2電極との間に形成したスイッチング素子である。
(a)結晶構造
(b)金属元素イオンの価数
(c)不定比性
本発明(2)は、前記金属酸化物が、Co1-xO(但し、式中xは、定比組成からのずれであって、0<x≦0.1の関係を満たすものに限る。)である、本発明(1)のスイッチング素子である。
本発明(3)は、前記金属酸化物が、酸化コバルトであって、酸素の原子濃度が50〜100×(4/7)%の範囲内にある、本発明(1)のスイッチング素子である。
本発明(4)は、前記金属酸化物が、Cu1-yO或いはCu21+y(但し、式中yは、定比組成からのずれであって、0<y≦0.1の関係を満たすものに限る。)である、本発明(1)のスイッチング素子である。
本発明(5)は、前記金属酸化物が、酸化銅であって、酸素の原子濃度が100×(1/3)〜50%の範囲内にある、本発明(1)のスイッチング素子である。
本発明(6)は、以下の(i)〜(iii)の工程を含む、
(i)第1電極と第2の電極を、同時乃至順次、又は次の(ii)の工程若しくは(ii)及び(iii)の工程を挟んで順に、基板上に成膜する工程、
(ii)第1電極及び第2電極の間に、組成ゆらぎを含む単一中心金属元素からなる金属酸化物薄膜を成膜する工程、
(iii)金属酸化物薄膜を400〜800°Cの温度範囲で熱処理する工程、
両電極間への電力の印加履歴による可逆的な可変抵抗特性を有するスイッチング素子の製造方法である。
本発明(7)は、少なくとも、以下の(i)〜(iii)の工程を含む、
(i)基板上に組成ゆらぎを含む単一中心金属元素からなる金属酸化物薄膜を成膜する工程、
(ii)該金属酸化物薄膜を、少なくとも対向する一対の表面を露出させるようにエッチングする工程、
(iii)少なくとも該金属酸化物薄膜の対向する一対の表面に、第1電極と第2の電極を同時乃至順次に成膜する工程、
両電極間への電力の印加履歴による可逆的な可変抵抗特性を有するスイッチング素子の製造方法であって、
(ii)の工程と(iii)の工程の間に、(iv)金属酸化物薄膜を400〜800°Cの温度範囲で熱処理する工程を、さらに含むことを特徴とする、スイッチング素子の製造方法である。
本発明(8)は、少なくとも、以下の(i)〜(iii)の工程を含む、
(i)基板上に、酸化により組成ゆらぎを含む単一中心金属元素からなる金属酸化物薄膜を構成する中心金属元素からなる金属薄膜を成膜する工程、
(ii)金属薄膜の少なくとも一部を膜厚に亘って酸化する工程、
(iii)少なくとも酸化された領域を400〜800°Cの温度範囲で熱処理する工程、
両電極間への電力の印加履歴による可逆的な可変抵抗特性を有するスイッチング素子の製造方法である。
本発明(9)は、前記金属酸化物薄膜における中心金属元素が、Co、Cu、Fe、Mn、Ni及びTiからなる群より選ばれた何れか一種の金属である、本発明(6)〜本発明(8)の何れか1発明のスイッチング素子の製造方法である。
本発明(10)は、前記金属酸化物薄膜が、Co1-xO(但し、式中xは、定比組成からのずれであって、0<x≦0.1の関係を満たすものに限る。)である、本発明(6)〜本発明(8)の何れか1発明のスイッチング素子製造方法である。
本発明(11)は、前記金属酸化物薄膜が、酸化コバルトであって、酸素の原子濃度が50〜100×(4/7)%の範囲内にある、本発明(6)〜本発明(8)の何れか1発明のスイッチング素子の製造方法である。
本発明(12)は、前記金属酸化物薄膜が、Cu1-yO或いはCu21+y(但し、式中yは、定比組成からのずれであって、0<y≦0.1の関係を満たすものに限る。)である、本発明(6)〜本発明(8)の何れか1発明のスイッチング素子の製造方法である。
本発明(13)は、前記金属酸化物薄膜が、酸化コバルトであって、酸素の原子濃度が100×(1/3)〜50%の範囲内にある、本発明(6)〜本発明(8)の何れか1発明のスイッチング素子の製造方法である。
本発明(14)は、前記第1電極と前記第2電極が、同種又は異種の材料であって、それぞれ、W、Au、Pd、Ni及びPtからなる群から選ばれた何れか一種の金属からなることを特徴とする、本発明(6)〜本発明(13)の何れか1発明のスイッチング素子の製造方法である。
本発明(15)は、前記第1電極と前記第2電極が、同種又は異種の材料であって、それぞれ、Ti、Cu、Co、Mn及びそれらの珪化物からなる群から選ばれた何れか一種の金属からなることを特徴とする、本発明(6)〜本発明(13)の何れか1発明のスイッチング素子の製造方法である。
本発明(16)は、本発明(6)〜本発明(15)の何れか1発明のスイッチング素子の製造方法により製造された、基板上に、第1電極と第2電極間に挟まれた金属酸化物薄膜を有し、両電極間への電力の印加履歴による可逆的な可変抵抗特性を有するスイッチング素子である。
本発明(17)は、本発明(1)〜本発明(5)又は本発明(16)の何れか1発明のスイッチング素子を不揮発性メモリのデータ蓄積部に用いたことを特徴とする、不揮発性メモリである。
ここで、本発明におけるスイッチング素子とは、例えば、図1に模式的に示された構成を有する素子であって、両電極間に、第1の閾値以上の電圧又は電流と、該第1の閾値の絶対値よりもその絶対値が小さい第2の閾値以下の電圧又は電流と、該第2の閾値の絶対値よりもその絶対値が小さい第3の閾値以下の電圧又は電流とを選択的に印加することを前提としており、その両電極間の電力の印加履歴に応じて、可逆的に高抵抗時の抵抗値と低抵抗時の抵抗値の比が少なくとも101〜109倍の範囲で変化するものであって、かつ所定の印加履歴により低抵抗値又は高抵抗値となった状態を閾値を越えるまで不揮発に維持するものである。従って、実用の不揮発性ランダムアクセスメモリ等のデータ貯蔵部へ適用した場合においても、十分な読み取り余裕度を確保できることが期待されている。
本発明における金属酸化物は、遷移金属と酸素からなる定比化合物から、結晶構造、金属元素イオンの価数、不定比性のうち何れか1つ若しくは複数を変化させた、該遷移金属と酸素からなる金属酸化物である。また、本発明における金属酸化物としては、組成揺らぎを含む単一中心金属元素からなる金属酸化物の酸素欠損又は酸素過剰組成の金属酸化物を採用することもできる。より好ましくは、中心金属元素と酸素の相図上で隣り合う2種類の定比化合物間の組成を有する金属酸化物を採用できる。すなわち、熱的に安定な化合物、(乃至は超高圧条件下等の特殊な状況下において存在する)可能性のある化合物を本発明の金属酸化物から除外するとともに、金属相が析出する可能性のある組成を除外する趣旨である。
具体的には、例えば、コバルトの酸化物(Co1-xO)の場合、xが定比組成からのずれを表し、0<x≦0.1の関係を満たすものを採用できる。また、酸素の原子濃度が、50〜100×(4/7)%の範囲内、すなわち、Co3O4からCoOの間の組成であることが望ましい。一方、銅の酸化物(Cu1-yO或いはCu21+y)の場合、yが定比組成からのずれを表し、0<y≦0.1の関係を満たすものを採用できる。また、酸素の原子濃度が、100×(1/3)〜50%の範囲内、すなわちCu2OからCuOの間の組成であることが望ましい。
そして、これらの組成を採用したことにより、成膜されたままの金属酸化物薄膜における、電力の印加履歴による高抵抗状態と低抵抗状態の抵抗比が10〜1000000倍となるものを選択することが望ましく、さらには、本発明にかかる処理を施して、最終的に10〜109倍になるものがより望ましい。
本発明における「金属酸化物薄膜」は、半導体分野における「厚膜」、「薄膜」という一般的な意味での膜さを有する金属酸化物層をいうのではなく、通常の半導体装置における駆動回路によってセット・リセットしなければならないという技術的要請から、フォーミング後の金属酸化物を挟んだ電極間の抵抗値には適正な範囲が存在し、かかる抵抗値を実現可能な膜厚も自ずと制限される。
具体的な膜厚としては、周辺の回路の駆動電圧とセット電圧がフォーミング電圧より低くなることを考量して、10〜200nmであることが望ましく、さらには、金属酸化物薄膜の均一性や結晶粒径に配慮すると、60〜200nmであることがより望ましい。
なお、本発明における電力の印加履歴について概説するに当たって、素子形成後の素子に最初に電力を印加し、高抵抗状態から低抵抗状態に移行させる過程を便宜上「フォーミング」と呼ぶ。そして、かかる低抵抗状態で再び電力を印加し、低抵抗状態から高抵抗状態に移行することを便宜上「リセット」と呼ぶ。一方、フォーミング以降に高抵抗状態から低抵抗状態に移行させることを便宜上「セット」と呼ぶ。
次に、本発明における処理としては、金属酸化物薄膜に対する高温の熱処理と金属酸化物薄膜の表面を酸素プラズマに暴露する処理がある。本発明にかかる熱処理における温度範囲としては、400〜800°Cが望ましい。但し、400°Cでの熱処理の場合、10分程度の処理時間では不十分であり、より長時間に亘る加熱が必要になる。一方、800°Cでは、やや抵抗特性が損なわれるので、より短時間の加熱とする必要がある。
また、本発明にかかるスイッチング素子の構造としては、図1に例示されるように必ずしも垂直方向に順次堆積された積層構造のものに限られず、水平面内に各層を並べて配置することもできる。例えば、電極及びそれに結合した配線並びに電極材質と同じ金属を中心金属元素とする金属酸化物を並べて配置することもできる。この場合、まず所要のパターンに金属薄膜を成膜し、その一部を一対の電極として、その間を金属酸化物薄膜とすべく、電極及び配線部等をレジスト等でマスキングしておいて、表面から薄膜の厚さ方向に亘って酸化処理することによっても構成される。
本発明は、遷移金属と酸素からなる定比化合物から、結晶構造、金属元素イオンの価数、不定比性のうち何れか1つ若しくは複数を変化させた、該遷移金属と酸素からなる金属酸化物を電極間に介挿することによって、所望の抵抗比を実現することができる。また、本発明は、組成揺らぎを含む単一中心金属元素からなる金属酸化物薄膜に対して所定の温度範囲の熱処理を加えることによって、低抵抗状態の抵抗値に対する高抵抗状態の抵抗値の比を拡大制御することができる。よって、本発明は、実用のメモリデバイス等への適用に際し要求される水準の可逆的な抵抗変化を制御可能にしたことによって、十分大きな読み出し余裕度を実現した。
さらに、本発明は、金属酸化物薄膜に対する熱処理工程を電極形成工程に対して順不同に施しても抵抗比を同様に制御できることから、実用デバイスのプロセス設計の自由度を飛躍的に向上することができる。
以下に、本発明にかかる処理の対象となるスイッチング素子の製造方法について説明する。まず、熱酸化膜付きのSi基板上に、RFマグネトロンスパッタリング法によって、Ti層、Pt層、金属酸化物層の順に堆積し、図1の(a)に示すとおり、Ti/Pt/金属酸化物薄膜(図中のものはCo1-xO)の積層構造を形成した。本来であれば、さらにPt層等を成膜し上部電極とすべきところ、素子製作の簡便性のために、金属酸化物層表面にW製の探針を直接接触させて一対の電極として構成した。なお、本発明に用いる成膜法としては、他に、レーザーアブレーション、化学気相蒸着(CVD)、金属(表面)を酸化させるなどの方法が利用できる。
ここで、Ti層は、電極としてのPt層の基板への接着性を向上させるためのいわゆる糊の役割を果たすものであって、Tiターゲットに対して、RF出力200W、圧力0.5PaのAr100%ガスで、基板温度を室温とした条件の下で成膜したものである。一方、Pt層の成膜は、RF出力100W、圧力0.3PaのAr100%ガスで、基板温度を室温とした条件の下で成膜したものである。なお、Pt層は100nm厚とした。
一方、金属酸化物の成膜には、Co−O系又はCu−O系のターゲットを使用し、RF出力200W、ガス圧0.5Paの4%のO2ガスを含むAr雰囲気下で、基板温度を室温又は300°Cで行った。なお、金属酸化物薄膜の組成に積極的に揺らぎを導入する際には、雰囲気中のArとO2とのガスの混合比を制御して、Co1-xO又はCu1-yO或いはCu21+y中のx或いはyの値を制御することができる。
上述の堆積条件で成膜した酸化物薄膜(Co−O系)をX線光電子分光分析法により組成分析したところ、成膜直後においてはCo34近傍の組成を有していると見積もられた(後述の図5参照のこと。)。また、金属酸化物薄膜の厚さは、60〜200nmの範囲のものを試作した。なお、これら各膜厚の測定には、ケーエルエー・テンコール社の触針式段差計を用いた。
次に、図1の(b)のとおり、i線縮小投影型露光装置を用いたフォトリソグラフィーとArイオンミリングにより素子分離を行った。Arイオンミリングは印加電圧300Vで行った。なお、本発明に用いる素子分離法としては、他に、分子線描画、コンタクトマスクアライナーなどの方法を利用できる。そして、図1の(C)に示すとおり、前記金属酸化物薄膜の表面に、プローバ装置を用いてタングステン製探針を接触させて電流電圧(I−V)特性を測定した。なお、これらの系におけるI−V特性の測定装置としては、アジレント社の半導体パラメータアナライザー4156Cを使用した。
こうして製作されたスイッチング素子に対し、本発明にかかる所要の処理を施すことになるが、それに先立って、比較例として、熱処理をしていない成膜されたままの酸化コバルト薄膜の素子に対する電力の印加履歴に対する抵抗値の挙動を図2中に実線で示す。両電極間の電圧を十分な時間をかけて約10Vまで上げていくと、図2の実線の曲線(上側)のとおり1V前後で抵抗値が下がり始め5V前後から減少が激しくなり、10V手前で急落した。この抵抗値が急落する過程をフォーミングと呼んでいる。次に10Vから電圧を下げていくと、0.2V程度まで低下する傾向を示し、それより低い電圧では抵抗値が約20Ω付近で一定値を示した。
同様に、熱処理をしていない成膜されたままの酸化銅薄膜の素子に対する電力の印加履歴に対する抵抗値の挙動を図3中に実線で示す。図2の酸化コバルト薄膜とは対照的に、熱処理をしない場合には、高抵抗状態、低抵抗状態の何れにおいても、抵抗値が一定値を示すことはなく、電圧に対して負の相関性が観察された。また、高抵抗状態と低抵抗状態とで、広い電圧範囲で抵抗比は1〜2桁程度しか変化せず、このままでは実用デバイスへの適用は難しいことが判明した。
これに対し、本発明では、成膜後フォーミング前の、室温下の基板上の素子に対して、Ar雰囲気中、400〜600°Cの範囲内の温度で、10分間のRTA(Rapid Thermal Annealing)を施す。
上述の態様にて、成膜後フォーミング処理前のTi/Pt/金属酸化物薄膜(Co1-xO or Cu1-yO(乃至Cu21+y))構造の素子に対して、400〜600°Cの温度範囲で、10分間、RTA(Rapid Thermal Annel)を施した素子の結果を、本発明にかかる熱処理を施さなかった場合の結果とともに図2及び図3にそれぞれ示す(波線が400°C、点線が550°C、一点鎖線が600°Cの結果を示す。)。
その結果、金属酸化物薄膜にCo−O系を採用した場合には、フォーミング前の熱処理温度を上げれば上げるほど、高抵抗時の抵抗値とフォーミング電圧が大きくなる傾向が観測された。これに対し、金属酸化物薄膜にCu−O系を採用した場合には、550°Cで熱処理したものと熱処理なしのものを比べると、同様にフォーミング電圧が高くなる傾向が認められたものの、600°Cで熱処理したものでは、却って熱処理しないものよりフォーミング電圧が低くなる結果が観測された。
また、金属酸化物薄膜にCo−O系を採用した場合には、高抵抗値及び低抵抗値のフラットな領域も略拡大する傾向が観測された。これに対し、金属酸化物薄膜にCu−O系を採用した場合には、550°Cで熱処理した場合には、同様に、高抵抗値及び低抵抗値のフラットな領域も略拡大する傾向が認められたものの、600°Cで熱処理したものでは、却って熱処理しないものよりフラットな領域が縮小する結果が観測された。何れの場合にも、1V以下の電圧であれば、熱処理を施さない場合に比べて、高抵抗値と低抵抗値の比が安定して大きく取れることが分かった。金属酸化物薄膜がCo−O系で、600°Cの場合に、0.2Vにおける低抵抗値に対する高抵抗値は109倍、一方、金属酸化物薄膜がCu−O系で、600°Cの場合に、0.2Vにおける低抵抗値に対する高抵抗値は107倍にも達した。
本発明にかかる熱処理を施した何れの素子でも、本発明にかかる熱処理を施さない場合に比べて、抵抗値が一定となる電圧範囲が拡大しかつ熱処理温度を高めにとれば抵抗比を大きく取れることが確認された。
次に、スパッタリングターゲットにCoOを採用して上述の条件にて成膜した直後の金属酸化物薄膜(Co−O系)の表面と、更に本発明にかかる上述の態様にて熱処理を施したものの表面について、X線光電子分光分析装置(XPS)により、Coの2p電子準位にかかわる測定を行った。
その結果を図4に示す。横軸に結合エネルギー(eV)をとり、X線光電子の強度(任意単位)を縦軸にしてプロットした。熱処理なしでの結果が波線であり、本発明の熱処理後のものについての結果を実線で示した。図4から明らかなとおり、本発明の熱処理によって、780〜790eVにピークが現れた。これは、CoOに対するピークであると考えられるので、熱処理なしでは、定比化合物Co34近傍の組成を有していたものが、本発明の熱処理後には、CoOを主相とするCo34との混晶となっていることが確認された。
なお、スパッタリングターゲットにCoOを採用しても、Co34近傍の組成をとることについては一見違和感を覚えるかもしれないが、例えば、M. Chen et al., Journal of Phase Equilibria 24, 212(2003)を参照して、成膜温度300°Cで、雰囲気ガス圧0.5Paであると考えれば、合理的に説明できる。しかしここで重要なことは、スパッタリングターゲット組成とかけ離れた組成の薄膜が堆積すること自体はかろうじて予見することができるとしても、その組成を事後的な熱処理によって操作できるかもしれないと予想することは、余りにも唐突な着想であって、もはや合理的な予想の域を遙かに逸脱しているということである。
以上のとおり、本発明は、所望の可逆的な可変抵抗特性を備えたスイッチング素子を提供するものである。また本発明にかかる熱処理は、可逆的な可変抵抗特性を有する金属酸化物薄膜を採用したスイッチング素子に、抵抗値(特に高抵抗状態の抵抗値)についての制御性を提供するものである。
さらに、本発明は、抵抗比を拡大制御することにより、十分な読み取り余裕度が要求される、高度に集積化した不揮発性メモリのデータ貯蔵部にも適用可能なスイッチング素子を提供するものである。
本発明にかかる素子構造とその計測回路についての模式図 Co-O系金属酸化物における本発明の熱処理の抵抗特性に対する影響を示す図 Cu-O系金属酸化物における本発明の熱処理の抵抗特性に対する影響を示す図 本発明の熱処理による酸化コバルトのX線光電子分光分析結果に対する影響を示す図
符号の説明
I 電流計
V 電圧計

Claims (17)

  1. 遷移金属と酸素からなる定比化合物から、以下の(a)〜(c)のうち何れか1つ若しくは複数を変化させた、該遷移金属と酸素からなる金属酸化物を、第1電極と第2電極との間に形成したスイッチング素子。
    (a)結晶構造
    (b)金属元素イオンの価数
    (c)不定比性
  2. 前記金属酸化物が、Co1-xO(但し、式中xは、定比組成からのずれであって、0<x≦0.1の関係を満たすものに限る。)である、請求項1記載のスイッチング素子。
  3. 前記金属酸化物が、酸化コバルトであって、酸素の原子濃度が50〜100×(4/7)%の範囲内にある、請求項1記載のスイッチング素子。
  4. 前記金属酸化物が、Cu1-yO或いはCu21+y(但し、式中yは、定比組成からのずれであって、0<y≦0.1の関係を満たすものに限る。)である、請求項1記載のスイッチング素子。
  5. 前記金属酸化物が、酸化銅であって、酸素の原子濃度が100×(1/3)〜50%の範囲内にある、請求項1記載のスイッチング素子。
  6. 以下の(i)〜(iii)の工程を含む、
    (i)第1電極と第2の電極を、同時乃至順次、又は次の(ii)の工程若しくは(ii)及び(iii)の工程を挟んで順に、基板上に成膜する工程、
    (ii)第1電極及び第2電極の間に、組成ゆらぎを含む単一中心金属元素からなる金属酸化物薄膜を成膜する工程、
    (iii)金属酸化物薄膜を400〜800°Cの温度範囲で熱処理する工程、
    両電極間への電力の印加履歴による可逆的な可変抵抗特性を有するスイッチング素子の製造方法。
  7. 少なくとも、以下の(i)〜(iii)の工程を含む、
    (i)基板上に組成ゆらぎを含む単一中心金属元素からなる金属酸化物薄膜を成膜する工程、
    (ii)該金属酸化物薄膜を、少なくとも対向する一対の表面を露出させるようにエッチングする工程、
    (iii)少なくとも該金属酸化物薄膜の対向する一対の表面に、第1電極と第2の電極を同時乃至順次に成膜する工程、
    両電極間への電力の印加履歴による可逆的な可変抵抗特性を有するスイッチング素子の製造方法であって、
    (ii)の工程と(iii)の工程の間に、(iv)金属酸化物薄膜を400〜800°Cの温度範囲で熱処理する工程を、さらに含むことを特徴とする、スイッチング素子の製造方法。
  8. 少なくとも、以下の(i)〜(iii)の工程を含む、
    (i)基板上に、酸化により組成ゆらぎを含む単一中心金属元素からなる金属酸化物薄膜を構成する中心金属元素からなる金属薄膜を成膜する工程、
    (ii)金属薄膜の少なくとも一部を膜厚に亘って酸化する工程、
    (iii)少なくとも酸化された領域を400〜800°Cの温度範囲で熱処理する工程、
    両電極間への電力の印加履歴による可逆的な可変抵抗特性を有するスイッチング素子の製造方法。
  9. 前記金属酸化物薄膜における中心金属元素が、Co、Cu、Fe、Mn、Ni及びTiからなる群より選ばれた何れか一種の金属である、請求項6〜8の何れか1項記載のスイッチング素子の製造方法。
  10. 前記金属酸化物薄膜が、Co1-xO(但し、式中xは、定比組成からのずれであって、0<x≦0.1の関係を満たすものに限る。)である、請求項6〜8の何れか1項記載のスイッチング素子製造方法。
  11. 前記金属酸化物薄膜が、酸化コバルトであって、酸素の原子濃度が50〜100×(4/7)%の範囲内にある、請求項6〜8の何れか1項記載のスイッチング素子の製造方法。
  12. 前記金属酸化物薄膜が、Cu1-yO或いはCu21+y(但し、式中yは、定比組成からのずれであって、0<y≦0.1の関係を満たすものに限る。)である、請求項6〜8の何れか1項記載のスイッチング素子の製造方法。
  13. 前記金属酸化物薄膜が、酸化銅であって、酸素の原子濃度が100×(1/3)〜50%の範囲内にある、請求項6〜8の何れか1項記載のスイッチング素子の製造方法。
  14. 前記第1電極と前記第2電極が、同種又は異種の材料であって、それぞれ、W、Au、Pd、Ni及びPtからなる群から選ばれた何れか一種の金属からなることを特徴とする、請求項6〜13の何れか1項記載のスイッチング素子の製造方法。
  15. 前記第1電極と前記第2電極が、同種又は異種の材料であって、それぞれ、Ti、Cu、Co、Mn及びそれらの珪化物からなる群から選ばれた何れか一種の金属からなることを特徴とする、請求項6〜13の何れか1項記載のスイッチング素子の製造方法。
  16. 請求項6〜15の何れか1項記載のスイッチング素子の製造方法により製造された、基板上に、第1電極と第2電極間に挟まれた金属酸化物薄膜を有し、両電極間への電力の印加履歴による可逆的な可変抵抗特性を有するスイッチング素子。
  17. 請求項1〜5又は請求項16の何れか1項記載のスイッチング素子を不揮発性メモリのデータ蓄積部に用いたことを特徴とする、不揮発性メモリ。
JP2006203025A 2006-07-26 2006-07-26 スイッチング素子及びその製造方法 Expired - Fee Related JP5263856B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006203025A JP5263856B2 (ja) 2006-07-26 2006-07-26 スイッチング素子及びその製造方法
US11/881,575 US7923711B2 (en) 2006-07-26 2007-07-26 Switching elements and production methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006203025A JP5263856B2 (ja) 2006-07-26 2006-07-26 スイッチング素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008034434A true JP2008034434A (ja) 2008-02-14
JP5263856B2 JP5263856B2 (ja) 2013-08-14

Family

ID=39123577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006203025A Expired - Fee Related JP5263856B2 (ja) 2006-07-26 2006-07-26 スイッチング素子及びその製造方法

Country Status (2)

Country Link
US (1) US7923711B2 (ja)
JP (1) JP5263856B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963828B1 (ko) * 2008-03-13 2010-06-16 한국과학기술연구원 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법
US8390124B2 (en) 2009-02-17 2013-03-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device including wiring via and switch via for connecting first and second wirings

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4854233B2 (ja) * 2005-08-15 2012-01-18 独立行政法人産業技術総合研究所 スイッチング素子
US8143092B2 (en) * 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
JPWO2011043448A1 (ja) * 2009-10-09 2013-03-04 日本電気株式会社 半導体装置及びその製造方法
WO2011158703A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003094227A1 (en) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device
JP2004363604A (ja) * 2003-06-03 2004-12-24 Samsung Electronics Co Ltd 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法
JP2005199376A (ja) * 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd ドット体とドットマスク及びその製造方法
JP2009521099A (ja) * 2005-11-23 2009-05-28 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. ナノスケール電子スイッチングデバイスのための制御層

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4854233B2 (ja) 2005-08-15 2012-01-18 独立行政法人産業技術総合研究所 スイッチング素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003094227A1 (en) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device
JP2004363604A (ja) * 2003-06-03 2004-12-24 Samsung Electronics Co Ltd 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法
JP2005199376A (ja) * 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd ドット体とドットマスク及びその製造方法
JP2009521099A (ja) * 2005-11-23 2009-05-28 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. ナノスケール電子スイッチングデバイスのための制御層

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963828B1 (ko) * 2008-03-13 2010-06-16 한국과학기술연구원 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법
US8390124B2 (en) 2009-02-17 2013-03-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device including wiring via and switch via for connecting first and second wirings

Also Published As

Publication number Publication date
JP5263856B2 (ja) 2013-08-14
US7923711B2 (en) 2011-04-12
US20080054243A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
JP5263856B2 (ja) スイッチング素子及びその製造方法
JP4854233B2 (ja) スイッチング素子
US7796416B2 (en) Variable resistance element, its manufacturing method and semiconductor memory device comprising the same
KR101171065B1 (ko) 기억소자 및 기억장치
JP4805865B2 (ja) 可変抵抗素子
TWI459552B (zh) 富含鍺的gst-212相變記憶體材料
KR101058856B1 (ko) 기억소자 및 이를 이용한 기억장치
CN102013455A (zh) 用于相变存储器的具有复合掺杂的相变结构
JP4613478B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
JP2008192995A (ja) 抵抗変化素子とその製造方法ならびにそれを用いた抵抗変化型メモリ
CN101257086B (zh) 具有环形顶终端底电极的存储装置及其制作方法
JP2011009739A (ja) 低電力で動作可能なニッケル酸化層を含む抵抗スイッチングメモリセルの製造方法およびそのメモリセル
JP2009218260A (ja) 抵抗変化型素子
CN101159309A (zh) 一种低功耗电阻存储器的实现方法
US11825755B2 (en) Non-volatile memory device and method of fabricating the same
TW201946308A (zh) 開關元件及記憶裝置以及記憶體系統
JP2007288016A (ja) メモリ素子およびメモリ素子の製造方法
Liu et al. Interfacial resistive switching properties in Ti/La0. 7Ca0. 3MnO3/Pt sandwich structures
JP4465969B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
KR20170089726A (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
JP2007157941A (ja) 記憶素子及び記憶装置
JP5476686B2 (ja) 抵抗変化型素子および抵抗変化型素子製造方法
KR100785509B1 (ko) ReRAM 소자 및 그 제조 방법
JP7255853B2 (ja) 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法
Goux et al. Self-limited filament formation and low-power resistive switching in CuxTe1-x/Al2O3/Si CBRAM cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130425

R150 Certificate of patent or registration of utility model

Ref document number: 5263856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees