JP2007281457A - 可変抵抗素子及びその形成方法 - Google Patents
可変抵抗素子及びその形成方法 Download PDFInfo
- Publication number
- JP2007281457A JP2007281457A JP2007084679A JP2007084679A JP2007281457A JP 2007281457 A JP2007281457 A JP 2007281457A JP 2007084679 A JP2007084679 A JP 2007084679A JP 2007084679 A JP2007084679 A JP 2007084679A JP 2007281457 A JP2007281457 A JP 2007281457A
- Authority
- JP
- Japan
- Prior art keywords
- pcmo
- platinum
- film
- resistance element
- variable resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】 良好な書き換え抵抗値を持つ低抵抗なPCMO薄膜を備え、双極性電気パルススイッチング特性を実現可能な可変抵抗素子を提供する。
【解決手段】 可変抵抗素子の形成方法であって、シリコン基板を準備する準備工程と、前記シリコン基板上に下部電極を堆積させる第1工程と、PCMOと白金の混在したPCMO・白金含有薄膜を堆積させる第2工程と、前記PCMO・白金含有薄膜上に上部電極を堆積させる第3工程を備え、好ましくは、第2工程において、PCMO膜と白金膜を交互に堆積させ多層構造膜として前記PCMO・白金含有薄膜を形成するか、或いは、PCMOと白金を共堆積させて前記PCMO・白金含有薄膜を形成する。
【選択図】 図1
【解決手段】 可変抵抗素子の形成方法であって、シリコン基板を準備する準備工程と、前記シリコン基板上に下部電極を堆積させる第1工程と、PCMOと白金の混在したPCMO・白金含有薄膜を堆積させる第2工程と、前記PCMO・白金含有薄膜上に上部電極を堆積させる第3工程を備え、好ましくは、第2工程において、PCMO膜と白金膜を交互に堆積させ多層構造膜として前記PCMO・白金含有薄膜を形成するか、或いは、PCMOと白金を共堆積させて前記PCMO・白金含有薄膜を形成する。
【選択図】 図1
Description
本発明は、可変抵抗素子及びその形成方法に関し、更に具体的には、可変抵抗体として、多層Pr0.7Ca0.3MnO3(PCMO)/白金膜、或いは、共堆積させたPCMO−Pt組成膜を用いた半導体装置及びその製造方法に関する。また、本発明に係る可変抵抗素子及びその形成方法は、DRAM、コンデンサ、検出器、光ディスプレイ、光スイッチ、変換器、撮像装置、その他の磁気装置への応用と共に、特にRRAM(Resistance Random Access Memory)への応用に適している。
白金基板上にPCMO薄膜をスピンオンすることによって形成され、常温で動作可能で、抵抗値が電気的に書き換え可能な不揮発性記憶装置が下記の特許文献1で開示されている。PCMO薄膜は、低温で熱処理されて白金上に成長し、非晶質、或いは、多結晶構造を示す。そのようにして形成されたPCMO薄膜の抵抗は、異なるパルス幅を持つ単極性電気パルスによって、高抵抗状態または低抵抗状態へ可逆的に書き換えが可能である。しかし、例えば、300〜350℃程度の低温で堆積したPCMO薄膜の抵抗は非常に高く(例えば、低抵抗状態で500KΩ、高抵抗状態で1MΩの高抵抗値を示す)、そのため当該PCMO薄膜を備えた可変抵抗素子が非常に高い抵抗値を示し、スイッチング(抵抗状態の可逆的変化)が困難になるということが分かっている。例えば、600〜650℃程度の高温で堆積したPCMO薄膜、或いは、例えば、300〜350℃程度の温度で堆積後に600〜650℃程度の温度でアニーリングされたPCMO薄膜はより低い抵抗値(例えば、低抵抗状態で200Ω、高抵抗状態で500Ω)を示すが、低温で堆積したPCMO薄膜と抵抗値のスイッチング特性が異なっており、通常抵抗値の変化率もかなり小さい。PCMO薄膜をRRAMに適用するには、双極性電気パルススイッチング特性(可変抵抗素子の一方端を基準に他方端に正極性パルスと負極性パルスを各別に印加することで、高抵抗状態と低抵抗状態間の抵抗変化が生じる特性)が望ましく、そのため、良好な書き換え抵抗値を持つ低抵抗なPCMO薄膜と、双極性電気パルススイッチング特性が必要である。
本発明は、低温堆積PCMO薄膜、高温堆積PCMO薄膜、或いは、堆積後にアニーリングされたPCMO薄膜の有する上記問題点に鑑みてなされたもので、その主たる目的は、良好な書き換え抵抗値を持つ低抵抗なPCMO薄膜を備え、双極性電気パルススイッチング特性を実現可能な可変抵抗素子及びその形成方法を提供することにある。更に、本発明の他の目的は、可変抵抗素子のRRAMの応用のために、特に、可変抵抗素子を構成する可変抵抗体として、PCMOと白金の混在したPCMO・白金含有薄膜を堆積するための方法を提供することにあり、具体的には、PCMOまたはドープしたPCMO薄膜を用いたRRAMに適したPCMO膜と白金膜の多層構造膜を提供することにあり、更に、共堆積したPCMO−Pt組成膜を提供することにある。
上記目的を達成するための本発明に係る可変抵抗素子の形成方法は、シリコン基板を準備する準備工程と、前記シリコン基板上に下部電極を堆積させる第1工程と、PCMOと白金の混在したPCMO・白金含有薄膜を堆積させる第2工程と、前記PCMO・白金含有薄膜上に上部電極を堆積させる第3工程と、を備えることを特徴とし、特に、前記第2工程において、PCMO膜と白金膜を交互に堆積させ多層構造膜として前記PCMO・白金含有薄膜を形成すること、或いは、PCMOと白金を共堆積させて前記PCMO・白金含有薄膜を形成することを特徴とする。
更に、上記目的を達成するための本発明に係る可変抵抗素子は、2つの電極間に可変抵抗体が挟持されて形成される可変抵抗素子であって、前記可変抵抗体が、PCMOと白金の混在したPCMO・白金含有薄膜で構成されていることを特徴とし、特に、前記PCMO・白金含有薄膜が、PCMO膜と白金膜が交互に堆積した多層構造膜、或いは、PCMOと白金の共堆積膜であること特徴とする。
課題を解決するための手段の欄で示した記載によって、本発明の特徴の可及的速やかな理解が提供される。更に、本発明の十分な理解は、下記に詳述された図面と発明を実施するための最良の形態を参照することによって得られる。
本発明に係る可変抵抗素子とその形成方法(以下、適宜「本発明素子」及び「本発明方法」と略称する。)の好適な実施形態について図面を参照して説明する。
本発明素子は、RRAMへの応用を目的とする可変抵抗素子であって、2つの電極(下部電極と上部電極)間に可変抵抗体としてのPCMO(PrxCa1−xMn3O3)と白金の混在したPCMO・白金(Pt)含有薄膜が挟持されて形成される。本発明方法では、PCMO・白金含有薄膜が、PCMO薄膜またはドープしたPCMO薄膜を用いたRRAMに適したPCMO膜と白金膜の多層構造膜、或いは、PCMOと白金(Pt)の共堆積膜(PCMO−Pt組成膜)として提供される。
図1に、本発明方法による本発明素子の形成工程を示す。図1では、本発明方法は全体として矢符10で表される。尚、図1では、後述するように、2つの実施形態が表示されている。
ステップ12(準備工程に相当)において、RRAM製造における公知の最新技術によってシリコン基板を準備し、個々のデバイス領域の分離を行う。当然のことながら、本発明方法では様々なマスキング、パターニング、エッチング、フォトレジスト手順が用いられる。従って、本実施形態では、シリコン基板上に、本発明素子以外の周辺回路等が既に形成されている場合が含まれることを想定している。
次に、ステップ14(第1工程に相当)では、下部電極を堆積させる。下部電極は、白金、イリジウム、ルテニウム、ルビジウム、それら金属の導電性酸化物、及び、YBCO(YxBa2Cu3O7−x)といった超電導体から選択される材料で形成される。下部電極の膜厚は100nmである。
ステップ16(第2工程に相当)では、PCMO及びPtを含むPCMO・白金含有薄膜を下部電極上に堆積させる。この第2工程でのPCMO・白金含有薄膜の堆積は、ステップ18で、PCMO膜/Pt膜の多層構造膜として形成するか、或いは、ステップ20で、PCMOとPtを共堆積してPCMO・Pt共堆積膜として形成するかの何れか一方の工程が行われる。
ステップ18(第2工程の第1の実施形態)の多層構造膜を形成する工程において、PCMO薄膜は1nm〜50nmの膜厚で、300℃の温度で通常スピンコーティングまたはスパッタリングによって堆積する。Pt膜は、PCMO薄膜上に1nm〜50nmの膜厚で堆積させる。PCMO/Pt多層構造膜の各Pt膜の膜厚は、各PCMO膜の膜厚よりも薄いことが望ましい。多層構造膜の最終的な膜厚の合計は、30nm〜1000nmとなる。
ステップ20(第2工程の第2の実施形態)のPCMOとPtの共堆積膜を形成する工程において、スピンオン、PVD、CVD、MOCVDの何れかの成膜方法を用いてPCMOとPtを共堆積してPCMO・Pt共堆積膜を形成する。Pt/PCMOの組成比は1未満であることが望ましいが、0.1〜10の間の組成比であれば構わない。尚、Pt/PCMOの組成比は1未満であることは、ステップ18の多層構造膜において、Pt膜の膜厚がPCMO膜の膜厚よりも薄いことに対応する。
ステップ22(第3工程に相当)で、白金、イリジウム、ルテニウム、ルビジウム、それら金属の導電性酸化物から選択される材料で成る上部電極をPCMO・白金含有薄膜(PCMO/Pt多層構造膜またはPCMO・Pt共堆積膜)上に100nmの膜厚で堆積させる。
PCMO/Pt多層構造膜またはPCMO・Pt共堆積膜を形成した後、任意で行うステップ24で、350℃〜600℃の温度で、酸素、窒素または空気雰囲気中で1分〜1時間の間ポストアニール処理を行う。
図2は、膜厚100nmの白金下部電極、膜厚25nmのPCMO膜(300℃の温度で堆積)と膜厚10nmのPt膜が4層に重なったPCMO/Pt多層構造膜(全体の膜厚は、35nm×4=140nm)、及び、膜厚100nmの白金上部電極で構成された本発明素子の双極性スイッチング特性を、スイッチング回数と抵抗値の関係によって表した図である。尚、双極性スイッチングは平面寸法が50μm×100μmのPCMO/Pt多層構造膜で測定した。低温で堆積したPCMO膜であるが、PCMO/Pt多層構造膜とすることで、PCMO/Pt多層構造膜の低抵抗化が図れ、且つ、良好な双極性スイッチング特性を示していることが分かる。
図2に双極性スイッチング特性を示した本発明素子のインピーダンスを、本発明素子が高抵抗状態と低抵抗状態の間でスイッチングした後に再度測定した。その挙動は、単極性電気パルススイッチングによる低温で堆積したPCMO膜のインピーダンスの変化と同様である。低抵抗状態におけるインピーダンスの周波数特性を図3に、高抵抗状態のインピーダンスの周波数特性を図4に示す。図3及び図4において、縦軸はインピーダンスの実部Rと虚部Xを示し、各図の特性曲線の上側が実部Rで下側が虚部Xを示している。
10: 本発明に係る可変抵抗素子の形成方法の全工程
Claims (21)
- 可変抵抗素子の形成方法であって、
シリコン基板を準備する準備工程と、
前記シリコン基板上に下部電極を堆積させる第1工程と、
PCMOと白金の混在したPCMO・白金含有薄膜を堆積させる第2工程と、
前記PCMO・白金含有薄膜上に上部電極を堆積させる第3工程と、を備えることを特徴とする可変抵抗素子の形成方法。 - 前記第2工程において、PCMO膜と白金膜を交互に堆積させ多層構造膜として前記PCMO・白金含有薄膜を形成することを特徴とする請求項1に記載の可変抵抗素子の形成方法。
- 前記第2工程において、1nm〜50nmの膜厚、300℃の温度で、スピンコーティングによって前記PCMO膜を堆積させることを特徴とする請求項2に記載の可変抵抗素子の形成方法。
- 前記第2工程において、前記白金膜を1nm〜50nmの膜厚で堆積させることを特徴とする請求項3に記載の可変抵抗素子の形成方法。
- 前記第2工程において、前記多層構造膜の各層における前記白金膜の膜厚は、前記PCMO膜の膜厚よりも薄いことを特徴とする請求項4に記載の可変抵抗素子の形成方法。
- 前記第2工程において、前記PCMO膜と前記白金膜を交互に堆積させ、30nm〜10000nmの膜厚を有する前記多層構造膜を堆積させることを特徴とする請求項2〜5の何れか1項に記載の可変抵抗素子の形成方法。
- 前記第2工程において、PCMOと白金を共堆積させて前記PCMO・白金含有薄膜を形成することを特徴とする請求項1に記載の可変抵抗素子の形成方法。
- 前記第2工程において、スピンオン、PVD、CVD、MOCVDから成る成膜方法のグループから選択される成膜方法によって前記PCMO・白金含有薄膜を共堆積させることを特徴とする請求項7に記載の可変抵抗素子の形成方法。
- 前記第2工程において、白金対PCMOの組成比(白金/PCMO)は、0.1〜10の範囲内であることを特徴とする請求項8に記載の可変抵抗素子の形成方法。
- 前記第2工程において、白金対PCMOの組成比(白金/PCMO)は、1未満であることを特徴とする請求項8に記載の可変抵抗素子の形成方法。
- 前記第1工程と前記第3工程において、白金、イリジウム、ルテニウム、ルビジウム、これら金属の導電性酸化物、及び、超電導体から成る材料のグループから選択される材料より形成される電極を堆積させることを特徴とする請求項1〜10の何れか1項に記載の可変抵抗素子の形成方法。
- 前記超電導体は、YxBa2Cu3O7−x(YBCO)であることを特徴とする請求項11に記載の可変抵抗素子の形成方法。
- 2つの電極間に可変抵抗体が挟持されて形成される可変抵抗素子であって、
前記可変抵抗体が、PCMOと白金の混在したPCMO・白金含有薄膜で構成されていることを特徴とする可変抵抗素子。 - 前記PCMO・白金含有薄膜が、PCMO膜と白金膜が交互に堆積した多層構造膜であることを特徴とする請求項13に記載の可変抵抗素子。
- 前記PCMO膜が1nm〜50nmの膜厚を有し、前記白金膜が1nm〜50nmの膜厚を有し、
前記白金膜の膜厚が、前記PCMO膜の膜厚よりも薄いことを特徴とする請求項14に記載の請求項1に記載の可変抵抗素子。 - 多層構造膜の膜厚が、30nm〜10000nmの範囲内であることを特徴とする請求項13または14に記載の可変抵抗素子。
- 前記PCMO・白金含有薄膜が、PCMOと白金の共堆積膜であることを特徴とする請求項13に記載の可変抵抗素子。
- 前記PCMO・白金含有薄膜の白金対PCMOの組成比(白金/PCMO)が、0.1〜10の範囲内であることを特徴とする請求項17に記載の可変抵抗素子。
- 前記PCMO・白金含有薄膜の白金対PCMOの組成比(白金/PCMO)が、1未満であることを特徴とする請求項17に記載の可変抵抗素子。
- 前記2つの電極の夫々が、白金、イリジウム、ルテニウム、ルビジウム、これら金属の導電性酸化物、及び、超電導体から成る材料のグループから選択される材料より形成される電極であることを特徴とする請求項13〜19の何れか1項に記載の可変抵抗素子。
- 前記超電導体は、YxBa2Cu3O7−x(YBCO)であることを特徴とする請求項20に記載の可変抵抗素子。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US40302106A | 2006-04-11 | 2006-04-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007281457A true JP2007281457A (ja) | 2007-10-25 |
Family
ID=38682541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007084679A Withdrawn JP2007281457A (ja) | 2006-04-11 | 2007-03-28 | 可変抵抗素子及びその形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007281457A (ja) |
-
2007
- 2007-03-28 JP JP2007084679A patent/JP2007281457A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI299865B (ja) | ||
EP1555693B1 (en) | Method to produce a nonvolatile semiconductor memory device | |
US6849891B1 (en) | RRAM memory cell electrodes | |
US6965137B2 (en) | Multi-layer conductive memory device | |
US6759249B2 (en) | Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory | |
US7407858B2 (en) | Resistance random access memory devices and method of fabrication | |
JP2005340786A (ja) | メモリ抵抗特性を有するpcmo薄膜の形成方法及びpcmoデバイス | |
JP4756570B2 (ja) | RRAM用途のスピンコーティングされたPr1−xCaxMnO3薄膜の高温アニーリング | |
TW201005936A (en) | Fully self-aligned pore-type memory cell having diode access device | |
CN103597597B (zh) | 可变电阻元件及其制造方法 | |
WO2009140305A1 (en) | Correlated electron material and process for making | |
JP2007288016A (ja) | メモリ素子およびメモリ素子の製造方法 | |
KR20130126325A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
KR20170089726A (ko) | 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치 | |
KR20060106035A (ko) | 저항변화 기억소자용 박막 구조물 및 그 제조 방법 | |
JP5476686B2 (ja) | 抵抗変化型素子および抵抗変化型素子製造方法 | |
JP2007281457A (ja) | 可変抵抗素子及びその形成方法 | |
KR20100104015A (ko) | 저항성 메모리 장치 | |
KR101009441B1 (ko) | 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법 | |
US11925129B2 (en) | Multi-layer selector device and method of fabricating the same | |
JP5215741B2 (ja) | 可変抵抗素子 | |
JP5583738B2 (ja) | 抵抗変化型メモリ | |
KR100963828B1 (ko) | 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법 | |
KR20220064728A (ko) | 다중층 선택 소자 및 그 제조 방법 | |
JP2011054766A (ja) | 抵抗変化型メモリとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |