JP5583738B2 - 抵抗変化型メモリ - Google Patents

Description

本発明は、例えば集積化した大規模不揮発性メモリに応用可能な抵抗変化型メモリとその製造方法に関する。

抵抗変化型メモリ材料として、Ｐｒ_０．３Ｃａ_０．７ＭｎＯ_３（以下、従来技術の説明において、「ＰＣＭＯ」という。）を用いた場合（例えば、非特許文献１及び３参照。）、各種の金属を電極としてその上に取付けて、電圧を印加して（あるいは電流を流して）抵抗を変化させ、抵抗の高い状態と、低い状態の２つの状態を使い分けて、データを記憶させる。従来技術では、無秩序に金属を多数選び出し、それぞれの金属毎に、適しているかどうかを判断していた。

特開２００５−３４０７８６号公報。 特開２００７−２８８００８号公報。 特開２００８−０２１７５０号公報。 特開２００８−０５３７０４号公報。 特開２００８−０６６４３８号公報。 特開２００９−１７０００６号公報。

図３は従来技術に係る抵抗変化型メモリの構造を示す縦断面図であり、図４は図３の抵抗変化型メモリの抵抗ヒステリシス特性を示すグラフである。

図３に示すように、誘電体基板２０上に白金（Ｐｔ）の下部電極２１を形成した後、ＰＣＭＯ抵抗変化層２２を形成し、その上に、例えば銀などの金属を上部電極２３として形成する。下部電極２１と、上部電極２３の間に、電圧源２５により電圧を印加して電流を流すと、抵抗が変化して、低抵抗状態から高抵抗状態へ遷移することがある。一旦遷移すると、逆向きの電圧を印加して、高抵抗状態から、低抵抗状態へ遷移させない限り、元の状態には戻らない。このような抵抗状態は、長時間、電源のサポート無しに保持されるので、パーソナルコンピュータや携帯電話機などのメモリとして用いると、電源を切ってもメモリ状態が保持される、いわゆる不揮発性メモリとして用いることができる。ところが、この特性が出現する再現性が悪いという問題点があった。

例えば、図４は、従来技術に係る、タングステン（Ｗ）を上部電極２３に用いた場合の抵抗のヒステリシス特性を測定したものである。上部電極２３に印加する電圧を正側にスキャンし、再度０Ｖに戻し、さらに負側にスキャンし、再び０Ｖに戻したものである。図４から明らかなように、この素子では、抵抗の変化がほとんど起きていない（抵抗変化が起きる場合もある。）。この素子の応用を考える場合、１０億個規模を集積化した大規模なメモリとしての応用が期待されることから、高い再現性で、メモリ特性が発現することが要求されるが、この条件を満たしていないという問題があった。また、統一的に、金属を探索する手法がないので、各種金属を用いて順に試みることが必要であり、効率が悪いという問題点があった。

なお、ここでは便宜上、タングステンを上部電極として説明したが、素子動作上は電極の上下に特に意味はなく、入れ替えても同様の議論になる。従って、本明細書においては簡潔のために上部電極に着目した記述とするが、それらは下部電極に読み替えても有効なことは言うまでもない。また、電極は、上部電極／ＰＣＭＯ層／下部電極の縦積みに限定されるものではなく、ＰＣＭＯ層の片面（上面もしくは下面）に両電極を設置してもよい。このように横型にすると素子面積が大きくなるデメリットがあるが、両電極ともＰＣＭＯ層の形成後に設置するため、電極材料の選択の自由度が広がるメリットがある。例えば、高価なＰｔを使う必要がなく、低コストなメモリが製造できる。

さらに、これまで、秩序ある金属の選定方法がなかった。また、従来の金属材料を上部電極として用いた、抵抗変化型メモリでは、抵抗変化が生じる再現性が低かったので、これを改善する素子構成法を構築する必要がある。また、新たな、抵抗変化型メモリとして用いることができる材料を見出す必要がある。

本発明の目的は以上の問題点を解決し、従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができる抵抗変化型メモリとその製造方法を提供することにある。

本発明に係る抵抗変化型メモリは、Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３にてなるＰＣＭＯ層を下部電極と上部電極とにより挟設してなる抵抗変化型メモリにおいて、
上記ＰＣＭＯ層と上記上部電極もしくは下部電極との間に金属酸化物層を挿入形成したことを特徴とする。

上記抵抗変化型メモリにおいて、上記金属酸化物は上記上部電極もしくは下部電極の金属の酸化物であることを特徴とする。

また、上記抵抗変化型メモリにおいて、上記上部電極と下部電極の少なくとも一方はタングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）のうちのいずれかにてなることを特徴とする。

本発明に係る抵抗変化型メモリの製造方法は、下部電極上にＰｒ_ｘＣａ_１−ｘＭｎＯ_３にてなるＰＣＭＯ層を形成するステップと、
上記ＰＣＭＯ層上に金属酸化物層を形成するステップと、
上記金属酸化物層上に上部電極を形成するステップとを含むことを特徴とする。

なお、横型の素子とする場合には、通常のマスクを用いた選択的なエッチングにより、所望の電極／ＰＣＭＯ界面にのみ金属酸化物層を挿入することができる。

上記抵抗変化型メモリの製造方法において、上記金属酸化物は上記上部電極の金属の酸化物であることを特徴とする。

本発明に係る抵抗変化型メモリの製造方法は、下部電極上に金属酸化物層を形成するステップと、
上記金属酸化物層上にＰｒ_ｘＣａ_１−ｘＭｎＯ_３にてなるＰＣＭＯ層を形成するステップと、
上記ＰＣＭＯ層上に上部電極を形成するステップとを含むことを特徴とする抵抗変化型メモリの製造方法。

上記抵抗変化型メモリの製造方法において、上記金属酸化物は上記下部電極の金属の酸化物であることを特徴とする。

さらに、上記抵抗変化型メモリの製造方法において、上記上部電極と下部電極の少なくとも一方はタングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）のうちのいずれかにてなることを特徴とする。

従って、本発明に係る抵抗変化型メモリとその製造方法によれば、Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３にてなるＰＣＭＯ層を下部電極と上部電極とにより挟設してなる抵抗変化型メモリにおいて、上記ＰＣＭＯ層と上記上部電極もしくは下部電極との間に金属酸化物層を挿入形成した。これにより、従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができる抵抗変化型メモリとその製造方法を提供することができる。

本発明の実施例に係る抵抗変化型メモリの構造を示す縦断面図である。 図１の抵抗変化型メモリの抵抗ヒステリシス特性を示すグラフである。 従来技術に係る抵抗変化型メモリの構造を示す縦断面図である。 図３の抵抗変化型メモリの抵抗ヒステリシス特性を示すグラフである。

以下、本発明に係る実施例について図面を参照して説明する。

図１は本発明の実施例に係る抵抗変化型メモリの構造を示す縦断面図であり、図２は図１の抵抗変化型メモリの抵抗ヒステリシス特性を示すグラフである。本実施例に係る抵抗変化型メモリは、抵抗変化メモリ材料である、Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３（ここで、ｘは０．１から０．５の範囲であって、好ましくは、ｘは０．３であり、以下、本発明に係る実施例において「ＰＣＭＯ」という。）にてなるＰＣＭＯ層１２上に形成する上部電極１４の金属として、６Ａ族の金属（クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）のうちのいずれか１つ）を選択し、図１に示すように、ＰＣＭＯ層１２と上部電極１４との界面に、これらの６Ａ族の金属の酸化物からなる金属酸化物層１３を挿入形成することにより図２の良好な抵抗ヒステリシス特性を有する抵抗変化型メモリを得ることを特徴としている。

まず、図１の抵抗変化型メモリの製造方法について以下に説明する。

例えばおもて面にシリコン酸化膜（ＳｉＯ_２）を形成してなるＳｉＯ_２／Ｓｉ誘電体基板（半導体基板であってもよい。）１０上に例えばプラチナ（Ｐｔ）にてなる下部電極１１を形成した。下部電極１１としてプラチナ（Ｐｔ）を用いた理由は、ＰＣＭＯ層１２の作成に、高い温度が必要なため、これに耐える金属として、プラチナ（Ｐｔ）を用いている。他の融点が比較的高い貴金属である、イリジウム（Ｉｒ）やパラジウム（Ｐｄ）などを用いることも可能である。ここで、シリコン酸化膜（ＳｉＯ_２）を用いているが、プラチナ（Ｐｔ）などの貴金属は、これと密着性が悪いので、膜厚約１０ｎｍのチタン（Ｔｉ）をＡｒイオンによるスパッタ法により形成後、引き続いて、プラチナ（Ｐｔ）をスパッタ法により膜厚１００ｎｍ形成して下部電極１１を形成した。

次いで、下部電極１１上に、ＰＣＭＯ層１２をＭＯＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｄｅｃｏｍｐｏｓｉｔｉｏｎ）法により形成した（当該方法及び別の形成方法については詳細詳述する。）。ここでは、溶液の条件や、塗布時の基盤の回転数を調整し、１回の塗布で、３０ｎｍのＰＣＭＯ薄膜にてなるＰＣＭＯ層１２を形成している。１２０°Ｃで５分間加熱乾燥後、８００°Ｃで３分間加熱している。この工程を繰り返すことにより、厚い膜が得られる。例えば、５回繰り返すと１５０ｎｍの厚さのＰＣＭＯ層１２が得られる。ここで得られる特性には、ＰＣＭＯ層１２の厚さは大きくは影響しないが、ここでは、３回繰り返した。９０ｎｍの膜を用いた。ここでは、詳細の説明を省くが、スパッタ法で、基板温度を６００°Ｃから１０００°Ｃ程度でＰＣＭＯ層１２を作成することでも、良好な抵抗変化型メモリの特性が得られる。

引き続いて、ＰＣＭＯ層１２上に６Ａ族の金属の酸化物にてなる金属酸化物層１３を形成する。ここでは一例としてタングステン（Ｗ）の酸化物を用いる例を示すが、モリブデン（Ｍｏ）やクロム（Ｃｒ）でも同様である。タングステン（Ｗ）金属を、Ａｒ雰囲気を用いたスパッタ法により１０ｎｍの厚さで形成する。これを大気雰囲気中で５００°Ｃで３分加熱して酸化タングステン（ＷＯｘ：ｘは好ましくは３である。）膜を形成した。このとき、酸化タングステン（ＷＯｘ）を作成する手法としては、他の手法でも良い。例えば、同様にタングステン（Ｗ）膜を作成後、酸素を含むプラズマ処理により作成する（温度は、室温から、５００°Ｃ程度で、熱のみによる処理温度は低くて構わない。）。あるいは、タングステン（Ｗ）をターゲットとして、酸素を含むプラズマでスパッタすることによりタングステン酸化物（ＷＯｘ）を形成することができる。膜厚は、ここでは、タングステン（Ｗ）で１０ｎｍであるので、タングステン酸化物（ＷＯｘ）の膜厚としては、１５ｎｍ程度である。タングステン酸化物（ＷＯｘ）の膜厚の範囲としては、３ｎｍから３０ｎｍ程度であればよく、さらに好ましくは、５ｎｍから２５ｎｍ程度、より好ましくは１０ｎｍから２０ｎｍ程度が良い。そして、最後に、上記金属酸化物層１３に、タングステン（Ｗ）からなる上部電極１４を形成した。

次いで、ＰＣＭＯ層１２の形成方法について以下詳述する。その方法は以下の通り２通りある。

１つは、ＭＯＤ法あるいは有機金属堆積法である。有機金属を有機溶媒に溶かし込んだ溶液を誘電体基板（本実施例では、誘電体基板１０上の下部電極１１）上に塗布し、誘電体基板を回転させることで溶液を基板上に均一な厚さにスピンコート法により塗布する。それを加熱乾燥（８０°Ｃから４００°Ｃの温度）することで、溶媒を蒸発させ（有機金属材料も、一部分解することもある）て、基板上に定着させる。次いで、高温（５００°Ｃから１０００°Ｃの温度）焼成することで、有機金属材料を分解・反応させ、目的の薄膜が得るのである。この方法の特徴は、所望の化合物薄膜の組成に対応した混合比で有機金属材料の組成比を調整しておくことで、組成比を変えることができる。このため、組成の制御が比較的容易であることが挙げられる。加えて、高価な真空装置を必要としないため、安価に成膜することができるという点がある。酸化物材料の場合は、大気中（酸素を含む雰囲気中）での加熱処理を行うことができるために、上記の利点が活かせるが、酸化に弱い材料には適用しにくいという問題がある。本研究の場合のように、ペロブスカイト酸化物などの場合には、極めて簡便で安価な手法であるといえる。

２つ目の手法は、スパッタ法によるもので、ＰＣＭＯ層１２の所望の組成のターゲットを用意し、これをＡｒ雰囲気、あるいは若干酸素を含んだＡｒ雰囲気中で、スパッタし、ＰＣＭＯ層１２を形成するものである。その際、基板温度を例えば６００°Ｃから１０００°Ｃ程度で作成することで、良好な抵抗変化型メモリの特性が得られる。

さらに、図２の抵抗ヒステリシス特性について以下に説明する。

図２において、電圧源１５によりタングステン（Ｗ）にてなる上部電極１４に印加する電圧を０Ｖから正方向にスキャンしている。図２から明らかなように、最初は低抵抗であるが、１Ｖを超えたところで、抵抗の変化が始まり（図２右側の下のカーブ３１）、２Ｖまでスキャンしたところで、電圧を下げ始めると、抵抗が高い状態となっている。この状態で、０Ｖまで電圧を下げると、高抵抗状態が維持される。すなわち、例えば、この状態から再び正の電圧を印加しても、抵抗の高い方のカーブ（図２右側の上のカーブ３２）上を変化するのみであり、低抵抗に遷移することはない。

また、図２から明らかなように、０Ｖから、さらに負側に電圧を印加していくと、最初は高抵抗状態を維持する。すなわち、−１Ｖ付近までは、安定に高抵抗状態が維持されている。−１Ｖより正側で、電圧を０Ｖに向う方向に引き戻せば、高抵抗のカーブ（図２左側の上のカーブ３３）に沿って元に戻るだけであり、低抵抗に遷移しない。言い換えると、−１Ｖより正側の電圧で、抵抗を読み出せば、高抵抗と言う状態を破壊することなく、状態を読み出すことができることになる。

さらに、負側にいくと、−１．５Ｖ付近で、低抵抗状態に遷移する。ここで、電圧を０Ｖ側に引き戻すと、低抵抗のカーブに沿って変化する。高抵抗状態と同様に、０Ｖ状態で、この状態は安定であり、負側に電圧を印加しても、高抵抗に遷移することはない。また、この低抵抗状態は、１Ｖ程度の正電圧まで、安定であり、１Ｖを超えない限り、低抵抗のカーブ（図２右側の下のカーブ３４）に沿って変化するので、低抵抗状態を破壊することなく読み出すことができる。従って、このデバイスの場合は、±１の範囲内であれば、抵抗の状態を破壊することなく、低抵抗と高抵抗のどちらの状態にいるのかを読み出すことができることになる。

ここでは、±２Ｖの範囲で電圧をスキャンした例を示したが、当該電圧範囲を大きくしても、あるいは１．５Ｖ程度まで下げても、抵抗変化は得られる。電圧を大きくした方が、大きな抵抗変化率が得られる。すなわち、正方向に電圧を印加し、高抵抗状態に遷移させることを、書き込みと考えれば、書き込み電圧を高くする方が、大きな抵抗の比率が得られることになる。ただし、これを低抵抗状態に戻す、負の電圧（消去電圧に相当する）も若干大きくなることに注意を要する。

また、図２は、正負で特性が非対称であるが、これは、高抵抗状態、低抵抗状態、ともに、非線形なＩ−Ｖ特性を示すためである。これは、ＰＣＭＯ層１２が半導体的な性質を持つことに起因しており、ショットキー接合のようなモデルで説明できる。

以上説明したように、本実施例によれば、下部電極１１と上部電極１４により挟設されるＰＣＭＯ層１２と、下部電極１１との間において金属酸化物層１３を形成することにより、従来技術に比較して高い再現性（本発明者の実験によれば、ほぼ１００％の確率）で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができる抵抗変化型メモリを形成できる。

図１に示す本実施例による構成では、ＰＣＭＯ層１２と上部電極１４との間に挟む金属酸化物層１３の膜厚が重要である。この厚さは、おおむね、３ｎｍ〜３０ｎｍ程度である。また、その作成方法としては、６Ａ族金属（タングステン（Ｗ）、モリブデン（Ｍｏ）又はクロム（Ｃｒ））を真空蒸着やスパッタ法により堆積した後に酸化する手法、あるいは、６Ａ金属を、酸素を含む雰囲気中でスパッタする方法、あるいは、６Ａ金属の酸化物を真空蒸着やスパッタ法などで形成する方法などがある。

ここで、上記実施例では、上部電極１４として、タングステン（Ｗ）を用い、中間の酸化物としても、タングステン酸化物（ＷＯｘ）を用いているが、本発明はこれに限らず、同金属を用いる必要は必ずしも無く、上部電極１４は、他の６Ａ族金属又は６Ａ族ではない他の金属、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）又は銅（Ｃｕ）などでも良い。同じ金属材料を用いるメリットとしては、スパッタ法で作成する場合に、他の金属ターゲットを必要としない点、あるいは、６Ａ金属酸化物を、酸素を含むプラズマで酸化する手法を用いると、雰囲気ガスをＡｒなどの不活性ガスに換えるだけで、連続して上部電極１４まで形成でき、工程を簡略化できる。

以上の実施例において、素子動作上は電極の上下に特に意味はなく、入れ替えても同様の議論になる。従って、本実施例においては簡潔のために上部電極１４に着目した記述としたが、それらは下部電極１１に読み替えても有効なことは言うまでもない。また、電極は、上部電極１４／ＰＣＭＯ層１２／下部電極１１の縦積みに限定されるものではなく、ＰＣＭＯ層１２の片面（上面もしくは下面）に両電極１１，１４を設置してもよい。このように横型にすると素子面積が大きくなるデメリットがあるが、両電極ともＰＣＭＯ層１２の形成後に設置するため、電極材料の選択の自由度が広がるメリットがある。例えば、高価なＰｔを使う必要がなく、低コストなメモリが製造できる。

以上詳述したように、本発明に係る抵抗変化型メモリとその製造方法によれば、Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３にてなるＰＣＭＯ層を下部電極と上部電極とにより挟設してなる抵抗変化型メモリにおいて、上記ＰＣＭＯ層と上記上部電極との間に金属酸化物層を挿入形成した。これにより、従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができる抵抗変化型メモリとその製造方法を提供することができる。そして、特に、本発明は例えば集積化した大規模不揮発性メモリに応用可能である。

１０…誘電体基板、
１１…下部電極、
１２…ＰＣＭＯ抵抗変化層、
１３…金属酸化物層、
１４…上部電極、
１５…電圧源。

Claims (2)

1. Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３にてなるＰＣＭＯ層を下部電極と上部電極とにより挟設してなる抵抗変化型メモリにおいて、
   上記ＰＣＭＯ層と上記上部電極もしくは下部電極との間に金属酸化物層を挿入形成し、
   上記金属酸化物は上記上部電極もしくは下部電極の金属の酸化物であり、
   上記上部電極と下部電極の少なくとも一方はタングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）のうちのいずれかにてなり、
   上記抵抗変化型メモリは、
   上記上部電極と上記下部電極との間の印加電圧を０Ｖから所定の正の第１の直流電圧を介して、上記第１の直流電圧よりも絶対値が大きい所定の正の第２の直流電圧まで上昇させて印加したとき第１の低抵抗状態となり、その後、当該印加電圧を上記第２の直流電圧から下げ始めると第１の高抵抗状態となり、当該第１の高抵抗状態で上記第１の直流電圧を介して０Ｖまで当該印加電圧を下げると当該第１の高抵抗状態を維持し、当該第１の高抵抗状態で再び上記第１の直流電圧を印加しても当該第１の高抵抗状態を維持し、
   上記印加電圧を０Ｖから負の直流電圧を印加すると所定の負の第３の直流電圧まで第２の高抵抗状態を維持し、その後、当該印加電圧を上記第３の直流電圧から０Ｖに向かう方向に引き戻しても当該第２の高抵抗状態を維持し、当該第２の高抵抗状態からさらに、上記第３の直流電圧よりも絶対値が大きい所定の負の第４の直流電圧を印加すると、第２の低抵抗状態に遷移し、当該印加電圧を０Ｖに引き戻しても当該第２の低抵抗状態を維持し、０Ｖから上記第３の直流電圧を印加しても当該第２の低抵抗状態を維持し、
   上記印加電圧として上記第１の直流電圧を印加することにより、上記第１の低抵抗状態又は上記第１の高抵抗状態を読み出す一方、上記印加電圧として上記第３の直流電圧を印加することにより、上記第２の高抵抗状態又は上記第２の低抵抗状態を読み出すことができることを特徴とする抵抗変化型メモリ。
2. 上記第１の直流電圧は＋１Ｖであり、
   上記第２の直流電圧は＋２Ｖであり、
   上記第３の直流電圧は−１Ｖであり、
   上記第４の直流電圧は−１．５Ｖであることを特徴とする請求項１記載の抵抗変化型メモリ。

Images