JP2020009937A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2020009937A
JP2020009937A JP2018130453A JP2018130453A JP2020009937A JP 2020009937 A JP2020009937 A JP 2020009937A JP 2018130453 A JP2018130453 A JP 2018130453A JP 2018130453 A JP2018130453 A JP 2018130453A JP 2020009937 A JP2020009937 A JP 2020009937A
Authority
JP
Japan
Prior art keywords
conductive layer
region
state
partial region
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018130453A
Other languages
English (en)
Inventor
健介 太田
Kensuke Ota
健介 太田
瑶子 吉村
Yoko Yoshimura
瑶子 吉村
佳彦 守山
Yoshihiko Moriyama
佳彦 守山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018130453A priority Critical patent/JP2020009937A/ja
Priority to US16/290,546 priority patent/US10658579B2/en
Publication of JP2020009937A publication Critical patent/JP2020009937A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】動作を安定にできる記憶装置を提供する。【解決手段】実施形態によれば、記憶装置は、第１元素を含む第１導電層と、第２元素を含む第２導電層と、第１、第２導電層の間の第１中間層と、を含む。第２導電層から第１導電層への方向は第１方向に沿う。第１中間層は、第１化合物領域と、第２元素の酸化物を含む第２化合物領域と、を含む。第１状態の電気抵抗は、第２状態の電気抵抗よりも高い。第１状態において、第１化合物領域は、第１、第２部分領域を含む。第１部分領域における第１元素の濃度は、第２部分領域における第１元素の濃度よりも高い。第１状態において、第２化合物領域は、第３、第４部分領域を含む。第３部分領域から第１部分領域への方向は第１方向に沿う。第４部分領域から第２部分領域への方向は第１方向に沿う。第３部分領域は、第４部分領域よりも厚い。【選択図】図１

Description

本発明の実施形態は、記憶装置に関する。
例えば、抵抗変化層を用いた記憶装置がある。記憶装置において、安定した動作が望まれる。
特開２０１１−５４７６６号公報
本発明の実施形態は、動作を安定にできる記憶装置を提供する。
本発明の実施形態によれば、記憶装置は、第１元素を含む第１導電層と、第２元素を含む第２導電層と、前記第１導電層と前記第２導電層との間に設けられた第１中間層と、を含む。前記第２導電層から前記第１導電層への方向は第１方向に沿う。前記第１中間層は、第１化合物領域と、前記第１化合物領域と前記第２導電層との間に設けられ前記第２元素の酸化物を含む第２化合物領域と、を含む。前記第１中間層は、第１状態と第２状態とを含む。前記第１状態における前記第１導電層と前記第２導電層との間の第１電気抵抗は、前記第２状態における前記第１導電層と前記第２導電層との間の第２電気抵抗よりも高い。前記第１状態において、前記第１化合物領域は、第１部分領域と第２部分領域とを含む。前記第２部分領域から前記第１部分領域への方向は前記第１方向と交差する。前記第１部分領域における前記第１元素の濃度は、前記第２部分領域における前記第１元素の濃度よりも高い。前記第１状態において、前記第２化合物領域は、第３部分領域と第４部分領域とを含む。前記第３部分領域から前記第１部分領域への方向は前記第１方向に沿う。前記第４部分領域から前記第２部分領域への方向は前記第１方向に沿う。前記第１状態における前記第３部分領域の前記第１方向に沿う厚さは、前記第１状態における前記第４部分領域の前記第１方向に沿う厚さよりも厚い。
図１（ａ）及び図１（ｂ）は、第１実施形態に係る記憶装置を例示する模式的断面図である。 図２は、第１実施形態に係る記憶装置の特性を例示するグラフ図である。 図３（ａ）及び図３（ｂ）は、第１実施形態に係る記憶装置を例示する模式的断面図である。 図４（ａ）及び図４（ｂ）は、第２実施形態に係る記憶装置を例示する模式的斜視図である。 図５は、第２実施形態に係る記憶装置を例示する模式的斜視図である。 図６（ａ）及び図６（ｂ）は、第２実施形態に係る記憶装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る記憶装置を例示する模式的断面図である。
これらの図は、記憶装置に設けられる複数の状態を例示している。図１（ａ）は、第１状態ＳＴ１に対応し、図１（ｂ）は、第２状態ＳＴ２に対応する。
図１（ａ）に示すように、実施形態に係る記憶装置１１０は、第１導電層２１、第２導電層２２及び第１中間層４１を含む。
この例では、制御部７０がさらに設けられている。制御部７０は、第１導電層２１及び第２導電層２２と電気的に接続される。制御部７０は、例えば、配線７０ａにより第１導電層２１と電気的に接続される。制御部７０は、例えば、配線７０ｂにより第２導電層２２と電気的に接続される。これらの配線にスイッチング素子などが設けられても良い。制御部７０により、第１導電層２１と第２導電層２２との間に電圧が印加できる。
第１導電層２１は、第１元素２１Ａを含む。第１元素２１Ａは、例えば、Ｃｕ及びＡｇよりなる群から選択された少なくとも１つを含む。第１元素２１Ａは、複数の種類の元素を含んでも良い。以下では、説明を簡単にするために、第１元素２１ＡがＣｕである場合について説明する。
第２導電層２２は、第２元素２２Ａを含む。第２元素２２Ａは、例えば、Ｗ、Ｍｏ、Ａｌ、Ｎｉ、Ｔａ、Ｃｒよりなる群から選択された少なくとも１つを含む。第２元素２２Ａは、複数の種類の元素を含んでも良い。以下では、説明を簡単にするために、第１元素２１ＡがＷ（タングステン）を含む場合について説明する。
第２導電層２２から第１導電層２１への方向は、第１方向に沿う。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第１中間層４１は、第１導電層２１と第２導電層２２との間に設けられる。第１中間層４１は、第１化合物領域３１及び第２化合物領域３２を含む。第２化合物領域３２は、第１化合物領域３１と第２導電層２２との間に設けられる。第２化合物領域３２は、上記の第２元素２２Ａの酸化物を含む。第２元素２２ＡがＷを含む場合、第２化合物領域３２は、ＷＯｘを含む。
第１中間層４１は、第１状態ＳＴ１（図１（ａ）参照）、及び、第２状態ＳＴ２（図１（ｂ）参照）を含む。第１状態ＳＴ１における第１導電層２１と第２導電層２２との間の第１電気抵抗は、第２状態ＳＴ２における第１導電層２１と第２導電層２２との間の第２電気抵抗よりも高い。第１状態ＳＴ１は、例えば、高抵抗状態である。第２状態ＳＴ２は、例えば、低抵抗状態である。これらの抵抗状態は、記憶される情報に対応づけられる。第１中間層４１は、１つのメモリセルとして機能する。
第２状態ＳＴ２は、例えば、第２導電層２２の電位を第１導電層２１の電位よりも低くすることで形成できる。第１状態ＳＴ１は、例えば、第２導電層２２の電位を第１導電層２１の電位よりも高くすることで形成できる。
図１（ａ）に示すように、第１状態ＳＴ１において、第１化合物領域３１は、第１部分領域ｐｒ１と第２部分領域ｐｒ２とを含む。第２部分領域ｐｒ２から第１部分領域ｐｒ１への方向は、上記の第１方向（Ｚ軸方向）と交差する。図１（ａ）に示す断面においては、第２部分領域ｐｒ２から第１部分領域ｐｒ１への方向は、Ｘ軸方向に沿う。第２部分領域ｐｒ２から第１部分領域ｐｒ１への方向は、Ｘ−Ｙ平面に沿う任意の方向に沿っても良い。
第１部分領域ｐｒ１における第１元素２１Ａの濃度は、第２部分領域ｐｒ２における第１元素２１Ａの濃度よりも高い。例えば、第１状態ＳＴ１において、第１化合物領域３１に、第１元素２１Ａを含む高濃度領域３１Ｆが生じる。高濃度領域３１Ｆにおける第１元素２１Ａの濃度は、第１化合物領域３１の他の領域における第１元素２１Ａの濃度よりも高い。局所的に濃度が高い領域が、高濃度領域３１Ｆに対応する。高濃度領域３１Ｆは、例えば、フィラメントである。
この高濃度領域３１Ｆは、第２状態ＳＴ２（図１（ｂ）参照）において形成され、これにより、第２状態ＳＴ２の低抵抗状態が得られる。例えば、第２導電層２２の電位を第１導電層２１の電位よりも低くすると、第１導電層２１に含まれる第１元素２１Ａが第１化合物領域３１に入る。これにより、高濃度領域３１Ｆが形成される。このような第２状態ＳＴ２の後に、第２導電層２２の電位を第１導電層２１の電位よりも高くすると、高濃度領域３１Ｆが短くなり、高抵抗状態（第１状態ＳＴ１）が得られる。この第１状態ＳＴ１において、高濃度領域３１Ｆの一部が残る。第１状態ＳＴ１における高濃度領域３１Ｆが、第１部分領域ｐｒ１に対応する。
図１（ａ）に示すように、第１状態ＳＴ１において、第２化合物領域３２は、第３部分領域ｐｒ３と第４部分領域ｐｒ４とを含む。第３部分領域ｐｒ３から第１部分領域ｐｒ１への方向は、第１方向（Ｚ軸方向）に沿う。第４部分領域ｐｒ４から第２部分領域ｐｒ２への方向は、第１方向に沿う。第４部分領域ｐｒ４から第３部分領域ｐｒ３への方向は、第１方向（Ｘ軸方向）と交差する。図１（ａ）に示す断面においては、第４部分領域ｐｒ４から第３部分領域ｐｒ３への方向は、Ｘ軸方向に沿う。第４部分領域ｐｒ４から第３部分領域ｐｒ３への方向は、Ｘ−Ｙ平面に沿う任意の方向に沿っても良い。
図１（ａ）に示すように、第１状態ＳＴ１における第３部分領域ｐｒ３の第１方向（Ｚ軸方向）に沿う厚さを厚さｔ３とする。第１状態ＳＴ１における第４部分領域ｐｒ４の第１方向に沿う厚さを厚さｔ４とする。実施形態において、厚さｔ３は、厚さｔ４よりも厚い。
図１（ａ）に示すように、第１状態ＳＴ１において、高濃度領域３１Ｆは、第２導電層２２から離れる。高濃度領域３１Ｆと第２導電層２２との間に、高い電界が局所的に生じる。この局所的に高い電界により、例えば、第２導電層２２に含まれる第２元素２２Ａの一部が酸素と結合する。例えば、第２元素２２ＡがＷを含む場合、ＷＯｘが形成される。このＷＯｘが第２化合物領域３２の一部となる。その結果、その場所の厚さ（厚さｔ３）が、他の場所の厚さ（厚さｔ４）よりも厚くなる。
厚さｔ３が厚さｔ４よりも厚いことにより、例えば、厚さが同じ場合と比べて、第１状態ＳＴ１における抵抗がより高くできる。例えば、オンオフ比が拡大できる。例えば、高抵抗状態と低抵抗状態との差を安定して形成できる。例えば、良好なリテンション特性が得られる。動作を安定にできる記憶装置を提供できる。
図１（ｂ）に示すように、例えば、第２状態ＳＴ２においても、第２化合物領域３２は、第３部分領域ｐｒ３及び第４部分領域ｐｒ４を含む。この例では、第２状態ＳＴ２における第３部分領域ｐｒ３は、第１元素２１Ａ、第２元素２２Ａ及び酸素Ｏを含む。例えば、第２化合物領域３２（例えば、ＷＯｘ層）に、第２元素２１Ａを含む高濃度領域３１Ｆが形成される。これにより、第１導電層２１と第２導電層２２との間の電気抵抗が低くなりやすい。
図１（ｂ）に示すように、第２状態ＳＴ２における第３部分領域ｐｒ３の第１方向（Ｚ軸方向）に沿う厚さｔ３は、第２状態ＳＴ２における第４部分領域ｐｒ４の第１方向に沿う厚さｔ４よりも薄くても良い。
例えば、図１（ｂ）に示すように、第２導電層２２の電位を第１導電層２１の電位よりも高くしたときに、第２導電層２２の一部が、第１導電層２１に向けて突出しても良い。例えば、突出部２２ｐが形成される。一方、このような電位の関係により、第１元素２１Ａを含む高濃度領域３１Ｆが第１導電層２１から第２導電層２２に向けて延びる。上記の突出部２２ｐと高濃度領域３１Ｆとの距離が短くなる。例えば、突出部２２ｐと高濃度領域３１Ｆとが互いに接しても良い。低抵抗状態が得易くなる。動作をより安定にできる。
図１（ａ）に示すように、高濃度領域３１Ｆが第１導電層２１から第２導電層２２に向けて延びる。このため、第１化合物領域３１において、第１導電層２１の側における第１元素２１Ａの濃度は、第２導電層２２の側（第２化合物領域３２の側）における第１元素２１Ａの濃度よりも高い。
例えば、図１（ａ）に示すように、第１状態ＳＴ１において、第１化合物領域３１は、第１層領域３１ｓと、第２層領域３１ｔと、を含む。第２層領域３１ｔは、第１層領域３１ｓと第２化合物領域３２との間に設けられる。例えば、第１状態ＳＴ１における第１層領域３１ｓにおける第１元素２１Ａの濃度は、第１状態ＳＴ１における第２層領域３１ｔにおける第１元素２１Ａの濃度よりも高い。
例えば、図１（ｂ）に示すように、第２状態ＳＴ２においても、第１化合物領域３１は、第１層領域３１ｓと、第２層領域３１ｔと、を含む。この場合も、第２層領域３１ｔは、第１層領域３１ｓと第２化合物領域３２との間に設けられる。例えば、第２状態ＳＴ２における第１層領域３１ｓにおける第１元素２１Ａの濃度は、第２状態ＳＴ２における第２層領域３１ｔにおける第１元素２１Ａの濃度よりも高い。
実施形態において、第１化合物領域３１は、例えば、Ｚｘ１Ｃａ１−ｘ１ＭｎＯ３（０＜ｘ１＜１）を含む。「Ｚ」は、例えば、Ｐｒ、Ｌａ、Ｇｄ、Ｃｅ、Ｐｍ、Ｓｍ、Ｅｕ、Ｔｄ、Ｄｙ、Ｈｏ、Ｅｒ、Ｙｂ及びＬｕよりなる群から選択された少なくとも１つを含む。「Ｚ」は、例えば、Ｐｒ、Ｌａ及びＧｄよりなる群から選択された少なくとも１つを含んでも良い。例えば、第１化合物領域３１は、Ｐｒｘ１Ｃａ１−ｘ１ＭｎＯ３（０＜ｘ１＜１）を含む。
図１（ａ）に示すように、第１状態ＳＴ１において、第１化合物領域３１は、第５部分領域ｐｒ５をさらに含んでも良い。第２部分領域ｐｒ２と第５部分領域ｐｒ５との間に、第１部分領域ｐｒ１が設けられる。第１部分領域ｐｒ１における第１元素２１Ａの濃度は、第５部分領域ｐｒ５における第１元素２１Ａの濃度よりも高い。
図１（ａ）に示すように、第１状態ＳＴ１において、第２化合物領域３２は、第６部分領域ｐｒ６をさらに含んでも良い。第４部分領域ｐｒ４と第６部分領域ｐｒ６との間に、第３部分領域ｐｒ３が設けられる。第１状態ＳＴ１における第３部分領域ｐｒ３の第１方向（Ｚ軸方向）に沿う厚さｔ３は、第１状態ＳＴ１における第６部分領域ｐｒ６の第１方向（Ｚ軸方向）に沿う厚さよりも厚い。
以下、記憶装置１１０の特性の例について説明する。
図２は、第１実施形態に係る記憶装置の特性を例示するグラフ図である。
図２は、記憶装置１１０における電圧−電流特性を例示している。図２の横軸は、第１導電層２１と第２導電層２２との間に印加される電圧Ｖａに対応する。電圧Ｖａは、第２導電層２２の電位を基準にした、第１導電層２１の電位に対応する。縦軸は、第１導電層２１と第２導電層２２との間に流れる電流Ｉａ（絶対値）に対応する。
図２に示すように、電圧Ｖａが正の領域で、電圧Ｖａの絶対値を大きくすると、正の電圧Ｖａ１において、電流Ｉａ（絶対値）が急激に大きくなる。この挙動は、高抵抗状態から低抵抗状態への移行に対応する。さらに電圧Ｖａを大きくしても、電流Ｉａ（絶対値）は飽和している。このとき、低抵抗状態が維持される。その後、電圧Ｖａを低下させたときに、電流Ｉａ（絶対値）は大きい値をほぼ維持する。さらに、電圧Ｖａを低下させ、負の電圧Ｖａ２において、電流Ｉａ（絶対値）は急激に小さくなる。例えば、負の電圧Ｖａ３において、電流Ｉａ（絶対値）はさらに小さくなる。その後、電圧Ｖａが負で電圧Ｖａの絶対値を小さくすると、電流Ｉａ（絶対値）は低下する。その後、電圧Ｖａが正で電圧Ｖａの絶対値を大きくすると、電流Ｉａ（絶対値）は徐々に大きくなる。そして、既に説明したように、正の電圧Ｖ１において、電流Ｉａ（絶対値）が急激に大きくなる。
電圧Ｖａ１における、高抵抗状態から低抵抗状態への移行は、例えば、高濃度領域３１Ｆが第２導電層２２に到達することに対応すると考えられる。電圧Ｖａ２における、電流Ｉａの低下は、例えば、高濃度領域３１Ｆが第２導電層２２から離れることに対応すると、考えられる。負の電圧Ｖａ２から負の電圧Ｖａ３への移行における挙動は、例えば、第３部分領域ｐｒ３の厚さｔ３の増大に対応すると、考えられる。
制御部７０は、例えば、第１導電層２１の電位を第２導電層２２の電位よりも低くして第１状態ＳＴ１を形成する。制御部７０は、第１導電層２１の電位を第２導電層２２の電位よりも高くして第２状態ＳＴ２を形成する。
図３（ａ）及び図３（ｂ）は、第１実施形態に係る記憶装置を例示する模式的断面図である。
図３（ａ）は、第１状態ＳＴ１に対応し、図３（ｂ）は、第２状態ＳＴ２に対応する。
図３（ａ）に示すように、実施形態に係る記憶装置１１１は、第１導電層２１、第２導電層２２及び第１中間層４１を含む。記憶装置１１１においては、第１中間層４１は、第１化合物領域３１及び第２化合物領域３２に加えて、第１中間領域３５を含む。
第１中間領域３５は、第１導電層２１と第１化合物領域３１との間に設けられる。第１中間領域３５は、ＴｉＷ、Ｔａ、ＳｉＯ２、ＡｌＯｘ、ＴａＯｘ及びＳｉＮよりなる群から選択された少なくとも１つを含む。第１中間領域３５を設けることで、例えば、第１導電層２１から第１元素２１Ａが第１化合物領域３１に過度に入ることが抑制できる。さらに安定した動作が得られ易くなる。
例えば、１つの例において、第１中間領域３５の第１方向（Ｚ軸方向）に沿う厚さは、第１化合物領域３１の第１方向に沿う厚さ以下である。第１中間領域３５の厚さが過度に厚いと、第１導電層２１から第１元素２１Ａは第１化合物領域３１に移動することが困難になる。例えば、動作電圧が過度に高くなる。第１中間領域３５の第１方向（Ｚ軸方向）に沿う厚さは、例えば、０．２５ｎｍ以上であることが好ましい。第１中間領域３５の厚さが０．２５ｎｍ未満のときは、第１元素２１Ａが第１化合物領域３１に過度に入ることを抑制し難くなる。
（第２実施形態）
図４（ａ）及び図４（ｂ）は、第２実施形態に係る記憶装置を例示する模式的斜視図である。
図４（ａ）に示すように、記憶装置２１０は、第１導電層２１は、第１方向（Ｚ軸方向）と交差する第２方向に沿って延びる。この例では、第２方向は、Ｘ軸方向に沿う。第２導電層２２は、第１方向（Ｚ軸方向）及び第２方向（Ｘ軸方向）を含む平面（Ｚ−Ｘ平面）と交差する第３方向に沿って延びる。この例では、第３方向は、Ｙ軸方向に沿う。
この例では、複数の第１導電層２１が設けられる。第１導電層２１は、上記の第３方向に沿って並ぶ。複数の第２導電層２２が設けられる。第２導電層２２は、第２方向に沿って並ぶ。第１中間層４１は、複数の第１導電層２１の１つと、複数の第２導電層２２の１つとの間に設けられる。
図４（ｂ）に示すように、記憶装置２１１は、第１配線５１及び第２配線５２を含む。第１配線５１は、第１方向（Ｚ軸方向）と交差する第２方向に沿って延びる。この例では、第２方向は、Ｘ軸方向に沿う。第２配線５２は、第１方向（Ｚ軸方向）及び第２方向（Ｘ軸方向）を含む平面（Ｚ−Ｘ平面）と交差する第３方向に沿って延びる。この例では、第３方向は、Ｙ軸方向に沿う。第１導電層２１は、第１配線５１と第２配線５２との間に設けられる。第２導電層２２は、第１導電層２１と第２配線５２との間に設けられる。第１配線５１と第２配線５２との間に、第１導電層２１、第２導電層２２及び第１中間層４１を含む積層体ＳＢＬが設けられる。
この例では、複数の第１配線５１が設けられる。第１配線５１は、上記の第３方向に沿って並ぶ。複数の第２配線５２が設けられる。第２配線５２は、第２方向に沿って並ぶ。積層体ＳＢＬは、複数の第１配線５１の１つと、複数の第２配線５２の１つとの間に設けられる。
実施形態において、第１配線５１が第１導電層２１でも良い。第２配線５２が第２導電層２２でも良い。
記憶装置２１０及び２１１においては、複数の第１中間層４１（積層体ＳＢＬ）が設けられる。複数の第１中間層４１のそれぞれが、１つのメモリセルとして機能する。
図５は、第２実施形態に係る記憶装置を例示する模式的斜視図である。
図５においては、図の見やすさのために、絶縁部の少なくとも一部が省略されて描かれている。
図５に示すように、記憶装置３１０において、複数の第１導電層２１が設けられる。複数の第１導電層２１は、第１方向（Ｚ軸方向）と交差する第２方向に沿って延びる。この例では、第２方向は、Ｘ軸方向に沿う。複数の第１導電層２１は、第１方向及び第２方向を含む平面と交差する第３方向において互いに離れる。この例では、第３方向は、Ｙ軸方向である。
第２導電層２２は、第３方向（この例では、Ｙ軸方向）に沿って延びる。第１中間層４１は、複数の第１導電層２１の１つと、第２導電層２２との間に設けられる。例えば、第１中間層４１は、複数の第１導電層２１のそれぞれと、第２導電層２２と、の間に設けられる。
例えば、第１中間層４１は、複数の第１導電層２１の１つと第１方向（Ｚ軸方向）において重なる部分と、複数の第１導電層２１の別の１つと第１方向において重なる部分と、を含む。さらに、第１中間層４１は、複数の第１導電層２１の上記の１つと、複数の第１導電層２１の上記の別の１つのと、の間と、第１方向において重なる部分を含む。第１中間層４１は、複数の第１導電層２１の上記の１つと、複数の第１導電層２１の上記の別の１つのと、の間には、例えば、図示されていない絶縁部が設けられる。例えば、第１中間層４１は、この絶縁部と、第１方向において重なる。
例えば、第２導電層２２及び第１中間層４１が１つの柱状部材となる。柱状部材は、Ｙ軸方向に沿って延びる。複数の柱状体部材が、Ｘ軸方向に並ぶ。
図５に示すように、記憶装置３１０は、複数の第３導電層２３、第４導電層２４及び第２中間層４２をさらに含む。複数の第３導電層２３は、上記の第１元素２１Ａを含む。第４導電層２４は、上記の第２元素２２Ａを含む。複数の第３導電層２３の１つから第４導電層２４への方向は、第１方向（Ｚ軸方向）に沿う。
第２中間層４２は、複数の第３導電層２３の１つと、第４導電層２４と、の間に設けられる。例えば、第２中間層４２は、複数の第３導電層２３のそれぞれと、第４導電層２４と、の間に設けられる。
複数の第３導電層２３は、第２方向（例えばＸ軸方向）に沿って延びる。複数の第３導電層２３は、第３方向（例えばＹ軸方向）において互いに離れる。第４導電層２４は、第３方向（例えばＹ軸方向）に沿って延びる。
この例では、複数の第１導電層２１の１つから、複数の第３導電層２３の１つへの方向は、Ｚ軸方向に沿う。例えば、複数の第１導電層２１と、複数の第３導電層２３と、は、Ｚ軸方向に沿ってそれぞれ互いに離れる。
複数の第３導電層２３の１つと、複数の第１導電層の１つ、との間に、第２導電層２２の一部が設けられる。第２導電層２２の上記の一部と、複数の第３導電層２３の上記の１つと、の間に、第４導電層２４の一部が設けられる。
例えば、第４導電層２４及び第２中間層４２が別の１つの柱状部材となる。別の１つの柱状部材は、Ｙ軸方向に沿って延びる。複数の柱状体部材が、Ｘ軸方向に並ぶ。第２導電層２２及び第１中間層４１を含む柱状体部と、第４導電層２４及び第２中間層４２を含む柱状体部と、が一体化されても良い。第２導電層２２と第４導電層２４との間に絶縁部２０Ｉが設けられても良い。
この例では、基体１０が設けられる。基体１０の上にシリコン酸化膜１１が設けられる。シリコン酸化膜１１の上に層間絶縁膜１２及び導電膜１３が設けられる。第２導電層２１及び第４導電層２４のそれぞれの端は、導電膜１３と電気的に接続される。第２導電層２２及び第４導電層２４のそれぞれの別の端は、接続部６２ｃを介して、複数のビット線６２の１つと電気的に接続される。複数の第１導電層２１のそれぞれ、及び、複数の第３導電層２３のそれぞれは、接続部６９ｃを介して、複数のワード線６９の１つと電気的に接続される。例えば、複数のビット線６２及び複数のワード線６９が、制御部７０と電気的に接続される。
第３導電層２３、第４導電層２４、及び、第２中間層４２には、第１導電層２１、第２導電層２２、及び、第１中間層４１のそれぞれの構成（及び材料）が適用できる。複数の導電層２３の１つと、複数の第４導電層２４の１つと、の間の第２中間層４２が、複数のメモリセルの１つとして機能する。
図６（ａ）及び図６（ｂ）は、第２実施形態に係る記憶装置を例示する模式的断面図である。
これらの図は、第２中間層４２（複数のメモリセルの１つ）に設けられる２つの状態を例示している。図６（ａ）は、第３状態ＳＴ３に対応する。図６（ｂ）は、第４状態ＳＴ４に対応する。第３状態ＳＴ３は、第１状態ＳＴ１と同じでも良い。第４状態ＳＴ４は、第２状態ＳＴ２と同じでも良い。第３状態ＳＴ３における第３導電層２３と第４導電層２４との間の第３電気抵抗は、第４状態ＳＴ４における第３導電層２３と第４導電層２４との間の第４電気抵抗よりも高い。例えば、第３状態ＳＴ３は高抵抗状態である。例えば、第４状態ＳＴ４は低抵抗状態である。
例えば、制御部７０が、配線７０ｃを介して第３導電層２３と電気的に接続される。例えば、制御部７０が、配線７０ｄを介して第４導電層２４と電気的に接続される。
図６（ａ）に示すように、第２中間層４２は、第３化合物領域３３及び第４化合物領域３４を含む。第４化合物領域３４は、第３化合物領域３３と第４導電層２４との間に設けられる。第４化合物領域２４は、第２元素２２Ａの酸化物を含む。第３化合物領域３３及び第４化合物領域３４には、第１化合物領域３１及び第２化合物領域３２の構成（材料を含む）を適用できる。
図６（ａ）に示すように、第３状態ＳＴ３において、第３化合物領域３３は、第７部分領域ｐｒ７と第８部分領域ｐｒ８とを含む。第８部分領域ｐｒ８から第７部分領域ｐｒ７への方向は、第１方向（Ｚ軸方向）と交差する。第７部分領域ｐｒ７における第１元素２１Ａの濃度は、第８部分領域ｐｒ８における第１元素の濃度よりも高い。例えば、第７部分領域ｐｒ７は、高濃度領域３３Ｆに対応する。高濃度領域３３Ｆにおける第１元素２１Ａの濃度は、第３化合物領域３３の他の領域における第１元素２１Ａの濃度よりも高い。
第３状態ＳＴ３において、第４化合物領域３４は、第９部分領域ｐｒ９と第１０部分領域ｐｒ１０とを含む。第９部分領域ｐｒ９から第７部分領域ｐｒ７への方向は、第１方向（Ｚ軸方向）に沿う。第１０部分領域ｐｒ１０から第８部分領域ｐｒ８への方向は、第１方向（Ｚ軸方向）に沿う。
第３状態ＳＴ３における第９部分領域ｐｒ９の第１方向（Ｚ軸方向）に沿う厚さを厚さｔ９とする。第３状態ＳＴ３における第１０部分領域ｐｒ１０の第１方向に沿う厚さを厚さｔ１０とする。厚さｔ９は、厚さｔ１０よりも厚い。第２中間層４２において、例えば、例えば、高抵抗状態と低抵抗状態との差を安定して形成できる。例えば、良好なリテンション特性が得られる。動作を安定にできる記憶装置を提供できる。
図６（ｂ）に示す第４状態ＳＴ４においても、第４化合物領域３４は、第９部分領域ｐｒ９及び第１０部分領域ｐｒ１０を含む。例えば、第４状態ＳＴ４における第９部分領域ｐｒ９は、第１元素２１Ａ、第２元素２２Ａ及び酸素を含んでも良い。
図６（ｂ）に示すように、第４状態ＳＴ４における第９部分領域ｐｒ９の第１方向に沿う厚さｔ９は、第４状態における第１０部分領域１０の第１方向に沿う厚さｔ１０よりも薄くても良い。例えば、第４化合物領域２４に突出部２４ｐが設けられても良い。例えば、高抵抗状態と低抵抗状態との差をより安定して形成できる。例えば、動作をより安定にできる記憶装置を提供できる。
図６（ａ）に示すように、第３状態ＳＴ３において、第３化合物領域３３は、第１１部分領域ｐｒ１１をさらに含んでも良い。第８部分領域ｐｒ８と第１１部分領域ｐｒ１１との間に第７部分領域ｐｒ７が設けられる。第７部分領域ｐｒ７における第１元素２１Ａの濃度は、第１１部分領域ｐｒ１１における第１元素２１Ａの濃度よりも高い。
図６（ａ）に示すように、第３状態ＳＴ３において、第２化合物領域３４は、第１２部分領域ｐｒ１２をさらに含んでも良い。第１０部分領域ｐｒ１０と第１２部分領域ｐｒ１２との間に第９部分領域ｐｒ９が設けられる。例えば、第３状態ＳＴ３における第９部分領域ｐｒ９の第１方向に沿う厚さｔ９は、第３状態ＳＴ３における第１２部分領域ｐｒ１２の第１方向に沿う厚さよりも厚い。
第２中間層４２も、第３化合物領域３３及び第４化合物領域３４に加えて、第１中間領域３５（図３（ａ）参照）を含んでも良い。第１中間領域３５は、第３化合物領域３３と第３導電層２３との間に設けられる。
実施形態によれば、動作を安定にできる記憶装置が提供できる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、記憶装置に含まれる導電層、中間層、化合物領域、配線、及び回路部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…基体、 １１…シリコン酸化膜、 １２…層間絶縁膜、 １３…導電膜、 ２０Ｉ…絶縁部、 ２１…第１導電層、 ２１Ａ…第１元素、 ２２…第２導電層、 ２２Ａ…第２元素、 ２２ｐ…突出部、 ２３…第３導電層、 ２４…第４導電層、 ２４ｐ…突出部、 ３１…第１化合物領域、 ３１Ｆ…高濃度領域、 ３１ｓ…第１層領域、 ３１ｔ…第２層領域、 ３２…第２化合物領域、 ３３…第３化合物領域、 ３３Ｆ…高濃度領域、 ３４…第４化合物領域、 ３５…第１中間領域、 ４１、４２…第１、第２中間層、 ５１、５２…第１、第２配線、 ６２…ビット線、 ６２ｃ…接続部、 ６９…ワード線、 ６９ｃ…接続部、 ７０…制御部、 ７０ａ、７０ｂ、７０ｃ、７０ｄ…配線、 １１０、１１１、２１０、２１１、３１０…記憶装置、 Ｉａ…電流、 ＳＢＬ…積層体、 ＳＴ１〜ＳＴ４…第１〜第４状態、 Ｖａ、Ｖａ１、Ｖａ２、Ｖａ３…電圧、 ｐｒ１〜ｐｒ１２…第１〜第１２部分領域、 ｔ３、ｔ４、ｔ９、ｔ１０…厚さ

Claims (13)

  1. 第１元素を含む第１導電層と、
    第２元素を含む第２導電層であって前記第２導電層から前記第１導電層への方向は第１方向に沿う、前記第２導電層と、
    前記第１導電層と前記第２導電層との間に設けられた第１中間層と、
    を備え、
    前記第１中間層は、
    第１化合物領域と、
    前記第１化合物領域と前記第２導電層との間に設けられ前記第２元素の酸化物を含む第２化合物領域と、
    を含み、
    前記第１中間層は、第１状態と第２状態とを含み、
    前記第１状態における前記第１導電層と前記第２導電層との間の第１電気抵抗は、前記第２状態における前記第１導電層と前記第２導電層との間の第２電気抵抗よりも高く、
    前記第１状態において、前記第１化合物領域は、第１部分領域と第２部分領域とを含み、前記第２部分領域から前記第１部分領域への方向は前記第１方向と交差し、前記第１部分領域における前記第１元素の濃度は、前記第２部分領域における前記第１元素の濃度よりも高く、
    前記第１状態において、前記第２化合物領域は、第３部分領域と第４部分領域とを含み、前記第３部分領域から前記第１部分領域への方向は前記第１方向に沿い、前記第４部分領域から前記第２部分領域への方向は前記第１方向に沿い、
    前記第１状態における前記第３部分領域の前記第１方向に沿う厚さは、前記第１状態における前記第４部分領域の前記第１方向に沿う厚さよりも厚い、記憶装置。
  2. 前記第２状態において、前記第２化合物領域は前記第３部分領域及び前記第４部分領域を含み、
    前記第２状態における前記第３部分領域は、前記第１元素、前記第２元素及び酸素を含む、請求項１記載の記憶装置。
  3. 前記第２状態において、前記第２化合物領域は前記第３部分領域及び前記第４部分領域を含み、
    前記第２状態における前記第３部分領域の前記第１方向に沿う厚さは、前記第２状態における前記第４部分領域の前記第１方向に沿う厚さよりも薄い、請求項１記載の記憶装置。
  4. 前記第１中間層は、前記第１導電層と前記第１化合物領域との間に設けられ、ＴｉＷ、Ｔａ、ＳｉＯ２、ＡｌＯｘ、ＴａＯｘ及びＳｉＮよりなる群から選択された少なくとも１つを含む第１中間領域をさらに含む、請求項１〜３のいずれか１つに記載の記憶装置。
  5. 前記第１化合物領域は、Ｚｘ１Ｃａ１−ｘ１ＭｎＯ３（０＜ｘ１＜１）を含み、前記Ｚは、Ｐｒ、Ｌａ、Ｇｄ、Ｃｅ、Ｐｍ、Ｓｍ、Ｅｕ、Ｔｄ、Ｄｙ、Ｈｏ、Ｅｒ、Ｙｂ及びＬｕよりなる群から選択された少なくとも１つを含む、請求項１〜４のいずれか１つに記載の記憶装置。
  6. 前記第１化合物領域は、Ｐｒｘ１Ｃａ１−ｘ１ＭｎＯ３（０＜ｘ１＜１）を含む、請求項１〜４のいずれか１つに記載の記憶装置。
  7. 前記第１元素は、Ｃｕ及びＡｇよりなる群から選択された少なくとも１つを含む、請求項１〜６のいずれか１つに記載の記憶装置。
  8. 前記第２元素は、Ｗ、Ｍｏ、Ａｌ、Ｎｉ、Ｔａ及びＣｒよりなる群から選択された少なくとも１つを含む、請求項１〜７のいずれか１つに記載の記憶装置。
  9. 前記第１導電層は、前記第１方向と交差する第２方向に沿って延び、
    前記第２導電層は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿って延びた、請求項１〜８のいずれか１つに記載の記憶装置。
  10. 前記第１導電層は、複数設けられ、
    前記複数の第１導電層は、前記第１方向と交差する第２方向に沿って延び、
    前記複数の第１導電層は、前記第１方向及び前記第２方向を含む平面と交差する第３方向において互いに離れ、
    前記第２導電層は、前記第３方向に沿って延び、
    前記第１中間層は、前記複数の第１導電層のそれぞれと前記第２導電層との間に設けられた、請求項１〜８のいずれか１つに記載の記憶装置。
  11. 前記第１中間層は、
    前記複数の第１導電層の１つと前記第１方向において重なる部分と、
    前記複数の第１導電層の別の１つと前記第１方向において重なる部分と、
    前記複数の第１導電層の前記１つと前記複数の第１導電層の前記別の１つとの間と、前記第１方向において重なる部分と、
    を含む、請求項１０記載の記憶装置。
  12. 前記第１元素を含む複数の第３導電層と、
    前記第２元素を含む第４導電層であって前記複数の第３導電層の１つから前記第４導電層への方向は前記第１方向に沿う、前記第４導電層と、
    前記複数の第３導電層の１つと前記第４導電層との間に設けられた第２中間層と、
    を備え、
    前記複数の第３導電層は、前記第２方向に沿って延び、
    前記複数の第３導電層は、前記第３方向において互いに離れ、
    前記第４導電層は、前記第３方向に沿って延び、
    前記複数の前記第３導電層の前記１つと、前記複数の前記第１導電層の１つ、との間に前記第２導電層の一部が設けられ、
    前記第２導電層の前記一部と、前記複数の前記第３導電層の前記１つと、の間に、前記第４導電層の一部が設けられた、請求項１０または１１に記載の記憶装置。
  13. 前記第２中間層は、
    第３化合物領域と、
    前記第３化合物領域と前記第４導電層との間に設けられ前記第２元素の酸化物を含む第４化合物領域と、
    を含み、
    前記第２中間層は、第３状態と第４状態とを含み、
    前記第３状態における前記第３導電層と前記第４導電層との間の第３電気抵抗は、前記第４状態における前記第３導電層と前記第４導電層との間の第４電気抵抗よりも高く、
    前記第３状態において、前記第３化合物領域は、第７部分領域と第８部分領域とを含み、前記第８部分領域から前記第７部分領域への方向は前記第１方向と交差し、前記第７部分領域における前記第１元素の濃度は、前記第８部分領域における前記第１元素の濃度よりも高く、
    前記第３状態において、前記第４化合物領域は、第９部分領域と第１０部分領域とを含み、前記第９部分領域から前記第７部分領域への方向は前記第１方向に沿い、前記第１０部分領域から前記第８部分領域への方向は前記第１方向に沿い、
    前記第３状態における前記第９部分領域の前記第１方向に沿う厚さは、前記第３状態における前記第１０部分領域の前記第１方向に沿う厚さよりも厚い、請求項１２記載の記憶装置。
JP2018130453A 2018-07-10 2018-07-10 記憶装置 Pending JP2020009937A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018130453A JP2020009937A (ja) 2018-07-10 2018-07-10 記憶装置
US16/290,546 US10658579B2 (en) 2018-07-10 2019-03-01 Storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018130453A JP2020009937A (ja) 2018-07-10 2018-07-10 記憶装置

Publications (1)

Publication Number Publication Date
JP2020009937A true JP2020009937A (ja) 2020-01-16

Family

ID=69138543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018130453A Pending JP2020009937A (ja) 2018-07-10 2018-07-10 記憶装置

Country Status (2)

Country Link
US (1) US10658579B2 (ja)
JP (1) JP2020009937A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101392662B1 (ko) 2009-08-14 2014-05-07 4디-에스 피티와이 엘티디 이종 접합 산화물 비휘발성 메모리 장치
US20140001429A1 (en) 2012-07-02 2014-01-02 4-Ds Pty, Ltd Heterojunction oxide memory device with barrier layer
JP2011054766A (ja) 2009-09-02 2011-03-17 Semiconductor Technology Academic Research Center 抵抗変化型メモリとその製造方法
JP5543819B2 (ja) * 2010-03-26 2014-07-09 株式会社東芝 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
US8531867B2 (en) * 2011-05-05 2013-09-10 Adesto Technologies Corporation Conductive filament based memory elements and methods with improved data retention and/or endurance
JP5583738B2 (ja) 2012-11-22 2014-09-03 株式会社半導体理工学研究センター 抵抗変化型メモリ
US9406379B2 (en) * 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US8913418B2 (en) * 2013-03-14 2014-12-16 Intermolecular, Inc. Confined defect profiling within resistive random memory access cells
US9246085B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. Shaping ReRAM conductive filaments by controlling grain-boundary density

Also Published As

Publication number Publication date
US10658579B2 (en) 2020-05-19
US20200020854A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
JP5790660B2 (ja) 半導体装置
US10096770B2 (en) Magnetic memory device and method for manufacturing the same
JP6283437B1 (ja) 磁気記憶装置
JP6112106B2 (ja) 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法
US20120292587A1 (en) Nonvolatile memory device
JP5783174B2 (ja) 半導体装置及びその動作方法
US10783947B2 (en) Magnetic memory device
KR20190005665A (ko) 저항 변화 메모리 소자
JP2020107790A (ja) 磁気トンネル接合素子及び磁気抵抗メモリ装置
US10276786B2 (en) Magnetic memory
US10103328B2 (en) Nonvolatile memory device
JP6430306B2 (ja) 不揮発性記憶装置
US20200243606A1 (en) Semiconductor memory device
JP2020009937A (ja) 記憶装置
JP6433860B2 (ja) 記憶装置
US9735201B2 (en) Memory device
US10312440B2 (en) Variable resistance element and memory device
JP2021048190A (ja) 磁気メモリ
US9530823B2 (en) Memory device and method for manufacturing the same
JP2015005622A (ja) 半導体素子及び半導体装置
JP2013197206A (ja) 不揮発性記憶装置及びその製造方法
JP6946253B2 (ja) 磁気記憶装置
JP2023137495A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905