JP7020690B2 - メモリスタ素子およびその製造の方法 - Google Patents
メモリスタ素子およびその製造の方法 Download PDFInfo
- Publication number
- JP7020690B2 JP7020690B2 JP2018545530A JP2018545530A JP7020690B2 JP 7020690 B2 JP7020690 B2 JP 7020690B2 JP 2018545530 A JP2018545530 A JP 2018545530A JP 2018545530 A JP2018545530 A JP 2018545530A JP 7020690 B2 JP7020690 B2 JP 7020690B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- metal oxide
- amorphous metal
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、メモリスタ素子およびその製造の方法に関する。
本発明の背景の以下の考察は、本発明の理解を容易にすることを意図する。しかし、考察が、本明細書の請求項のいずれか1項の優先日において、オーストラリアもしくは任意の他の国で、参照された資料のいずれかが発行されている、公知である、または共通の一般知識の一部であることの承認または容認ではないことがわかる。
本発明の第一の態様によって、メモリスタ素子が提供され、メモリスタ素子が:
第一の電極と;
第二の電極と;
第一の電極の表面上に配置されたカソード金属層と;
第二の電極とカソード金属層との間に配置され、電気的に接触しているアクティブ領域とを含み、アクティブ領域がアモルファス金属酸化物の少なくとも一つの層を含み、
スイッチング電圧が第一の電極と第二の電極との間に印加されると、アクティブ領域が抵抗スイッチング動作を呈する。
a)第一の電極を提供する工程と;
b)第二の電極を提供する工程と;
c)第一の電極の表面上に配置されたカソード金属層を提供する工程と;
d)第二の電極とカソード金属層との間に配置され、電気的に接触しているアクティブ領域を提供する工程とを含み、アクティブ領域がアモルファス金属酸化物の少なくとも一つの層を含み、
スイッチング電圧が第一の電極と第二の電極との間に印加されると、アクティブ領域が抵抗スイッチング動作を呈する。
a)基板上に下部電極を堆積する工程と;
b)アクティブ領域を画定するために、堆積された下部電極上にアモルファス金属酸化物の少なくとも一つの層を堆積する工程と;
c)アモルファス金属酸化物の少なくとも一つの層上にカソード金属層を堆積する工程と;
d)アクティブ領域が下部電極とカソード金属層との間に配置され、電気的に接触しているように、堆積されたカソード金属層上に上部電極を堆積する工程とを含み、
スイッチング電圧が上部電極と下部電極との間に印加されると、アクティブ領域が抵抗スイッチング動作を呈する。
本発明の範囲内であることができる任意の他の形態にもかかわらず、本発明の好ましい実施形態を、添付図面を参照しながら、例としてのみ記載する。
以下の記載では、異なる実施形態における同じまたは同一の符号が同一のまたは類似の特徴を示すことに留意されたい。
図1(a)に示すように、本発明の好ましい実施形態によって作製された代表的な単層メモリスタ素子10の模式断面図が提供される。単層素子10は、単層MIM素子10の上部電極および下部電極としてそれぞれ働く第一の電極20および第二の電極30を含む、スタックされたパッシブ二端子金属-絶縁体-金属(MIM)素子またはセルである。第一の電極20および第二の電極30は、プラチナ、パラジウム、金、タングステンおよび窒化チタンからなる群より選択される金属から作製された不活性高仕事関数金属電極である。
本発明者らは、汎用抵抗スイッチング単層MIM素子10を達成するための望ましい要件が単層MIM素子10の金属-絶縁体遷移を誘発するための低または無初期電気的応力(または電鋳電圧/電流)であることを発見した。以下に記載されるように、本発明の好ましい実施形態の単層MIM素子10の電鋳電圧/電流閾値を制御するために、三つの製造パラメータを採用することができる。
図2(a)に示すように、本発明のもう一つの好ましい実施形態によって作製された代表的な二層メモリスタ素子100の模式断面図が提供される。
本発明の方法によって製造された単層MIM素子10および二層MIM素子100は、従来型のSTOに基づくメモリスタ素子を上回る、多数の別個の効果を提供する。
本発明が先に記載した実施形態に限定されず、他の実施形態を包含することができることがわかる。
Claims (16)
- 第一の電極と;
第二の電極と;
前記第一の電極の表面上に配置されたカソード金属層と;
前記第二の電極と前記カソード金属層との間に配置され、且つ、それらに電気的に接触するアクティブ領域であって、アモルファス金属酸化物の少なくとも一つの層を含む前記アクティブ領域と、
を含み、
スイッチング電圧が、前記第一の電極と前記第二の電極との間に印加されると、前記メモリスタ素子は、前記アクティブ領域が抵抗スイッチング動作を呈するように構成され、
前記アモルファス金属酸化物の少なくとも一つの層が、酸素欠損アモルファス金属酸化物を包含し、
前記酸素欠損アモルファス金属酸化物が、0.05<x<0.15である式(アモルファス-SrTiO 3-x )で表されるチタン酸ストロンチウムを包含する、
メモリスタ素子。 - 前記アモルファス金属酸化物の少なくとも一つの層が、さらに一つのアモルファス金属酸化物層を含む、請求項1記載のメモリスタ素子。
- 前記アモルファス金属酸化物層が、式(アモルファス-SrTiO3-x)で表されるチタン酸ストロンチウムを包含する、請求項2記載のメモリスタ素子。
- 前記酸素欠損アモルファス金属酸化物層および前記アモルファス金属酸化物層の各々が、15nm~40nmの範囲内である厚さを有する、請求項2記載のメモリスタ素子。
- 前記酸素欠損アモルファス金属酸化物が、クロムおよびニオブからなる群より選択されるドーパント元素のドーピング原子を含む、請求項1から4のうちいずれか1項記載のメモリスタ素子。
- 前記ドーパント元素がニオブであり、前記チタンに対する前記ニオブの比が、0.02~0.05の間である、請求項5記載のメモリスタ素子。
- 前記アモルファス金属酸化物の少なくとも一つの層が、15nm~40nmの範囲内である厚さを有する、請求項1記載のメモリスタ素子。
- 前記カソード金属層が、2nm~15nmの範囲内である厚さを有する、請求項1から7のうちいずれか1項記載のメモリスタ素子。
- 前記カソード金属層が、5nm~10nmの範囲内である厚さを有する、請求項1から8のうちいずれか1項記載のメモリスタ素子。
- 前記第一の電極および前記第二の電極の各々が、25nm~35nmの範囲内である厚さを有する、請求項1から9のうちいずれか1項記載のメモリスタ素子。
- 前記抵抗スイッチング動作が、順方向および逆方向の一方または両方で発生するバイポーラ抵抗スイッチング動作を含む、請求項1から10のうちいずれか1項記載のメモリスタ素子。
- 前記抵抗スイッチング動作が、順方向、逆方向、および相補型抵抗スイッチング動作のうち一つまたは複数で発生するバイポーラ抵抗スイッチング動作を含む、請求項1~10のうちいずれか1項記載のメモリスタ素子。
- メモリスタ素子を製造する方法であって、:
a)第一の電極を提供する工程と;
b)第二の電極を提供する工程と;
c)前記第一の電極の表面上に配置されたカソード金属層を提供する工程と;
d)前記第二の電極と前記カソード金属層との間に配置され、電気的に接触しているアクティブ領域であって、アモルファス金属酸化物の少なくとも一つの層を含む前記アクティブ領域、を提供する工程とを含み、
スイッチング電圧が、前記第一の電極と前記第二の電極との間に印加されると、前記アクティブ領域が、抵抗スイッチング動作を呈し、
前記アモルファス金属酸化物の少なくとも一つの層が、酸素欠損アモルファス金属酸化物を包含し、前記酸素欠損アモルファス金属酸化物が、0.05<x<0.15である式(アモルファス-SrTiO 3-x )で表されるチタン酸ストロンチウムを包含する、
方法。 - 前記工程a)~d)の一つ室温が室温で実施される、請求項13記載の方法。
- 基板上にメモリスタ素子を製造する方法であって、:
a)基板上に下部電極を堆積する工程と;
b)アクティブ領域を画定するために、堆積された下部電極上にアモルファス金属酸化物の少なくとも一つの層を堆積する工程と;
c)前記アモルファス金属酸化物の少なくとも一つの層上にカソード金属層を堆積する工程と;
d)前記アクティブ領域が、下部電極と前記カソード金属層との間に配置され、且つ、それらに電気的に接触するように、堆積された前記カソード金属層上に上部電極を堆積する工程と、
を含み、
スイッチング電圧が上部電極と下部電極との間に印加されると、前記アクティブ領域が抵抗スイッチング動作を呈し、
前記アモルファス金属酸化物の少なくとも一つの層が、酸素欠損アモルファス金属酸化物を包含し、前記酸素欠損アモルファス金属酸化物が、0.05<x<0.15である式(アモルファス-SrTiO 3-x )で表されるチタン酸ストロンチウムを包含する、
方法。 - 前記工程a)~d)の一つ以上が室温で実施される、請求項15記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
AU2015904857A AU2015904857A0 (en) | 2015-11-24 | A memristor device and a method of fabrication thereof | |
AU2015904857 | 2015-11-24 | ||
PCT/AU2016/051145 WO2017088016A1 (en) | 2015-11-24 | 2016-11-23 | A memristor device and a method of fabrication thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018538701A JP2018538701A (ja) | 2018-12-27 |
JP2018538701A5 JP2018538701A5 (ja) | 2020-01-09 |
JP7020690B2 true JP7020690B2 (ja) | 2022-02-16 |
Family
ID=58762863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018545530A Active JP7020690B2 (ja) | 2015-11-24 | 2016-11-23 | メモリスタ素子およびその製造の方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10985318B2 (ja) |
EP (1) | EP3381066B1 (ja) |
JP (1) | JP7020690B2 (ja) |
CN (1) | CN108475727A (ja) |
AU (1) | AU2016361453B2 (ja) |
WO (1) | WO2017088016A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018006131A1 (en) * | 2016-07-06 | 2018-01-11 | Rmit University | Multifunctional and multi-bit resistive storage memories |
KR101922049B1 (ko) * | 2018-01-25 | 2019-02-20 | 재단법인 대구경북과학기술원 | 인공 시냅스 소자 및 이의 제조방법 |
CN108428700B (zh) * | 2018-03-15 | 2020-11-24 | 西南交通大学 | 一种室温下忆阻及负微分效应稳定共存器件的制备方法 |
CN108899418B (zh) * | 2018-07-09 | 2022-02-15 | 广东工业大学 | 一种非晶薄膜器件及其制备方法和应用 |
US10930343B2 (en) | 2018-08-21 | 2021-02-23 | Hewlett Packard Enterprise Development Lp | Symmetric bipolar switching in memristors for artificial intelligence hardware |
TWI694623B (zh) * | 2019-07-10 | 2020-05-21 | 國立清華大學 | 鹵化半導體憶阻器與類神經元件 |
CN110600610A (zh) * | 2019-09-26 | 2019-12-20 | 中国科学院微电子研究所 | 人工神经突触器件及其制备方法 |
CN110911560B (zh) * | 2019-11-29 | 2021-10-08 | 华中科技大学 | 一种平面型忆阻器及其制备方法 |
CN112701220B (zh) * | 2020-10-23 | 2024-02-06 | 大连理工大学 | 一种带有金属Hf缓冲层的HfO2基忆阻器及其制作方法 |
TWI773596B (zh) * | 2021-11-24 | 2022-08-01 | 國立清華大學 | 無鉛金屬鹵化物憶阻器及其用途 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100264397A1 (en) | 2009-04-20 | 2010-10-21 | Qiangfei Xia | Memristive device with a bi-metallic electrode |
US20130087755A1 (en) | 2010-01-07 | 2013-04-11 | Themistoklis Prodromakis | Electrically actuated switch |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2901601B1 (fr) | 2006-05-24 | 2008-12-19 | Univ Grenoble 1 | Microscope a force atomique asservi |
TW201408810A (zh) * | 2012-07-12 | 2014-03-01 | Applied Materials Inc | 用於沉積貧氧金屬膜的方法 |
KR101457812B1 (ko) * | 2013-08-19 | 2014-11-05 | 포항공과대학교 산학협력단 | 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이 |
WO2015034494A1 (en) * | 2013-09-05 | 2015-03-12 | Hewlett-Packard Development Company, L.P. | Memristor structures |
US9899450B2 (en) * | 2015-09-15 | 2018-02-20 | The Regents Of The University Of California | Memristors and method for fabricating memristors |
-
2016
- 2016-11-23 JP JP2018545530A patent/JP7020690B2/ja active Active
- 2016-11-23 CN CN201680076329.3A patent/CN108475727A/zh active Pending
- 2016-11-23 US US15/778,776 patent/US10985318B2/en active Active
- 2016-11-23 EP EP16867449.7A patent/EP3381066B1/en active Active
- 2016-11-23 AU AU2016361453A patent/AU2016361453B2/en active Active
- 2016-11-23 WO PCT/AU2016/051145 patent/WO2017088016A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100264397A1 (en) | 2009-04-20 | 2010-10-21 | Qiangfei Xia | Memristive device with a bi-metallic electrode |
US20130087755A1 (en) | 2010-01-07 | 2013-04-11 | Themistoklis Prodromakis | Electrically actuated switch |
Non-Patent Citations (1)
Title |
---|
Hussein Nili , * Sumeet Walia , Ahmad Esmaielzadeh Kandjani , Rajesh Ramanathan , Philipp Gutruf , Taimur Ahmed , Sivacarendran Balendhran , Vipul Bansal , Dmitri B. Strukov , Omid Kavehei , Madhu Bhaskaran , and Sharath Sriram *,Donor-Induced Performance Tuning of Amorphous SrTiO 3Memristive Nanodevices: Multistate Resistive Switchingand Mechanical Tunability,ADVANCED FUNCTIONAL MATERIALS,2015 WILEY-VCH Verlag GmbH & Co. KGaA, Weinheim,2015年04月14日,P3172-3182 |
Also Published As
Publication number | Publication date |
---|---|
EP3381066A4 (en) | 2019-07-24 |
AU2016361453B2 (en) | 2022-05-12 |
WO2017088016A1 (en) | 2017-06-01 |
US20180351095A1 (en) | 2018-12-06 |
US10985318B2 (en) | 2021-04-20 |
CN108475727A (zh) | 2018-08-31 |
EP3381066B1 (en) | 2021-04-28 |
EP3381066A1 (en) | 2018-10-03 |
AU2016361453A1 (en) | 2018-06-14 |
JP2018538701A (ja) | 2018-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7020690B2 (ja) | メモリスタ素子およびその製造の方法 | |
JP2018538701A5 (ja) | ||
KR100693409B1 (ko) | 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법 | |
TWI619242B (zh) | 具有切換層及中間電極層之電阻切換裝置及其形成方法 | |
KR100790882B1 (ko) | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 | |
EP3602561B1 (en) | A switching resistor and method of making such a device | |
KR20130011600A (ko) | 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법 | |
US8749023B2 (en) | Resistance-variable memory device and a production method therefor | |
US10043973B2 (en) | Resistance random access memory device | |
US20140183432A1 (en) | MoOx-Based Resistance Switching Materials | |
RU2706207C1 (ru) | Способ изготовления мемристора с наноконцентраторами электрического поля | |
WO2016163978A1 (en) | Electrically conducting oxygen diffusion barriers for memristors and selectors | |
TWI500193B (zh) | 記憶體元件與其製程 | |
US20160043312A1 (en) | Memristors with dopant-compensated switching | |
KR20160123793A (ko) | 이중층 구조를 가지는 저항변화메모리 및 이중층 구조를 가지는 저항변화메모리의 제조방법 | |
US20220320430A1 (en) | Resistive random-access memory devices with engineered electronic defects and methods for making the same | |
US11925129B2 (en) | Multi-layer selector device and method of fabricating the same | |
US20220367802A1 (en) | Resistive random-access memory devices with multi-component electrodes | |
KR20100090586A (ko) | 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법 | |
WO2022241139A1 (en) | Resistive random-access memory devices with engineered electronic defects and methods for making the same | |
TWI399830B (zh) | 電阻式非揮發性記憶體 | |
JP2013058792A (ja) | 抵抗変化型メモリ | |
KR20090041794A (ko) | 상온 공정에 의한 저항 변화 기억 소자용 박막 구조물의제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20191121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210720 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7020690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |