KR20160123793A - 이중층 구조를 가지는 저항변화메모리 및 이중층 구조를 가지는 저항변화메모리의 제조방법 - Google Patents
이중층 구조를 가지는 저항변화메모리 및 이중층 구조를 가지는 저항변화메모리의 제조방법 Download PDFInfo
- Publication number
- KR20160123793A KR20160123793A KR1020150054417A KR20150054417A KR20160123793A KR 20160123793 A KR20160123793 A KR 20160123793A KR 1020150054417 A KR1020150054417 A KR 1020150054417A KR 20150054417 A KR20150054417 A KR 20150054417A KR 20160123793 A KR20160123793 A KR 20160123793A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- layer
- hfo
- aluminum oxide
- hafnium oxide
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910000449 hafnium oxide Inorganic materials 0.000 claims abstract description 63
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims abstract description 63
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 51
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 30
- 239000001301 oxygen Substances 0.000 claims abstract description 22
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000008859 change Effects 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 239000002243 precursor Substances 0.000 claims description 8
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 238000010926 purge Methods 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- NPEOKFBCHNGLJD-UHFFFAOYSA-N ethyl(methyl)azanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]C.CC[N-]C.CC[N-]C.CC[N-]C NPEOKFBCHNGLJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 239000007800 oxidant agent Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 166
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 11
- 239000002355 dual-layer Substances 0.000 description 8
- 230000006399 behavior Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- -1 oxygen ions Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H01L27/24—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
-
- H01L27/11507—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1443—Non-volatile random-access memory [NVRAM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 기판 상에 제 1 전극층을 형성하는 단계; 상기 제 1 전극층 상에 원자층증착방법(ALD)을 이용하여 하프늄산화물층(HfOx)을 형성하는 단계; 상기 하프늄산화물층(HfOx) 상에 상기 원자층증착방법을 이용하여 알루미늄산화물층(AlOy)을 형성하는 단계; 및 상기 하프늄산화물층(HfOx) 및/또는 상기 알루미늄산화물층(AlOy)에 산소공공(oxygen vacancy)을 유발할 수 있도록, 상기 알루미늄산화물층(AlOy) 상에 제 2 전극층을 형성하는 단계;를 포함하는, 이중층 구조를 가지는 저항변화메모리의 제조방법 및 이를 이용하여 구현한 이중층 구조를 가지는 저항변화메모리를 제공한다.
Description
본 발명은 메모리 및 메모리의 제조방법에 관한 것으로서, 더 상세하게는 이중층 구조를 가지는 저항변화메모리 및 이중층 구조를 가지는 저항변화메모리의 제조방법에 관한 것이다.
1900년대 후반 이후 반도체 메모리의 응용분야는 PC에 국한되지 않고 각종 전자기기에 사용되면서 그 수요가 급격히 증가해 왔으며, 이러한 시장의 요구에 따라 반도체 소자의 집적도는 반도체 공정 기술의 발전에 힘입어 무어의 법칙(Moore's law)과 황의 법칙(Hwang's law)에서 묘사된 바와 같이 해마다 급격한 증가를 거듭해 오고 있다.
소자의 고집적도를 위해 지금까지는 소자의 크기를 줄이는 데 많은 연구를 해왔으나 물리적인 한계에 다다라 최근에는 소자의 크기 이외의 조건을 바꾸어 집적도를 향상시키고자 하는 연구가 활발히 진행되고 있다. 그 중 주로 연구되는 것은 적층구조 방식으로서 적층이 가능한 물질을 이용한 메모리를 공정을 통해 셀들을 층층이 쌓아 올리는 방법과 하나의 셀에 여러 개의 정보를 저장할 수 있도록 소자의 정보 저장 능력을 향상시키는 연구(multi level cell)가 있다.
한편, 저항변화메모리(resistive switching memory, 이하 ReRAM)의 경우는 실리콘 공정 대비 저온에서 모든 공정을 진행할 수 있다는 장점과 박막 형성과정이 간단하다는 장점을 살려 3D 적층을 이용하여 고집적 메모리를 구현하기 위해서 연구가 진행되고 있다. 그러나 ReRAM 거동의 원인이 되는 스위칭 메커니즘은 아직까지 명확하게 규명되지 않은 실정이며, 여러 연구 그룹에서 저항변화 원리를 이해하기 위한 연구를 계속 수행하고 있다. 또한, ReRAM 소자의 실용화를 위해 신재료 개발, 최적 증착공정기술 개발, 소자의 안정성 및 균일성 확보가 반드시 필요하다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 새로운 공정기술 개발을 통해 저전력으로 높은 저항변화율을 갖는 이중층 구조를 가지는 저항변화메모리 및 이중층 구조를 가지는 저항변화메모리의 제조방법에 관한 것이다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 이중층 구조를 가지는 저항변화메모리의 제조방법이 제공된다. 상기 이중층 구조를 가지는 저항변화메모리의 제조방법은 기판 상에 제 1 전극층을 형성하는 단계; 상기 제 1 전극층 상에 원자층증착방법(ALD)을 이용하여 하프늄산화물층(HfOx)을 형성하는 단계; 상기 하프늄산화물층(HfOx) 상에 상기 원자층증착방법을 이용하여 알루미늄산화물층(AlOy)을 형성하는 단계; 및 상기 하프늄산화물층(HfOx) 및/또는 상기 알루미늄산화물층(AlOy)에 산소공공(oxygen vacancy)을 유발할 수 있도록, 상기 알루미늄산화물층(AlOy) 상에 제 2 전극층을 형성하는 단계;를 포함할 수 있다.
상기 이중층 구조를 가지는 저항변화메모리의 제조방법에 있어서, 상기 제 1 전극층 상에 원자층증착방법을 이용하여 상기 하프늄산화물층(HfOx)을 형성하는 단계;는, 챔버 내에 TEMAHf(tetrakis(ethylmethylamino)hafnium) 전구체(precursor)를 공급함으로써 상기 하프늄산화물층(HfOx)을 형성하는 단계;를 포함할 수 있다.
상기 이중층 구조를 가지는 저항변화메모리의 제조방법에 있어서, 상기 하프늄산화물층(HfOx) 상에 상기 원자층증착방법을 이용하여 알루미늄산화물층(AlOy)을 형성하는 단계;는, 챔버 내에 TMA(trimethylaluminum) 전구체(precursor)를 공급함으로써 상기 알루미늄산화물층(AlOy)을 형성하는 단계;를 포함할 수 있다.
상기 이중층 구조를 가지는 저항변화메모리의 제조방법에 있어서, 상기 제 2 전극층은 알루미늄(Al), 하프늄(Hf), 티타늄(Ti) 및 탄탈럼(Ta) 중 적어도 어느 하나를 포함할 수 있다.
상기 이중층 구조를 가지는 저항변화메모리의 제조방법에 있어서, 상기 하프늄산화물층(HfOx)과 상기 알루미늄산화물층(AlOy)은 상기 챔버 내에 산화제(oxidizer)로 물(H2O)과 퍼지가스(purging gas)로 아르곤(Ar)을 사용함으로써 형성된 것일 수 있다.
상기 이중층 구조를 가지는 저항변화메모리의 제조방법에 있어서, 상기 하프늄산화물층(HfOx)과 상기 알루미늄산화물층(AlOy)은 동일한 챔버에서 인-시튜(in-situ) 공정으로 형성될 수 있다.
본 발명의 다른 관점에 따르면, 이중층 구조를 가지는 저항변화메모리가 제공된다. 상기 이중층 구조를 가지는 저항변화메모리는 기판 상에 형성된 제 1 전극층; 상기 제 1 전극층 상에 원자층증착방법(ALD)을 이용하여 형성된 하프늄산화물층(HfOx); 상기 하프늄산화물층(HfOx) 상에 상기 원자층증착방법을 이용하여 형성된 알루미늄산화물층(AlOy); 및 상기 하프늄산화물층(HfOx) 및/또는 상기 알루미늄산화물층(AlOy)으로 산소공공(oxygen vacancy)을 유발할 수 있도록, 상기 알루미늄산화물층(AlOy) 상에 형성된 제 2 전극층;을 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 새로운 공정방법을 개발함으로써 저전력으로 구동 가능하며, 계면 특성이 우수하고, 정보저장능력과 내구성이 우수한 이중층 구조를 가지는 저항변화메모리 및 이중층 구조를 가지는 저항변화메모리의 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 이중층 구조를 가지는 저항변화메모리의 제조방법을 개략적으로 도시한 공정순서도이다.
도 2는 본 발명의 일 실시예에 따른 이중층 구조를 가지는 저항변화메모리의 구조 및 저항변화 거동을 개략적으로 도해하는 도면이다.
도 3은 본 발명의 실험예에 따른 저항변화메모리 샘플의 전류-전압 특성을 분석한 결과이다.
도 4는 본 발명의 실험예에 따른 저항변화메모리 샘플의 셋/리셋 전압 및 저항상태의 누적 확률 분포를 나타낸 결과이다.
도 5는 본 발명의 실험예에 따른 저항변화메모리 샘플의 펄스 내구성, 데이터 유지기록 및 멀티레벨 동작 특성을 측정한 결과이다.
도 2는 본 발명의 일 실시예에 따른 이중층 구조를 가지는 저항변화메모리의 구조 및 저항변화 거동을 개략적으로 도해하는 도면이다.
도 3은 본 발명의 실험예에 따른 저항변화메모리 샘플의 전류-전압 특성을 분석한 결과이다.
도 4는 본 발명의 실험예에 따른 저항변화메모리 샘플의 셋/리셋 전압 및 저항상태의 누적 확률 분포를 나타낸 결과이다.
도 5는 본 발명의 실험예에 따른 저항변화메모리 샘플의 펄스 내구성, 데이터 유지기록 및 멀티레벨 동작 특성을 측정한 결과이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 접합하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일 실시예에 따른 이중층 구조를 가지는 저항변화메모리의 제조방법을 개략적으로 도시한 공정순서도이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 이중층 구조를 가지는 저항변화메모리의 제조방법은 기판 상에 제 1 전극층을 형성하는 단계(S100), 제 1 전극층 상에 원자층증착방법을 이용하여 하프늄산화물층(HfOx)을 형성하는 단계(S200), 하프늄산화물층(HfOx) 상에 원자층증착방법을 이용하여 알루미늄산화물층(AlOy)을 형성하는 단계(S300) 및 하프늄산화물층(HfOx) 및/또는 알루미늄산화물층(AlOy)에 산소공공(oxygen vacancy)을 유발할 수 있도록, 알루미늄산화물층(AlOy) 상에 제 2 전극층을 형성하는 단계(S400)를 포함할 수 있다.
한편, 본 발명의 일 실시예에 의해 구현된 이중층 구조를 가지는 저항변화메모리는 기판 상에 형성된 제 1 전극층, 상기 제 1 전극층 상에 원자층증착방법(ALD)을 이용하여 형성된 하프늄산화물층(HfOx), 상기 하프늄산화물층 상에 상기 원자층증착방법을 이용하여 형성된 알루미늄산화물층(AlOy) 및 상기 하프늄산화물층 및/또는 상기 알루미늄산화물층으로 산소공공(oxygen vacancy)을 유발할 수 있도록, 상기 알루미늄산화물층 상에 형성된 제 2 전극층을 포함할 수 있다. 이에 대한 이중층 구조를 가지는 저항변화메모리의 제조방법에 대한 상세한 설명은 도 2를 참조하여 후술한다.
도 2는 본 발명의 일 실시예에 따른 이중층 구조를 가지는 저항변화메모리의 구조 및 저항변화 거동을 개략적으로 도해하는 도면이다.
먼저, 도 2의 (a)를 참조하면, 본 발명의 일 실시예에 따른 이중층 구조를 가지는 저항변화메모리(1000)는 기판(미도시) 상에 제 1 전극층(100)을 형성할 수 있다. 상기 기판은 실리콘(Si) 성분을 함유한 것을 사용할 수 있으며, 예를 들면, 실리콘(Si) 웨이퍼(wafer) 또는 이산화규소(SiO2)를 사용할 수 있다. 제 1전극층(100)을 형성하기 전에 상기 기판 상에 전자빔증발증착(electron beam evaporator) 방법을 이용하여 티타늄(Ti) 접착층(adhesion layer)을 형성할 수 있다. 상기 접착층이 형성된 기판 상에 스퍼터링(sputtering) 방법을 이용하여 제 1 전극층(100)을 형성할 수 있다. 제 1 전극층(100)은 예를 들어, 백금(Pt)과 같은 금속을 사용할 수 있다.
또한, 제 1 전극층(100) 상에 원자층증착(atomic layer deposition) 방법을 이용하여 하프늄산화물층(HfOx, 202)을 형성할 수 있다. 제 1 챔버 내에 제 1 전극층(100)이 형성된 기판을 반입하고, 반입된 기판 상에 TEMAHf(tetrakis(ethylmethylamino)hafnium) 전구체(precursor)를 공급하고, 산화제(oxidizer)로 물(H2O)과 퍼지가스(purging gas)로 아르곤(Ar)을 사용함으로써 하프늄산화물층(202)을 형성할 수 있다. 여기서, 하프늄산화물층(202)은 원자층증착방법을 사용함으로써 형성하기 때문에, 다른 증착방법을 이용하여 형성한 하프늄산화물층 보다 두께 균일도(thickness uniformity)가 더 향상될 수 있다. 하프늄산화물층(202)이 형성된 이후에 다음 공정을 수행하기 위해서 상기 제 1 챔버의 외부로 상기 기판이 반출될 수 있다.
한편, 하프늄산화물층(202) 상에 상기 원자층증착방법을 이용하여 알루미늄산화물층(AlOy, 204)을 형성할 수 있다. 하프늄산화물층(202)이 형성된 기판을 제 2 챔버 내부로 반입할 수 있다. 반입된 상기 기판 상에 TMA(trimethylaluminum) 전구체(precursor)를 공급하고, 산화제(oxidizer)로 물(H2O)과 퍼지가스(purging gas)로 아르곤(Ar)을 사용함으로써 알루미늄산화물층(204)을 형성할 수 있다. 알루미늄산화물층(204)도 상기 하프늄산화물층(202)과 같이 원자층증착방법을 이용하기 때문에 두께 균일도가 우수한 특성을 가질 수 있다. 알루미늄산화물층(204)이 형성된 이후에 다음 공정을 수행하기 위해서 상기 제 2 챔버의 외부로 상기 기판이 반출될 수 있다.
여기서, 상기 하프늄산화물층(202)과 상기 알루미늄산화물층(204)은 동일한 챔버에서 인-시튜(in-situ) 공정으로 형성될 수 있다. 상기 인-시튜 공정을 수행하여 형성된 상기 산화물층(202, 204)의 계면 특성은 제 1 챔버 및 제 2 챔버 각각에서 형성된 하프늄산화물층(202)과 알루미늄산화물층(204)의 계면 특성보다 더 우수할 수 있다. 이는, 상기 인-시튜로 증착되는 경우의 계면에서 불순물(impurity)이 존재할 확률이 상기 각각의 챔버에서 증착되는 경우의 계면에서 불순물이 존재할 확률 보다 더 적기 때문에 각 층 사이의 계면 특성이 더 우수할 수 있다.
또한, 상기 인-시튜 공정으로 형성된 하프늄산화물층(202)와 알루미늄산화물층(204) 사이의 계면에는 불순물에 의한 산소이온 및 산소공공(206)의 재결합 확률이 더 적어 상대적으로 더 높은 전기적인 특성을 가질 수 있다. 또, 상기 하프늄산화물층(202)과 알루미늄산화물층(204)은 이후에 인가된 전압에 의해서 저항상태(고저항상태(HRS)에서 저저항상태(LRS) 또는 저저항상태(LRS)에서 고저항상태(HRS))가 가변될 수 있는 저항변화층(200)으로 이해될 수 있다.
마지막으로, 상기 알루미늄산화물층(204) 상에 전자빔증발증착 방법을 이용하여 제 2 전극층(300)을 형성할 수 있다. 형성된 제 2 전극층(300)은 산소친화력이 높은 물질로서, 예를 들면, 알루미늄(Al), 하프늄(Hf), 티타늄(Ti) 및 탄탈럼(Ta) 중 적어도 어느 하나를 포함할 수 있다. 제 2 전극층(300)은 하프늄산화물층(202) 및/또는 알루미늄산화물층(204)으로부터 산소 이온을 받아들여 하프늄산화물층(202) 및/또는 알루미늄산화물층(204)에 산소공공(oxygen vacancy, 206)을 유발할 수 있다.
즉, 예를 들어, 이중층 구조를 가지는 저항변화메모리는 실리콘(Si) 성분을 함유하는 기판(미도시) 상에 형성된 백금(Pt) 전극층, 상기 백금 전극층 상에 형성된 하프늄산화물층(HfOx), 상기 하프늄산화물층(HfOx) 상에 형성된 알루미늄산화물층(AlOy) 및 상기 하프늄산화물층(HfOx) 및/또는 상기 알루미늄산화물층(AlOy)으로 산소공공(oxygen vacancy)을 유발할 수 있도록, 상기 알루미늄산화물층(AlOy) 상에 형성된 알루미늄(Al) 전극층을 포함할 수 있다. 이 경우, 상기 알루미늄산화물층(AlOy)에 포함된 알루미늄(Al) 성분과 상기 알루미늄 전극층에 포함된 알루미늄(Al)의 성분이 동일하므로 그 계면 특성이 더 우수할 수 있다. 또, 알루미늄을 전극으로 사용한 경우는 다른재료를 전극으로 사용할 경우보다 상기 알루미늄산화물층(AlOy)의 산소 이온이 더 쉽게 상기 알루미늄 전극층으로 이동될 수 있어 상기 산화물층 내에 쉽게 산소공공(206)을 유발할 수 있으므로, 상기 이중층 구조를 가지는 저항변화메모리의 전기적인 특성이 더 우수할 수 있다.
한편, 도 2의 (b) 및 (c)를 참조하면, 이중층 구조를 가지는 저항변화메모리(1000)의 제 1 전극층(100)을 접지시키고, 제 2 전극층(300)에 전압을 인가할 경우, 제 1 전극층(100)은 하프늄산화물층(202)와 알루미늄산화물층(204)에 산소 결핍을 유발할 수 있다. 즉, 제 1 전극층(100)은 산소친화력이 높은 물질로서, 하프늄산화물층(202)와 알루미늄산화물층(204)으로부터 산소 이온을 받아들이고, 이에 따라 하프늄산화물층(202)와 알루미늄산화물층(204)에는 산소공공(206)을 유발할 수 있다. 이 때, 상기 산소공공(206)을 따라 전도성 필라멘트(filament)가 형성되고, 이중층 구조를 가지는 저항변화메모리(1000)는 세트(SET) 될 수 있다.
게다가, 이중층 구조를 가지는 저항변화메모리(1000)의 저항변화층(200)은 이중층 구조를 가지므로, 제 2 전극층(300)이 활성전극 역할을 수행하게 될 경우, 제 2 전극층(300)과 가까운 부분에 형성된 알루미늄산화물층(204)은 하프늄산화물층(202)의 경우보다 더 많은 산소공공(206)을 포함할 수 있다. 그러므로, 알루미늄산화물층(204)은 하프늄산화물층(202) 보다 더 쉽게 전도성 필라멘트를 형성할 수 있다.
또한, 산화물 형성에 필요한 깁스에너지 측면에서 하프늄산화물은 알루미늄산화물 보다 더 안정하다. 따라서 하프늄산화물은 알루미늄산화물 보다 산소공공(206)을 형성하기 더 어렵다.
한편, 상기와 같은 사실에 의해서, 알루미늄산화물층(AlOy)/하프늄산화물층(HfOx) 이중층 구조에서 저항 스위칭의 균일성을 설명할 수 있다. 즉, 하프늄산화물층(HfOx)에서의 전도성 필라멘트는 알루미늄산화물층(AlOy)에서의 전도성 필라멘트보다 더 약하게 형성되어 있다. 따라서, 리셋(RESET) 되는 동안 유일하게 하프늄산화물층(HfOx)에서 약한 전도성 필라멘트만 해리될 수 있다.
반면에, 알루미늄산화물층(AlOy)에서 해리되지 않은 전도성 필라멘트는 다음 세트(SET) 되는 동안 전도성 필라멘트의 핵(nucleate) 재성장(regrowth)의 기능을 한다. 이중층 구조를 가지는 저항변화메모리(1000)에서 상기 과정은 불균일한 필라멘트의 형성을 줄여주며, 저항변화층(200)의 저항 스위칭의 불균일성을 개선할 수 있다. 즉, 본 발명의 일 실시예에 의한 이중층 구조를 가지는 저항변화메모리의 제조방법에 의해서 이중층 구조를 이용함으로써, 상대적으로 저전력으로 동작가능하며, 전도성 필라멘트의 균일한 형성에 영향을 미치며, 이에 따른 우수한 저항변화 거동 특성을 가지는 저항변화메모리(1000)를 구현할 수 있다.
이하, 본 발명의 이해를 돕기 위해서 상술한 기술적 사상을 적용한 실험예를 설명한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 아래의 실험예에 의해서 한정되는 것은 아니다.
본 발명의 비교예에 의한 실험예로서, 이산화규소(SiO2)층이 형성된 실리콘(Si) 기판 상에 전자빔증발증착 방법을 이용하여 약 10㎚ 두께의 티타늄(Ti) 접착층을 형성하였다. 이후에 스퍼터링 방법으로 상기 티타늄 접착층 상에 약 100㎚ 두께의 백금(Pt) 전극층을 증착하고, 약 300℃의 온도에서 TMA(trimethylaluminum) 전구체(precursor) 또는 TEMAHf(tetrakis(ethylmethylamino)hafnium) 전구체(precursor)를 사용하여 원자층증착방법으로 약 5㎚ 두께의 알루미늄산화물층(AlOy)과 하프늄산화물층(HfOx)을 각각 형성하였다. 이 때, 산화제로 물(H2O)를 사용하고, 퍼지가스로 아르곤(Ar)을 사용하였다. 마지막으로, 약 50㎛ 직경을 가지며 약 100㎚ 두께의 알루미늄(Al) 전극층을 금속 쉐도우 마스크(metal shadow mask)를 이용하여 전자빔증발증착 방법으로 형성하였다.
한편, 본 발명의 실시예에 의한 실험예로서, 상기 비교예에 의한 실험예와 동일한 기판 및 백금 전극층을 사용하고, 백금 전극층 상에 약 3㎚ 두께의 하프늄산화물층(HfOx)과 상기 하프늄산화물층(HfOx) 상에 약 3㎚ 두께의 알루미늄산화물층(AlOy)을 형성하고, 상기 비교예에 의한 실험예와 동일한 알루미늄 전극층을 형성한 후 전기적인 특성을 분석하였다.
도 3은 본 발명의 실험예에 따른 저항변화메모리 샘플의 전류-전압 특성을 분석한 결과이다.
도 3의 (a), (b) 및 (c)를 참조하면, 이중층 구조를 가지는 저항변화메모리 샘플들 모두 약 50 사이클(cycle) 동안 반복해서 전류-전압 특성을 측정한 결과이다. 모든 샘플들은 초기에 고저항상태(High Resistance State, 이하 HRS)이며, 초기 고저항상태(HRS)에서 저저항상태(Low Resistance Stare, 이하 LRS)로 스위칭되기 위해서 약 4V 이하의 형성전압(electroforming voltage)가 필요함을 알 수 있다.
또한, 각 샘플들은 정전압(positive voltage)이 인가될 경우, 고저항상태(HRS)에서 저저항상태(LRS)로 스위칭되며, 부전압(negative voltage)이 인가될 경우, 다시 고저항상태(HRS)로 돌아가게 된다. 여기서, 상기 현상은 바이폴라(bipolar) 저항 변화 거동 특성으로 잘 알려져 있다. 즉, 전압이 소자에 인가될 경우, 전도성 필라멘트의 형성으로 금속산화물에서 저항 스위칭 거동을 하는 저항변화메모리 소자가 구현됨을 확인할 수 있다.
또한, 본 발명의 비교예에 의한 단일층(monolayer) 소자 샘플은 높은 세트 전압과 리셋 전압을 가지며, 저저항상태(LRS)에서 고저항상태(HRS)로 스위칭될 때, 매우 샤프하게 변화함을 알 수 있다. 반면에, 본 발명의 실시예에 의한 이중층(bilayer) 소자 샘플은 상대적으로 낮은 세트 전압과 리셋 전압을 가지며, 비교예에 의한 샘플보다 더 균일한 저항변화 거동함을 알 수 있다.
도 4는 본 발명의 실험예에 따른 저항변화메모리 샘플의 세트/리셋전압 및 저항상태의 누적 확률 분포를 측정한 결과이다.
도 4의 (a)와 (b)를 참조하면, 본 발명의 실시예에 의한 이중층 구조를 가지는 저항변화메모리 샘플은 본 발명의 비교예에 의한 저항변화메모리 샘플보다 세트 전압값과 리셋 전압값의 분포가 상대적으로 더 균일하고, 고저항상태(HRS)와 저저항상태(LRS)의 저항값 또한 균일함을 확인할 수 있다.
도 5는 본 발명의 실험예에 따른 저항변화메모리 샘플의 펄스 내구성, 데이터 유지기록 및 멀티레벨 동작 특성을 측정한 결과이다.
도 5의 (a)를 참조하면, 본 발명의 실시예에 의한 저항변화메모리 샘플의 펄스 내구성(pulse endurance)을 측정한 결과이다. 본 발명의 실시예에 의한 이중층 구조를 가지는 저항변화메모리 샘플은 내구성 테스트를 수행한 결과 알루미늄산화물(AlOy)과 하프늄산화물(HfOx) 소자는 약 170 내지 220 사이클 이후에 동작이 안되는 반면, 본 발명의 실시예에 의한 이중층 구조를 가지는 저항변화메모리 샘플은 약 400 사이클 이상에서도 안정적으로 동작함을 알 수 있다.
또한, 도 5의 (b)를 참조하면, 본 발명의 실시예에 의한 이중층 구조를 가지는 저항변화메모리 샘플의 데이터 유지특성을 분석한 결과로서, 약 85℃의 온도에서, 눈에 띄는 성능의 저하 없이 매우 안정적으로 데이터가 유지됨을 확인할 수 있다. 그리고 상온에서도 유사한 데이터 유지 특성을 보여줌을 확인하였다.
한편, 도 5의 (c)를 참조하면, 본 발명의 실시예에 의한 이중층 구조를 가지는 저항변화메모리 샘플은 점진적으로 리셋 공정이 진행되는 동안 리셋과정에서 다른 정지 포인트를 선택함에 따라 멀티레벨(multilevel) 데이터 저장 메모리 셀로서 사용될 수 있다.
상술한 바와 같이, 일반적으로 필라멘트의 생성 위치는 불균일 한 곳에서 생성되는 것으로 알려져 있다. 현재까지의 지식으로는 어떤 곳에서 형성되는지 결정할 수가 없다. 저항변화 메모리소자는 매번 작동시에 구동전압 및 전류가 크게 변화한다는 단점이 있다. 이는 소자에 생성된 필라멘트가 개별적으로 균일하게 제어되지 않기 때문이다.
이를 해결하기 위해서 본 발명에서는 하프늄산화물층(HfOx) 및 알루미늄산화물층(AlOy)을 원자층증착방법으로 각 층의 계면에 불순물이 상대적으로 적어 산소이온의 재결합을 제어하고, 저전력으로 구동 가능하며, 안정적으로 균일하게 전도성 필라멘트를 형성할 수 있는 저항변화메모리 소자를 제공할 수 있다.
또한, 상기 이중층 구조를 가지는 메모리 소자는 재현성과 신뢰성이 우수하며, 데이터 유지특성이 우수한 저항변화메모리 특성을 가지며, 본 발명은 원자층증착방법을 이용함으로써 나노 크기의 균일한 형태로 저항변화층을 형성할 수 있으며, 저항변화메모리 소자의 크기 제한을 극복할 수 있는 새로운 이중층 구조를 가지는 저항변화메모리의 제조방법이다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100 : 제 1 전극층
200 : 저항변화층
202 : 하프늄산화물층(HfOx)
204 : 알루미늄산화물층(AlOy)
206 : 산소공공
300 : 제 2 금속층
1000 : 저항변화메모리
200 : 저항변화층
202 : 하프늄산화물층(HfOx)
204 : 알루미늄산화물층(AlOy)
206 : 산소공공
300 : 제 2 금속층
1000 : 저항변화메모리
Claims (7)
- 기판 상에 제 1 전극층을 형성하는 단계;
상기 제 1 전극층 상에 원자층증착방법(ALD)을 이용하여 하프늄산화물층(HfOx)을 형성하는 단계;
상기 하프늄산화물층(HfOx) 상에 상기 원자층증착방법을 이용하여 알루미늄산화물층(AlOy)형성하는 단계; 및
상기 하프늄산화물층(HfOx) 및/또는 상기 알루미늄산화물층(AlOy)에 산소공공(oxygen vacancy)을 유발할 수 있도록, 상기 알루미늄산화물층(AlOy) 상에 제 2 전극층을 형성하는 단계;
를 포함하는,
이중층 구조를 가지는 저항변화메모리의 제조방법. - 제 1 항에 있어서,
상기 제 1 전극층 상에 원자층증착방법을 이용하여 상기 하프늄산화물층(HfOx)을 형성하는 단계;는,
챔버 내에 TEMAHf(tetrakis(ethylmethylamino)hafnium) 전구체(precursor)를 공급함으로써 상기 하프늄산화물층(HfOx)을 형성하는 단계;를 포함하는, 이중층 구조를 가지는 저항변화메모리의 제조방법. - 제 1 항에 있어서,
상기 하프늄산화물층(HfOx) 상에 상기 원자층증착방법을 이용하여 알루미늄산화물층(AlOy)을 형성하는 단계;는,
챔버 내에 TMA(trimethylaluminum) 전구체(precursor)를 공급함으로써 상기 알루미늄산화물층(AlOy)을 형성하는 단계;를 포함하는, 이중층 구조를 가지는 저항변화메모리의 제조방법. - 제 1 항에 있어서,
상기 제 2 전극층은 알루미늄(Al), 하프늄(Hf), 티타늄(Ti) 및 탄탈럼(Ta) 중 적어도 어느 하나를 포함하는, 이중층 구조를 가지는 저항변화메모리의 제조방법. - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 하프늄산화물층(HfOx)과 상기 알루미늄산화물층(AlOy)은 상기 챔버 내에 산화제(oxidizer)로 물(H2O)과 퍼지가스(purging gas)로 아르곤(Ar)을 사용함으로써 형성된 것인, 이중층 구조를 가지는 저항변화메모리의 제조방법. - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 하프늄산화물층(HfOx)과 상기 알루미늄산화물층(AlOy)은 동일한 챔버에서 인-시튜(in-situ) 공정으로 형성되는, 이중층 구조를 가지는 저항변화메모리의 제조방법. - 기판 상에 형성된 제 1 전극층;
상기 제 1 전극층 상에 원자층증착방법(ALD)을 이용하여 형성된 하프늄산화물층(HfOx);
상기 하프늄산화물층(HfOx) 상에 상기 원자층증착방법을 이용하여 형성된 알루미늄산화물층(AlOy); 및
상기 하프늄산화물층(HfOx) 및/또는 상기 알루미늄산화물층(AlOy)으로 산소공공(oxygen vacancy)을 유발할 수 있도록, 상기 알루미늄산화물층(AlOy) 상에 형성된 제 2 전극층;
을 포함하는,
이중층 구조를 가지는 저항변화메모리.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150054417A KR20160123793A (ko) | 2015-04-17 | 2015-04-17 | 이중층 구조를 가지는 저항변화메모리 및 이중층 구조를 가지는 저항변화메모리의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150054417A KR20160123793A (ko) | 2015-04-17 | 2015-04-17 | 이중층 구조를 가지는 저항변화메모리 및 이중층 구조를 가지는 저항변화메모리의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160123793A true KR20160123793A (ko) | 2016-10-26 |
Family
ID=57251741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150054417A KR20160123793A (ko) | 2015-04-17 | 2015-04-17 | 이중층 구조를 가지는 저항변화메모리 및 이중층 구조를 가지는 저항변화메모리의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20160123793A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109461698A (zh) * | 2017-08-22 | 2019-03-12 | 应用材料公司 | 用于铜互连件的种晶层 |
| CN112802964A (zh) * | 2021-01-18 | 2021-05-14 | 西交利物浦大学 | 具有类突触长期可塑性的忆阻器及其制备方法 |
-
2015
- 2015-04-17 KR KR1020150054417A patent/KR20160123793A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109461698A (zh) * | 2017-08-22 | 2019-03-12 | 应用材料公司 | 用于铜互连件的种晶层 |
| CN109461698B (zh) * | 2017-08-22 | 2024-04-12 | 应用材料公司 | 用于铜互连件的种晶层 |
| CN112802964A (zh) * | 2021-01-18 | 2021-05-14 | 西交利物浦大学 | 具有类突触长期可塑性的忆阻器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446333B2 (en) | Nonvolatile memory devices and methods of manufacturing the same | |
| US8846484B2 (en) | ReRAM stacks preparation by using single ALD or PVD chamber | |
| JP7020690B2 (ja) | メモリスタ素子およびその製造の方法 | |
| US9246096B2 (en) | Atomic layer deposition of metal oxides for memory applications | |
| JP5390715B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
| KR101946091B1 (ko) | 메모리 애플리케이션들을 위한 하프늄 및 지르코늄 산화물들의 원자층 증착 | |
| US20100258778A1 (en) | Resistive memory device and method for manufacturing the same | |
| JP2008153633A (ja) | 抵抗性メモリ素子及びその製造方法 | |
| KR20060083368A (ko) | 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법 | |
| US20140145142A1 (en) | Memristor structure with a dopant source | |
| JP2018538701A5 (ko) | ||
| US20160172588A1 (en) | Method For Forming Resistive Switching Memory Elements | |
| US10043973B2 (en) | Resistance random access memory device | |
| KR20160123793A (ko) | 이중층 구조를 가지는 저항변화메모리 및 이중층 구조를 가지는 저항변화메모리의 제조방법 | |
| Hao et al. | Atomic Layer Deposition Films for Resistive Random‐Access Memories | |
| CN101894911A (zh) | 高数据保持能力的电阻型存储器的制备方法 | |
| CN106887519B (zh) | 一种实现多值存储的阻变存储器的制备方法 | |
| TWI500193B (zh) | 記憶體元件與其製程 | |
| KR101721162B1 (ko) | 수소 이온 확산을 이용한 저항변화메모리 및 그 제조방법 | |
| CN105006518A (zh) | 电阻式随机存取存储器及其制造方法 | |
| US11925129B2 (en) | Multi-layer selector device and method of fabricating the same | |
| JP7359876B2 (ja) | ニューロモルフィックスイッチング用の二重酸化物アナログスイッチ | |
| US20180294409A1 (en) | Direct formation porous materials for electronic devices | |
| KR100963828B1 (ko) | 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법 | |
| CN114975771A (zh) | 一种阻变存储器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E601 | Decision to refuse application |