JP2005340786A - メモリ抵抗特性を有するｐｃｍｏ薄膜の形成方法及びｐｃｍｏデバイス - Google Patents

メモリ抵抗特性を有するｐｃｍｏ薄膜の形成方法及びｐｃｍｏデバイス Download PDF

Info

Publication number
JP2005340786A
JP2005340786A JP2005123111A JP2005123111A JP2005340786A JP 2005340786 A JP2005340786 A JP 2005340786A JP 2005123111 A JP2005123111 A JP 2005123111A JP 2005123111 A JP2005123111 A JP 2005123111A JP 2005340786 A JP2005340786 A JP 2005340786A
Authority
JP
Japan
Prior art keywords
thin film
pcmo
state
resistance state
pcmo thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005123111A
Other languages
English (en)
Inventor
Wei-Wei Zhuang
ウェイウェイ・ザン
Tingkai Li
ティンカイ・リー
Sheng Teng Hsu
シェン・テン・スー
Fengyan Zhang
フェニャン・ツァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2005340786A publication Critical patent/JP2005340786A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 ユニポーラまたはバイポーラ電圧パルスに応じた可逆抵抗スイッチ特性を有するＰＣＭＯデバイス、及び、ＰＣＭＯ薄膜の形成方法を提供する。
【解決手段】 メモリ抵抗特性に関連した結晶状態を有するＰＣＭＯ（Ｐｒ０．３Ｃａ０．７ＭｎＯ３）薄膜の形成方法であって、第１結晶状態を有するＰＣＭＯ薄膜を形成する工程と、第１結晶状態に応じたパルス極性を利用してＰＣＭＯ薄膜の抵抗状態を変化させる工程とを有する。
【選択図】 図８

Description

本発明は、集積回路（ＩＣ）メモリデバイスに関し、より詳細には、結晶状態に応じたメモリ特性を有するＰＣＭＯ薄膜の形成方法及びＰＣＭＯデバイスに関する。
ＰＣＭＯ（Ｐｒ０．３Ｃａ０．７ＭｎＯ３）金属酸化薄膜は、室温で印加したバイポーラ電圧パルスに応じて電気的抵抗が可逆的に変化する可変抵抗であり、パルスレーザ堆積（ＰＬＤ）技術を用いて、エピタキシャルなＹＢＣＯ（ＹＢａ２Ｃｕ３Ｏ７）基板及び部分的にエピタキシャルなＰｔ基板上に形成される。特許文献１には、結果として、ユニポーラ電圧パルスに応じた可逆抵抗特性を有するＰＣＭＯ膜となる回転塗布ＰＣＭＯ薄膜堆積法が開示されている。
ＰＣＭＯ膜の抵抗状態の変化は、１桁〜３桁の変化の範囲で観測される。これらの特性が、ＰＣＭＯをメモリセル及び抵抗ＲＡＭ（ＲＲＡＭ：シャープ株式会社の登録商標）装置で用いるのにより適したものとしている。これらのメモリセルデバイスは、典型的には、少なくとも一部が貴金属で形成された少なくとも１つの電極を、ＰＣＭＯメモリ抵抗物質に隣接させて形成される。
ＰＣＭＯ薄膜の堆積法は複数あり、物理的気相成長法（ＰＶＤ）、有機金属化学気相成長法（ＭＯＣＶＤ）、及び、回転塗布法等がある。３つ目の回転塗布法は、相対的に低コストでプロセスが簡素であることから、大規模工場における最良候補の１つである。
従って、ＰＣＭＯ薄膜特性とパルス極性との関連を利用することができれば有益である。また、ＰＣＭＯ薄膜の抵抗状態を変化させるために必要なパルス極性をＰＣＭＯ薄膜の特性に応じて切り替えることができれば有益である。
米国特許第６，６７３，６９１号明細書
本発明は、ユニポーラまたはバイポーラ電圧パルスに応じた可逆抵抗スイッチ特性を有するＰＣＭＯ薄膜の形成方法を提供することを目的とする。また、ユニポーラまたはバイポーラ電圧パルスに応じた可逆抵抗スイッチ特性を有するＰＣＭＯ薄膜を提供することを目的とする。
この目的を達成するための本発明に係るＰＣＭＯ薄膜の形成方法の特徴構成は、メモリ抵抗特性に関連した結晶状態を有するＰＣＭＯ（Ｐｒ０．３Ｃａ０．７ＭｎＯ３）薄膜の形成方法であって、第１結晶状態を有する前記ＰＣＭＯ薄膜を形成する工程と、前記第１結晶状態に応じたパルス極性を利用して前記ＰＣＭＯ薄膜の抵抗状態を変化させる工程とを有することを第１の特徴とする。
上記第１の特徴の本発明に係るＰＣＭＯ薄膜の形成方法の特徴構成は、更に、前記ＰＣＭＯ薄膜を形成する工程が、アモルファス状態及び弱結晶質状態を含むグループから選択された第１結晶状態を有する前記ＰＣＭＯ薄膜を形成する工程を有し、前記ＰＣＭＯ薄膜の前記抵抗状態を変化させる工程が、ユニポーラパルスに応じて前記ＰＣＭＯ薄膜の前記抵抗状態を変化させる工程を有することを第２の特徴とする。
上記特徴の本発明に係るＰＣＭＯ薄膜の形成方法の特徴構成は、更に、前記ユニポーラパルスに応じて前記ＰＣＭＯ薄膜の前記抵抗状態を変化させる工程が、電圧振幅２〜１０Ｖ、パルス幅１０〜１０００ｎｓの電圧パルスに応じた高抵抗状態に書き込む工程と、電圧振幅２〜５Ｖ、パルス幅１．５μｓ〜１０ｍｓの電圧パルスに応じた低抵抗状態にリセットする工程とを有することを第３の特徴とする。
上記第３の特徴の本発明に係るＰＣＭＯ薄膜の形成方法の特徴構成は、前記高抵抗状態に書き込む工程が、前記抵抗状態を約６０ｋΩ〜１０ＭΩの範囲の高抵抗状態に変化させ、前記低抵抗状態にリセットする工程が、前記抵抗状態を約０．５ｋΩ〜５０ｋΩの範囲の低抵抗状態に変化させることを特徴とする。
上記第３の特徴の本発明に係るＰＣＭＯ薄膜の形成方法の特徴構成は、前記ＰＣＭＯ薄膜を形成する工程が、アモルファス状態の前記ＰＣＭＯ薄膜を形成する工程を有し、前記高抵抗状態に書き込む工程が、前記抵抗状態を、電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスを用いて約６０ｋΩ以上の高抵抗状態に変化させ、前記低抵抗状態にリセットする工程が、前記抵抗状態を、電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスを用いて約５０ｋΩ以下の低抵抗状態に変化させることを特徴とする。上記特徴の本発明に係るＰＣＭＯ薄膜の形成方法の特徴構成は、更に、前記アモルファス状態の前記ＰＣＭＯ薄膜を形成する工程が、回転塗布法により、２５０ｎｍ或いはそれ以上の厚さの前記ＰＣＭＯ薄膜を形成することを特徴とする。
上記第３の特徴の本発明に係るＰＣＭＯ薄膜の形成方法の特徴構成は、前記ＰＣＭＯ薄膜を形成する工程が、弱結晶質状態の前記ＰＣＭＯ薄膜を形成する工程を有し、前記高抵抗状態を書き込む工程が、前記抵抗状態を、電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスを用いて約６０ｋΩ以上の高抵抗状態に変化させ、前記低抵抗状態にリセットする工程が、前記抵抗状態を、電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスを用いて約５０ｋΩ以下の低抵抗状態に変化させることを特徴とする。上記特徴の本発明に係るＰＣＭＯ薄膜の形成方法の特徴構成は、更に、前記弱結晶質状態の前記ＰＣＭＯ薄膜を形成する工程が、有機金属化学気相成長法（ＭＯＣＶＤ）を用いて約２０ｎｍの厚さのＰＣＭＯからなる多結晶シード層を堆積する工程と、前記シード層上に、全体の厚さが約２５０ｎｍとなるように、回転塗布法により、複数の回転塗布ＰＣＭＯ層を形成する工程と、を有することを特徴とする。
上記第１の特徴の本発明に係るＰＣＭＯ薄膜の形成方法の特徴構成は、前記ＰＣＭＯ薄膜を形成する工程が、多結晶質状態の前記ＰＣＭＯ薄膜を形成する工程を有し、前記ＰＣＭＯ薄膜の前記抵抗状態を変化させる工程が、バイポーラパルスに応じて前記ＰＣＭＯ薄膜の前記抵抗状態を変化させる工程を有することを特徴とする。上記特徴の本発明に係るＰＣＭＯ薄膜の形成方法の特徴構成は、更に、前記バイポーラパルスに応じて前記ＰＣＭＯ薄膜の前記抵抗状態を変化させる工程が、電圧振幅５Ｖ以下、パルス幅１ｍｓ以下の電圧パルスに応じた高抵抗状態に書き込む工程と、電圧振幅−５Ｖ以上、パルス幅１ｍｓ以下の電圧パルスに応じた低抵抗状態にリセットする工程と、を有することを特徴とする。更に、上記特徴の本発明に係るＰＣＭＯ薄膜の形成方法の特徴構成は、前記高抵抗状態を書き込む工程が、前記抵抗状態を約３００ｋΩ以上の範囲の高抵抗状態に変化させ、前記低抵抗状態にリセットする工程が、前記抵抗状態を約５ｋΩ以下の範囲の低抵抗状態に変化させることを特徴とする。また、上記特徴の本発明に係るＰＣＭＯ薄膜の形成方法の特徴構成は、前記多結晶質状態の前記ＰＣＭＯ薄膜を形成する工程が、有機金属化学気相法（ＭＯＣＶＤ）を用いて、約２００ｎｍの厚さの前記ＰＣＭＯ薄膜を堆積することを特徴とする。
この目的を達成するための本発明に係るＰＣＭＯデバイスの特徴構成は、メモリ抵抗特性に関連した結晶状態を有するＰＣＭＯデバイスであって、下部電極と、前記下部電極を覆うＰＣＭＯ薄膜と、前記ＰＣＭＯ薄膜を覆う上部電極とを備え、前記ＰＣＭＯ薄膜は、第１結晶状態を有し、前記第１結晶状態に応じたパルス極性を利用して切り替えられた抵抗状態を有することを第１の特徴とする。
上記第１の特徴の本発明に係るＰＣＭＯデバイスは、前記ＰＣＭＯ薄膜が、約３０〜１０００ｎｍの厚さであることを第２の特徴とする。
上記第１の特徴の本発明に係るＰＣＭＯデバイスは、前記ＰＣＭＯ薄膜が、アモルファス状態または弱結晶質状態を含むグループから選択された第１結晶状態を有し、前記ＰＣＭＯ薄膜の前記抵抗状態は、ユニポーラパルスによって切り替えられることを第３の特徴とする。
上記第３の特徴の本発明に係るＰＣＭＯデバイスは、前記ＰＣＭＯ薄膜が、電圧振幅２〜１０Ｖ、パルス幅１０〜１０００ｎｓの電圧パルスに応じた高抵抗状態に書き込まれ、電圧振幅２〜５Ｖ、パルス幅１．５μｓ〜１０ｍｓの電圧パルスに応じた低抵抗状態にリセットされることを第４の特徴とする。
上記第４の特徴の本発明に係るＰＣＭＯデバイスは、更に、前記ＰＣＭＯ薄膜が、前記抵抗状態として、約６０ｋΩ〜１０ＭΩの範囲の高抵抗状態と、約０．５ｋΩ〜５０ｋΩの範囲の低抵抗状態とを持つことを特徴とする。
上記第４の特徴の本発明に係るＰＣＭＯデバイスは、更に、前記第１結晶状態がアモルファス状態であり、前記アモルファス状態の前記ＰＣＭＯ薄膜は、電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスを用いた場合に約６０ｋΩ以上の高抵抗状態となり、電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスを用いた場合に約５０ｋΩ以下の低抵抗状態となることを特徴とする。
更に、上記第４の特徴の本発明に係るＰＣＭＯデバイスは、前記第１結晶状態が弱結晶質状態であり、前記弱結晶質状態の前記ＰＣＭＯ薄膜は、電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスを用いた場合に約６０ｋΩ以上の高抵抗状態となり、電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスを用いた場合に約５０ｋΩ以下の低抵抗状態となることを特徴とする。上記特徴の本発明に係るＰＣＭＯデバイスは、更に、前記弱結晶質状態の前記ＰＣＭＯ薄膜が、前記下部電極上に、ＰＣＭＯからなる多結晶シード層を備え、前記多結晶シード層上に、ＰＣＭＯからなるアモルファス層を備えることを特徴とする。
上記第１の特徴の本発明に係るＰＣＭＯデバイスは、前記第１結晶状態が多結晶質状態であり、前記多結晶質状態の前記ＰＣＭＯ薄膜の抵抗状態は、バイポーラパルスに応じて切り替えられることを特徴とする。上記特徴の本発明に係るＰＣＭＯデバイスは、更に、前記多結晶質状態の前記ＰＣＭＯ薄膜は、電圧振幅５Ｖ以下、パルス幅１ｍｓ以下の電圧パルスに応じた高抵抗状態に書き込まれ、電圧振幅−５Ｖ以上、パルス幅１ｍｓ以下の電圧パルスに応じた低抵抗状態にリセットされることを特徴とする。更に、上記特徴の本発明に係るＰＣＭＯデバイスは、前記多結晶質状態の前記ＰＣＭＯ薄膜は、前記抵抗状態として、約３００ｋΩ以上の範囲の高抵抗状態と、約５ｋΩ以下の範囲の低抵抗状態とを持つことを特徴とする。
ここでの結晶状態は、非結晶質（アモルファス）状態、弱結晶質状態、高結晶質状態等を含むものであり、弱結晶質状態は、アモルファスと高結晶質とが混在した状態を示している。
上記何れかの特徴の本発明に係るＰＣＭＯ（Ｐｒ０．３Ｃａ０．７ＭｎＯ３）デバイスでは、前記薄膜堆積法及びその結晶状態を基礎とし、ユニポーラまたはバイポーラ電圧パルスに応じた可逆抵抗スイッチ特性を有するＰＣＭＯ薄膜を提供する。
ここで、ユニポーラスイッチは、弱多結晶質状態のＰＣＭＯ薄膜と関連があり、バイポーラスイッチは、多結晶質状態のＰＣＭＯ薄膜に起因する振る舞いをする。これに応じて、上記何れかの特徴の本発明に係るＰＣＭＯ薄膜の形成方法では、メモリ抵抗特性と関連する結晶状態を持つＰＣＭＯ薄膜の形成方法を提供する。本発明に係るＰＣＭＯ薄膜の形成方法は、第１結晶状態を有するＰＣＭＯ薄膜を形成する工程と、第１結晶状態に応じたパルス極性を用い、ＰＣＭＯ薄膜の抵抗状態を変化させる工程とを備える。このため、第１結晶状態がアモルファス状態または弱結晶質状態である場合は、ＰＣＭＯ薄膜の抵抗状態をユニポーラパルスに応じて変化させることが可能になる。
例えば、ユニポーラパルスに応じてＰＣＭＯ薄膜の抵抗状態を変化させる工程は、電圧振幅２〜１０Ｖ、パルス幅１０〜１０００ｎｓの電圧パルスに応じた、６０ｋΩ〜１０ｍΩの範囲の高抵抗状態に書き込む工程と、電圧振幅２〜５Ｖ、パルス幅１．５μｓ〜１０ｍｓの電圧パルスに応じた、０．５ｋΩ〜５０ｋΩの範囲の低抵抗状態にリセットする工程とを含む。
また、ＰＣＭＯ薄膜が多結晶質状態である場合は、ＰＣＭＯ薄膜の抵抗状態をバイポーラパルスに応じて変化させることが可能になる。例えば、バイポーラパルスに応じて多結晶質状態のＰＣＭＯ薄膜の抵抗状態を変化させる工程は、抵抗状態を、電圧振幅５Ｖ以下、パルス幅１ｍｓ以下の電圧パルスに応じた、３００ｋΩ以上の範囲の高抵抗状態に書き込む工程と、電圧振幅−５Ｖ以上、パルス幅１ｍｓ以下の電圧パルスに応じた、５ｋΩ以下の低抵抗状態にリセットする工程とを含む。
上記本発明に係るＰＣＭＯ薄膜の形成方法、及び、メモリ特性に関連した結晶状態を有する本発明に係るＰＣＭＯデバイスについて、以下に詳細を説明する。
以下、本発明に係るＰＣＭＯ薄膜の形成方法（以下、適宜「本発明方法」と略称する）及びＰＣＭＯ薄膜の実施形態を図面に基づいて説明する。
図１（Ａ）は、本発明に係るＰＣＭＯ（Ｐｒ０．３Ｃａ０．７ＭｎＯ３）デバイスの部分断面図であり、本発明に係るＰＣＭＯデバイスは、メモリ抵抗特性に対応する結晶状態を有している。ＰＣＭＯデバイス１００は、下部電極（ＢＥ）１０２と、下部電極１０２を覆う第１結晶状態のＰＣＭＯ薄膜１０４とを備えて構成される。ＰＣＭＯ薄膜１０４は、第１結晶状態に応じたパルス極性を用いて選択された抵抗状態を持つ。上部電極（ＴＥ）１０６はＰＣＭＯ薄膜１０４を覆っている。ＰＣＭＯ薄膜１０４の厚さｔは、約３０〜１０００ｎｍ（３００〜１０，０００Å）の範囲である。下部電極１０２及び上部電極１０６は、貴金属物質のような従来の電極物質によって形成されている。
ＰＣＭＯ薄膜１０４の一例として、第１結晶状態が、アモルファス状態または弱結晶質状態の何れか一方であり、ＰＣＭＯ薄膜１０４の抵抗状態が、ユニポーラパルスに応じて切り替えられる場合について説明する。例えば、ＰＣＭＯ薄膜１０４は、電圧振幅２〜１０Ｖ、パルス幅１０〜１０００ｎｓの範囲の電圧パルスに応じた高抵抗状態に書き込まれる。ＰＣＭＯ薄膜１０４は、電圧振幅２〜５Ｖ、パルス幅１．５μｓ〜１０ｍｓの範囲の電圧パルスに応じた低抵抗状態にリセットすることができる。ＰＣＭＯ薄膜１０４は、約６０ｋΩ〜１０ＭΩの範囲の高抵抗状態と、約０．５ｋΩ〜５０ｋΩの範囲の低抵抗状態とを持つ。
より詳細には、ＰＣＭＯ薄膜１０４の第１結晶状態がアモルファス状態である場合、ＰＣＭＯ薄膜１０４は、電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスを用いると、約６０ｋΩ以上の高抵抗状態となる。アモルファス状態のＰＣＭＯ薄膜１０４は、電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスを用いると、約５０ｋΩ以下の低抵抗状態となる。
図１（Ｂ）は、弱結晶質状態の本発明に係るＰＣＭＯデバイスの部分断面図である。弱結晶質状態のＰＣＭＯデバイスは、下部電極１０２を覆う多結晶質状態のシード層となるＰＣＭＯ薄膜１０４ａと、ＰＣＭＯ薄膜１０４ａを覆うアモルファス層となるＰＣＭＯ薄膜１０４ｂとで形成される。アモルファス状態のＰＣＭＯ薄膜１０４ｂは、例えば、回転塗布法（spin-coat）によって形成される。本実施形態において、ＰＣＭＯ薄膜１０４ｂは、３つの回転塗布層で構成される。ＰＣＭＯ薄膜１０４ａとＰＣＭＯ薄膜１０４ｂの組み合わせ全体における第１結晶状態は、結果として、弱結晶質状態となる。弱結晶質状態のＰＣＭＯ薄膜１０４ａ、１０４ｂは、電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスを用いると、約６０ｋΩ以上の高抵抗状態となる。弱結晶質状態のＰＣＭＯ薄膜１０４ａ／１０４ｂは、電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスを用いると、約５０ｋΩ以下の低抵抗状態となる。
ＰＣＭＯ薄膜１０４の他の例として、第１結晶状態が多結晶質状態であり、ＰＣＭＯ薄膜１０４の抵抗状態がバイポーラパルスに応じて切り替えられる場合について、図１（Ａ）を参照して説明する。例えば、多結晶質状態のＰＣＭＯ薄膜１０４は、電圧振幅５Ｖ以下、パルス幅１ｍｓ以下の電圧パルスに応じて高抵抗状態に書き込まれる。また、多結晶質状態のＰＣＭＯ薄膜１０４は、電圧振幅−５Ｖ以上、パルス幅１ｍｓ以下の電圧パルスに応じて低抵抗状態にリセットされる。多結晶質状態のＰＣＭＯ薄膜１０４は、約３００ｋΩ以上の範囲の高抵抗状態と、約５ｋΩ以下の範囲の低抵抗状態とを持つ。
従来、アモルファス状態は、分子セル中の原子が規則的に配置されていない結晶状態であると定義されていた。アモルファス状態の一例として、ガラスの原子がある。アモルファス状態の試料のＸ線回折（ＸＲＤ）では、２θ＝３２度の近傍には明らかなピークが観測されない。弱結晶質状態の分子セル中の原子は、平均１０％以下だけが規則的に配置されており、このような結晶状態の試料に対するＸＲＤでは、弱いピークが２θ＝３２度の近傍にのみ観測される。多結晶質状態の試料は、良好に結晶化したものであっても、様々な方向性を有する。多結晶質状態の試料に対するＸＲＤでは、２θ＝３２度で明らかなピークが観測される。より詳細には、図３、図５、図７を参照すると、アモルファス状態の場合、２θ＝３２度でピークは観測されず、弱結晶質状態のＰＣＭＯでは、強度が１００カウント／ｓのピーク観測され、多結晶質状態のＰＣＭＯでは、強度が２０００カウント／ｓのピークが観測される。弱結晶質状態のＰＣＭＯ試料に対する多結晶質状態のＰＣＭＯ試料のカウント数の比率は、２００％増となる。
〈機能〉
ＰＣＭＯ薄膜の結晶状態は、薄膜の電気的特性、及び、ＰＣＭＯ薄膜を可逆抵抗スイッチとして用いる方法に直接影響する。アモルファス状態のＰＣＭＯ薄膜及び弱結晶質状態のＰＣＭＯ薄膜は、ユニポーラ電圧パルスを用いることで可逆抵抗スイッチ特性を得られる。相対的に短い電圧パルスを用いることで、書き込む（高抵抗状態を設定する）ことができ、相対的に長い電圧パルスを用いることで、リセットする（低抵抗状態を設定する）ことができる。高結晶質状態のＰＣＭＯ薄膜は、短バイポーラ電圧パルスを用いることで可逆抵抗スイッチ特性を得られる。ＰＣＭＯ薄膜が多結晶質状態である場合は、弱結晶質状態と高結晶質状態との間で、安定した可逆抵抗スイッチを短い負電圧パルスと長い正電圧パルスによって得ることができる。
以下、本発明方法の実施例について図面を参照して説明する。
〈実施例１〉
ＰＣＭＯ薄膜は、回転塗布工程により形成する。ＰＣＭＯ薄膜の厚さは２５０ｎｍ（２５００Å）であり、走査型電子顕微鏡（ＳＥＭ）によって確認できる。薄膜の組成はＰｒ０．３Ｃａ０．７ＭｎＯ３である。抵抗は、ＨＰ−４１４５Ｂ半導体解析装置を用いて測定でき、電圧パルスはパルスジェネレータによって生成される。安定した可逆抵抗スイッチは、ユニポーラ電圧パルス、即ち、高抵抗状態を書き込むための電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスと、低抵抗状態にリセットするための電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスによって得ることができる。
図２は、実施例１のＰＣＭＯ薄膜のスイッチング特性を示すグラフである。
図３は、実施例１のＰＣＭＯ薄膜のＸＲＤスペクトルを示している。図３は、ＰＣＭＯ薄膜がアモルファス状態または微細多結晶質状態であることを示している。
〈実施例２〉
実施例２では、ＰＣＭＯ薄膜は、有機金属化学気相成長法（ＭＯＣＶＤ）によって堆積される。可逆抵抗スイッチは、高抵抗状態を書き込むための負電圧パルスと、低抵抗状態にリセットするための正電圧パルスとを用いることで得られる。
図４は、実施例２のＰＣＭＯ薄膜のスイッチング特性を示すグラフである。
図５は、実施例２のＰＣＭＯ薄膜のＸＲＤスペクトルを示している。このＸＲＤスペクトルは、多結晶質状態のＰＣＭＯ薄膜の状態を示している。
〈実施例３〉
実施例３では、ＰＣＭＯ薄膜として、先ず、ＭＯＣＶＤ工程により、２０ｎｍ（２００Å）の厚さの薄いシード層を堆積する。続いて、回転塗布法により３層のＰＣＭＯ薄膜を堆積する。この結果、ＰＣＭＯ薄膜の厚さは２５０ｎｍとなる。
図６は、実施例３のＰＣＭＯ薄膜のスイッチング特性を示すダイアグラムである。安定した可逆抵抗スイッチは、高抵抗状態を書き込むための短い負電圧パルス（電圧振幅−５Ｖ／パルス幅１００ｎｓ）、低抵抗状態にリセットするための長い正電圧パルス（電圧振幅４Ｖ／パルス幅１０μｓ）を用いて得ることができる。
図７は、実施例３のＰＣＭＯ薄膜のＸＲＤスペクトルを示している。このＸＲＤスペクトルには、弱結晶質状態を示す弱いピーク［２００］が示されている。
図８は、本発明に係るメモリ抵抗特性に関連した結晶状態を有するＰＣＭＯ薄膜の形成方法を示すフローチャートである。本発明方法は、工程順を各ステップに番号を付して明らかにしているが、これに限定されるものではない。これらの工程のいくつかは、スキップしても良いし、並行に実行しても良く、若しくは、厳密に順番を維持することを条件とすることなく実行しても良い。この方法は、ステップ８００から開始する。
ステップ８０２では、第１結晶状態のＰＣＭＯ薄膜を形成する。ステップ８０４では、ＰＣＭＯ薄膜の抵抗状態を、第１結晶状態に応じたパルス極性を用いて変化させる。
本実施例において、ステップ８０２における第１結晶状態のＰＣＭＯ薄膜の形成は、アモルファス状態または弱結晶質状態の何れかの第１結晶状態のＰＣＭＯ薄膜の形成を含む。続いて、ステップ８０４の第１結晶状態に応じたパルス極性を用いてＰＣＭＯ薄膜の抵抗状態を変化させる工程は、ユニポーラパルスに応じてＰＣＭＯ薄膜の抵抗状態を変化させる工程を含む。
例えば、ユニポーラパルスに応じてＰＣＭＯ薄膜の抵抗状態を変化させる工程は、複数のサブステップを含む。ステップ８０４ａでは、電圧振幅２〜１０Ｖ、パルス幅１０〜１０００ｎｓの電圧パルスに応じた高抵抗状態に書き込む。ステップ８０４ｂでは、電圧振幅２〜５Ｖ、パルス幅１．５μｓ〜１０ｍｓの電圧パルスに応じた低抵抗状態にリセットする。本実施例において、ＰＣＭＯ薄膜の抵抗状態は、ステップ８０４ａでは、６０ｋΩ〜１０ｍΩの抵抗値が書き込まれ、ステップ８０４ｂでは、０．５ｋΩ〜５０ｋΩの抵抗値にリセットされる。
より詳細には、ＰＣＭＯ薄膜が、アモルファス状態の第１結晶状態を有する場合、ステップ８０２では、２５０ｎｍ以上の厚さにＰＣＭＯ薄膜を回転塗布する。ステップ８０４ａでは、電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスを用いて、抵抗状態を６０ｋΩ以上の高抵抗状態に変化させる。ステップ８０４ｂでは、電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスを用いて、抵抗状態を５０ｋΩ以下の低抵抗状態に変化させる。
ＰＣＭＯ薄膜が、弱結晶質状態の第１結晶状態を有する場合、ステップ８０２は複数のサブステップを有する。ステップ８０２ａは、ＭＯＣＶＤ工程を用いて、約２０ｎｍの厚さにＰＣＭＯを堆積して多結晶質状態のシード層を形成する。ステップ８０２ｂは、前記シード層上に、複数のＰＣＭＯ層を、全体の厚さが約２５０ｎｍとなるように回転塗布する。続いて、ステップ８０４ａでは、電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスを用いて、抵抗状態を６０ｋΩ以上の高抵抗状態に変化させる。ステップ８０４ｂでは、電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスを用いて、抵抗状態を５０ｋΩ以下の低抵抗状態に変化させる。
〈別実施例〉
別実施例では、ステップ８０２におけるＰＣＭＯ薄膜の形成は、多結晶質状態の第１結晶状態を持つＰＣＭＯ薄膜を形成する工程を含む。続いて、ステップ８０４では、バイポーラパルスに応じてＰＣＭＯ薄膜の抵抗状態を変化させる。
ＰＣＭＯ薄膜が、多結晶質状態の第１結晶状態を有する場合、ステップ８０２では、ＭＯＣＶＤ工程を用いて、約２００ｎｍ（２０００Å）の厚さにＰＣＭＯを堆積する。続いて、ステップ８０４ａでは、電圧振幅５Ｖ以下、パルス幅１ｍｓ以下の幅の電圧パルスに応じた３００ｋΩ以上の高抵抗状態に書き込む。ステップ８０４ｂでは、電圧振幅−５Ｖ以上、パルス幅１ｍｓ以下の電圧パルスに応じた５ｋΩ以下の低抵抗状態にリセットする。
ＰＣＭＯデバイスと、これに関連するＰＣＭＯ薄膜（ＰＣＭＯデバイス）の形成方法は、結晶状態とメモリ／スイッチ特性との間の関係を図示して開示されている。本発明に係るＰＣＭＯデバイス及びＰＣＭＯ薄膜形成方法について、いくつかの実施例を開示したが、本発明に係るＰＣＭＯデバイス及びＰＣＭＯ薄膜形成方法は、これらの実施例に限られるものではない。本発明に係るＰＣＭＯデバイス及びＰＣＭＯ薄膜形成方法の他のバリエーションまたは実施例は、これらの技術スキルから導くことができる。
本発明に係るメモリ抵抗特性に関連した結晶状態を持つＰＣＭＯデバイス、及び、本発明に係る弱い結晶状態を持つＰＣＭＯデバイスの部分断面図 本発明に係るＰＣＭＯ薄膜の実施例１におけるスイッチング特性を示すグラフ 本発明に係るＰＣＭＯ薄膜の実施例１におけるＸＲＤスペクトルを示す図 本発明に係るＰＣＭＯ薄膜の実施例２におけるスイッチング特性を示すダイアグラム 本発明に係るＰＣＭＯ薄膜の実施例２におけるＸＲＤスペクトルを示す図 本発明に係るＰＣＭＯ薄膜の実施例３におけるスイッチング特性を示すダイアグラム 本発明に係るＰＣＭＯ薄膜の実施例３におけるＸＲＤスペクトルを示す図 本発明に係るメモリ抵抗特性に関連した結晶状態を持つＰＣＭＯ薄膜の形成方法を示すフローチャート
符号の説明
１００ ＰＣＭＯデバイス
１０２ 下部電極
１０４ ＰＣＭＯ薄膜
１０４ａ ＰＣＭＯ薄膜
１０４ｂ ＰＣＭＯ薄膜
１０６ 上部電極
ｔ ＰＣＭＯ薄膜１０４の膜厚

Claims (23)

  1. メモリ抵抗特性に関連した結晶状態を有するＰＣＭＯ（Ｐｒ０．３Ｃａ０．７ＭｎＯ３）薄膜の形成方法であって、
    第１結晶状態を有する前記ＰＣＭＯ薄膜を形成する工程と、
    前記第１結晶状態に応じたパルス極性を利用して前記ＰＣＭＯ薄膜の抵抗状態を変化させる工程と、を有することを特徴とするＰＣＭＯ薄膜の形成方法。
  2. 前記ＰＣＭＯ薄膜を形成する工程は、アモルファス状態及び弱結晶質状態を含むグループから選択された第１結晶状態を有する前記ＰＣＭＯ薄膜を形成する工程を有し、
    前記ＰＣＭＯ薄膜の前記抵抗状態を変化させる工程は、ユニポーラパルスに応じて前記ＰＣＭＯ薄膜の前記抵抗状態を変化させる工程を有することを特徴とする請求項１に記載のＰＣＭＯ薄膜の形成方法。
  3. 前記ユニポーラパルスに応じて前記ＰＣＭＯ薄膜の前記抵抗状態を変化させる工程は、電圧振幅２〜１０Ｖ、パルス幅１０〜１０００ｎｓの電圧パルスに応じた高抵抗状態に書き込む工程と、電圧振幅２〜５Ｖ、パルス幅１．５μｓ〜１０ｍｓの電圧パルスに応じた低抵抗状態にリセットする工程と、を有することを特徴とする請求項２に記載のＰＣＭＯ薄膜の形成方法。
  4. 前記高抵抗状態に書き込む工程は、前記抵抗状態を約６０ｋΩ〜１０ＭΩの範囲の高抵抗状態に変化させ、
    前記低抵抗状態にリセットする工程は、前記抵抗状態を約０．５ｋΩ〜５０ｋΩの範囲の低抵抗状態に変化させることを特徴とする請求項３に記載のＰＣＭＯ薄膜の形成方法。
  5. 前記ＰＣＭＯ薄膜を形成する工程は、アモルファス状態の前記ＰＣＭＯ薄膜を形成する工程を有し、
    前記高抵抗状態に書き込む工程は、前記抵抗状態を、電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスを用いて約６０ｋΩ以上の高抵抗状態に変化させ、
    前記低抵抗状態にリセットする工程は、前記抵抗状態を、電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスを用いて約５０ｋΩ以下の低抵抗状態に変化させることを特徴とする請求項３に記載のＰＣＭＯ薄膜の形成方法。
  6. 前記アモルファス状態の前記ＰＣＭＯ薄膜を形成する工程は、回転塗布法により、２５０ｎｍ或いはそれ以上の厚さの前記ＰＣＭＯ薄膜を形成することを特徴とする請求項５に記載のＰＣＭＯ薄膜の形成方法。
  7. 前記ＰＣＭＯ薄膜を形成する工程は、弱結晶質状態の前記ＰＣＭＯ薄膜を形成する工程を有し、
    前記高抵抗状態を書き込む工程は、前記抵抗状態を、電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスを用いて約６０ｋΩ以上の高抵抗状態に変化させ、
    前記低抵抗状態にリセットする工程は、前記抵抗状態を、電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスを用いて約５０ｋΩ以下の低抵抗状態に変化させることを特徴とする請求項３に記載のＰＣＭＯ薄膜の形成方法。
  8. 前記弱結晶質状態の前記ＰＣＭＯ薄膜を形成する工程は、
    有機金属化学気相成長法（ＭＯＣＶＤ）を用いて約２０ｎｍの厚さのＰＣＭＯからなる多結晶シード層を堆積する工程と、
    前記シード層上に、全体の厚さが約２５０ｎｍとなるように、回転塗布法により、複数の回転塗布ＰＣＭＯ層を形成する工程と、を有することを特徴とする請求項７に記載のＰＣＭＯ薄膜の形成方法。
  9. 前記ＰＣＭＯ薄膜を形成する工程は、多結晶質状態の前記ＰＣＭＯ薄膜を形成する工程を有し、
    前記ＰＣＭＯ薄膜の前記抵抗状態を変化させる工程は、バイポーラパルスに応じて前記ＰＣＭＯ薄膜の前記抵抗状態を変化させる工程を有することを特徴とする請求項１に記載のＰＣＭＯ薄膜の形成方法。
  10. 前記バイポーラパルスに応じて前記ＰＣＭＯ薄膜の前記抵抗状態を変化させる工程は、電圧振幅５Ｖ以下、パルス幅１ｍｓ以下の電圧パルスに応じた高抵抗状態に書き込む工程と、電圧振幅−５Ｖ以上、パルス幅１ｍｓ以下の電圧パルスに応じた低抵抗状態にリセットする工程と、を有することを特徴とする請求項９に記載のＰＣＭＯ薄膜の形成方法。
  11. 前記高抵抗状態を書き込む工程は、前記抵抗状態を約３００ｋΩ以上の範囲の高抵抗状態に変化させ、
    前記低抵抗状態にリセットする工程は、前記抵抗状態を約５ｋΩ以下の範囲の低抵抗状態に変化させることを特徴とする請求項１０に記載のＰＣＭＯ薄膜の形成方法。
  12. 前記多結晶質状態の前記ＰＣＭＯ薄膜を形成する工程は、有機金属化学気相法（ＭＯＣＶＤ）を用いて、約２００ｎｍの厚さの前記ＰＣＭＯ薄膜を堆積することを特徴とする請求項１１に記載のＰＣＭＯ薄膜の形成方法。
  13. メモリ抵抗特性に関連した結晶状態を有するＰＣＭＯデバイスであって、
    下部電極と、前記下部電極を覆うＰＣＭＯ薄膜と、前記ＰＣＭＯ薄膜を覆う上部電極と、を備え、
    前記ＰＣＭＯ薄膜は、第１結晶状態を有し、前記第１結晶状態に応じたパルス極性を利用して切り替えられた抵抗状態を有することを特徴とするＰＣＭＯデバイス。
  14. 前記ＰＣＭＯ薄膜は、約３０〜１０００ｎｍの厚さであることを特徴とする請求項１３に記載のＰＣＭＯデバイス。
  15. 前記ＰＣＭＯ薄膜は、アモルファス状態または弱結晶質状態を含むグループから選択された第１結晶状態を有し、前記ＰＣＭＯ薄膜の前記抵抗状態は、ユニポーラパルスによって切り替えられることを特徴とする請求項１３に記載のＰＣＭＯデバイス。
  16. 前記ＰＣＭＯ薄膜は、電圧振幅２〜１０Ｖ、パルス幅１０〜１０００ｎｓの電圧パルスに応じた高抵抗状態に書き込まれ、電圧振幅２〜５Ｖ、パルス幅１．５μｓ〜１０ｍｓの電圧パルスに応じた低抵抗状態にリセットされることを特徴とする請求項１５に記載のＰＣＭＯデバイス。
  17. 前記ＰＣＭＯ薄膜は、前記抵抗状態として、約６０ｋΩ〜１０ＭΩの範囲の高抵抗状態と、約０．５ｋΩ〜５０ｋΩの範囲の低抵抗状態とを持つことを特徴とする請求項１６に記載のＰＣＭＯデバイス。
  18. 前記第１結晶状態がアモルファス状態であり、前記アモルファス状態の前記ＰＣＭＯ薄膜は、電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスを用いた場合に約６０ｋΩ以上の高抵抗状態となり、電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスを用いた場合に約５０ｋΩ以下の低抵抗状態となることを特徴とする請求項１６に記載のＰＣＭＯデバイス。
  19. 前記第１結晶状態が弱結晶質状態であり、前記弱結晶質状態の前記ＰＣＭＯ薄膜は、電圧振幅５Ｖ、パルス幅１００ｎｓの電圧パルスを用いた場合に約６０ｋΩ以上の高抵抗状態となり、電圧振幅３Ｖ、パルス幅１０μｓの電圧パルスを用いた場合に約５０ｋΩ以下の低抵抗状態となることを特徴とする請求項１６に記載のＰＣＭＯデバイス。
  20. 前記弱結晶質状態の前記ＰＣＭＯ薄膜は、前記下部電極上に、ＰＣＭＯからなる多結晶シード層を備え、前記多結晶シード層上に、ＰＣＭＯからなるアモルファス層を備えることを特徴とする請求項１９に記載のＰＣＭＯデバイス。
  21. 前記第１結晶状態が多結晶質状態であり、前記多結晶質状態の前記ＰＣＭＯ薄膜の抵抗状態は、バイポーラパルスに応じて切り替えられることを特徴とする請求項１３に記載のＰＣＭＯデバイス。
  22. 前記多結晶質状態の前記ＰＣＭＯ薄膜は、電圧振幅５Ｖ以下、パルス幅１ｍｓ以下の電圧パルスに応じた高抵抗状態に書き込まれ、電圧振幅−５Ｖ以上、パルス幅１ｍｓ以下の電圧パルスに応じた低抵抗状態にリセットされることを特徴とする請求項２１に記載のＰＣＭＯデバイス。
  23. 前記多結晶質状態の前記ＰＣＭＯ薄膜は、前記抵抗状態として、約３００ｋΩ以上の範囲の高抵抗状態と、約５ｋΩ以下の範囲の低抵抗状態とを持つことを特徴とする請求項２２に記載のＰＣＭＯデバイス。
JP2005123111A 2004-04-23 2005-04-21 メモリ抵抗特性を有するｐｃｍｏ薄膜の形成方法及びｐｃｍｏデバイス Withdrawn JP2005340786A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/831,677 US7402456B2 (en) 2004-04-23 2004-04-23 PCMO thin film with memory resistance properties

Publications (1)

Publication Number Publication Date
JP2005340786A true JP2005340786A (ja) 2005-12-08

Family

ID=35137018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005123111A Withdrawn JP2005340786A (ja) 2004-04-23 2005-04-21 メモリ抵抗特性を有するｐｃｍｏ薄膜の形成方法及びｐｃｍｏデバイス

Country Status (2)

Country Link
US (1) US7402456B2 (ja)
JP (1) JP2005340786A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008062623A1 (fr) * 2006-11-22 2008-05-29 Nec Corporation Dispositif de mémoire non volatile
JP2008541475A (ja) * 2005-05-19 2008-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｐｃｍセルにおける“先溶融”領域の制御方法及びそれにより得た装置
JP2008306004A (ja) * 2007-06-07 2008-12-18 Fujitsu Ltd 半導体装置及びその製造方法
JP2012533193A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー スイッチングが向上したｐｃｍｏ不揮発性抵抗メモリ

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7569459B2 (en) * 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
WO2008075413A1 (ja) * 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
US8860519B2 (en) * 2009-10-15 2014-10-14 Hewlett-Packard Development Company, L.P. Device having inductor and memcapacitor
US8377718B2 (en) * 2010-11-10 2013-02-19 Micron Technology, Inc. Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO
US8859382B2 (en) 2011-10-26 2014-10-14 Micron Technology, Inc. Methods of forming metal oxide and memory cells
US8860002B2 (en) 2012-12-20 2014-10-14 Intermolecular, Inc. Limited maximum fields of electrode-switching layer interfaces in Re-RAM cells
US8866118B2 (en) 2012-12-21 2014-10-21 Intermolecular, Inc. Morphology control of ultra-thin MeOx layer

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6763691B1 (en) * 2001-02-28 2004-07-20 Inner-Tite Corporation Meter box lock assembly
CA2448360A1 (en) * 2001-05-24 2002-11-28 The Board Of Trustees Of The Leland Stanford Junior University Modulation of cell division by an early mitotic inhibitor protein
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US7186569B2 (en) * 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US6762481B2 (en) * 2002-10-08 2004-07-13 The University Of Houston System Electrically programmable nonvolatile variable capacitor
US6887523B2 (en) * 2002-12-20 2005-05-03 Sharp Laboratories Of America, Inc. Method for metal oxide thin film deposition via MOCVD
US6911361B2 (en) * 2003-03-10 2005-06-28 Sharp Laboratories Of America, Inc. Low temperature processing of PCMO thin film on Ir substrate for RRAM application
US6927120B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Method for forming an asymmetric crystalline structure memory cell
US6939724B2 (en) * 2003-08-13 2005-09-06 Sharp Laboratories Of America, Inc. Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer
US6774054B1 (en) * 2003-08-13 2004-08-10 Sharp Laboratories Of America, Inc. High temperature annealing of spin coated Pr1-xCaxMnO3 thim film for RRAM application
JP2005167064A (ja) * 2003-12-04 2005-06-23 Sharp Corp 不揮発性半導体記憶装置
US6849891B1 (en) * 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
JP2005203463A (ja) * 2004-01-14 2005-07-28 Sharp Corp 不揮発性半導体記憶装置
US7060586B2 (en) * 2004-04-30 2006-06-13 Sharp Laboratories Of America, Inc. PCMO thin film with resistance random access memory (RRAM) characteristics
US7235407B2 (en) * 2004-05-27 2007-06-26 Sharp Laboratories Of America, Inc. System and method for forming a bipolar switching PCMO film
JP4460363B2 (ja) * 2004-06-08 2010-05-12 シャープ株式会社 半導体装置及びその製造方法
US6972239B1 (en) * 2004-08-20 2005-12-06 Sharp Laboratories Of America, Inc. Low temperature MOCVD processes for fabrication of PrXCa1-xMnO3 thin films
KR100576369B1 (ko) * 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
JP4829502B2 (ja) * 2005-01-11 2011-12-07 シャープ株式会社 半導体記憶装置の製造方法
US7098101B1 (en) * 2005-12-07 2006-08-29 Sharp Laboratories Of America, Inc. Method of forming PrxCa1−xMnO3 thin films having a PrMnO3/CaMnO3 super lattice structure using metalorganic chemical vapor deposition

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541475A (ja) * 2005-05-19 2008-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｐｃｍセルにおける“先溶融”領域の制御方法及びそれにより得た装置
WO2008062623A1 (fr) * 2006-11-22 2008-05-29 Nec Corporation Dispositif de mémoire non volatile
JP5104763B2 (ja) * 2006-11-22 2012-12-19 日本電気株式会社 不揮発性記憶装置
JP2008306004A (ja) * 2007-06-07 2008-12-18 Fujitsu Ltd 半導体装置及びその製造方法
JP2012533193A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー スイッチングが向上したｐｃｍｏ不揮発性抵抗メモリ

Also Published As

Publication number Publication date
US7402456B2 (en) 2008-07-22
US20050239262A1 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
JP2005340786A (ja) メモリ抵抗特性を有するｐｃｍｏ薄膜の形成方法及びｐｃｍｏデバイス
TWI322428B (ja)
KR100473662B1 (ko) 가변 레지스턴스 장치의 제조방법, 비휘발성 가변레지스턴스 메모리 장치의 제조방법, 및 비휘발성 가변레지스턴스 메모리 장치
Xu et al. Bipolar switching behavior in TiN/ZnO/Pt resistive nonvolatile memory with fast switching and long retention
CN101192647B (zh) 包括无定形合金金属氧化物层的非易失性存储装置
CN102484127B (zh) 基于混合金属价键化合物的记忆电阻
US7407858B2 (en) Resistance random access memory devices and method of fabrication
US9129676B2 (en) Electronic devices containing switchably conductive silicon oxides as a switching element and methods for production and use thereof
Yao et al. Intrinsic resistive switching and memory effects in silicon oxide
EP1507297B1 (en) Method for obtaining reversible resistance switches in a PCMO thin film deposited on a highly crystallized seed layer
Son et al. Self-Selective Characteristics of Nanoscale $\hbox {VO} _ {x} $ Devices for High-Density ReRAM Applications
WO2009140305A1 (en) Correlated electron material and process for making
JP2007048779A (ja) 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
JP2008028228A (ja) 可変抵抗素子および抵抗変化型メモリ装置
TW201445718A (zh) 具有切換層及中間電極層之電阻切換裝置及其形成方法
Lv et al. Resistive Memory Switching of $\hbox {Cu} _ {x}\hbox {O} $ Films for a Nonvolatile Memory Application
Deleruyelle et al. Ge2Sb2Te5 layer used as solid electrolyte in conductive-bridge memory devices fabricated on flexible substrate
US20030219534A1 (en) Preparation of LCPMO thin films which have reversible resistance change properties
Tranchant et al. Mott memory devices based on the Mott insulator (V1-xCrx) 2O3
Courtade et al. Improvement of resistance switching characteristics in NiO films obtained from controlled Ni oxidation
Nandi Resistive Switching in Transition Metal Oxides for Integrated Non-volatile Memory
Zhan et al. Digital and analog functionality in monolayer AlOx-based memristors with various oxidizer sources
Courtade et al. Integration of resistive switching NiO in small via structures from localized oxidation of nickel metallic layer
US11925129B2 (en) Multi-layer selector device and method of fabricating the same
US8470637B2 (en) Method for fabricating a resistor for a resistance random access memory

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701