JP4549401B2 - 抵抗記憶素子の製造方法 - Google Patents
抵抗記憶素子の製造方法 Download PDFInfo
- Publication number
- JP4549401B2 JP4549401B2 JP2008061137A JP2008061137A JP4549401B2 JP 4549401 B2 JP4549401 B2 JP 4549401B2 JP 2008061137 A JP2008061137 A JP 2008061137A JP 2008061137 A JP2008061137 A JP 2008061137A JP 4549401 B2 JP4549401 B2 JP 4549401B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- transition metal
- metal oxide
- oxide film
- noble metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 102
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 199
- 150000003624 transition metals Chemical class 0.000 claims abstract description 198
- 239000004065 semiconductor Substances 0.000 claims abstract description 100
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 78
- 239000001301 oxygen Substances 0.000 claims abstract description 78
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910000510 noble metal Inorganic materials 0.000 claims description 299
- 150000004706 metal oxides Chemical class 0.000 claims description 181
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 107
- 238000010438 heat treatment Methods 0.000 claims description 81
- 230000001590 oxidative effect Effects 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 35
- 230000008859 change Effects 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 710
- 239000010410 layer Substances 0.000 description 223
- 239000011229 interlayer Substances 0.000 description 42
- 230000008569 process Effects 0.000 description 35
- 239000012298 atmosphere Substances 0.000 description 31
- 239000007789 gas Substances 0.000 description 29
- 238000009792 diffusion process Methods 0.000 description 28
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 25
- 238000004544 sputter deposition Methods 0.000 description 25
- 239000011261 inert gas Substances 0.000 description 18
- 239000010936 titanium Substances 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000000635 electron micrograph Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- MUMZUERVLWJKNR-UHFFFAOYSA-N oxoplatinum Chemical compound [Pt]=O MUMZUERVLWJKNR-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910003446 platinum oxide Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- -1 transition metal nitride Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、抵抗値の異なる複数の抵抗状態を記憶する抵抗記憶素子及びその製造方法に関する。
近年、新たなメモリ素子として、ＲｅＲＡＭ（Resistance Random Access Memory：抵抗変化メモリ）と称される不揮発性半導体記憶装置が注目されている。ＲｅＲＡＭは、抵抗値が異なる複数の抵抗状態を有し、外部から電気的刺激を与えることにより抵抗状態が変化する抵抗記憶素子を用い、抵抗記憶素子の高抵抗状態と低抵抗状態とを例えば情報の“０”と“１”とに対応づけることにより、メモリ素子として利用するものである。ＲｅＲＡＭは、高速性、大容量性、低消費電力性等を実現可能なため、将来性が期待されている。
抵抗記憶素子は、電圧の印加により抵抗状態が変化する抵抗記憶材料を一対の電極間に挟持したものである。抵抗記憶材料として、遷移金属を含む酸化物材料を用いることが提案されている。
図２９は、提案されている抵抗記憶素子の電流−電圧特性を示すグラフである。図示するように、高抵抗状態にある抵抗記憶素子に印加する電圧を徐々に高くしていくと、電圧がある値（セット電圧Ｖｓｅｔ）を超えたところで急激に抵抗値が減少し、抵抗記憶素子は低抵抗状態に遷移する。このような動作は、一般に「セット」と称される。なお、ＲｅＲＡＭでは、セット動作の際に抵抗記憶素子や周辺回路に大電流が流れて抵抗記憶素子や周辺回路が破壊されるのを防止するべく、選択トランジスタ等を利用した電流制限が行われる。
一方、低抵抗状態にある抵抗記憶素子に印加する電圧を徐々に高くして抵抗記憶素子に流れる電流を徐々に高くしていくと、電流がある値（リセット電流Ｉｒｅｓｅｔ）を超えたところで急激に抵抗値が増加し、抵抗記憶素子は高抵抗状態に遷移する。このような動作は、一般に「リセット」と称される。
このように、抵抗記憶素子は、高抵抗状態にあるときにセット電圧以上の電圧を印加することにより低抵抗状態に遷移し、低抵抗状態にあるときにリセット電流以上の電流を流すことにより高抵抗状態に遷移する。低抵抗状態にある抵抗記憶素子の抵抗値は数ｋΩ程度であるのに対して、高抵抗状態にある抵抗記憶素子の抵抗値は数１０ｋΩ〜１０００ｋΩ程度である。このような動作により、抵抗記憶素子の抵抗状態を制御することができる。
また、データの読み出しは、抵抗記憶素子に所定の読み出し電流を流したときに抵抗記憶素子に流れる電流値を測定することにより可能である。
なお、本願発明の背景技術としては以下のようなものがある。
特開２００４−３６３６０４号公報
特開２００７−８４９３５号公報
特開２００７−５３１２５号公報
特開平１０−１４９７９７号公報
特開２００５−１９１３５４号公報
S. Seo et al., "Reproducible resistance switching in polycrystalline NiO films", Applied Physics Letters, Volume 85, Number 23, p. 5655-5657 (2004)
S. Seo et al., "Conductivity switching characteristics and reset currents in NiO films", Applied Physics Letters, 86, 093509 (2005)
かかる抵抗記憶素子を用いたメモリデバイスは、高集積化に伴い微細化が要求されている。また、その動作に必要な電圧及び電流の低減も要求されている。
抵抗記憶素子の微細化には、電極間に挟持される抵抗記憶材料としての酸化物材料の薄膜化が不可欠である。また、酸化物材料の膜厚が厚いと、動作に必要な電圧及び電流が高くなってしまう。したがって、動作に必要な電圧及び電流を低減するという観点からも、酸化物材料の薄膜化が不可欠である。
しかしながら、単にスパッタ法等により酸化物材料を薄く成膜したのでは、膜厚の均一性が劣化する場合があった。膜厚の均一性が劣化すると、電極間の絶縁性を確保することができずに短絡が生じ、抵抗記憶素子としての特性を確保することが困難になる。
本発明の目的は、低電圧、低電流で動作し得る抵抗記憶素子及びその製造方法を提供することにある。
本発明の一観点によれば、半導体基板の上方に、下部電極層を形成する工程と、前記下部電極層上に、遷移金属膜を形成する工程と、前記遷移金属膜上に、貴金属酸化膜を含む上部電極層を形成する工程と、前記貴金属酸化膜に含まれる酸素を前記遷移金属膜に供給して前記遷移金属膜を酸化し、遷移金属酸化膜より成り、電圧の印加によって高抵抗状態と低抵抗状態とが切り換わる抵抗変化層を形成する工程とを有する抵抗記憶素子の製造方法が提供される。
また、本発明の他の観点によれば、半導体基板の上方に、貴金属酸化膜を含む下部電極層を形成する工程と、前記貴金属酸化膜上に、遷移金属膜を形成する工程と、前記貴金属酸化膜に含まれる酸素を前記遷移金属膜に供給して前記遷移金属膜を酸化し、遷移金属酸化膜より成り、電圧の印加によって高抵抗状態と低抵抗状態とが切り換わる抵抗変化層を形成する工程と、前記抵抗変化層上に、上部電極層を形成する工程とを有する抵抗記憶素子の製造方法が提供される。
本発明によれば、上部電極層又は下部電極層を構成する貴金属酸化膜に含まれる酸素を遷移金属膜に供給して遷移金属膜を酸化し、抵抗記憶層を構成する遷移金属酸化膜を形成するので、比較的薄く、しかも膜厚の均一性が良好な遷移金属酸化膜を形成することができる。したがって、本発明によれば、低電圧及び低電流で動作し得る抵抗記憶素子を提供することができる。
［第１実施形態］
本発明の第１実施形態による抵抗記憶素子並びにその抵抗記憶素子を用いた不揮発性半導体記憶装置及びその製造方法について図１乃至図１１を用いて説明する。
本発明の第１実施形態による抵抗記憶素子並びにその抵抗記憶素子を用いた不揮発性半導体記憶装置及びその製造方法について図１乃至図１１を用いて説明する。
まず、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置について図１を用いて説明する。図１（ａ）は、本実施形態による不揮発性半導体記憶装置を示す断面図である。図１（ｂ）は、抵抗記憶素子のみを拡大して示したものである。
図１に示すように、半導体基板１０上には、素子領域を画定する素子分離領域１２が形成されている。
素子領域が画定された半導体基板１０上には、ゲート絶縁膜を介して、ゲート電極１４が形成されている。ゲート電極１４は、ワード線を兼ねるものである。ワード線１４は、図１における紙面垂直方向に延在している。
ゲート電極１４の両側の半導体基板１０内には、ソース／ドレイン拡散層１６，１８が形成されている。
ゲート電極１４とソース／ドレイン拡散層１６，１８とにより選択トランジスタ２０が構成されている。ここでは、１つの活性領域内に、ソース／ドレイン拡散層１６を共用する２つの選択トランジスタ２０が形成されている。
選択トランジスタ２０が形成された半導体基板１０上には、層間絶縁膜２２が形成されている。
層間絶縁膜２２には、ソース／ドレイン拡散層１６に接続されたコンタクトプラグ２８と、ソース／ドレイン拡散層１８に接続されたコンタクトプラグ３０とが埋め込まれている。
コンタクトプラグ２８，３０が埋め込まれた層間絶縁膜２２上には、コンタクトプラグ２８を介してソース／ドレイン拡散層１６（ソース端子）に電気的に接続されたソース線（グラウンド線）３２と、コンタクトプラグ３０を介してソース／ドレイン拡散層（ドレイン端子）１８に電気的に接続された中継配線３４とが形成されている。ソース線３２は、ワード線１４に並行するように形成されており、図１における紙面垂直方向に延在している。
ソース線３２及び中継配線３４が形成された層間絶縁膜２２上には、層間絶縁膜３６が形成されている。層間絶縁膜３６には、中継配線３４に接続されたコンタクトプラグ４０が埋め込まれている。
コンタクトプラグ４０が埋め込まれた層間絶縁膜３６上には、抵抗記憶素子４２が形成されている。抵抗記憶素子４２は、コンタクトプラグ４０、中継配線３４及びコンタクトプラグ３０を介してソース／ドレイン拡散層１８に電気的に接続された下部電極層４４と、下部電極層４４上に形成された抵抗記憶層４８と、抵抗記憶層４８上に形成された上部電極層５０とを有している。
下部電極層４４は、密着層５２と貴金属膜５４との積層膜により構成されている。密着層５２の材料としては、例えばチタン（Ｔｉ）が用いられている。また、貴金属膜５４の材料としては、例えばプラチナ（Ｐｔ）が用いられている。
抵抗記憶層４８は、酸化ニッケル（ＮｉＯＸ）より成る遷移金属酸化膜により構成されている。抵抗記憶層を構成する遷移金属酸化膜４８は、後述するように、ニッケル（Ｎｉ）より成る遷移金属膜４６上に上部電極層５０を構成する貴金属酸化膜５８を形成した後、熱処理を行うことにより、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化することにより形成されたものである。
このように、遷移金属酸化膜５８は、上部電極層５０を構成する貴金属酸化膜５８に含まれる酸素を用いた酸化方法により形成されているため、遷移金属酸化膜４８における酸素濃度には傾斜が生じている。すなわち、遷移金属酸化膜４８は、上部電極層５０側から下部電極層４４側に向かって酸素濃度が低くなっている。
また、遷移金属酸化膜４８は、スパッタ法等により直接成膜したものではなく、貴金属酸化膜５８に含まれる酸素を用いて遷移金属膜４６を酸化することにより形成されている。このため、遷移金属酸化膜４８は、化学量論的組成よりも酸素の組成比が少なくなっている。従来、スパッタ法によりＮｉＯＸ膜を直接成膜した場合には、組成比Ｘ＝１、すなわちＮｉ：Ｏ＝１：１の化学量論的組成を有するＮｉＯＸ膜（ＮｉＯ膜）が形成され、これとは異なる組成を有するＮｉＯＸ膜を形成することが困難であった。これに対して、本実施形態では、抵抗記憶層を構成する遷移金属酸化膜４８として、例えば、組成比Ｘ＝０．８〜０．９、すなわちＮｉ：Ｏ＝１：０．８〜０．９の組成を有するＮｉＯＸ膜が形成されている。
遷移金属酸化膜４８の膜厚は、比較的薄く設定されており、例えば１０ｎｍ以下、具体的には１〜１０ｎｍに設定されている。
上部電極層５０は、酸化プラチナ（ＰｔＯＸ）より成る貴金属酸化膜５８と、貴金属酸化膜５８と遷移金属酸化膜４８との間に形成され、貴金属酸化膜５８を構成する貴金属であるＰｔより成る貴金属膜５６とにより構成されている。貴金属膜５６は、後述するように、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化することにより遷移金属酸化膜４８を形成する際に形成されたものである。
本実施形態では、抵抗記憶素子４２の抵抗記憶層としての遷移金属酸化膜４８を、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化することにより形成する。このため、本実施形態によれば、例えば膜厚が１０ｎｍ以下と比較的薄く、しかも膜厚の均一性が良好な遷移金属酸化膜４８を形成することができ、低電圧及び低電流で動作し得る抵抗記憶素子を提供することができる。
抵抗記憶素子４２が形成された層間絶縁膜３６上には、層間絶縁膜６０が形成されている。層間絶縁膜６０には、抵抗記憶素子４２の上部電極層５０に接続されたコンタクトプラグ６４が埋め込まれている。
コンタクトプラグ６４が埋め込まれた層間絶縁膜６０上には、コンタクトプラグ６４を介して抵抗記憶素子４２の上部電極５０に電気的に接続されたビット線６６が形成されている。ビット線６６は、図１における紙面左右方向に延在している。
こうして本実施形態による抵抗記憶素子及びその抵抗記憶素子を用いた不揮発性半導体記憶装置が構成されている。
次に、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法について図２乃至図６を用いて説明する。図２乃至図６は、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法を示す工程断面図である。
まず、半導体基板１０内に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子領域を画定する素子分離領域１２を形成する。半導体基板１０としては、例えばシリコン基板を用いる。
次いで、半導体基板１０上に、通常のＭＯＳトランジスタの製造方法と同様にして、ゲート電極１４とソース／ドレイン拡散層１６，１８とを有する選択トランジスタ２０を形成する（図２（ａ）参照）。
次いで、選択トランジスタ２０が形成された半導体基板１０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積した後、このシリコン酸化膜の表面を例えばＣＭＰ法により研磨し、シリコン酸化膜より成り表面が平坦化された層間絶縁膜２２を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜２２に、ソース／ドレイン拡散層１６，１８に達するコンタクトホール２４，２６を形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール２４，２６内に、ソース／ドレイン拡散層１６，１８に電気的に接続されたコンタクトプラグ２８，３０を形成する（図２（ｂ）参照）。
次いで、コンタクトプラグ２８，３０が埋め込まれた層間絶縁膜２２上に、例えばＣＶＤ法により導電膜を堆積後、フォトリソグラフィ及びドライエッチングによりこの導電膜をパターニングし、コンタクトプラグ２８を介してソース／ドレイン拡散層１６に電気的に接続されたソース線３２と、コンタクトプラグ３０を介してソース／ドレイン拡散層１８に電気的に接続された中継配線３４とを形成する（図２（ｃ）参照）。
次いで、ソース線３２及び中継配線３４が形成された層間絶縁膜２２上に、例えばＣＶＤ法によりシリコン酸化膜を堆積した後、このシリコン酸化膜の表面を例えばＣＭＰ法により研磨し、シリコン酸化膜より成り表面が平坦化された層間絶縁膜３６を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜３６に、中継配線３４に達するコンタクトホール３８を形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール３８内に、中継配線３４、コンタクトプラグ３０を介してソース／ドレイン拡散層１８に電気的に接続されたコンタクトプラグ４０を形成する（図３（ａ）参照）。
次いで、コンタクトプラグ４０が埋め込まれた層間絶縁膜３６上に、例えばスパッタ法により、例えば膜厚１０ｎｍのＴｉ膜を堆積し、Ｔｉ膜より成る密着層５２を形成する。なお、密着層５２としては、Ｔｉ膜のほか、窒化チタン（ＴｉＮ）膜を堆積してもよい。密着層５２は、下部電極層４４を構成する貴金属膜５４とシリコン酸化膜より成る層間絶縁膜３６との間の密着性を高めるためのものである。
次いで、密着層５２上に、例えばスパッタ法により、例えば膜厚５０ｎｍのＰｔ膜を堆積し、Ｐｔ膜より成る貴金属膜５４を形成する。
次いで、貴金属膜５４上に、例えばスパッタ法により、例えば膜厚８ｎｍのＮｉ膜を堆積し、Ｎｉ膜より成る遷移金属膜４６を形成する。遷移金属膜４６は、例えば酸素等の酸化性ガスを含まない雰囲気中で形成する。
次いで、遷移金属膜４６上に、例えばスパッタ法により、例えば膜厚１０ｎｍのＰｔＯＸ膜を堆積し、ＰｔＯＸ膜より成る貴金属酸化膜５８を形成する（図３（ｂ）参照）。貴金属酸化膜５８は、非晶質状態（アモルファス状態）であってもよいし、結晶化されていてもよい。遷移金属膜４６上に形成する貴金属酸化膜を結晶化する場合については、第６実施形態において述べる。
次いで、例えば、不活性ガス雰囲気中又は不活性ガスと酸化性ガスとの混合ガス雰囲気中で、２００〜７５０℃、より好ましくは３００〜５００℃の温度で熱処理を行う。この熱処理により、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給し、遷移金属膜４６の全部を酸化する。
具体的な熱処理条件としては、例えば次の第１乃至第３の熱処理条件を用いることができる。すなわち、第１の熱処理条件は、熱処理装置として抵抗加熱電気炉を用い、熱処理温度を４００℃、熱処理時間を３０分間、熱処理雰囲気をアルゴン雰囲気、熱処理圧力を大気圧としたものである。また、第２の熱処理条件は、熱処理装置として減圧加熱炉を用い、熱処理温度を４００℃、熱処理時間を３分間、熱処理雰囲気をアルゴン雰囲気、熱処理圧力を１Ｐａとしたものである。また、第３の熱処理条件は、熱処理装置として急速ランプ加熱装置（ＲＴＡ装置）を用い、熱処理温度を４００℃、熱処理時間を１分間、熱処理雰囲気を５％の酸素を含むアルゴンと酸素の混合ガス雰囲気、熱処理圧力を大気圧としたものである。第３の熱処理条件のように熱処理雰囲気に酸素等の酸化性ガスを含めると、遷移金属膜４６の酸化速度が上昇するため、熱処理時間を短縮することができる。
なお、遷移金属膜４６の全部を酸化せずに、遷移金属酸化膜４８と貴金属膜５４との間に遷移金属膜４６を残存させてもよい。この場合は、上記の場合よりも熱処理時間を短縮すればよい。遷移金属膜４６を残存させる場合については第２実施形態において述べる。
図４は、本実施形態において、遷移金属膜４６が酸化される様子を拡大して示している。
図４（ａ）に示すように遷移金属膜４６上に貴金属酸化膜５８を形成した後、熱処理を行うと、図４（ｂ）に示すように、貴金属酸化膜５８に含まれる酸素が解離し、遷移金属膜４６に供給される。遷移金属膜４６は、貴金属酸化膜５８から供給される酸素により表面から酸化されていき、遷移金属膜４６上に遷移金属酸化膜４８が形成されていく。また、貴金属酸化膜５８の下部には、貴金属酸化膜５８が還元されることにより、貴金属酸化膜５８を構成する貴金属より成る貴金属膜５６が形成されていく。
さらに熱処理を継続することにより、貴金属酸化膜５８から供給される酸素による遷移金属膜４６の酸化が進行し、図４（ｃ）に示すように、遷移金属膜４６の全部が酸化されて遷移金属酸化膜４８が形成される。こうして形成された遷移金属酸化膜４８の膜厚は、例えば１０ｎｍ以下、具体的には１〜１０ｎｍである。また、貴金属酸化膜５８に含まれる酸素が解離することにより貴金属酸化膜５８の下部に形成された貴金属膜５６の膜厚は、例えば５ｎｍ程度である。
こうして、層間絶縁膜３６上に、密着層５２、貴金属膜５４、遷移金属酸化膜４８、貴金属膜５６、及び貴金属酸化膜５８から成る積層膜が形成される（図５（ａ）参照）。
このように、本実施形態では、抵抗記憶素子４２の抵抗記憶層となる遷移金属酸化膜４８を、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化することにより形成する。このため、本実施形態によれば、例えば膜厚が１０ｎｍ以下と比較的薄く、しかも膜厚の均一性が良好な遷移金属酸化膜４８を形成することができ、低電圧及び低電流で動作し得る抵抗記憶素子を提供することができる。
さらに、このような酸化方法により形成された遷移金属酸化膜４８は、化学量論的組成よりも酸素の組成が少なくなっている。かかる遷移金属酸化膜４８は、化学量論的組成の遷移金属酸化膜と比較して、フォーミング処理、セット動作、及びリセット動作の際の反応が容易に進行するため、抵抗記憶素子の動作に要する電圧及び電流を低減するできるものと考えられる。
次いで、フォトリソグラフィ及びドライエッチングにより、貴金属酸化膜５８、貴金属膜５６、遷移金属酸化膜４８、貴金属膜５４、及び密着層５２をパターニングする。これにより、密着層５２と貴金属膜５４との積層膜より成る下部電極層４４と、遷移金属酸化膜より成る抵抗記憶層４８と、貴金属膜５６と貴金属酸化膜５８とから成る上部電極層５０とを有する抵抗記憶素子４２を形成する（図５（ｂ）参照）。
次いで、抵抗記憶素子４２が形成された層間絶縁膜３６上に、例えばＣＶＤ法によりシリコン酸化膜を堆積した後、このシリコン酸化膜の表面を例えばＣＭＰ法により研磨し、シリコン酸化膜より成り表面が平坦化された層間絶縁膜６０を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜６０に、抵抗記憶素子４２の上部電極層５０に達するコンタクトホール６２を形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール６２内に、抵抗記憶素子４２の上部電極層５０に接続されたコンタクトプラグ６４を形成する（図６（ａ）参照）。
次いで、コンタクトプラグ６４が埋め込まれた層間絶縁膜６０上に、導電膜を堆積後、フォトリソグラフィ及びドライエッチングによりこの導電膜をパターニングし、コンタクトプラグ６４を介して抵抗記憶素子４２の上部電極層５０に電気的に接続されたビット線６６を形成する（図６（ｂ）参照）。
この後、必要に応じて更に上層の配線層等を形成し、不揮発性半導体記憶装置を完成する。
次に、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の評価結果について図７乃至図１１を用いて説明する。図７乃至図９は、本実施形態による抵抗記憶素子の電流−電圧特性を示すグラフである。また、図１０（ａ）は、スパッタ法により形成されたＮｉＯ膜を抵抗記憶層に用いた比較例による抵抗記憶素子を示す断面図であり、図１０（ｂ）はその電流−電圧特性を示すグラフである。図１１は、スパッタ法により形成されたＮｉＯ膜を抵抗記憶層に用いた抵抗記憶素子の断面構造の電子顕微鏡写真を示す図である。
図７乃至図９、及び図１０（ｂ）における点線は、フォーミング処理の際の電流−電圧特性を示している。フォーミング処理とは、抵抗記憶素子に、高抵抗状態と低抵抗状態とを可逆的に変化可能な抵抗記憶特性を付与するために行うものであり、抵抗記憶層に絶縁破壊電圧相当の電圧を印加するものである。抵抗記憶素子に電圧を印加して抵抗記憶層をソフトブレークダウンさせることにより、抵抗記憶層中にフィラメント状の電流パスが形成され、この電流パスによって抵抗記憶特性が発現されるものと考えられている。フォーミング処理は、初期段階において一度行えばよく、その後に行う必要はない。なお、フォーミング処理に要する電圧を、フォーミング電圧と呼ぶ。
また、図７乃至図９、及び図１０（ｂ）における実線は、抵抗記憶素子に対してセットとリセットを３回繰り返した際の電流−電圧特性を示している。高抵抗状態の抵抗記憶素子に印加する電圧を徐々に高くしていくと、電圧がある値のときに、抵抗記憶素子が高抵抗状態から低抵抗状態に遷移し、急激に電流が増加する現象（セット動作）が生じる。なお、セット動作が生じる電圧を、セット電圧と呼ぶ。また、低抵抗状態の抵抗記憶素子に印加する電圧を徐々に高くして抵抗記憶素子に流れる電流を徐々に高くしていくと、電流がある値のときに、抵抗記憶素子が低抵抗状態から高抵抗状態に遷移し、電流が減少する現象（リセット動作）が生じる。なお、リセット動作が生じる電流を、リセット電流と呼ぶ。
図７は、上述した第１の熱処理条件で熱処理を行って形成した遷移金属酸化膜４８を抵抗記憶層に用いた実施例１による抵抗記憶素子の電流−電圧特性を示している。実施例１の場合、フォーミング電圧は、１．３２Ｖであった。また、セットとリセットの３回の繰り返しにおけるセット電圧は、順に１．３２Ｖ、１．３０Ｖ、０．８０Ｖであり、リセット電流は、順に０．９１ｍＡ、０．７１ｍＡ、０．６４ｍＡであった。
また、図８は、上述した第２の熱処理条件で熱処理を行って形成した遷移金属酸化膜４８を抵抗記憶層に用いた実施例２による抵抗記憶素子の電流−電圧特性を示している。実施例２の場合、フォーミング電圧は、０Ｖであった。また、セットとリセットの３回の繰り返しにおけるセット電圧は、順に１．０４Ｖ、１．０６Ｖ、１．０８Ｖであり、リセット電流は、順に１．０１ｍＡ、０．７５ｍＡ、０．８８ｍＡであった。
また、図９は、上述した第３の熱処理条件で熱処理を行って形成した遷移金属酸化膜４８を抵抗記憶層に用いた実施例３による抵抗記憶素子の電流−電圧特性を示している。実施例３の場合、フォーミング電圧は、０Ｖであった。また、セットとリセットの３回の繰り返しにおけるセット電圧は、順に１．２６Ｖ、１．４０Ｖ、１．４６Ｖであり、リセット電流は、順に０．７５ｍＡ、１．０５ｍＡ、１．１５ｍＡであった。
なお、実施例２、３による抵抗記憶素子は、フォーミングせずにセット動作及びリセット動作した。初期状態の抵抗記憶素子の抵抗が低いと、フォーミングしないことがある。例えばＮｉを全てＮｉＯにさせずにＮｉを残すと、素子全体の抵抗が下がりフォーミングなしで機能する。また、ＮｉＯの酸化度が低いと、この場合も素子全体の抵抗が下がりフォーミングなしで機能することがある。
他方、図１０（ｂ）は、図１０（ａ）に示すように、Ｐｔより成る下部電極層６８と、スパッタ法により形成された膜厚２０ｎｍのＮｉＯ膜より成る抵抗記憶層７０と、Ｐｔより成る上部電極層７２とを有する比較例による抵抗記憶素子の電流−電圧特性を示している。比較例の場合、フォーミング電圧は、５Ｖであった。また、セットとリセットの３回の繰り返しにおけるセット電圧は、順に１．２０Ｖ、１．４０Ｖ、１．６０Ｖであり、リセット電流は、順に１０ｍＡ、２０ｍＡ、２０ｍＡであった。
図７乃至図９、及び図１０（ｂ）から分かるように、実施例１乃至３の場合には、比較例の場合と比較して動作に要する電圧及び電流、特にフォーミング電圧及びリセット電流が低くなっている。本実施形態による抵抗記憶素子は、３．３Ｖ以下、更には１．５Ｖ以下のフォーミング電圧を遷移金属酸化膜４８に印加すれば、抵抗記憶特性を発現させることができることが分かっている。
以上の評価結果より、本実施形態によれば、低電圧、低電流で動作し得る抵抗記憶素子を提供することができることが分かる。
なお、比較例のように抵抗記憶層として用いる遷移金属酸化膜をスパッタ法により形成したのでは、遷移金属酸化膜を比較的薄く形成した場合に遷移金属酸化膜に段切れが生じ、電極間に短絡が生じてしまう虞がある。
図１１は、スパッタ法により形成された膜厚１０ｎｍのＮｉＯ膜を抵抗記憶層に用いた抵抗記憶素子の断面構造の電子顕微鏡写真を示している。図示するように、タングステンプラグ７４が埋め込まれた層間絶縁膜７６上には、Ｐｔ膜より成る下部電極層７８と、膜厚１０ｎｍのＮｉＯ膜より成る抵抗記憶層８０と、Ｐｔ膜より成る上部電極層８２とを有する抵抗記憶素子が形成されている。上部電極層８２には、アルミニウム配線８４が接続されている。
図１１から分かるように、抵抗記憶層を構成するＮｉＯ膜８０は、膜厚が１０ｎｍのように薄いと、下地である層間絶縁膜７６やタングステンプラグ７４の凹凸を反映した波状の起伏を有するものとなっている。このため、スパッタ法によりＮｉＯ膜８０を単に薄く形成したのでは、ＮｉＯ膜８０に段切れが生じ、下部電極層７８と上部電極層８２との間に短絡が生じてしまう虞がある。
これに対し、本実施形態では、上部電極層５０を構成する貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化することにより、抵抗記憶層となる遷移金属酸化膜４８を形成する。これにより、遷移金属酸化膜４８を例えば膜厚１０ｎｍ以下と比較的薄く形成する場合においても、遷移金属酸化膜４８の段切れを防止することができ、短絡による不良の発生を回避しつつ、低電圧及び低電流で動作し得る抵抗記憶素子を得ることができる。
［第２実施形態］
本発明の第２実施形態による抵抗記憶素子並びにその抵抗記憶素子を用いた不揮発性半導体記憶装置及びその製造方法を図１２乃至図１５を用いて説明する。なお、第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明の第２実施形態による抵抗記憶素子並びにその抵抗記憶素子を用いた不揮発性半導体記憶装置及びその製造方法を図１２乃至図１５を用いて説明する。なお、第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
まず、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置について図１２を用いて説明する。図１２（ａ）は、本実施形態による不揮発性半導体記憶装置を示す断面図である。図１２（ｂ）は、抵抗記憶素子のみを拡大して示したものである。
本実施形態による抵抗記憶素子は、第１実施形態による抵抗記憶素子の製造方法において、遷移金属膜４６を酸化する際に、遷移金属膜４６の全部を酸化せずに遷移金属膜４６を残存させたものであり、貴金属膜５４と遷移金属酸化膜４８との間に、遷移金属膜４６を有することに特徴がある。
図１２に示すように、コンタクトプラグ４０が埋め込まれた層間絶縁膜３６上には、抵抗記憶素子４２ａが形成されている。抵抗記憶素子４２ａは、コンタクトプラグ４０、中継配線３４及びコンタクトプラグ３０を介してソース／ドレイン拡散層１８に電気的に接続された下部電極層４４ａと、下部電極層４４ａ上に形成された抵抗記憶層４８と、抵抗記憶層４８上に形成された上部電極層５０とを有している。
下部電極層４４ａは、密着層５２と貴金属膜５４とＮｉより成る遷移金属膜４６との積層膜により構成されている。遷移金属膜４６は、後述するように、遷移金属膜４６を酸化することにより遷移金属酸化膜４８を形成する際に、遷移金属膜４６の全部を酸化せずに残存させたものである。
抵抗記憶層４８は、ＮｉＯＸより成る遷移金属酸化膜により構成されている。抵抗記憶層を構成する遷移金属酸化膜４８は、後述するように、遷移金属膜４６上に上部電極層５０を構成する貴金属酸化膜５８を形成した後、熱処理を行うことにより、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６の一部を酸化することにより形成されたものである。
上部電極層５０は、ＰｔＯＸより成る貴金属酸化膜５８と、貴金属酸化膜５８と遷移金属酸化膜４８との間に形成され、貴金属酸化膜５８を構成する貴金属であるＰｔより成る貴金属膜５６とにより構成されている。
こうして、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置が構成されている。
本実施形態のように、貴金属膜５４と遷移金属酸化膜４８との間に遷移金属膜４６が形成されていると、リセット電流を更に低減することができることが分かっている。リセット電流が低減されるメカニズムの詳細は明らかでないが、遷移金属膜４６が形成されていると、貴金属膜５４から遷移金属酸化膜４８への元素の拡散や、遷移金属酸化膜４８から貴金属膜５４への酸素の拡散が発生しないためであると考えられる。
次に、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法について図１３乃至図１５を用いて説明する。図１３乃至図１５は、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法を示す工程断面図である。
まず、図２（ａ）乃至図３（ａ）に示す第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法と同様にして、コンタクトプラグ４０までを形成する。
次いで、第１実施形態と同様にして、コンタクトプラグ４０が埋め込まれた層間絶縁膜３６上に、例えばスパッタ法により、Ｔｉ膜より成る密着層５２と、Ｐｔ膜より成る貴金属膜５４と、Ｎｉ膜より成る遷移金属膜４６と、ＰｔＯＸ膜より成る貴金属酸化膜５８とを順次形成する（図１３（ａ）参照）。
次いで、例えば、不活性ガス雰囲気中又は不活性ガスと酸化性ガスとの混合ガス雰囲気中で、２００〜７５０℃、より好ましくは３００〜５００℃の温度で熱処理を行う。この熱処理により、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給し、遷移金属膜４６の一部を酸化する。本実施形態では、熱処理時間を第１実施形態による場合と比較して短縮する等、熱処理条件を適宜調整して遷移金属膜４６の全部を酸化せずに、遷移金属膜４６を残存させる。
図１４は、本実施形態において、遷移金属膜４６の一部が酸化される様子を拡大して示している。
図１４（ａ）に示すように遷移金属膜４６上に貴金属酸化膜５８を形成した後、熱処理を行うと、図１４（ｂ）に示すように、貴金属酸化膜５８に含まれる酸素が解離し、遷移金属膜４６に供給される。遷移金属膜４６は、貴金属酸化膜５８から供給される酸素により表面から酸化されていき、遷移金属膜４６上に遷移金属酸化膜４８が形成されていく。また、貴金属酸化膜５８の下部には、貴金属酸化膜５８が還元されることにより、貴金属酸化膜５８を構成する貴金属より成る貴金属膜５６が形成されていく。
ここで、本実施形態では、熱処理条件を適宜調整することにより、図１４（ｃ）に示すように、遷移金属膜４６の一部を酸化して遷移金属酸化膜４８を形成し、遷移金属酸化膜４８下に遷移金属膜４６を残存させる。
こうして、層間絶縁膜３６上に、密着層５２、貴金属膜５４、遷移金属膜４６、遷移金属酸化膜４８、貴金属膜５６、及び貴金属酸化膜５８から成る積層膜が形成される（図１３（ｂ）参照）。
次いで、フォトリソグラフィ及びドライエッチングにより、貴金属酸化膜５８、貴金属膜５６、遷移金属酸化膜４８、遷移金属膜４６、貴金属膜５４、及び密着層５２をパターニングする。これにより、密着層５２と貴金属膜５４と遷移金属膜４６との積層膜より成る下部電極層４４ａと、遷移金属酸化膜より成る抵抗記憶層４８と、貴金属膜５６と貴金属酸化膜５８とから成る上部電極層５０とを有する抵抗記憶素子４２ａを形成する（図１５（ａ）参照）。
以後、図６（ａ）及び図６（ｂ）に示す第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法と同様にして、コンタクトプラグ６４、ビット線６６等を形成し、不揮発性半導体装置を完成する（図１５（ｂ）参照）。
本実施形態のように、遷移金属膜４６の一部を酸化して遷移金属酸化膜４８を形成し、貴金属膜５４と遷移金属酸化膜４８との間に遷移金属膜４６を残存させてもよい。遷移金属膜４６を残存させることにより、抵抗記憶素子のリセット電流を更に低減することができる。
［第３実施形態］
本発明の第３実施形態による抵抗記憶素子並びにその抵抗記憶素子を用いた不揮発性半導体記憶装置及びその製造方法を図１６乃至図１９を用いて説明する。なお、第１及び第２実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明の第３実施形態による抵抗記憶素子並びにその抵抗記憶素子を用いた不揮発性半導体記憶装置及びその製造方法を図１６乃至図１９を用いて説明する。なお、第１及び第２実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
まず、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置について図１６を用いて説明する。図１６（ａ）は、本実施形態による不揮発性半導体記憶装置を示す断面図である。図１６（ｂ）は、抵抗記憶素子のみを拡大して示したものである。
本実施形態による抵抗記憶素子は、第１実施形態による抵抗記憶素子の製造方法において、遷移金属膜４６を酸化する際に、貴金属酸化膜５８に含まれる酸素の全部を解離させることにより、貴金属酸化膜５８を貴金属膜５６に変化させたものであり、貴金属膜５６より成る上部電極層５０ａを有することに特徴がある。
図１６に示すように、コンタクトプラグ４０が埋め込まれた層間絶縁膜３６上には、抵抗記憶素子４２ｂが形成されている。抵抗記憶素子４２ｂは、コンタクトプラグ４０、中継配線３４及びコンタクトプラグ３０を介してソース／ドレイン拡散層１８に電気的に接続された下部電極層４４と、下部電極層４４上に形成された抵抗記憶層４８と、抵抗記憶層４８上に形成された上部電極層５０ａとを有している。
下部電極層４４は、密着層５２と貴金属膜５４との積層膜により構成されている。
抵抗記憶層４８は、ＮｉＯＸより成る遷移金属酸化膜により構成されている。抵抗記憶層を構成する遷移金属酸化膜４８は、後述するように、遷移金属膜４６上に上部電極層５０を構成する貴金属酸化膜５８を形成した後、熱処理を行うことにより、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化することにより形成されたものである。
上部電極層５０ａは、Ｐｔより成る貴金属膜５６により構成されている。上部電極層５０ａを構成する貴金属膜５６は、後述するように、遷移金属膜４６を酸化することにより遷移金属酸化膜４８を形成する際に、ＰｔＯＸより成る貴金属酸化膜５８に含まれる酸素の全部を解離させることにより、貴金属酸化膜５８から形成されたものである。
こうして、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置が構成されている。
次に、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法について図１７乃至図１９を用いて説明する。図１７乃至図１９は、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法を示す工程断面図である。
まず、図２（ａ）乃至図３（ａ）に示す第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法と同様にして、コンタクトプラグ４０までを形成する。
次いで、第１実施形態と同様にして、コンタクトプラグ４０が埋め込まれた層間絶縁膜３６上に、例えばスパッタ法により、Ｔｉ膜より成る密着層５２と、Ｐｔ膜より成る貴金属膜５４と、Ｎｉ膜より成る遷移金属膜４６と、ＰｔＯＸ膜より成る貴金属酸化膜５８とを順次形成する（図１７（ａ）参照）。
次いで、例えば、不活性ガス雰囲気中又は不活性ガスと酸化性ガスとの混合ガス雰囲気中で、２００〜７５０℃、より好ましくは３００〜５００℃の温度で熱処理を行う。この熱処理により、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給し、遷移金属膜４６を酸化する。本実施形態では、熱処理条件を適宜調整して貴金属酸化膜５８に含まれる酸素の全部を解離させる。
図１８は、本実施形態において、遷移金属膜４６が酸化される様子を拡大して示している。
図１８（ａ）に示すように遷移金属膜４６上に貴金属酸化膜５８を形成した後、熱処理を行うと、図１８（ｂ）に示すように、貴金属酸化膜５８に含まれる酸素が解離し、遷移金属膜４６に供給される。遷移金属膜４６は、貴金属酸化膜５８から供給される酸素により表面から酸化されていき、遷移金属膜４６上に遷移金属酸化膜４８が形成されていく。また、貴金属酸化膜５８の下部には、貴金属酸化膜５８が還元されることにより、貴金属酸化膜５８を構成する貴金属より成る貴金属膜５６が形成されていく。
ここで、本実施形態では、熱処理条件を適宜調整することにより、貴金属酸化膜５８に含まれる酸素の全部を解離させる。これにより、図１８（ｃ）に示すように、遷移金属膜４６を酸化して遷移金属酸化膜４８を形成するとともに、貴金属酸化膜５８を還元して貴金属膜５６に変化させる。
こうして、層間絶縁膜３６上に、密着層５２、貴金属膜５４、遷移金属酸化膜４８、及び貴金属膜５６から成る積層膜が形成される（図１７（ｂ）参照）。
次いで、フォトリソグラフィ及びドライエッチングにより、貴金属膜５６、遷移金属酸化膜４８、貴金属膜５４、及び密着層５２をパターニングする。これにより、密着層５２と貴金属膜５４との積層膜より成る下部電極層４４と、遷移金属酸化膜より成る抵抗記憶層４８と、貴金属膜５６より成る上部電極層５０ａとを有する抵抗記憶素子４２ｂを形成する（図１９（ａ）参照）。
以後、図６（ａ）及び図６（ｂ）に示す第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法と同様にして、コンタクトプラグ６４、ビット線６６等を形成し、不揮発性半導体装置を完成する（図１９（ｂ）参照）。
本実施形態のように、遷移金属膜４６を酸化することにより遷移金属酸化膜４８を形成する際に、貴金属酸化膜５８に含まれる酸素の全部を解離させることにより、貴金属酸化膜５８から貴金属膜５６を形成し、貴金属膜５６により上部電極層５０ａを構成してもよい。
［第４実施形態］
本発明の第４実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法について図２０及び図２１を用いて説明する。図２０及び図２１は、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法を示す工程断面図である。なお、第１乃至第３実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明の第４実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法について図２０及び図２１を用いて説明する。図２０及び図２１は、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法を示す工程断面図である。なお、第１乃至第３実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法は、密着層５２、貴金属膜５４、遷移金属膜４６、及び貴金属酸化膜５８から成る積層膜を形成し、この積層膜を抵抗記憶素子の形状にパターニングしてから、遷移金属酸化膜４８を形成するための熱処理を行うことに特徴がある。
まず、図２（ａ）乃至図３（ｂ）に示す第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法と同様にして、コンタクトプラグ４０までを形成する。
次いで、第１実施形態と同様にして、コンタクトプラグ４０が埋め込まれた層間絶縁膜３６上に、例えばスパッタ法により、Ｔｉ膜より成る密着層５２と、Ｐｔ膜より成る貴金属膜５４と、Ｎｉ膜より成る遷移金属膜４６と、ＰｔＯＸ膜より成る貴金属酸化膜５８とを順次形成する（図２０（ａ）参照）。
次いで、フォトリソグラフィ及びドライエッチングにより、貴金属酸化膜５８、遷移金属膜４６、貴金属膜５４、及び密着層５２からなる積層膜を抵抗記憶素子の形状にパターニングする（図２０（ｂ）参照）。
次いで、例えば、不活性ガス雰囲気中又は不活性ガスと酸化性ガスとの混合ガス雰囲気中で、２００〜７５０℃、より好ましくは３００〜５００℃の温度で熱処理を行う。これにより、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化し、遷移金属酸化膜４８を形成する。貴金属酸化膜５８の下部には、貴金属酸化膜５８が還元されることにより、貴金属酸化膜５８を構成する貴金属より成る貴金属膜５６が形成される。
なお、本実施形態では、このように積層膜を抵抗記憶素子の形状にパターニングした後に熱処理を行う。このため、熱処理雰囲気中に酸化性ガスが含まれていると、密着層５２が酸化され、下部電極層４４とコンタクトプラグ４０との間の電気的接続が劣化する虞がある。したがって、酸化性ガスを含む理雰囲気中で熱処理を行う場合には、酸化性ガスの濃度を低濃度に設定する等、熱処理条件を適宜調整することが望ましい。
こうして、密着層５２と貴金属膜５４との積層膜より成る下部電極層４４と、遷移金属酸化膜より成る抵抗記憶層４８と、貴金属膜５６と貴金属酸化膜５８とから成る上部電極層５０とを有する抵抗記憶素子４２ｃが形成される（図２１（ａ）参照）。
以後、図６（ａ）及び図６（ｂ）に示す第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法と同様にして、コンタクトプラグ６４、ビット線６６等を形成し、不揮発性半導体装置を完成する（図２１（ｂ）参照）。
本実施形態のように、密着層５２、貴金属膜５４、遷移金属膜４６、及び貴金属酸化膜５８から成る積層膜を形成し、この積層膜を抵抗記憶素子の形状にパターニングしてから、遷移金属酸化膜４８を形成するための熱処理を行ってもよい。
次に、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の評価結果について図２２を用いて説明する。図２２は、本実施形態による抵抗記憶素子の電流−電圧特性を示すグラフである。図２２における点線は、フォーミング処理の際の電流−電圧特性を示している。また、図２２における実線は、抵抗記憶素子に対してセットとリセットを３回繰り返した際の電流−電圧特性を示している。
図２２は、上述のように積層膜を抵抗記憶素子の形状にパターニングした後に熱処理を行って形成した遷移金属酸化膜４８を抵抗記憶層に用いた実施例４による抵抗記憶素子の電流−電圧特性を示している。実施例４の場合、フォーミング電圧は、１．２０Ｖであった。また、セットとリセットの３回の繰り返しにおけるセット電圧は、順に０．８８Ｖ、１．２０Ｖ、１．４２Ｖであり、リセット電流は、順に１．０１ｍＡ、０．３７ｍＡ、０．５７ｍＡであった。
図２２及び前述の図１０（ｂ）から分かるように、実施例４の場合にも、比較例の場合と比較して動作に要する電圧及び電流、特にフォーミング電圧及びリセット電流が低くなっている。
以上の評価結果より、本実施形態によれば、低電圧、低電流で動作し得る抵抗記憶素子を提供することができることが分かる。
［第５実施形態］
本発明の第５実施形態による抵抗記憶素子並びにその抵抗記憶素子を用いた不揮発性半導体記憶装置及びその製造方法を図２３乃至図２５を用いて説明する。なお、第１乃至第４実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明の第５実施形態による抵抗記憶素子並びにその抵抗記憶素子を用いた不揮発性半導体記憶装置及びその製造方法を図２３乃至図２５を用いて説明する。なお、第１乃至第４実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
まず、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置について図２３を用いて説明する。図２３（ａ）は、本実施形態による不揮発性半導体記憶装置を示す断面図である。図２３（ｂ）は、抵抗記憶素子のみを拡大して示したものである。
本実施形態による抵抗記憶素子は、第１実施形態による抵抗記憶素子において、貴金属酸化膜５８上に、貴金属酸化膜５８からの酸素の上方への拡散を防止するための貴金属膜８６が形成されており、貴金属膜５６と貴金属酸化膜５８と貴金属膜８６とから成る上部電極層５０ｂを有することに特徴がある。
図２３に示すように、コンタクトプラグ４０が埋め込まれた層間絶縁膜３６上には、抵抗記憶素子４２ｄが形成されている。抵抗記憶素子４２ｄは、コンタクトプラグ４０、中継配線３４及びコンタクトプラグ３０を介してソース／ドレイン拡散層１８に電気的に接続された下部電極層４４と、下部電極層４４上に形成された抵抗記憶層４８と、抵抗記憶層４８上に形成された上部電極層５０ｂとを有している。
下部電極層４４は、密着層５２と貴金属膜５４との積層膜により構成されている。
抵抗記憶層４８は、ＮｉＯＸより成る遷移金属酸化膜により構成されている。抵抗記憶層を構成する遷移金属酸化膜４８は、後述するように、遷移金属膜４６上に上部電極層５０を構成する貴金属酸化膜５８を形成した後、熱処理を行うことにより、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化することにより形成されたものである。
上部電極層５０ｂは、ＰｔＯＸより成る貴金属酸化膜５８と、貴金属酸化膜５８と遷移金属酸化膜４８との間に形成され、貴金属酸化膜５８を構成する貴金属であるＰｔより成る貴金属膜５６と、貴金属酸化膜５８上に形成され、Ｐｔより成る貴金属膜８６とにより構成されている。
上部電極層５０ｂを構成する貴金属膜８６は、後述するように、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化する際に、貴金属酸化膜５８からの酸素の上方への拡散を防止する拡散防止層として機能する。なお、貴金属膜８６の材料としては、Ｐｔのほか、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）を用いてもよい。また、かかる拡散防止層としては、貴金属膜８６に代えて、遷移金属膜４６の材料よりも酸化されにくい材料より成る導電膜を用いることができる。すなわち、遷移金属膜４６がＮｉより成る場合には、拡散防止層としてＴｉＮ等のＮｉよりも酸化されにくい材料より成る導電膜を用いることができる。拡散防止層の材料として遷移金属膜４６の材料よりも酸化されにくい材料を用いるのは、例えばアルミニウム（Ａｌ）、Ｔｉ等のＮｉよりも酸化されやすい材料では、Ｎｉより成る遷移金属膜４６を酸化する際に、Ｎｉより成る遷移金属膜４６よりも先に酸化されてしまうためである。
こうして、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置が構成されている。
次に、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法について図２４及び図２５を用いて説明する。図２４及び図２５は、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法を示す工程断面図である。
まず、図２（ａ）乃至図３（ａ）に示す第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法と同様にして、コンタクトプラグ４０までを形成する。
次いで、第１実施形態と同様にして、コンタクトプラグ４０が埋め込まれた層間絶縁膜３６上に、例えばスパッタ法により、Ｔｉ膜より成る密着層５２と、Ｐｔ膜より成る貴金属膜５４と、Ｎｉ膜より成る遷移金属膜４６と、ＰｔＯＸ膜より成る貴金属酸化膜５８とを順次形成する。
次いで、貴金属酸化膜５８上に、例えばスパッタ法によりＰｔ膜を堆積し、Ｐｔ膜より成る貴金属膜８６を形成する（図２４（ａ）参照）。
次いで、例えば、不活性ガス雰囲気中又は不活性ガスと酸化性ガスとの混合ガス雰囲気中で、２００〜７５０℃、より好ましくは３００〜５００℃の温度で熱処理を行う。これにより、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化し、遷移金属酸化膜４８を形成する。貴金属酸化膜５８の下部には、貴金属酸化膜５８が還元されることにより、貴金属酸化膜５８を構成する貴金属より成る貴金属膜５６が形成される。
ここで、本実施形態では、貴金属酸化膜５８上に、貴金属酸化膜５８からの酸素の上方への拡散を防止する拡散防止層として機能する貴金属膜８６が形成されている。このため、本実施形態によれば、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に効率よく供給することができ、遷移金属膜４６を酸化するための熱処理に要する時間を短縮することができる。
こうして、層間絶縁膜３６上に、密着層５２、貴金属膜５４、遷移金属酸化膜４８、貴金属膜５６、貴金属酸化膜５８、及び貴金属膜８６から成る積層膜が形成される（図２４（ｂ）参照）。
次いで、フォトリソグラフィ及びドライエッチングにより、貴金属膜８６、貴金属酸化膜５８、貴金属膜５６、遷移金属酸化膜４８、貴金属膜５４、及び密着層５２をパターニングする。これにより、密着層５２と貴金属膜５４との積層膜より成る下部電極層４４と、遷移金属酸化膜より成る抵抗記憶層４８と、貴金属膜５６と貴金属酸化膜５８と貴金属膜８６とから成る上部電極層５０ｂとを有する抵抗記憶素子４２ｄを形成する（図２５（ａ）参照）。
以後、図６（ａ）及び図６（ｂ）に示す第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法と同様にして、コンタクトプラグ６４、ビット線６６等を形成し、不揮発性半導体装置を完成する（図２５（ｂ）参照）。
本実施形態のように、貴金属酸化膜５８上に、貴金属酸化膜５８からの酸素の上方への拡散を防止する拡散防止層として機能する貴金属膜８６を形成してもよい。かかる貴金属膜８６を形成することにより、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に効率よく供給することができ、遷移金属膜４６を酸化するための熱処理に要する時間を短縮することができる。
［第６実施形態］
本発明の第６実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法について図２６を用いて説明する。図２６は、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法を示す工程断面図である。なお、第１乃至第５実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明の第６実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法について図２６を用いて説明する。図２６は、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法を示す工程断面図である。なお、第１乃至第５実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法は、第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法において、遷移金属膜４６上に、加熱しながら貴金属酸化膜５８を形成することにより、結晶化された貴金属酸化膜５８ｃを形成することに特徴がある。
まず、図２（ａ）乃至図３（ａ）に示す第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法と同様にして、コンタクトプラグ４０までを形成する。
次いで、第１実施形態と同様にして、コンタクトプラグ４０が埋め込まれた層間絶縁膜３６上に、例えばスパッタ法により、Ｔｉ膜より成る密着層５２と、Ｐｔ膜より成る貴金属膜５４と、Ｎｉ膜より成る遷移金属膜４６とを順次形成する。
次いで、遷移金属膜４６上に、例えばスパッタ法により、例えば３５０℃以下の温度で加熱しながらＰｔＯＸ膜を堆積し、ＰｔＯＸ膜より成る貴金属酸化膜５８ｃを形成する（図２６（ａ）参照）。貴金属酸化膜５８ｃは、形成する際の加熱により結晶化される。
次いで、例えば、不活性ガス雰囲気中又は不活性ガスと酸化性ガスとの混合ガス雰囲気中で、２００〜７５０℃、より好ましくは３００〜５００℃の温度で熱処理を行う。これにより、結晶化された貴金属酸化膜５８ｃに含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化し、遷移金属酸化膜４８を形成する。貴金属酸化膜５８ｃの下部には、貴金属酸化膜５８ｃが還元され、貴金属酸化膜５８ｃを構成する貴金属より成る貴金属膜５６が形成される。
ここで、本実施形態では、遷移金属膜４６上に、結晶化された貴金属酸化膜５８ｃを形成している。結晶化された貴金属酸化膜５８ｃから解離した酸素は、アモルファス状態の貴金属酸化膜５８から解離した酸素に比べて活性化されている。このため、本実施形態によれば、遷移金属膜４６の酸化を効率よく進行させることができ、遷移金属膜４６を酸化するための熱処理に要する時間を短縮することができる。
こうして、層間絶縁膜３６上に、密着層５２、貴金属膜５４、遷移金属酸化膜４８、貴金属膜５６、及び貴金属酸化膜５８ｃから成る積層膜が形成される（図２６（ｂ）参照）。
以後の工程は、図５（ｂ）乃至図６（ｂ）に示す第１実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法と同様であるので、説明を省略する。
本実施形態のように、遷移金属膜４６上に結晶化された貴金属酸化膜５８ｃを形成してもよい。結晶化された貴金属酸化膜５８ｃを形成することにより、遷移金属膜４６の酸化を効率よく進行させることができ、遷移金属膜４６を酸化するための熱処理に要する時間を短縮することができる。
［第７実施形態］
本発明の第７実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法について図２７を用いて説明する。図２７は、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法を示す工程断面図である。なお、第１乃至第６実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明の第７実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法について図２７を用いて説明する。図２７は、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法を示す工程断面図である。なお、第１乃至第６実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
上記実施形態では、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化する場合について説明したが、その酸化の前に、遷移金属膜４６の表面を酸化しておいてもよい。本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法は、遷移金属膜４６上に貴金属酸化膜５８を形成する際に、酸素等の酸化性ガスを含む雰囲気中で加熱しながら貴金属酸化膜５８を形成することにより遷移金属膜４６の表面を酸化し、遷移金属膜４６の表面に、薄い遷移金属酸化膜４８ａを形成することに特徴がある。
図２７（ａ）に示すように、第１実施形態と同様にして、例えばスパッタ法により、Ｔｉ膜より成る密着層５２と、Ｐｔ膜より成る貴金属膜５４と、Ｎｉ膜より成る遷移金属膜４６を順次形成する。
次いで、図２７（ｂ）に示すように、遷移金属膜４６上に、例えばスパッタ法により、酸素等の酸化性ガスを含む雰囲気中で例えば３５０℃以下の温度で加熱しながらＰｔＯＸ膜を堆積し、ＰｔＯＸ膜より成る貴金属酸化膜５８を形成する。このとき、遷移金属膜４６の表面が酸化され、遷移金属膜４６の表面には、薄い遷移金属酸化膜４８ａが形成される。
次いで、例えば、不活性ガス雰囲気中又は不活性ガスと酸化性ガスとの混合ガス雰囲気中で、２００〜７５０℃、より好ましくは３００〜５００℃の温度で熱処理を行う。これにより、図２７（ｃ）に示すように、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を更に酸化し、抵抗記憶層となる遷移金属酸化膜４８を形成する。貴金属酸化膜５８の下部には、貴金属酸化膜５８が還元されることにより、貴金属酸化膜５８を構成する貴金属より成る貴金属膜５６が形成される。
本実施形態のように、遷移金属膜４６上に貴金属酸化膜５８を形成する際に、酸化性ガスを含む雰囲気中で加熱しながら貴金属酸化膜５８を形成することにより遷移金属膜４６の表面を酸化し、遷移金属膜４６の表面に、薄い遷移金属酸化膜４８ａを形成してもよい。
［第８実施形態］
本発明の第８実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法について図２８を用いて説明する。図２８は、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法を示す工程断面図である。なお、第１乃至第７実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明の第８実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法について図２８を用いて説明する。図２８は、本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法を示す工程断面図である。なお、第１乃至第７実施形態による抵抗記憶素子及び不揮発性半導体記憶装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
上記実施形態では、遷移金属膜４６上に上部電極層を構成する貴金属酸化膜５８を形成し、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化する場合について説明したが、下部電極層を構成する貴金属酸化膜に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化してもよい。本実施形態による抵抗記憶素子及び不揮発性半導体記憶装置の製造方法は、下部電極層を構成する貴金属酸化膜８８上に遷移金属膜４６を形成し、熱処理により貴金属酸化膜８８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化することにより、抵抗記憶層となる遷移金属酸化膜４８を形成することに特徴がある。
第１実施形態と同様にして、例えばスパッタ法により、Ｔｉ膜より成る密着層５２と、Ｐｔ膜より成る貴金属膜５４とを順次形成する。
次いで、図２８（ａ）に示すように、貴金属膜５４上に、ＰｔＯＸ膜より成る貴金属酸化膜８８を形成する。貴金属酸化膜８８は、抵抗記憶素子の下部電極層を構成するものである。なお、貴金属酸化膜８８としては、ＰｔＯＸ膜のほか、酸化イリジウム（ＩｒＯＸ）膜、酸化ルテニウム（ＲｕＯＸ）膜等を形成してもよい。
次いで、図２８（ｂ）に示すように、貴金属酸化膜８８上に、例えばスパッタ法により、Ｎｉ膜より成る遷移金属膜４６を形成する。このとき、加熱しながら成膜すると、Ｎｉ膜より成る遷移金属膜４６の初期に成膜される層が酸化され、遷移金属膜４６と貴金属酸化膜８８との界面に、ＮｉＯＸ膜より成る遷移金属酸化膜４８ｂが形成される。しかしながら、加熱しながら成膜した場合には、遷移金属膜４６の平坦性が悪くなる。このため、遷移金属膜４６は、室温で成膜することがのぞましい。室温で成膜した場合には、遷移金属膜４６と貴金属酸化膜８８との界面に、極薄い遷移金属酸化膜４８ｂが形成される。遷移金属膜４６は、第１実施形態と同様に、例えば酸素等の酸化性ガスを含まない雰囲気中で形成する。
次いで、例えば、不活性ガス雰囲気中又は不活性ガスと酸化性ガスとの混合ガス雰囲気中で、２００〜７５０℃、より好ましくは３００〜５００℃の温度で熱処理を行う。具体的な熱処理条件としては、第１実施形態における第１乃至第３の熱処理条件と同様の条件を用いることができる。これにより、図２７（ｃ）に示すように、貴金属酸化膜８８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化し、抵抗記憶層を構成する遷移金属酸化膜４８を形成する。貴金属酸化膜８８の上部には、貴金属酸化膜８８が還元されることにより、貴金属酸化膜８８を構成する貴金属より成る貴金属膜９０が形成される。なお、図２７（ｃ）では、遷移金属酸化膜４８上に遷移金属膜４６が残存している場合を示しているが、熱処理条件を適宜調整することにより、遷移金属膜４６の全部を酸化してもよい。
このように、抵抗記憶素子の下部電極層を構成する貴金属酸化膜８８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化し、抵抗記憶層を構成する遷移金属酸化膜４８を形成してもよい。この場合においても、例えば膜厚が１０ｎｍ以下と比較的薄く、しかも膜厚の均一性が良好な遷移金属酸化膜４８を形成することができ、低電圧及び低電流で動作し得る抵抗記憶素子を提供することができる。
また、こうして形成された遷移金属酸化膜４８は、化学量論的組成よりも酸素の組成が少ないとともに、下部電極層側から上部電極層側に向かって酸素濃度が低くなっている。
次いで、図２８（ｄ）に示すように、残存している遷移金属膜４６上に、抵抗記憶素子の上部電極層を構成する導電膜９２を形成する。なお、第１実施形態と同様に、遷移金属膜４６上に貴金属酸化膜５８を形成した後、貴金属酸化膜５８に含まれる酸素を遷移金属膜４６に供給し、残存している遷移金属膜４６を更に酸化してもよい。
本実施形態のように、抵抗記憶素子の下部電極層を構成する貴金属酸化膜８８に含まれる酸素を遷移金属膜４６に供給して遷移金属膜４６を酸化し、抵抗記憶層を構成する遷移金属酸化膜４８を形成してもよい。
[変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、遷移金属膜４６の材料としてＮｉを用い、ＮｉＯＸより成る遷移金属酸化膜４８を形成する場合を例に説明したが、遷移金属膜４６の材料はＮｉに限定されるものではない。遷移金属膜４６の材料として種々の遷移金属を適宜用い、その酸化物より成る遷移金属酸化膜４８を形成することができる。例えば、遷移金属膜４６の材料としてＴｉを用い、ＴｉＯＸより成る遷移金属酸化膜４８を形成してもよい。
また、上記実施形態では、遷移金属膜４６上に形成する貴金属酸化膜５８の材料としてＰｔＯＸを用いる場合を例に説明したが、貴金属酸化膜５８の材料はＰｔＯＸに限定されるものではなく、種々の貴金属酸化物を適宜用いることができる。例えば、貴金属酸化膜５８の材料として、ＩｒＯＸ又はＲｕＯＸ等を用いることができる。
また、上記実施形態では、下部電極層４４を構成する貴金属膜５４の材料としてＰｔを用いる場合を例に説明したが、貴金属膜５４の材料はＰｔに限定されるものではなく、種々の貴金属を適宜用いることができる。例えば、貴金属膜５４の材料として、Ｉｒ又はＲｕ等を用いることができる。また、下部電極層４４の材料は、貴金属に限定されるものではなく、導電性を有する種々の材料を適宜用いることができる。例えば、下部電極層４４の材料として、遷移金属や遷移金属窒化物等を用いることができる。
以上詳述したように、本発明の特徴をまとめると以下の通りとなる。
（付記１） 半導体基板の上方に、下部電極層を形成する工程と、
前記下部電極層上に、遷移金属膜を形成する工程と、
前記遷移金属膜上に、貴金属酸化膜を含む上部電極層を形成する工程と、
前記貴金属酸化膜に含まれる酸素を前記遷移金属膜に供給して前記遷移金属膜を酸化し、遷移金属酸化膜より成る抵抗記憶層を形成する工程と
を有することを特徴とする抵抗記憶素子の製造方法。
前記下部電極層上に、遷移金属膜を形成する工程と、
前記遷移金属膜上に、貴金属酸化膜を含む上部電極層を形成する工程と、
前記貴金属酸化膜に含まれる酸素を前記遷移金属膜に供給して前記遷移金属膜を酸化し、遷移金属酸化膜より成る抵抗記憶層を形成する工程と
を有することを特徴とする抵抗記憶素子の製造方法。
（付記２） 付記１記載の抵抗記憶素子の製造方法において、
前記抵抗記憶層を形成する工程では、前記遷移金属酸化膜と前記貴金属酸化膜との間に、前記貴金属酸化膜を構成する貴金属より成る貴金属膜が形成される
ことを特徴とする抵抗記憶素子の製造方法。
前記抵抗記憶層を形成する工程では、前記遷移金属酸化膜と前記貴金属酸化膜との間に、前記貴金属酸化膜を構成する貴金属より成る貴金属膜が形成される
ことを特徴とする抵抗記憶素子の製造方法。
（付記３） 付記１記載の抵抗記憶素子の製造方法において、
前記抵抗記憶層を形成する工程では、前記遷移金属膜の全部を酸化することにより、前記遷移金属酸化膜を形成する
ことを特徴とする抵抗記憶素子の製造方法。
前記抵抗記憶層を形成する工程では、前記遷移金属膜の全部を酸化することにより、前記遷移金属酸化膜を形成する
ことを特徴とする抵抗記憶素子の製造方法。
（付記４) 付記１記載の抵抗記憶素子の製造方法において、
前記抵抗記憶層を形成する工程では、前記遷移金属膜の一部を酸化することにより、前記遷移金属酸化膜を形成し、前記遷移金属酸化膜と前記下部電極層との間に、前記遷移金属膜を残存させる
ことを特徴とする抵抗記憶素子の製造方法。
前記抵抗記憶層を形成する工程では、前記遷移金属膜の一部を酸化することにより、前記遷移金属酸化膜を形成し、前記遷移金属酸化膜と前記下部電極層との間に、前記遷移金属膜を残存させる
ことを特徴とする抵抗記憶素子の製造方法。
（付記５） 付記１記載の抵抗記憶素子の製造方法において、
前記抵抗記憶層を形成する工程では、前記貴金属酸化膜に含まれる酸素を解離させ、前記貴金属酸化膜を、前記貴金属酸化膜を構成する貴金属より成る貴金属膜に変化させる
ことを特徴とする抵抗記憶素子の製造方法。
前記抵抗記憶層を形成する工程では、前記貴金属酸化膜に含まれる酸素を解離させ、前記貴金属酸化膜を、前記貴金属酸化膜を構成する貴金属より成る貴金属膜に変化させる
ことを特徴とする抵抗記憶素子の製造方法。
（付記６） 付記１乃至５のいずれかに記載の抵抗記憶素子の製造方法において、
前記上部電極層を形成する工程では、前記貴金属酸化膜上に、前記遷移金属膜の材料よりも酸化されにくい材料より成る導電膜を形成する
ことを特徴とする抵抗記憶素子の製造方法。
前記上部電極層を形成する工程では、前記貴金属酸化膜上に、前記遷移金属膜の材料よりも酸化されにくい材料より成る導電膜を形成する
ことを特徴とする抵抗記憶素子の製造方法。
（付記７） 付記６記載の抵抗記憶素子の製造方法において、
前記導電膜は、貴金属を含む
ことを特徴とする抵抗記憶素子の製造方法。
前記導電膜は、貴金属を含む
ことを特徴とする抵抗記憶素子の製造方法。
（付記８） 付記１乃至７のいずれかに記載の抵抗記憶素子の製造方法において、
前記上部電極層を形成する工程では、加熱しながら前記貴金属酸化膜を形成することにより、結晶化された前記貴金属酸化膜を形成する
ことを特徴とする抵抗記憶素子の製造方法。
前記上部電極層を形成する工程では、加熱しながら前記貴金属酸化膜を形成することにより、結晶化された前記貴金属酸化膜を形成する
ことを特徴とする抵抗記憶素子の製造方法。
（付記９） 付記８記載の抵抗記憶素子の製造方法において、
前記上部電極層を形成する工程では、３５０℃以下の温度で加熱しながら前記貴金属酸化膜を形成する
ことを特徴とする抵抗記憶素子の製造方法。
前記上部電極層を形成する工程では、３５０℃以下の温度で加熱しながら前記貴金属酸化膜を形成する
ことを特徴とする抵抗記憶素子の製造方法。
（付記１０） 付記１乃至７のいずれかに記載の抵抗記憶素子の製造方法において、
前記上部電極層を形成する工程では、酸化性ガスを含む雰囲気中で加熱しながら前記貴金属酸化膜を形成することにより、前記遷移金属膜の表面を酸化する
ことを特徴とする抵抗記憶素子の製造方法。
前記上部電極層を形成する工程では、酸化性ガスを含む雰囲気中で加熱しながら前記貴金属酸化膜を形成することにより、前記遷移金属膜の表面を酸化する
ことを特徴とする抵抗記憶素子の製造方法。
（付記１１） 付記１０記載の抵抗記憶素子の製造方法において、
前記上部電極層を形成する工程では、３５０℃以下の温度で加熱しながら前記貴金属酸化膜を形成する
ことを特徴とする抵抗記憶素子の製造方法。
前記上部電極層を形成する工程では、３５０℃以下の温度で加熱しながら前記貴金属酸化膜を形成する
ことを特徴とする抵抗記憶素子の製造方法。
（付記１２） 半導体基板の上方に、貴金属酸化膜を含む下部電極層を形成する工程と、
前記貴金属酸化膜上に、遷移金属膜を形成する工程と、
前記貴金属酸化膜に含まれる酸素を前記遷移金属膜に供給して前記遷移金属膜を酸化し、遷移金属酸化膜より成る抵抗記憶層を形成する工程と、
前記抵抗記憶層上に、上部電極層を形成する工程と
を有することを特徴とする抵抗記憶素子の製造方法。
前記貴金属酸化膜上に、遷移金属膜を形成する工程と、
前記貴金属酸化膜に含まれる酸素を前記遷移金属膜に供給して前記遷移金属膜を酸化し、遷移金属酸化膜より成る抵抗記憶層を形成する工程と、
前記抵抗記憶層上に、上部電極層を形成する工程と
を有することを特徴とする抵抗記憶素子の製造方法。
（付記１３） 付記１乃至１２のいずれかに記載の抵抗記憶素子の製造方法において、
前記抵抗記憶層を形成する工程では、熱処理を行うことにより、前記貴金属酸化膜に含まれる酸素を前記遷移金属膜に供給する
ことを特徴とする抵抗記憶素子の製造方法。
前記抵抗記憶層を形成する工程では、熱処理を行うことにより、前記貴金属酸化膜に含まれる酸素を前記遷移金属膜に供給する
ことを特徴とする抵抗記憶素子の製造方法。
（付記１４） 付記１３記載の抵抗記憶素子の製造方法において、
前記熱処理の温度は、２００〜７５０℃である
ことを特徴とする抵抗記憶素子の製造方法。
前記熱処理の温度は、２００〜７５０℃である
ことを特徴とする抵抗記憶素子の製造方法。
（付記１５） 付記１４記載の抵抗記憶素子の製造方法において、
前記熱処理の温度は、３００〜５００℃である
ことを特徴とする抵抗記憶素子の製造方法。
前記熱処理の温度は、３００〜５００℃である
ことを特徴とする抵抗記憶素子の製造方法。
（付記１６） 付記１３乃至１５のいずれかに記載の抵抗記憶素子の製造方法において、
前記抵抗記憶層を形成する工程では、不活性ガス雰囲気中、又は不活性ガスと酸化性ガスとの混合ガス雰囲気中で前記熱処理を行う
ことを特徴とする抵抗記憶素子の製造方法。
前記抵抗記憶層を形成する工程では、不活性ガス雰囲気中、又は不活性ガスと酸化性ガスとの混合ガス雰囲気中で前記熱処理を行う
ことを特徴とする抵抗記憶素子の製造方法。
（付記１７） 付記１乃至１６のいずれかに記載の抵抗記憶素子の製造方法において、
前記遷移金属酸化膜は、化学量論的組成よりも酸素の組成比が少ない
ことを特徴とする抵抗記憶素子の製造方法。
前記遷移金属酸化膜は、化学量論的組成よりも酸素の組成比が少ない
ことを特徴とする抵抗記憶素子の製造方法。
（付記１８） 下部電極層と、前記下部電極層上に形成された抵抗記憶層と、前記抵抗記憶層上に形成された上部電極層とを有し、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、
前記抵抗記憶層は、化学量論的組成よりも酸素の組成比が少ない遷移金属酸化膜より成る
ことを特徴とする抵抗記憶素子。
前記抵抗記憶層は、化学量論的組成よりも酸素の組成比が少ない遷移金属酸化膜より成る
ことを特徴とする抵抗記憶素子。
（付記１９） 付記１８記載の抵抗記憶素子において、
前記遷移金属酸化膜は、前記上部電極層側から前記下部電極側に向かって酸素濃度が低くなっている
ことを特徴とする抵抗記憶素子。
前記遷移金属酸化膜は、前記上部電極層側から前記下部電極側に向かって酸素濃度が低くなっている
ことを特徴とする抵抗記憶素子。
（付記２０） 付記１８記載の抵抗記憶素子において、
前記遷移金属酸化膜は、前記下部電極層側から前記上部電極側に向かって酸素濃度が低くなっている
ことを特徴とする抵抗記憶素子。
前記遷移金属酸化膜は、前記下部電極層側から前記上部電極側に向かって酸素濃度が低くなっている
ことを特徴とする抵抗記憶素子。
１０…半導体基板
１２…素子分離領域
１４…ゲート電極
１６，１８…ソース／ドレイン拡散層
２０…選択トランジスタ
２２…層間絶縁膜
２４，２６…コンタクトホール
２８，３０…コンタクトプラグ
３２…ソース線
３４…中継配線
３６…層間絶縁膜
３８…コンタクトホール
４０…コンタクトプラグ
４２、４２ａ、４２ｂ、４２ｃ、４２ｄ…抵抗記憶素子
４４、４４ａ…下部電極層
４６…遷移金属膜
４８…抵抗記憶層
４８ａ…遷移金属酸化膜
５０、５０ａ、５０ｂ…上部電極層
５２…密着層
５４…貴金属膜
５６…貴金属膜
５８…貴金属酸化膜
５８ｃ…結晶化された貴金属酸化膜
６０…層間絶縁膜
６２…コンタクトホール
６４…コンタクトプラグ
６６…ビット線
６８、７８…下部電極層
７０、８０…抵抗記憶層
７２、８２…上部電極層
７４…タングステンプラグ
７６…層間絶縁膜
８４…アルミニウム配線
８６…貴金属膜
８８…貴金属酸化膜
９０…貴金属膜
９２…導電膜
１２…素子分離領域
１４…ゲート電極
１６，１８…ソース／ドレイン拡散層
２０…選択トランジスタ
２２…層間絶縁膜
２４，２６…コンタクトホール
２８，３０…コンタクトプラグ
３２…ソース線
３４…中継配線
３６…層間絶縁膜
３８…コンタクトホール
４０…コンタクトプラグ
４２、４２ａ、４２ｂ、４２ｃ、４２ｄ…抵抗記憶素子
４４、４４ａ…下部電極層
４６…遷移金属膜
４８…抵抗記憶層
４８ａ…遷移金属酸化膜
５０、５０ａ、５０ｂ…上部電極層
５２…密着層
５４…貴金属膜
５６…貴金属膜
５８…貴金属酸化膜
５８ｃ…結晶化された貴金属酸化膜
６０…層間絶縁膜
６２…コンタクトホール
６４…コンタクトプラグ
６６…ビット線
６８、７８…下部電極層
７０、８０…抵抗記憶層
７２、８２…上部電極層
７４…タングステンプラグ
７６…層間絶縁膜
８４…アルミニウム配線
８６…貴金属膜
８８…貴金属酸化膜
９０…貴金属膜
９２…導電膜
Claims (10)
- 半導体基板の上方に、下部電極層を形成する工程と、
前記下部電極層上に、遷移金属膜を形成する工程と、
前記遷移金属膜上に、貴金属酸化膜を含む上部電極層を形成する工程と、
前記貴金属酸化膜に含まれる酸素を前記遷移金属膜に供給して前記遷移金属膜を酸化し、遷移金属酸化膜より成り、電圧の印加によって高抵抗状態と低抵抗状態とが切り換わる抵抗変化層を形成する工程と
を有することを特徴とする抵抗記憶素子の製造方法。 - 請求項１記載の抵抗記憶素子の製造方法において、
前記抵抗変化層を形成する工程では、前記遷移金属酸化膜と前記貴金属酸化膜との間に、前記貴金属酸化膜を構成する貴金属より成る貴金属膜が形成される
ことを特徴とする抵抗記憶素子の製造方法。 - 請求項１記載の抵抗記憶素子の製造方法において、
前記抵抗変化層を形成する工程では、前記遷移金属膜の全部を酸化することにより、前記遷移金属酸化膜を形成する
ことを特徴とする抵抗記憶素子の製造方法。 - 請求項１記載の抵抗記憶素子の製造方法において、
前記抵抗変化層を形成する工程では、前記遷移金属膜の一部を酸化することにより、前記遷移金属酸化膜を形成し、前記遷移金属酸化膜と前記下部電極層との間に、前記遷移金属膜を残存させる
ことを特徴とする抵抗記憶素子の製造方法。 - 請求項１記載の抵抗記憶素子の製造方法において、
前記抵抗変化層を形成する工程では、前記貴金属酸化膜に含まれる酸素を解離させ、前記貴金属酸化膜を、前記貴金属酸化膜を構成する貴金属より成る貴金属膜に変化させる
ことを特徴とする抵抗記憶素子の製造方法。 - 請求項１乃至５のいずれか１項に記載の抵抗記憶素子の製造方法において、
前記上部電極層を形成する工程では、前記貴金属酸化膜上に、前記遷移金属膜の材料よりも酸化されにくい材料より成る導電膜を形成する
ことを特徴とする抵抗記憶素子の製造方法。 - 半導体基板の上方に、貴金属酸化膜を含む下部電極層を形成する工程と、
前記貴金属酸化膜上に、遷移金属膜を形成する工程と、
前記貴金属酸化膜に含まれる酸素を前記遷移金属膜に供給して前記遷移金属膜を酸化し、遷移金属酸化膜より成り、電圧の印加によって高抵抗状態と低抵抗状態とが切り換わる抵抗変化層を形成する工程と、
前記抵抗変化層上に、上部電極層を形成する工程と
を有することを特徴とする抵抗記憶素子の製造方法。 - 請求項１乃至７のいずれか１項に記載の抵抗記憶素子の製造方法において、
前記抵抗変化層を形成する工程では、熱処理を行うことにより、前記貴金属酸化膜に含まれる酸素を前記遷移金属膜に供給する
ことを特徴とする抵抗記憶素子の製造方法。 - 請求項１乃至６のいずれか１項に記載の抵抗記憶素子の製造方法において、
前記上部電極層を形成する工程の後、前記抵抗変化層を形成する工程の前に、少なくとも前記下部電極層と前記遷移金属膜と前記上部電極層とを前記抵抗記憶素子の形状にパターニングする工程を更に有し、
前記抵抗変化層を形成する工程では、熱処理を行うことにより、前記貴金属酸化膜に含まれる酸素を前記遷移金属膜に供給する
ことを特徴とする抵抗記憶素子の製造方法。 - 請求項８又は９記載の抵抗記憶素子の製造方法において、
前記熱処理の温度は、２００〜７５０℃である
ことを特徴とする抵抗記憶素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008061137A JP4549401B2 (ja) | 2008-03-11 | 2008-03-11 | 抵抗記憶素子の製造方法 |
| US12/400,272 US20090230391A1 (en) | 2008-03-11 | 2009-03-09 | Resistance Storage Element and Method for Manufacturing the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008061137A JP4549401B2 (ja) | 2008-03-11 | 2008-03-11 | 抵抗記憶素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009218411A JP2009218411A (ja) | 2009-09-24 |
| JP4549401B2 true JP4549401B2 (ja) | 2010-09-22 |
Family
ID=41062035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008061137A Expired - Fee Related JP4549401B2 (ja) | 2008-03-11 | 2008-03-11 | 抵抗記憶素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090230391A1 (ja) |
| JP (1) | JP4549401B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4931858B2 (ja) * | 2008-05-13 | 2012-05-16 | パナソニック株式会社 | 有機エレクトロルミネッセント素子の製造方法 |
| JPWO2011043448A1 (ja) * | 2009-10-09 | 2013-03-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| CN102918647B (zh) * | 2010-04-21 | 2015-04-01 | 松下电器产业株式会社 | 非易失性存储装置及其制造方法 |
| KR102108572B1 (ko) * | 2011-09-26 | 2020-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| JP5874905B2 (ja) * | 2011-10-18 | 2016-03-02 | 国立研究開発法人物質・材料研究機構 | アルミナ抵抗変化型メモリ素子の製造方法 |
| JP5939482B2 (ja) * | 2012-03-23 | 2016-06-22 | 国立研究開発法人物質・材料研究機構 | 抵抗変化型メモリ素子およびその製造方法 |
| JP6050015B2 (ja) * | 2012-03-30 | 2016-12-21 | ソニーセミコンダクタソリューションズ株式会社 | 記憶素子および記憶装置 |
| US9401473B2 (en) * | 2012-11-20 | 2016-07-26 | Globalfoundries Singapore Pte. Ltd. | Compact RRAM structure with contact-less unit cell |
| DE102013109357A1 (de) * | 2013-08-29 | 2015-03-05 | Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG | Ionensensitive Schichtstruktur für einen ionensensitiven Sensor und Verfahren zur Herstellung derselben |
| US20170117464A1 (en) * | 2015-10-22 | 2017-04-27 | Winbond Electronics Corp. | Resistive random access memory device |
| US11133464B2 (en) | 2019-08-20 | 2021-09-28 | 4DS Memory, Limited | Conductive amorphous oxide contact layers |
| FR3103633B1 (fr) * | 2019-11-21 | 2023-05-26 | Commissariat Energie Atomique | Cellule mémoire de type OxRAM à faible tension de forming, et procédé de fabrication associé |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357777A (ja) * | 1999-06-04 | 2000-12-26 | Internatl Business Mach Corp <Ibm> | 強誘電体キャパシタおよび強誘電体／ｃｍｏｓ集積化構造 |
| JP2004296735A (ja) * | 2003-03-26 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| JP2007067385A (ja) * | 2005-08-30 | 2007-03-15 | Sharp Corp | Ｒｒａｍ薄膜堆積のためのバッファ層形成方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH540984A (de) * | 1968-01-20 | 1973-10-15 | Degussa | Verfahren zur Herstellung eines dispersionsgehärteten Werkstoffs |
| US4689438A (en) * | 1984-10-17 | 1987-08-25 | Sanyo Electric Co., Ltd. | Photovoltaic device |
| JP3159255B2 (ja) * | 1998-09-16 | 2001-04-23 | 日本電気株式会社 | 強誘電体容量で用いる電極のスパッタ成長方法 |
| AU2003221212A1 (en) * | 2002-03-26 | 2003-10-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and production method therefor |
| KR100773537B1 (ko) * | 2003-06-03 | 2007-11-07 | 삼성전자주식회사 | 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법 |
| JP4085051B2 (ja) * | 2003-12-26 | 2008-04-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2007088147A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR101124504B1 (ko) * | 2005-09-22 | 2012-03-15 | 삼성전자주식회사 | ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자 |
| JP4946287B2 (ja) * | 2006-09-11 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US7871943B2 (en) * | 2008-02-12 | 2011-01-18 | Qimonda Ag | Method of making transistor gates with controlled work function |
| US8143092B2 (en) * | 2008-03-10 | 2012-03-27 | Pragati Kumar | Methods for forming resistive switching memory elements by heating deposited layers |
-
2008
- 2008-03-11 JP JP2008061137A patent/JP4549401B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-09 US US12/400,272 patent/US20090230391A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357777A (ja) * | 1999-06-04 | 2000-12-26 | Internatl Business Mach Corp <Ibm> | 強誘電体キャパシタおよび強誘電体／ｃｍｏｓ集積化構造 |
| JP2004296735A (ja) * | 2003-03-26 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| JP2007067385A (ja) * | 2005-08-30 | 2007-03-15 | Sharp Corp | Ｒｒａｍ薄膜堆積のためのバッファ層形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090230391A1 (en) | 2009-09-17 |
| JP2009218411A (ja) | 2009-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4549401B2 (ja) | 抵抗記憶素子の製造方法 | |
| JP4973666B2 (ja) | 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置 | |
| TWI518956B (zh) | 電阻式記憶體裝置與其製造方法 | |
| KR100672274B1 (ko) | Ｒｒａｍ 메모리 셀 전극 | |
| KR101188198B1 (ko) | 저항 변화 소자 및 그 제조 방법 | |
| JP5332149B2 (ja) | 抵抗変化素子、抵抗変化メモリおよびそれらの作製方法 | |
| US8437173B2 (en) | Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device | |
| JP5899474B2 (ja) | 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法 | |
| JP5110088B2 (ja) | 抵抗変化素子とその製造方法、及び抵抗変化素子を用いた半導体記憶装置 | |
| JP5873981B2 (ja) | 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置 | |
| KR101187374B1 (ko) | 저항 변화 소자 및 그 제조 방법 | |
| JP5345052B2 (ja) | 抵抗記憶素子及び不揮発性半導体記憶装置 | |
| JP4971522B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| JPWO2008126166A1 (ja) | 不揮発性半導体記憶装置及びその読み出し方法 | |
| JPWO2013073187A1 (ja) | 抵抗変化型不揮発性記憶装置及びその製造方法 | |
| JP5074583B2 (ja) | 不揮発性記憶素子の製造方法、および不揮発性記憶装置の製造方法 | |
| KR101090171B1 (ko) | 저항변화소자의 제조방법 | |
| JP5062181B2 (ja) | 抵抗変化素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |