KR101124504B1 - ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자 - Google Patents

ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자 Download PDF

Info

Publication number
KR101124504B1
KR101124504B1 KR1020050088236A KR20050088236A KR101124504B1 KR 101124504 B1 KR101124504 B1 KR 101124504B1 KR 1020050088236 A KR1020050088236 A KR 1020050088236A KR 20050088236 A KR20050088236 A KR 20050088236A KR 101124504 B1 KR101124504 B1 KR 101124504B1
Authority
KR
South Korea
Prior art keywords
thin film
nio thin
gas
amorphous
amorphous nio
Prior art date
Application number
KR1020050088236A
Other languages
English (en)
Other versions
KR20070033743A (ko
Inventor
박성호
서범석
이명재
구준모
서순애
차영관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050088236A priority Critical patent/KR101124504B1/ko
Priority to US11/505,968 priority patent/US7663136B2/en
Priority to JP2006254697A priority patent/JP2007084935A/ja
Publication of KR20070033743A publication Critical patent/KR20070033743A/ko
Application granted granted Critical
Publication of KR101124504B1 publication Critical patent/KR101124504B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/406—Oxides of iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

누설전류가 작고 저항특성이 개선되어 스위칭특성이 향상된 비정질 NiO 박막의 제조방법이 개시된다. 본 발명에 따른 비정질 NiO 박막의 제조방법은, 진공챔버 내에 기판을 준비하는 단계, 니켈전구체 물질을 준비하는 단계, 상기 니켈전구체 물질을 기화시켜 소스가스를 준비하는 단계, O3과 H2O 가스 중 적어도 하나를 포함하는 반응가스를 준비하는 단계, 퍼지가스를 준비하는 단계 및 상기 진공챔버 내에 상기 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 불어넣는 1사이클의 공정을 실시하여 상기 기판 위에 단원자층(monolayer) NiO 박막을 형성하는 단계를 포함한다.

Description

ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및 상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자{Fabrication method of amorphous NiO thin film by ALD process and nonvolatile memory device using the amorphous NiO thin film}
도 1은 종래 스퍼터링 방법에 의해 제조된 결정질 NiO 박막을 이용한 비휘발성 메모리 소자의 개략적 단면도이다.
도 2는 도 1에서 결정질 NiO 박막의 스위칭특성을 보여주는 그래프이다.
도 3은 종래 스퍼터링 방법에 의해 200Å두께로 형성된 결정질 NiO 박막의 저항특성을 보여주는 그래프이다.
도 4a 내지 도 4e는 본 발명에 따른 ALD 공정에 의한 비정질 NiO 박막의 제조방법을 보여주는 공정흐름도이다.
도 5는 본 발명의 <실시예>에서 제조된 비정질 NiO 박막의 저항특성을 보여주는 그래프이다.
도 6은 <실시예>에서 제조된 비정질 NiO 박막의 스위칭특성을 보여주는 그래프이다.
도 7은 <실시예>에서 제조된 비정질 NiO 박막의 XRD분석 결과그래프이다.
도 8은 <실시예>에서 제조된 비정질 NiO 박막의 표면 SEM 사진이다.
도 9는 ALD 공정에 의해 제조된 비정질 NiO 박막을 이용한 비휘발성 메모리 소자의 개략적 단면도이다.
< 도면의 주요부분에 대한 부호의 설명 >
100:기판 112S:소오스
112D:드레인 112C:채널
113:게이트절연막 114:게이트전극
120:트랜지스터 스위치 122:콘택플러그
124:제1전극 125:비정질 NiO 박막
128:데이터 저장부 130:절연층
132:플레이트전극
본 발명은 저항체를 이용한 비휘발성 메모리 소자에 관한 것으로, 보다 상세하게는 누설전류가 작고 저항특성이 개선되어 스위칭특성이 향상된 비정질 NiO 박막의 제조방법 및 상기 비정질 NiO 박막을 이용한 비휘발성 메모리 소자에 관한 것이다.
종래 저항체(resistance material)를 이용한 비휘발성 메모리 소자로서 FRAM, MRAM 및 PRAM 등이 개발되었다. DRAM이나 플래시 메모리가 전하(charge)를 이용하여 이진정보를 저장하는 반면, 이들 소자들은 강유전체 물질의 분극현상 (FRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항변화(MRAM), 상변화로 인한 저항변화(PRAM) 등을 이용하여 이진정보를 저장하는 특징을 가진다. 특히, 이들은 DRAM이 가지는 고집적 특성과 플래시 메모리가 가지는 비휘발성 특성을 모두 갖고 있어 종래의 휘발성이나 비휘발성 메모리를 대체할 만한 가능성이 있는 소자들로 주목된다.
비휘발성 메모리 소자의 일례로, PRAM(phase-change RAM)은 GeSbTe와 같은 상변화(phase-change) 물질이 전기적인 펄스에 의한 국부적인 열발생에 의해 크리스탈(crystalline)과 아몰포스(amorphous) 상태로 변화하는 특성을 이용하여 이진정보를 기억하는 소자이다. PRAM은 이진정보를 기억하는 메모리셀이 상변화층과 레지스터(resistor) 및 스위치 트랜지스터로 구성된다. 상변화층은 이른바 GST(GeSbTe) 기반의 물질로서 갈코게나이드(chalcogenide)라는 명칭으로 불린다. 레지스터의 용도는 상변화층을 가열할 목적으로 쓰인다. 가열되는 정도에 따라 상변화층이 크리스탈과 아몰포스 상태로 상변화를 일으키게 되어 저항값이 달라지게 되고, 저항에 흐르는 전류로 인해 전압이 달라지게 되므로 이진정보를 저장 및 판독할 수 있게 된다.
도 1은 종래 스퍼터링 방법에 의해 제조된 결정질 NiO 박막을 이용한 비휘발성 메모리 소자의 개략적 단면도이며, 도 2는 도 1에서 결정질 NiO 박막의 스위칭특성을 보여주는 그래프이다. 그리고, 도 3은 종래 스퍼터링 방법에 의해 200Å두께로 형성된 결정질 NiO 박막의 저항특성을 보여주는 그래프이다.
도 1을 참조하면, NiO 박막을 이용한 비휘발성 메모리 소자는 트랜지스터 스 위치(20)와 이에 연결된 데이터 저장부(28)을 구비한다. 상기 트랜지스터 스위치(20)는 소오스(12s)와 드레인(12d)과 채널(12c) 및 게이트전극(14)을 포함한다. 상기 데이터 저장부(28)는 상부전극(26)과 하부전극(24) 및 이들 사이에 개재된 NiO 박막(25)을 포함하며, 상기 데이터 저장부(28)와 트랜지스터 스위치(20) 사이에 절연층(30)이 개재된다. 그리고, 상기 데이터 저장부(28)는 도전성의 콘택플러그(22)에 의해 상기 트랜지스터 스위치(20)와 연결된다.
여기에서, 종래 저항체 NiO 박막(25)은 주로 스퍼터링에 의해 형성되었으며, 이와 같이 제조된 NiO 박막(25)은 다결정질이다. 이러한 다결정질의 NiO 박막(25)을 이용한 비휘발성 메모리 소자의 경우, 누설전류(leakage current)가 크고 저항특성이 우수하지 못하여 리셋전류를 낮추는 데에 한계가 있다. 특히, 이러한 결정질의 NiO 박막(25)이 비휘발성 메모리 소자에서 저항체로 이용되어 스위칭특성을 갖기 위해서는, 500Å 내지 1000Å의 비교적 두꺼운 두께로 형성되어야 하기 때문에, 메모리 소자의 고집적화에 불리하다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로, 누설전류가 작고 저항특성이 개선되어 스위칭특성이 향상된 비정질 NiO 박막의 제조방법 및 상기 비정질 NiO 박막을 이용한 비휘발성 메모리 소자를 제공함에 있다.
본 발명에 따른 비정질 NiO 박막의 제조방법은,
(a) 진공챔버 내에 기판을 준비하는 단계;
(b) 니켈전구체 물질을 준비하는 단계;
(c) 상기 니켈전구체 물질을 기화시켜 소스가스를 준비하는 단계;
(d) O3과 H2O 가스 중 적어도 하나를 포함하는 반응가스를 준비하는 단계;
(e) 퍼지가스를 준비하는 단계; 및
(f) 상기 진공챔버 내에 상기 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 불어넣는 1사이클의 공정을 통해 상기 기판 위에 단원자층(monolayer) NiO 박막을 형성하는 단계;를 포함한다.
여기에서, 상기 (f)단계를 반복수행하여 상기 NiO 박막의 형성두께를 바람직한 두께로 제어할 수 있다. 상기 기판은 200℃ 내지 450℃의 온도로 유지되어야 하며, 바람직하게, 상기 NiO 박막은 10Å 내지 500Å 두께로 형성된다.
상기 니켈전구체 물질은 Ni(C5H5)2, Ni(CH3C5H4), Ni(C5H7O2)2, Ni(C11H19O2)2 및 Ni(C7H16NO)으로 이루어지는 그룹에서 선택된 어느 한 물질이며, 이러한 니켈전구체 물질의 기화온도는 150℃로 유지된다.
바람직하게, 상기 (f)단계:는,
상기 진공챔버 내에 상기 소스가스를 공급하는 단계;
상기 소스가스의 공급을 중단하고 퍼지가스를 공급하는 단계;
상기 퍼지가스의 공급을 중단하고 반응가스를 공급하는 단계; 및
상기 반응가스의 공급을 중단하고 퍼지가스를 공급하는 단계;를 포함한다.
여기에서, 바람직하게 상기 소스가스는 0.007초 동안 공급되며, 상기 퍼지가스는 5초 동안 공급된다. 그리고, 상기 H2O 반응가스는 0.5초 동안 공급되며, 상기 O3 반응가스는 2초 동안 공급된다. 상기 퍼지가스는 N2 또는 Ar을 포함한다.
본 발명에 따른 비정질 NiO 박막을 이용한 비휘발성 메모리 소자는,
소오스와 드레인과 채널 및 게이트전극을 포함하는 트랜지스터 스위치;와
상기 트랜지스터 스위치에 연결되는 것으로 제1 전극과 제2 전극 및 이들 사이에 개재된 비정질의 NiO 박막을 포함하는 데이터 저장부;를 포함한다.
여기에서, 상기 비정질의 NiO 박막은 ALD(atomic layer deposition) 공정에 의해 10Å 내지 500Å 두께로 형성된 것이다. 상기 제1 전극 및 제2 전극은 백금(Pt)과 같은 금속물질로 형성된 것이다.
이하, 본 발명에 따른 ALD 공정에 의한 비정질 NiO 박막의 제조방법 및 상기 비정질 NiO 박막을 이용한 비휘발성 메모리 소자의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 4a 내지 도 4e는 본 발명에 따른 ALD 공정에 의한 비정질 NiO 박막의 제조방법을 보여주는 공정흐름도이다. 여기에서, ALD(atomic layer deposition) 공정이란 소스가스와 반응가스를 번갈아 진공챔버 내에 공급하여, 증착하고자하는 물질을 기판 위에 한 원자층씩 흡착되도록 하는 증착기술을 말한다.
도 4a를 참조하면, 진공챔버(60) 내에 기판(70)을 준비한다. 상기 기판(70) 은 200℃ 내지 450℃의 온도로 유지시킨다. 그리고, Ni(C5H5)2, Ni(CH3C5H4), Ni(C5H7O2)2, Ni(C11H19O2)2 및 Ni(C7H16NO)[Ni(dmamb)2; Nickel 1-dimethlamino-2methyl-2butanolate] 등과 같은 니켈전구체 물질을 준비한 후, 이를 기화시켜서 소스가스를 준비한다. 상기 니켈전구체 물질을 기화시키기 위해, 기화기가 이용되며, 기화온도는 150℃로 유지시킨다. 상기 소스가스와 반응할 반응가스로는 O3과 H2O 가스 중 적어도 어느 하나를 준비한다. 그리고, N2 또는 Ar을 포함하는 퍼지가스를 준비한다.
도 4b 내지 도 4e를 참조하면, 상기 진공챔버(60) 내에 상기 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 불어넣는 1사이클의 공정을 실시하여, 상기 기판(70) 위에 단원자층(monolayer) NiO 박막(80)을 형성할 수 있다. 구체적으로는, 먼저 상기 진공챔버(60) 내에 상기 소스가스를 0.007초 동안 공급하고, 이어서 상기 소스가스의 공급을 중단하고 퍼지가스를 5초동안 공급한다. 이어서, 상기 퍼지가스의 공급을 중단하고 반응가스를 공급한다. 이 때, 반응가스로 O3과 H2O 가스 중 적어도 어느 하나를 이용하는데, H2O 반응가스의 경우 0.5초 동안 공급되는 것이 바람직하고, O3의 경우 2초 동안 공급되는 것이 바람직하다. 이어서, 상기 반응가스의 공급을 중단하고 퍼지가스를 5초 동안 공급한다. 상기와 같은 공정을 통하여 기판(70) 위에 비정질의 NiO 박막(80)을 얻을 수 있으며, 상기 사이클수를 반복하여, 상기 NiO 박막의 형성두께를 제어할 수 있다. 상기 NiO 박막은 10Å 내지 500Å 두께로 형성되는 것이 바람직하다.
상기와 같은 ALD 공정에 의해 얻어진 비정질의 NiO 박막(80)은 누설전류(leakage current)가 작고 저항특성이 우수하여, 이를 비휘발성 메모리 소자에 이용할 경우 스위칭특성이 향상될 수 있다. 특히, 상기 비정질의 NiO 박막은 200Å 정도의 비교적 얇은 두께에서도 우수한 스위칭특성을 가질 뿐만 아니라, ALD 공정에 의해 제조되기 때문에 상기 NiO 박막의 형성두께가 용이하게 제어될 수 있다. 따라서, 이와 같이 ALD 공정에 의한 비정질 NiO 박막의 제조방법을 이용하여 비휘발성 메모리 소자를 제조할 경우, 메모리 소자의 집적도를 높일 수 있고, 데이터의 기록 및 소거에 필요한 리셋전류(reset current)를 종래 비휘발성 메모리 소자 보다 충분히 낮출 수 있다. 이하에서는 본 발명의 실제적 공정에 따른 실시예를 기술하기로 한다.
<실시예>
Ni(dmamb)2를 소스물질로 이용하고, 오존과 물을 반응가스로 이용하여 ALD 공정에 의해 NiO박막을 형성하였다. 좀더 세부적으로 공정에 대해 설명하면, ALD(atomic layer deposition)이라는 증착방법은 기존의 CVD 증착법과는 달리 소스물질과 반응물질을 시간차를 두고 번갈아 기판 위에 공급하고, 그 시간차에 비활성가스(Ar)를 이용하여 퍼지공정을 실시함으로써, 상기 기판상에 단원자층(mono-layer)만을 형성하는 증착공정이다. 본 발명에 사용된 공정조건을 살펴보면, 기판온도는 300℃~450℃로 유지하였으며, 소스물질은 기화기를 통해 기화시켜 상기 기 판상에 공급하였다. 이때 기화기의 가열온도는 150℃로 고정하였다. 전체적인 반응과정은 소스물질을 0.007초 동안 챔버내에 주입하여 기판상에 공급한 후, Ar 가스를 이용하여 5초간 퍼지하였고, 그 다음에 반응가스로 물(0.5초), 오존(2초)을 챔버내에 넣어주었다. 그리고, 마지막으로 챔버내부를 다시 Ar가스로 퍼지하여 1 사이클의 공정을 실시하였다. 이를 통해 NiO 박막을 형성할수 있었으며, 형성되는 박막의 두께는 이 사이클의 수를 조절하면 제어가 가능하다. 본 실험에서는 300사이클을 실시하여 200Å 두께의 NiO 박막을 얻을 수 있었다. 여기에서, ALD NiO 박막을 증착하는 기판으로 Si/SiO2/Ti(200Å두께)/Pt(1000Å)의 구조를 갖는 웨이퍼를 사용하였다. 도 5 및 도 6은 각각 상기 <실시예>에서 제조된 비정질 NiO 박막의 저항특성 및 스위칭특성(굵은선으로 표시)을 보여주는 그래프이다. 여기에서, 종래 스퍼터링 방법에 의해 제조된 결정질 NiO 박막의 저항특성 및 스위칭특성 그래프(가는선으로 표시)가 함께 비교도시되었다. 도 6을 참조하면, ALD 공정에 의해 증착된 비정질 NiO 박막에서 리셋전류(reset current)가 더 낮아 온-오프비(on-off ratio)가 종래보다 2배이상 향상됨을 알 수 있다.
그리고, 도 7과 상기 <실시예>에서 제조된 비정질 NiO 박막의 XRD분석 결과그래프이고, 도 8은 상기 비정질 NiO 박막의 표면 SEM 사진((a)사진)이다. 도 8에서, 종래 스퍼터링 방법에 의해 제조된 결정질 NiO 박막의 표면 SEM 사진((b)사진)이 함께 비교되었다.
도 9는 ALD 공정에 의해 제조된 비정질 NiO 박막을 이용한 비휘발성 메모리 소자의 개략적 단면도이다.
도 9를 참조하면, 본 발명에 따른 비휘발성 메모리 소자는, 트랜지스터 스위치(120)와 이에 연결된 데이터 저장부(128)을 구비한다. 상기 트랜지스터 스위치(120)는 소오스(112s)와 드레인(112d)과 채널(112c) 및 게이트전극(114)을 포함한다. 이와 같은 반도체 트랜지스터(120)의 구조 및 형성방법은 널리 알려져 있으므로 이에 대한 상세한 설명은 생략하기로 한다.
상기 데이터 저장부(128)는 제1 전극(124)과 제2 전극(126) 및 이들 사이에 개재된 비정질의 NiO 박막(125)을 포함한다. 여기에서, 상기 비정질의 NiO 박막(125)은 상술한 ALD(atomic layer deposition) 공정에 의해 형성된 것이다. 그리고, 상기 데이터 저장부(128)와 트랜지스터 스위치(120) 사이에 절연층(130)이 개재되며, 상기 데이터 저장부(128)는 도전성의 콘택플러그(122)에 의해 상기 트랜지스터 스위치(120)와 연결된다. 상기 비정질 NiO 박막(125)은 그에 인가되는 전압크기에 따라 리셋상태(reset state)와 셋상태(set state)를 가지며(도 6참조), 각각의 상태에서 서로 다른 저항값을 갖기 때문에, 이와 같은 저항값의 차이를 이용하여 이진정보를 저장 및 판독할 수 있게 된다. 여기에서, 상기 비정질 NiO 박막(125)의 두께는 10Å 내지 500Å 범위에 있으며, 상기 제1 전극(124) 및 제2 전극(126)은 백금(Pt) 등과 같은 금속물질로 형성된 것이다. 상기 비정질 NiO 박막(125)의 폭은 100nm 내지 1000nm의 길이로 형성될 수 있으며, 바람직하게는 200nm 길이로 형성된다.
이와 같은 비정질 NiO 박막의 경우, 200Å 내지 300Å 정도의 종래 보다 훨씬 얇은 두께에서도 온-오프(on-off) 특성이 우수하기 때문에, 이를 비휘발성 메모 리 소자에 채용하면 메모리 소자의 고집적화에 유리할 뿐만 아니라, 누설전류(leakage current)가 작고 저항특성이 우수하여 저전력 소자의 구현이 가능하다.
상기와 같은 구성을 가지는 본 발명에 의하면, 누설전류(leakage current)가 작고 저항특성이 개선되어 스위칭특성이 향상된 비정질의 NiO 박막을 얻을 수 있다. 특히, 상기 비정질의 NiO 박막은 얇은 두께에서도 우수한 스위칭특성을 가질 뿐만 아니라, ALD 공정에 의해 제조되기 때문에 상기 NiO 박막의 형성두께가 용이하게 제어될 수 있다.
따라서, 이와 같이 ALD 공정에 의한 비정질 NiO 박막의 제조방법을 이용하여 비휘발성 메모리 소자를 제조할 경우, 메모리 소자의 집적도를 높일 수 있고, 데이터의 기록 및 소거에 필요한 리셋전류(reset current)를 종래 비휘발성 메모리 소자 보다 충분히 낮출 수 있다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims (17)

  1. (a) 진공챔버 내에 기판을 준비하는 단계;
    (b) 니켈전구체 물질을 준비하는 단계;
    (c) 상기 니켈전구체 물질을 기화시켜 소스가스를 준비하는 단계;
    (d) O3과 H2O 가스 중 적어도 하나를 포함하는 반응가스를 준비하는 단계;
    (e) 퍼지가스를 준비하는 단계; 및
    (f) 상기 진공챔버 내에 상기 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 불어넣는 1사이클의 공정을 실시하여 상기 기판 위에 단원자층(monolayer) NiO 박막을 형성하는 단계;를 포함하며,
    상기 (f)단계를 반복수행하여 상기 NiO 박막의 형성두께를 제어하는 것을 포함하며,
    상기 (f)단계:는,
    상기 진공챔버 내에 상기 소스가스를 공급하는 단계;
    상기 소스가스의 공급을 중단하고 퍼지가스를 공급하는 단계;
    상기 퍼지가스의 공급을 중단하고 반응가스를 공급하는 단계; 및
    상기 반응가스의 공급을 중단하고 퍼지가스를 공급하는 단계;를 포함하며,
    상기 소스가스 공급단계는 상기 소스가스를 0.007초 동안 공급하는 것을 특징으로 하는 비정질 NiO 박막의 제조방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 NiO 박막은 10Å 내지 500Å 두께로 형성되는 것을 특징으로 하는 비정질 NiO 박막의 제조방법.
  4. 제 1 항에 있어서,
    상기 기판은 200℃ 내지 450℃의 온도로 유지되는 것을 특징으로 하는 비정질 NiO 박막의 제조방법.
  5. 제 1 항에 있어서,
    상기 니켈전구체 물질은 Ni(C5H5)2, Ni(CH3C5H4), Ni(C5H7O2)2, Ni(C11H19O2)2 및 Ni(C7H16NO)으로 이루어지는 그룹에서 선택된 어느 한 물질인 것을 특징으로 하는 비정질 NiO 박막의 제조방법.
  6. 제 5 항에 있어서,
    상기 니켈전구체 물질의 기화온도는 150℃로 유지되는 것을 특징으로 하는 비정질 NiO 박막의 제조방법.
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 퍼지가스는 5초 동안 공급되는 것을 특징으로 하는 비정질 NiO 박막의 제조방법.
  10. 제 9 항에 있어서,
    상기 H2O 반응가스는 0.5초 동안 공급되는 것을 특징으로 하는 비정질 NiO 박막의 제조방법.
  11. 제 9 항에 있어서,
    상기 O3 반응가스는 2초 동안 공급되는 것을 특징으로 하는 비정질 NiO 박막의 제조방법.
  12. 제 1 항에 있어서,
    상기 퍼지가스는 N2 또는 Ar을 포함하는 것을 특징으로 하는 비정질 NiO 박막의 제조방법.
  13. 소오스와 드레인과 채널 및 게이트전극을 포함하는 트랜지스터 스위치;와
    상기 트랜지스터 스위치에 연결되는 것으로 제1 전극과 제2 전극 및 이들 사이에 개재된 비정질의 NiO 박막을 포함하는 데이터 저장부;를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  14. 제 13 항에 있어서,
    상기 비정질의 NiO 박막은 ALD(atomic layer deposition) 공정에 의해 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
  15. 제 13 항에 있어서,
    상기 비정질의 NiO 박막은 10Å 내지 500Å 두께로 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
  16. 제 13 항에 있어서,
    상기 제1 전극 및 제2 전극은 금속물질로 형성된 것을 특징으로 하는 비휘발 성 메모리 소자.
  17. 제 16 항에 있어서,
    상기 금속물질은 백금(Pt)인 것을 특징으로 하는 비휘발성 메모리 소자.
KR1020050088236A 2005-09-22 2005-09-22 ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자 KR101124504B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050088236A KR101124504B1 (ko) 2005-09-22 2005-09-22 ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자
US11/505,968 US7663136B2 (en) 2005-09-22 2006-08-18 Method of manufacturing amorphous NiO thin films and nonvolatile memory devices using the same
JP2006254697A JP2007084935A (ja) 2005-09-22 2006-09-20 ＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法、及び該非晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088236A KR101124504B1 (ko) 2005-09-22 2005-09-22 ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자

Publications (2)

Publication Number Publication Date
KR20070033743A KR20070033743A (ko) 2007-03-27
KR101124504B1 true KR101124504B1 (ko) 2012-03-15

Family

ID=37884698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088236A KR101124504B1 (ko) 2005-09-22 2005-09-22 ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자

Country Status (3)

Country Link
US (1) US7663136B2 (ko)
JP (1) JP2007084935A (ko)
KR (1) KR101124504B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717286B1 (ko) * 2006-04-21 2007-05-15 삼성전자주식회사 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자
JP4764288B2 (ja) * 2006-08-22 2011-08-31 株式会社東芝 半導体記憶装置及びその製造方法
JP4549401B2 (ja) * 2008-03-11 2010-09-22 富士通株式会社 抵抗記憶素子の製造方法
JP5388899B2 (ja) * 2010-02-26 2014-01-15 三菱電機株式会社 光電変換装置および光電変換装置の製造方法
JP5436674B2 (ja) 2010-07-27 2014-03-05 パナソニック株式会社 不揮発性記憶装置の製造方法
KR101342658B1 (ko) * 2011-12-06 2013-12-16 주식회사 디에이아이오 비휘발성 메모리 시스템 및 그 구성 방법
KR101368569B1 (ko) * 2012-02-15 2014-03-03 성균관대학교산학협력단 원자층 증착법을 이용한 니켈 촉매의 제조방법
TWI553924B (zh) * 2014-01-15 2016-10-11 林崇榮 具電阻性元件的非揮發性記憶體與晶胞結構及其製作方法
US20180175290A1 (en) * 2016-12-19 2018-06-21 Arm Ltd. Forming nucleation layers in correlated electron material devices
US10141504B2 (en) 2017-01-24 2018-11-27 Arm Ltd. Methods and processes for forming devices from correlated electron material (CEM)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005640A (ko) * 2002-07-08 2004-01-16 소니 가부시끼 가이샤 자기 메모리 장치 및 그 제조 방법
KR20040041335A (ko) * 2002-11-11 2004-05-17 삼성전자주식회사 새로운 구조 및 동작 방식을 갖는 자기 메모리 및 그 제조방법
KR20060085840A (ko) * 2005-01-25 2006-07-28 한국화학연구원 니켈 아미노알콕사이드 선구 물질을 사용하는 원자층침착법으로 니켈 산화물 박막을 제조하는 방법
KR100627633B1 (ko) * 2005-06-30 2006-09-25 한국화학연구원 원자층 침착법을 이용한 비휘발성 ｒｒａｍ 소자용 니켈산화물 박막의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124158A (en) * 1999-06-08 2000-09-26 Lucent Technologies Inc. Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants
EP1282911B1 (en) * 2000-05-15 2018-09-05 Asm International N.V. Process for producing integrated circuits
US6885573B2 (en) * 2002-03-15 2005-04-26 Hewlett-Packard Development Company, L.P. Diode for use in MRAM devices and method of manufacture
US6863021B2 (en) * 2002-11-14 2005-03-08 Genus, Inc. Method and apparatus for providing and integrating a general metal delivery source (GMDS) with atomic layer deposition (ALD)
JP4264533B2 (ja) * 2003-01-06 2009-05-20 ソニー株式会社 不揮発性磁気メモリ装置及びその製造方法
US20060207503A1 (en) * 2005-03-18 2006-09-21 Paul Meneghini Vaporizer and method of vaporizing a liquid for thin film delivery
US7196955B2 (en) * 2005-01-12 2007-03-27 Hewlett-Packard Development Company, L.P. Hardmasks for providing thermally assisted switching of magnetic memory elements
US20070277735A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Systems for Atomic Layer Deposition of Oxides Using Krypton as an Ion Generating Feeding Gas

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005640A (ko) * 2002-07-08 2004-01-16 소니 가부시끼 가이샤 자기 메모리 장치 및 그 제조 방법
KR20040041335A (ko) * 2002-11-11 2004-05-17 삼성전자주식회사 새로운 구조 및 동작 방식을 갖는 자기 메모리 및 그 제조방법
KR20060085840A (ko) * 2005-01-25 2006-07-28 한국화학연구원 니켈 아미노알콕사이드 선구 물질을 사용하는 원자층침착법으로 니켈 산화물 박막을 제조하는 방법
KR100627633B1 (ko) * 2005-06-30 2006-09-25 한국화학연구원 원자층 침착법을 이용한 비휘발성 ｒｒａｍ 소자용 니켈산화물 박막의 제조 방법

Also Published As

Publication number Publication date
US7663136B2 (en) 2010-02-16
KR20070033743A (ko) 2007-03-27
JP2007084935A (ja) 2007-04-05
US20070065961A1 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
KR101124504B1 (ko) ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자
KR100682926B1 (ko) 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
KR100652378B1 (ko) 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법
KR100585175B1 (ko) 화학 기상 증착법에 의한 ＧｅＳｂＴｅ 박막의 제조방법
KR101370275B1 (ko) 상변화 메모리 소자 및 그 제조 방법
US20060121391A1 (en) Phase change memory device having phase change material layer containing phase change nano particles and method of fabricating the same
US20080050892A1 (en) Method of manufacturing a thin film structure, method of manufacturing a storage node using the same, method of manufacturing a phase change random access memory using the same and a thin film structure, a storage node and a phase change random access memory formed using the same
US20070166980A1 (en) Chemical vapor deposition chamber for depositing titanium silicon nitride films for forming phase change memory devices
JP5160086B2 (ja) フラーレン層を具備した相変化メモリ素子の製造方法
US7851778B2 (en) Non-volatile electrical phase change memory device comprising interfacial control layer and method for the preparation thereof
Song et al. Phase-change properties of GeSbTe thin films deposited by plasma-enchanced atomic layer depositon
KR100657973B1 (ko) 기계적 메모리 소자 및 그 제조방법
KR100724528B1 (ko) 저항변화 기억소자용 박막 구조물 및 그 제조 방법
CN101473417B (zh) 沉积用于相变存储器的硫族化物膜的方法
KR100687757B1 (ko) 멀티비트 상변화 메모리 및 이를 이용한 동작방법
US8154907B2 (en) Method for fabricating indium (In)-antimony (Sb)-tellurium (Te) nanowires and phase-change memory device comprising the nanowires
US8049202B2 (en) Phase change memory device having phase change material layer containing phase change nano particles
Huang et al. Coupled current jumps and domain wall creeps in a defect‐engineered ferroelectric resistive memory
KR20090021762A (ko) 상변화 메모리 장치의 제조 방법
Park et al. Effects of Switching Parameters on Resistive Switching Behaviors of Polycrystalline $\hbox {SrZrO} _ {3} $: Cr-Based Metal–Oxide–Metal Structures
CN113611798B (zh) 多层相变薄膜及其相变存储器单元的制备方法
KR101092424B1 (ko) 화학증착법에 의한 Ｉｎ­Ｓｂ­Ｔｅ 박막의 형성방법 및 이를 이용한 상변화 메모리 소자의 제조방법
KR101935348B1 (ko) 다층 상변화 물질막 및 이의 제조 방법, 이를 포함하는 상변화 메모리 소자
TW200830559A (en) Nonvolatile memory and fabrication method thereof
KR100798696B1 (ko) 은이 포화된 Ｇｅ-Ｔｅ 박막으로 이루어진 고체 전해질을갖는 ＰＭＣＭ 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 9