KR20030036725A - 컨덕턴스 제어가 가능한 전자소자 - Google Patents

컨덕턴스 제어가 가능한 전자소자 Download PDF

Info

Publication number
KR20030036725A
KR20030036725A KR10-2003-7002673A KR20037002673A KR20030036725A KR 20030036725 A KR20030036725 A KR 20030036725A KR 20037002673 A KR20037002673 A KR 20037002673A KR 20030036725 A KR20030036725 A KR 20030036725A
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
conductance
voltage
bridge
Prior art date
Application number
KR10-2003-7002673A
Other languages
English (en)
Other versions
KR100516384B1 (ko
Inventor
아오노마사카즈
테라베카즈야
하세가와츠요시
나카야마토모노부
Original Assignee
카가쿠키쥬쯔 신코지교단
리가가쿠 겐큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카가쿠키쥬쯔 신코지교단, 리가가쿠 겐큐쇼 filed Critical 카가쿠키쥬쯔 신코지교단
Publication of KR20030036725A publication Critical patent/KR20030036725A/ko
Application granted granted Critical
Publication of KR100516384B1 publication Critical patent/KR100516384B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/05—Quantum devices, e.g. quantum interference devices, metal single electron transistors

Abstract

본 발명은, 이온 전도성 및 전자 전도성을 가지는 혼합 도전체 재료로 이루어지는 제1 전극 및 도전성 물질로 이루어지는 제2 전극에 의하여 구성되고, 상기 제1 전극에 대하여 제2 전극이 부(負)가 되도록 상기 전극 간에 전압을 인가하여 가동 이온(movable ion)을 상기 제1 전극으로부터 제2 전극 방향으로 이동시킴으로써, 상기 전극 간에 가교(bridge)가 형성된 전자소자이다. 이 혼합 도전체 재료로서는 Ag2S, Ag2Se, Cu2S 또는 Cu2Se가 바람직하다. 또한 본 발명은, 상기 제1 전극에 대하여 제2 전극이 부(負)가 되도록 전압을 인가하여 가동 이온을 제1 전극으로부터 제2 전극 방향으로 이동시킴으로써 상기 전극 간에 가교를 형성하는 단계 및 상기 전극 간의 전압 극성을 역(逆)으로 함으로써 상기 가교를 가늘게 하거나 절단하는 단계 중 적어도 하나의 단계로 이루어지는 전극 간 컨덕턴스 제어방법이다.

Description

컨덕턴스 제어가 가능한 전자소자{ELECTRONIC DEVICE HAVING CONTROLLABLE CONDUCTANCE}
종래, 가교(架橋;bridge), 세선(細線), 포인트 콘택트(point contact)를 구축함으로써 컨덕턴스(conductance)를 제어하는 방법에 관하여 얼마간 보고되어 있으나(J.K.Gimzewski and R.Moller: Phys.Rev.B36(1987) 1284, J.L.Costa-Kramer, N.Garcia, P.Garcia-Mochales.P.A.Serena.M.I.Marques and A.Corrcia: Phys.Rev.B 55(1997)5416, H.Ohnishi and Y.Kondo and K.Takayanagi: Nature 395(1998) 780 등), 이들은, 도 1에 나타낸 바와 같이, 가교, 세선, 포인트 콘택트의 구축이, 피에조 소자(piezo-electric element)를 부착한 금속침(금, 은, 동, 텅스텐 등)과 대향(對向)하는 금속기판(금, 은, 동 등)과의 사이에서 행해지고 있다. 먼저, 피에조 소자에 전압을 인가함으로써, 피에조 소자를 연신(extend)시켜 금속침을 대향기판과 접촉시킨다. 다음, 피에조 소자에 인가한 전압을 서서히 작게 함으로써 피에조 소자를 수축시키고, 금속침과 대향기판과의 접촉을 점차 절단한다. 이러한 절단 과정에서, 금속침과 대향기판과의 사이에서, 금속원자(금, 은 등)로 구성되는 가교(세선 또는 포인트 콘택트를 포함한다)가 구축된다.
그러나, 이러한 방법을 이용하여 전자소자를 구축한 경우에는 전극(즉, 금속침)을 이동시키는 피에조 소자를 필요로 하고, 이 전극이 이동하기 때문에 전기소자를 회로 내 등에 구비하는 것이 곤란하다. 더욱이, 피에조 소자를 구동시키기 위한 전극이 여분으로 필요하므로, 고밀도로 집적화한 회로에 구비하는 것에는 적합치 않다. 또한, 양자화(量子化)된 컨덕턴스를 발생시키는 세선 또는 포인트 콘택트를 포함하는 가교를 구축하는 데에는, 피에조 소자의 이동을 복잡하고도 정밀하게 제어할 필요가 있다. 이러한 기능을 가지는 전자소자를 실용적으로 제조하는 것은 곤란하다.
[발명이 해결하고자 하는 과제]
본 발명은, 전극 간에서 양자화된 컨덕턴스를 발생시키는 세선 또는 포인트 콘택트를 포함하는 가교를 구축하는 방법을 제공함과 함께, 그 가교의 컨덕턴스를 용이하게 제어하는 방법을 제공한다. 또한, 전극 간에 구축한 상기 가교, 세선, 포인트 콘택트에 의한 컨덕턴스의 제어를 이용한 전자소자를 제공하는 것을 목적으로 한다.
본 발명은, 대향하는 전극 간에 가교, 세선 및/또는 포인트 콘택트를 형성하고, 가늘게 하거나 절단할 수 있는 전자소자 및 이 전자소자를 이용하여 컨덕턴스를 제어하는 방법에 관한 것이다.
도 1은 종래의 피에조 소자를 이용한 금속침에 의한 가교, 세선, 포인트 콘택트를 구축하는 방법을 나타낸 도면이고,
도 2는 본 발명의 가교, 세선, 포인트 콘택트를 구축하는 방법과 그 방법을 이용한 전자소자의 구체예를 나타낸 도면이고,
도 3은 혼합 도전체 재료로서 Ag2S를 이용하여 전극 간에 가교가 구축되는 모습을 나타낸 도면이고,
도 4는 전극 간에 구축된 가교가 절단되는 모습을 나타낸 도면이고,
도 5는 양자화된 컨덕턴스가 발생하는 가교가 구축되는 모습을 나타낸 도면이고,
도 6은 양자화된 컨덕턴스를 가지면서 가교가 절단되는 모습을 나타낸 도면이고,
도 7은 가교의 구축 및 절단에 동반되는 전압 및 전류 변화를 제어하는 모습을 나타낸 도면이고,
도 8은 컨덕턴스의 제어를 이용하는 예를 나타낸 도면이고,
도 9는 혼합 도전체 재료로서 Ag2Se를 이용하여 전극 간에 가교가 구축되는 모습을 나타낸 도면이고,
도 10은 혼합 도전체 재료로서 Cu2S를 이용하여 전극 간에 가교가 구축되는 모습을 나타낸 도면이다.
본 발명은, 상기 목적을 달성하기 위하여,
(1) 전자소자의 한쪽 전극에, 이온 도전성(ion conductivity)과 전자 도전성(electron conductivity)을 겸비한 혼합 도전체 재료(mixedelectroconducting material)를 이용한다.
(2) 이 전자소자를 사용할 때, 상기 혼합 도전체 전극과 대향하는 전극과의 사이에 전압과 전류를 인가함으로써, 상기 혼합 도전체 재료 내의 가동 이온을 이동시키고, 상기 전극 상에 그 이온(원자)으로 구성되는 원자 스케일로부터 나노미터 크기의 돌기물을 형성한다. 이 돌기물을 한층 성장시켜 대향하는 전극과 접촉시킴으로써, 상기 전극 간에 상기 이온(원자)으로 구성되는 가교를 구축하는 공정과, 상기 가교의 구축 후, 인가하는 전압 극성을 역(逆)으로 함으로써, 상기 가교를 구성하는 이온(원자)을 원래의 혼합 도전체 전극으로 되돌려 상기 가교를 가늘게 하거나 절단하는 공정을, 목적에 따라 적절히 반복하도록 한 것이다.
(3) 상기 (2)에서, 전극 간의 전압 또는 전류를 제어함으로써, 컨덕턴스의 양자화(quantumization)가 발생하는 세선 또는 포인트 콘택트를 포함하는 가교를 구축하도록 한다.
(4) 상기 (2) 또는 (3)에 의하여 구축된 전극 간의 가교, 세선, 포인트 콘택트에서, 그 컨덕턴스의 제어를 이용하여 전자소자로서 기능하도록 하였다.
즉, 본 발명의 주제는, 이온 전도성 및 전자 전도성을 가지는 혼합 반도체 재료로 이루어지는 제1 전극 및 도전성 물질로 이루어지는 제2 전극에 의하여 구성되고, 전극 간의 컨덕턴스를 제어하는 것이 가능한 전자소자이다. 이 혼합 반도체 재료로서는 Ag2S, Ag2Se, Cu2S 또는 Cu2Se가 바람직하다.
본 발명의 다른 주제는, 상기 제1 전극에 대하여 제2 전극이 부(負)가 되도록 상기 전극 간에 전압을 인가하여 가동 이온을 상기 제1 전극으로부터 제2 전극 방향으로 이동시킴으로써, 상기 전극 간에 가교가 형성된 상기 전자소자이다.
본 발명의 또다른 주제는, 상기 전자소자의 제1 전극에 대하여 제2 전극이 부(負)가 되도록 상기 전극 간에 전압을 인가하고, 가동 이온을 상기 제1 전극으로부터 제2 전극 방향으로 이동시킴으로써 상기 전극 간에 가교를 형성하는 단계 및 상기 전극 간의 전압 극성을 역으로 함으로써 상기 가교를 가늘게 하거나 절단하는 단계 중 적어도 하나의 단계로 이루어지는 전극 간의 컨덕턴스를 제어하는 방법이다.
본 발명의 또다른 주제는, 상기 전극 간에 펄스(pulse) 상의 전압을 인가함으로써 컨덕턴스를 제어하는 상기 방법이다.
또한, 상기 전극 간의 컨덕턴스는 양자화되어 있어도 좋고, 특히 컨덕턴스(G)가
(e는 단위전하량(elementary charge), h는 플랑크 상수(Planck's constant), Ti는 i번째 도전에 기여하는 채널의 투과확률(transmission property))로써 표현되는 것이 바람직하다.
고체결정 내에서도 수용액 내와 마찬가지로 이온이 용이하게 이동할 수 있는 물질이 알려져 있으며, 이온만이 전도하는 물질은 이온 도전체(ion conductor)라불리우고, 이온 및 전자가 전도하는 물질은 혼합 도전체(mixed electroconductor)라 불리운다.
본 발명의 가동 이온(movable ion)(원자)의 이동에 의하여 전극 간에 가교를 구축한 전자소자의 구체예를 도 2에 나타낸다. 본 발명은, 도 2에 나타낸 바와 같이, 대향하는 전극 중 하나에 혼합 도전체 재료로 이루어지는 제1 전극(11)을 이용하는 것이다. 또한, 전극(11, 12)을 기판(13)으로부터 약간 부상(float)시키는 구조도 고려되고, 이 경우에는 도 2 중의 전극 간에 기판은 존재하지 않게 되고, 가교는 공간 중에 형성되게 된다.
2 개의 전극 간 거리는 통상 약 100nm 이하, 바람직하게는 약 10nm 이하, 보다 더 바람직하게는 약 5nm 이하이다. 단, 이 전극 간의 최적의 거리는 그 사이의 절연성과 전극 재료 등에 의하여 변화한다. 예를 들어, 전극을 반도체 또는 절연체의 막 또는 기판 상에 설치한 경우 또는 상술한 바와 같이 기판을 이용하지 않는 경우에 따라, 최적의 거리는 변화해 가므로, 최적의 결과가 얻어지도록, 전극 간 거리를 적절히 조정할 필요가 있다. 상기 전극 간 거리는 이러한 사정을 고려하여 대략적인 목표를 둔 것이다.
또한, 본 발명의 전극 간에는 1V 이하, 바람직하게는 0.5V 이하, 보다 더 바람직하게는 0.1V 이하의 전압을 인가하고, 전류 흐름은 100μA 이하, 바람직하게는 50μA 이하, 보다 더 바람직하게는 10μA 이하이다. 또한, 이 전자소자의 소비전력은 10-4W 이하, 바람직하게는 10-5W 이하, 보다 더 바람직하게는 10-6W 이하이다.
본 발명의 혼합 반도체 재료로서는, X2Y(식 중, X는 Ib족 금속(Cu, Ag, Au), Y는 VIa족 원소(O,S,Se,Te,Po)이다)로 표현되는 화합물, 복합 칼코게나이드 (chalcogenide)계로서, CuxMo6S8, AgxMo6S8, CuxMo3Se4, AgxMo3Se4, CuxMo3S4, AgxMo3S4, AgCrSe2, 금속간 화합물(intermetal compound)로서, LixAl(x는 0 보다 크고 3 미만), LixSiy(x는 0 보다 크고 10 미만, y는 0 보다 크고 25 미만), 산화물로서, MxWO3(M;알칼리 금속, Ag 또는 H, x는 0보다 크고 1 미만), MxM'02(M;알칼리 금속, Ag 또는 H, x는 0 보다 크고 1 미만, M;Ti, Co 또는 Cr), 칼코겐층간 화합물(chalcogen intercalation compound)로서, MM'X2(M;알칼리 금속, Ag 또는 Cu, M':Ti, Zr, Nb, Ta 또는 Mo, X;S 또는 Se) 등을 들 수 있으나, X2Y(식 중, X는 Ib족 금속(Cu, Ag, Au), Y는 VIa속 원소(O,S,Se,Te,Po))로 나타내는 화합물이 바람직하며 이중에서도 특히 X가 Cu 또는 Ag이며, Y는 S 또는 Se인 경우(Ag2S, Ag2Se, Cu2S, Cu2Se)가 바람직하다. 또한, 이들은 단체(單體)이어도 좋고, 또는 이들의 혼합물(mixture)이어도 좋다.
제1 전극에 대향하는 제2 전극으로서는 도전성 물질로 작성한 것이라면 특별히 제한은 없으나, 도전성 물질로서는 도전성 금속이 바람직하다.
도 2에 나타낸 전자소자의 제1 전극에 대하여 제2 전극에 적당한 부(負)전압을 인가하면, 전압과 전류의 효과에 의하여, 혼합 도전체 내의 가동 이온(14)이제1 전극(11)의 표면에 석출(析出)된다. 가동 이온(원자)의 석출에 의하여 형성된 돌기물(projection)을 서서히 길게 성장시킴으로써, 대향하는 전극(12)과 접촉하여 가교(15)가 형성된다.
여기에서, 가동 이온은 제1 전극의 혼합 도전체를 구성하는 원자 중의 적어도 하나가 이온화된 것이며, 혼합 도전체 내를 움직임과 함께, 조건에 따라 혼합 도전체로부터 중성원자로 되어 흘러 나온다. 즉, 제1 전극에 대하여 제2 전극에 적당한 부전압을 인가하면, 혼합 도전체를 구성하는 원자가 가동 이온이 되어 제2 전극 방향으로 전극 내를 이동하고, 전극으로부터 외부로 나와 가교를 형성하지만 그 단계에서는 가동 이온은 중성의 원자 상태가 되어 가교를 형성한다. 예를 들어, 이 가동 이온은, 혼합 도전체가 상기 X2Y(XY는 상기와 마찬가지임)인 경우에는 X+이고, Ag2S인 경우에는 Ag+이고, 전극 간에 형성되는 가교는 원자X 또는 은(銀)원자로 형성된다. 본 명세서에서는 이러한 사정을 고려하여 가동 이온 및 원자를 가동 이온(원자)라고 약기(略記)하기로 한다.
또한, 인가하는 전압의 극성을 역으로 변화시킴으로써, 접촉하고 있던 가교(15)가 전압과 전류의 효과에 의하여 가늘어져 접촉이 절단된다.
또한, 이 때의 전극 간의 전압과 전류를 제어함으로써, 컨덕턴스의 양자화가 발생하는 세선 또는 포인트 콘택트를 포함하는 가교를 구축하는 것과 가교에 의하여 전극 간의 컨덕턴스를 제어하는 것이 가능하다. 또한, 이 구축된 가교의 컨덕턴스의 제어를 이용하여 전자소자를 제조하는 것이 가능해진다.
이하, 실시예에 의하여 본 발명을 예증하지만, 이들은 본 발명을 제한하기 위하여 의도된 것은 아니다.
실시예 1
먼저, 혼합 도전체(Ag2S) 결정의 전극을 기상성장법(vapor phase epitaxy)에 의하여 제조한다. 본 실시예에서는, 대향하는 도전성 전극의 재료로서 백금(platinum)을 이용하고, 기판은 절연성 재료를 이용하였다. 이들의 전극 간의 간격을 1 나노미터 정도로 하여 전극 간에서 터널 전류(tunnel current)가 흐르도록 하였다.
이와 같이 하여 제조한 전자소자를 이용하여, Ag2S 전극과 백금 전극 사이에 전압을 인가하고, 50 mV/초로써 전압을 제거(sweep)하였다. 그 전극 간에 가교가 구축되는 모습을 도 3에 나타낸다. 도면 중의 전압은, Ag2S 전극을 기준으로 하여, As2S 전극에 대한 도전성 전극의 전위를 나타낸다. 인가하는 전압이 V = 0 ~ -0.3V 부근에서는, 전극 간의 저항은 비교적 큰 값을 가지고, 그 저항은 전압의 증가에 따라 점차 저하된다. 이는, 전압의 증가에 동반되는 Ag2S 전극 내의 가동 은이온(원자)이 Ag2S 전극의 표면에 석출되어, 전극 간의 거리가 좁아지는 데에 기인한다. 전압이 V = - 0.3V 부근이 되면 급격히 저항값이 감소한다. 이는, 가동 은이온(원자)의 석출에 의하여 형성된 돌기물이 대향하는 전극인 백금 전극과 접하여 가교가 형성되기 때문이다. 저항이 급격히 저하된 후의 V = -0.3V ~ -0.49V의 사이에서는, 저항값이 서서히 감소한다. 이는, 가동 은이온(원자)이 Ag2S 전극 내로부터 더욱 이동해 옴으로써, 구축된 가교가 점차 굵어지기 때문이다.
실시예 2
다음으로, 실시예 1과 동일한 전자소자를 이용하여, 거기에서 구축된 가교가 절단되는 모습을 도 4에 나타낸다. 여기에서는, 인가하는 전압의 극성을 가교의 구축 시와는 역(逆)으로 바꾸었다. 전압이 V = 0 ~ 0.20V 부근까지는, 가교의 저항은 서서히 증가한다. 이는, 가교를 구성하는 은(銀)원자가 조금씩 이동하여 Ag2S 전극으로 돌아오기 때문에, 가교가 점차 가늘어지기 때문이다. 그리고, 급격한 저항의 증가가 V = 0.20V 부근에서 확인된다. 이 저항의 급격한 저항 증가는, 가교가 절단되어, 전류가 가교를 통하여서가 아니라, 터널 효과에 의해 흐르게 되기 때문이다. 즉, 전압의 극성을 변화시킴으로써, 은(銀)돌기물을 연장하여 가교를 구축하거나, 반대로 구축한 가교를 가늘게 하여 절단할 수도 있다. 이 가교의 구축은, 전극 간에 인가한 전압과 전류의 효과에 의하여, Ag2S 혼합 도전체 전극 내의 가동 은이온이 그 표면 상으로 이동한 후, 은 금속원자가 되고 석출되어 돌기물을 형성한다. 이 돌기물이 길게 성장하여, 대향하는 백금의 전극과 접합함으로써 가교가 구축된다. 한편, 가교의 절단은, 인가하는 전압의 극성을 역으로 함으로써, 가교를 구성하고 있는 은 원자가 Ag2S 혼합 도전체 전극으로 이동하여 돌아옴으로써, 가교가 가늘어지기 때문에 발생한다.
실시예 3
다음으로, 실시예 1의 전자소자를 이용하여, 컨덕턴스의 양자화가 발생하는 세선 또는 포인트 콘택트를 포함하는 가교가 구축되는 모습을 도 5에 나타낸다. 실시예 1에서는 가교의 형성이 급격히 일어나므로, 컨덕턴스의 양자화가 발생하는 세선 또는 포인트 콘택트를 안정적으로 구축할 수 없다. 그러므로, 본 실시예에서는 인가하는 전압을 가능한 한 작게 하여, 은 돌기물의 성장을 서서히 행하면서 가교를 형성하였다.
전극 간에 비교적 낮은 전압 V = -25mV을 계속 인가하면, 수 분 ~ 수십 분 후에 전극 간에 가교가 구축되었다. 도 5에 가교의 구축의 모습을 나타낸다. 도 5 중의 횡축의 시간의 시점(始點)은 가교가 형성되기 직전의 임의의 시간을 0으로 하였다. 시간이 5초 부근에서 가교가 형성되고, 시간의 경과와 함께 전극 간의 저항은 서서히 감소하였다. 이 저항의 감소는 가교가 시간과 함께 점차 굵어지기 때문이다. 이 때, 도 5 중의 * 표시의 화살표에서 가리키는 바와 같이, 저항값이 계단형상으로 감소한다. 이것은, 가교가 구축되는 단계에서, 컨덕턴스의 양자화가 발생하는 세선과 포인트 콘택트가 가교 내에 형성되어 있음을 나타낸다.
실시예 1과 같이 50mV/초로써 전압을 제거(sweep)한 경우에는, V = -0.3V 이하에서 가교가 구축되지만, 본 실시예의 경우와 같이, 전극 간에 수십 mV 부근의 약한 전압을 인가한 경우에도 시간이 충분히 걸리면 가교는 구축될 수 있다.
실시예 4
본 실시예에서는, 실시예 3에서 가교가 생성된 전자소자를 이용하여, 가교가구축된 전극 간에, 전압 V = -25mV가 아니라, 반대 극성으로써 비교적 작은 전압 V = +5mV를 인가하였을 때, 수 분 ~ 수십 분 후에 가교가 절단되었다. 그 모습을 도 6에 나타낸다. 도 6 중의 횡축의 시간의 시점은 전압을 인가하기 직전의 임의의 시간을 0으로 하였다. 실시예 3과는 반대로, 시간의 경과와 함께 전극 간의 저항은 서서히 증가하였다. 이 저항의 증가는, 구축한 가교가 시간에 따라 점차로 가늘어지기 때문이다. 도 6의 * 표시의 화살표에서 가리키는 바와 같이, 가교가 절단되기 직전에 저항이 계단형상으로 증가하고, 이것은 가교 내에 컨덕턴스의 양자화가 발생하는 세선 또는 포인트 콘택트가 포함되어 있음을 나타낸다.
실시예 5
본 실시예에서는, 전극 간에 가교를 구축 및/또는 절단함으로써 전극 간의 컨덕턴스를 제어한다. 실시예 1과 마찬가지로 준비한 전자소자를 이용하여, 가교의 구축 및 절단에 동반되는 전압 및 전류 특성을 제어하는 모습을 도 7에 나타낸다.
전압을 0.20V →0V →-0.23V →0V →0.2V로 변화시켜 인가한 때에 흐르는 전류는, 도면 중의 화살표의 번호로써 나타낸 바와 같이 21 →22 → 23 →24로 변화한다.
가교가 아직 구축되어 있지 않은 영역(21)에서는, 약간의 전류가 터널 효과에 의하여 흐르고 있다. 영역(22)에서는, 가교가 구축되고, 또한 가교의 굵기가 변화함으로써, 전류가 현저히 흐르게 된다. 영역(23)에서는, 구축한 은 원자 가교를 전류가 흐른다. 영역(24)에서는, 구축한 가교가 가늘어지거나 절단되므로, 전류량이 급격히 감소한다. 그리고, 또한 영역(21)에서 나타내는 터널 전류가 흐르는 영역으로 돌아간다.
이와 같이 인가하는 전압의 크기와 극성을 변화시킴으로써, 전극 간의 가교의 구축과 절단을 행할 수 있고, 즉 이들 과정에 동반되는 전극 간의 컨덕턴스를 제어할 수 있다.
여기에서 나타낸 가교의 구축과 절단에 동반하여 컨덕턴스를 제어할 수 있다는 것을, 스위칭 기능과 전극의 한쪽 방향으로 전류가 흐르기 쉬운 기능을 갖는 전자소자로서 이용할 수 있다.
실시예 6
실시예 1과 마찬가지로 준비한 전자소자를 이용하여, 구축한 가교의 컨덕턴스의 제어를 이용하는 예를 도 8에 나타낸다.
전극 간에 인가하는 전압의 제어에 의하여, 구축한 가교에 의한 컨덕턴스의 제어와 그 컨덕턴스의 제어를 이용하는 것이 가능하다. 실시예 1 ~ 4에 나타낸 가교의 구축 시에 있어서, 전극 간에 가교를 구축 또는 절단하기 위해 인가한 전압을 현저히 작게 하거나 또는 없앰으로써, 가교가 더욱 성장하거나 또는 가늘어지는 것을 중지시킬 수 있다. 그 상태에서, 전극 간에 적당한 전압을 일시적으로 인가함으로써, 가교를 임의의 굵기로 성장시키거나, 또는 가늘어지게도 할 수 있다. 이는, 전압과 전류의 효과에 의하여, 가동 이온인 은이온(원자)이 가교와 Ag2S 전극 사이를 이동하기 때문이다. 즉, 이 가교의 굵기 제어에 의하여, 전극 간의 컨덕턴스를 제어할 수 있다.
본 실시예에서는, 먼저, 전극 간에 양자화된 컨덕컨스를 발생시키는 가교, 세선 또는 포인트 콘택트를 구축한 후, 인가하는 전압을 V = -15mV로 작게 함으로써 가교의 성장을 중지시킨다. 이때, 전극 간의 저항은 양자화된 컨덕턴스의 단위값 2e2/h(e는 단위 전하량, h는 플랑크 상수이다)의 역수에 해당하는 약 13kΩ의 저항을 갖도록 한다. 다음으로, 가교가 굵게 성장하도록 전압(V = -50mV)을 펄스(pulse)상으로 인가함으로써, 가교의 저항이 1/2배인 약 6.5kΩ이 된다. 즉, 양자화된 컨덕턴스를 단위값의 2배로 할 수 있다. 그 후, 가교가 가늘어지도록, 극성을 역으로 한 전압(V = 25mV)을 펄스상으로 인가함으로써, 원래의 양자화된 컨덕턴스의 단위값인 약 13kΩ의 저항으로 돌아올 수 있다.
즉, 인가하는 전압을 제어함으로써, 용이하게 양자화한 가교의 컨덕턴스를 임의의 값으로 제어할 수 있다. 이 수단은, 양자화되어 이산적(descrete)인 컨덕턴스를 가지는 가는 가교(thin bridge)뿐만 아니라, 양자 효과(quantum effect)가 발생하지 않는 비교적 굵은 가교(thick bridge)의 일반적인 컨덕턴스 제어에도 이용할 수 있다.
또한, 이 컨덕턴스의 제어를 이용하는 다양한 전자소자를 제조할 수 있다. 예를 들어, 전극 간에 형성한 가교에, 펄스상 등으로 제어되는 전압을 인가함으로써, 임의의 컨덕턴스를 가지는 가교로 변화시킬 수 있다. 그 후, 가교의 컨덕턴스가 변화하지 않는 작은 전압, 전류를 인가하여 그 컨덕턴스의 값을 판독한다. 이러한 기능은, 데이터의 기억 소자(storage element), 스위칭 소자(switchingelement) 등으로서 이용할 수 있다. 또한, 인가하는 전압의 크기, 펄스 횟수와 인가한 시간에 의하여, 얻어지는 컨덕턴스가 변화하는 것을 이용하여, 예를 들어 학습하면(펄스 전압을 인가하면), 전기신호가 흐르기 쉽게 되는 전자소자(뇌신경소자(cranial nerve element))를 제조할 수 있다.
실시예 7,8
실시예 7에서는, 실시예 1의 혼합 도전체 재료 전극으로서 Ag2S를 이용하는 대신에 Ag2Se를 이용하여 마찬가지로 시험을 행하였다. 전극 간에 은(銀)원자에 의한 가교가 구축되어 가는 모습을 도 9에 나타낸다.
또한, 실시예 8에서는, 실시예 1의 혼합 도전체 재료 전극으로서 Ag2S를 이용하는 대신에 Cu2S를 이용하여 마찬가지로 시험을 행하였다. 본 실시예에서는 전극 간에 동(銅)원자에 의한 가교가 구축되었다. 그 모습을 도 10에 나타낸다.
이들 혼합 도전체 재료 전극을 이용한 경우에도, 전극 간에 가교가 구축되고, 도면에는 도시하지 않았지만, 상기 실시예와 마찬가지로 가교의 절단과 컨덕턴스의 양자화가 관찰되었다. 이들 실시예에서는, 이용한 혼합 도전체 재료와 전극 간 거리가 실시예 1 ~ 6과는 다르기 때문에, 전극 간의 저항과 가교가 구축되는 전압이 다르다.
본 발명을 이용하면, 앞서 서술한 용도에 부가하여 이하와 같은 다양한 전자소자가 가능해진다.
가교의 구축에 의하여 전극 간의 컨덕턴스가 양자화되어 계단형상의 값을 가지는 것을 이용한 다중 메모리(multilayer memory)로서 이용할 수 있다. 예를 들어, 양자화된 컨덕턴스(G)는, 채널투과확률(channel transmission probability)(Ti)이 1인 경우에는,
G = n ×2e2/h (n = 1,2,3,…)
(식 중, e는 단위 전하량, h는 플랑크 상수이다)로써 표현된다. 이 n 값은, 예를 들어, 실시예 6의 도 8에서 나타낸 바와 같이, 적당한 전압을 인가함으로써 임의의 값을 가질 수 있다. 따라서, 이 가교를 이용한 메모리 장치(memory device)에서는, 1 개의 비트(bit)에 n = 1,2,3,…이라는 복수의 상태를 기록할 수 있으므로, 기록밀도를 대폭 향상시킬 수 있다.
또한, 본 발명을 저소비형 장치(low power consumption device)로서 이용할 수 있다. 기존의 메모리 장치에서는 1V 이상의 작동전압, 밀리 암페어(mA) 수준의 전류가 하나의 장치(즉, 1 비트의 기록과 판독)에 필요하다. 본 발명을 이용하면 상기 실시예에 나타낸 바와 같이, 1V 이하의 동작전압에서 전류가 마이크로 암페어(μA) 이하의 수준인 정도의 저소비전력으로써 장치를 동작할 수 있다. 즉, 1 비트 당 동작전력이 10-6와트 이하인 메모리 장치가 가능하다. 또한, 실시예 1 ~ 4(도 3 ~ 6)에 나타낸 바와 같이, 전극 간의 가교의 구축 또는 절단에 동반하여, 전극 간의 컨덕턴스가 수 배에서 106배 정도 변화한다. 이 컨덕턴스 변화를 컨덕턴스의 변화가 일어나지 않는 작은 전압을 인가하여 판독함으로써, 장치의 스위치가 열린 상태인지, 닫힌 상태인지를 용이하게 판독할 수 있다. 이 스위칭 기능을 가지는 장치를 다수 배치함으로써, 컴퓨터에 이용되는 AND와 OR 논리 게이트와 메모리 기능을 가지는 전자회로를 구축할 수 있다.

Claims (12)

  1. 이온 전도성 및 전자 전도성을 가지는 혼합 도전체 재료로 이루어지는 제1 전극 및 도전성 물질로 이루어지는 제2 전극에 의하여 구성되고, 전극 간의 컨덕턴스를 제어할 수 있는 전자소자.
  2. 제 1항에 있어서,
    상기 혼합 도전체 재료가 Ag2S, Ag2Se, Cu2S 또는 Cu2Se인 전자소자.
  3. 제 1항 또는 제 2항에 있어서,
    상기 전극 간 거리가 100nm 이하인 전자소자.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    소비전력이 10-5W 이하인 전자소자.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    0.5V 이하의 전압 및 50 ㎂ 이하의 전류를 이용하는 전자소자.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 제1 전극에 대하여 제2 전극이 부(負)가 되도록 상기 전극 간에 전압을 인가하여 가동 이온(movable ion)을 상기 제1 전극으로부터 제2 전극 방향으로 이동시킴으로써, 상기 전극 간에 가교(bridge)가 형성되는 전자소자.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 전극 간의 컨덕턴스가 양자화되어 있는 전자소자.
  8. 제 7항에 있어서,
    상기 컨덕턴스(G)는,
    (e는 단위 전하량(elementary charge), h는 플랑크 상수(Planck's constant), Ti는 i번째 전도에 기여하는 채널(channel)의 투과확률(transmission probability))
    로써 표현되는 전자소자.
  9. 제 1항 내지 제 8항 중 어느 한 항에 기재된 전자소자의 제1 전극에 대하여 제2 전극이 부(負)가 되도록 상기 전극에 전압을 인가하고, 가동 이온을 상기 제1 전극으로부터 제2 전극 방향으로 이동시킴으로써 상기 전극 간에 가교를 형성하는 단계 및 상기 전극 간의 전압 극성을 역으로 함으로써 상기 가교를 가늘게 하거나또는 절단하는 단계 중 적어도 하나의 단계로 이루어지는 전극 간 컨덕턴스 제어방법.
  10. 제 9항에 있어서,
    상기 전극 간 컨덕턴스가 양자화되어 있는 전극 간 컨덕턴스 제어방법.
  11. 제 10항에 있어서,
    상기 컨덕턴스(G)는
    (e는 단위 전하량, h는 플랑크 상수, Ti는 i번째 전도에 기여하는 채널의 투과확률)로써 표현되는 전극 간 컨덕턴스 제어방법.
  12. 제 9항 내지 제 11항 중 어느 한 항에 있어서,
    상기 전극 간에 펄스(pulse)상 전압을 인가함으로써 컨덕턴스를 제어하는 전극 간 컨덕턴스 제어방법.
KR10-2003-7002673A 2000-09-01 2001-08-30 컨덕턴스 제어가 가능한 전자소자 KR100516384B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000265344A JP4119950B2 (ja) 2000-09-01 2000-09-01 コンダクタンスの制御が可能な電子素子
JPJP-P-2000-00265344 2000-09-01
PCT/JP2001/007514 WO2002021598A1 (fr) 2000-09-01 2001-08-30 Dispositif electronique a conductance controlable

Publications (2)

Publication Number Publication Date
KR20030036725A true KR20030036725A (ko) 2003-05-09
KR100516384B1 KR100516384B1 (ko) 2005-09-22

Family

ID=18752622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7002673A KR100516384B1 (ko) 2000-09-01 2001-08-30 컨덕턴스 제어가 가능한 전자소자

Country Status (7)

Country Link
US (1) US6891186B2 (ko)
EP (1) EP1329958B1 (ko)
JP (1) JP4119950B2 (ko)
KR (1) KR100516384B1 (ko)
DE (1) DE60138473D1 (ko)
TW (1) TW543082B (ko)
WO (1) WO2002021598A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003028124A1 (fr) * 2001-09-25 2003-04-03 Japan Science And Technology Agency Dispositif electrique comprenant un electrolyte solide
JP4332881B2 (ja) 2002-04-30 2009-09-16 独立行政法人科学技術振興機構 固体電解質スイッチング素子及びそれを用いたｆｐｇａ、メモリ素子、並びに固体電解質スイッチング素子の製造方法
DE10256486A1 (de) * 2002-12-03 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung
DE112004000060B4 (de) * 2003-07-18 2011-01-27 Nec Corp. Schaltelemente
JP2005286084A (ja) * 2004-03-30 2005-10-13 Univ Waseda 量子化コンダクタンス素子、これを用いた磁場変化検出方法及び磁気検出方法、並びに量子化コンダクタンス素子の製造方法
CN100539232C (zh) 2004-12-27 2009-09-09 日本电气株式会社 开关器件、用于该开关器件的驱动和制造方法、集成电路器件和存储器件
US7741638B2 (en) * 2005-11-23 2010-06-22 Hewlett-Packard Development Company, L.P. Control layer for a nanoscale electronic switching device
US8101942B2 (en) 2006-09-19 2012-01-24 The United States Of America As Represented By The Secretary Of Commerce Self-assembled monolayer based silver switches
JP5266472B2 (ja) * 2006-10-03 2013-08-21 独立行政法人物質・材料研究機構 無接点マイクロリレー
JP4869088B2 (ja) 2007-01-22 2012-02-01 株式会社東芝 半導体記憶装置及びその書き込み方法
US8320154B2 (en) 2007-08-08 2012-11-27 National Institute For Materials Science Switching element and application of the same
JP2009246085A (ja) * 2008-03-31 2009-10-22 Hitachi Ltd 半導体装置およびその製造方法
US8557703B2 (en) * 2010-08-12 2013-10-15 Stmicroelectronics, Inc. Method for pre-migration of metal ions in a semiconductor package
JP5696988B2 (ja) * 2011-06-08 2015-04-08 独立行政法人物質・材料研究機構 シナプス動作素子
CN105103291B (zh) 2013-03-09 2018-01-16 国立研究开发法人科学技术振兴机构 电子元件
CN110117817B (zh) * 2018-02-06 2021-01-12 中国科学院上海硅酸盐研究所 一种塑性半导体材料以及其制备方法
CN113437216B (zh) * 2021-07-06 2023-04-07 武汉理工大学 一种基于电子-离子混合导体的忆阻器及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3482217A (en) * 1963-08-20 1969-12-02 William J Finney Electrolytic methods and apparatus for storage of information
JPH0810606B2 (ja) * 1986-11-25 1996-01-31 日立マクセル株式会社 電圧感応型スイツチング素子
JPH01124971A (ja) * 1987-11-10 1989-05-17 Hitachi Maxell Ltd リチウム二次電池
NL8703119A (nl) * 1987-12-23 1989-07-17 Philips Nv Element voor toepassing in een elektrische schakeling.
US5751156A (en) * 1995-06-07 1998-05-12 Yale University Mechanically controllable break transducer
JPH10302794A (ja) * 1997-04-30 1998-11-13 Matsushita Electric Ind Co Ltd リチウム二次電池
JPH11162467A (ja) * 1997-09-26 1999-06-18 Mitsubishi Chemical Corp 非水系二次電池
WO2000048196A1 (en) * 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same

Also Published As

Publication number Publication date
US20040089882A1 (en) 2004-05-13
US6891186B2 (en) 2005-05-10
DE60138473D1 (de) 2009-06-04
TW543082B (en) 2003-07-21
JP4119950B2 (ja) 2008-07-16
EP1329958A1 (en) 2003-07-23
KR100516384B1 (ko) 2005-09-22
EP1329958B1 (en) 2009-04-22
WO2002021598A1 (fr) 2002-03-14
EP1329958A4 (en) 2005-12-28
JP2002076325A (ja) 2002-03-15

Similar Documents

Publication Publication Date Title
KR100516384B1 (ko) 컨덕턴스 제어가 가능한 전자소자
JP4332881B2 (ja) 固体電解質スイッチング素子及びそれを用いたｆｐｇａ、メモリ素子、並びに固体電解質スイッチング素子の製造方法
KR100751736B1 (ko) 포인트 컨택트 어레이, ｎｏｔ 회로, 및 이를 이용한 전자회로
US7763158B2 (en) Method for making a tunable cantilever device
KR100778950B1 (ko) 스위칭 소자, 스위칭 소자의 구동 방법, 논리 집적 회로 및 메모리 소자
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
AU763809B2 (en) Programmable microelectronic devices and methods of forming and programming same
US5315131A (en) Electrically reprogrammable nonvolatile memory device
US10756263B2 (en) Phase transition based resistive random-access memory
DE102005032280A1 (de) Silberinsel-Antifuse
WO2012039284A1 (ja) 電気化学トランジスタ
CN110911560B (zh) 一种平面型忆阻器及其制备方法
DE102005018344A1 (de) Schaltvorrichtung für rekonfigurierbare Zwischenverbindung und Verfahren zum Herstellen derselben
JP4118500B2 (ja) ポイントコンタクト・アレー
DE102007034164A1 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, aktives Element, Speichermodul sowie Computersystem
DE102004037450A1 (de) Schalt- bzw. Verstärker-Bauelement, insbesondere Transistor
KR102144586B1 (ko) 전압 펄스의 동작 세분화를 이용하여 점진적 특성을 구현한 초격자 상변화 메모리 소자 및 그 동작 방법
DE10256486A1 (de) Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung
DE102004052645A1 (de) Speicherzelle und Verfahren zu deren Herstellung
Chamele Lateral Programmable Metallization Cells: Materials, Devices and Mechanisms
KR20180000982A (ko) 란타나이드 금속 버퍼층 기반 원자 스위치 소자
DE102004026002B4 (de) Halbleiterbauelement mit Festkörperelektrolytspeicherzellen und Herstellungsverfahren
JP5023615B2 (ja) スイッチング素子の駆動方法
DE102018130131A1 (de) Schaltbares Widerstands-Bauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150805

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee