DE102005032280A1 - Silberinsel-Antifuse - Google Patents

Silberinsel-Antifuse Download PDF

Info

Publication number
DE102005032280A1
DE102005032280A1 DE102005032280A DE102005032280A DE102005032280A1 DE 102005032280 A1 DE102005032280 A1 DE 102005032280A1 DE 102005032280 A DE102005032280 A DE 102005032280A DE 102005032280 A DE102005032280 A DE 102005032280A DE 102005032280 A1 DE102005032280 A1 DE 102005032280A1
Authority
DE
Germany
Prior art keywords
silver
antifuse
resistive material
electrically resistive
electrical conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005032280A
Other languages
English (en)
Inventor
Carl Redwood City Taussig
Warren San Francisco Jackson
Craig San Mateo Perlov
Frank R. Jeffrey Iii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE102005032280A1 publication Critical patent/DE102005032280A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Eine Silberinsel-Antifuse, die einen ersten elektrischen Leiter, ein elektrisch resistives Material in Kontakt mit dem ersten Leiter und zumindest eine Silberinsel umfasst, die gegenüber dem ersten elektrischen Leiter und auf dem elektrisch resistiven Material angeordnet ist. Ein zweiter elektrischer Leiter, der über der Silberinsel angeordnet ist, koppelt die Silberinsel innig mit dem elektrisch resistiven Material. Wenn ein kritisches Potential über die Antifuse angelegt ist, fällt ein Metallfaden von der Silberinsel durch die elektrisch resistive Materialschicht aus, wobei ein Kurzschluss eingerichtet wird und somit die Silberinsel-Antifuse von einem hohen Widerstandswert zu einem niedrigen Widerstandswert umgeschaltet wird. Ferner sind ein Verfahren zum Herstellen der Silberinsel-Antifuse und eine Speichervorrichtung, die die Silberinsel-Antifuse umfasst, vorgesehen.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf Speichersysteme und insbesondere auf ein verbessertes Verfahren zum Herstellen einer Antifuse bzw. Antischmelzsicherung, die Silberinseln umfasst.
  • Die meisten Computer und elektronischen Vorrichtungen weisen Speicherkomponenten und Speicherelemente auf, die verwendet werden, um Informationen zu speichern. Die Vielfalt von gespeicherten Informationen ist ausgedehnt. Typischerweise, aber nicht ausschließlich, können diese Informationen Betriebssystemanweisungen, Daten, die verarbeitet werden, und/oder Daten, die für eine spätere Wiedererlangung gespeichert werden, wie beispielsweise Dokumentdateien, Bilddateien, Musikdateien, Programmcodes, etc. sein.
  • Viele Vorrichtungen, wie beispielsweise digitale Kameras für Standbild- und/oder Bewegbildaufnahmen erzeugen große Mengen digitaler Informationen, die Bilder darstellen. Allgemein gesagt benötigt eine größere Bildauflösung eine Speicherung von größeren Mengen an digitalen Informationen. Ein einziges Bild mit hoher Auflösung kann ohne weiteres mehrere Megabyte eines digitalen Speicherplatzes benötigen.
  • Der Benutzer einer Digitalkamera möchte eventuell mehr als ein Bild aufnehmen, und möchte häufig die Kamera in einer tragbaren Weise verwenden, die frei von Verbindungen mit externen Leistungsversorgungen oder Speicherungsvorrichtungen ist. Die Benutzer derselben stützen sich ferner häufig auf Musikabspielvorrichtungen, wie beispielsweise MP3-Abspielgeräte und andere Vorrichtungen, um eine große Speicherungskapazität zu liefern, während ferner eine tragbare Verwendung und ein Vergnügen ermöglicht wird.
  • Es gibt allgemein zwei Benutzerbedürfnisse für Speichervorrichtungen, die bei diesen Typen von Informationsspeicherungsanwendungen verwendet werden. Erstens sollten die Speichervorrichtungen physisch klein genug sein, um entfernbar in die Vorrichtung (d. h. die Digitalkamera oder das MP3-Abspielgerät) integriert sein zu können, während dieselben immer noch genügend Speicherungskapazität liefern, um von vorteilhaftem Nutzen zu sein. Zweitens sollten die Speichervorrichtungen einen niedrigen Leistungsverbrauch aufweisen. Für wirklich tragbare Vorrichtungen ist es ferner erwünscht, dass die Speichervorrichtungen relativ robuste physische Charakteristika aufweisen, um in einer Vielfalt von Umgebungen wirksam zu sein und zu bestehen. Von einem Herstellungsstandpunkt aus ist es erwünscht, Konsumentenforderungen mit einer Speichervorrichtung zu erfüllen, die kostenwirksam herzustellen ist.
  • Computerinformationen werden am einfachsten in binärer Form – eine Reihe von logischen Zuständen, die als „0" oder „1" dargestellt sind – gespeichert, verarbeitet und anderweitig manipuliert. Die Fähigkeit, Informationen zu speichern, wie beispielsweise den logischen Zustand einer „0" oder einer „1" innerhalb einer einzigen Speichervorrichtung oder eines einzigen Speichermediums basiert deshalb allgemein auf der Fähigkeit, einen von zwei Zuständen einzurichten, wie beispielsweise einen Hochwiderstands- oder einen Niedrigwiderstandszustand.
  • Es gibt ferner zwei allgemein akzeptierte Speichertypen, die bei einer Speicherspeicherung verwendet werden – flüchtig und nichtflüchtig. Ein flüchtiger Speicher ist funktionsfähig, solange eine Leistung kontinuierlich zugeführt wird. Auf eine Entfernung der Leistung hin werden die Inhalte des flüchtigen Speichers wahrscheinlich erheblich beschädigt, wenn nicht gänzlich verloren. Typischerweise ist ein herkömmlicher Hauptspeicher-RAM in einem Computer ein flüchtiger Speicher.
  • Ein nichtflüchtiger Speicher ist jedoch nicht leistungsabhängig und hält die Informationen, die innerhalb des Speichers desselben platziert sind, weiter ohne eine erhebliche Verschlechterung für eine erweiterte Zeitperiode. Ein nichtflüchtiger Speicher erzielt diese leistungsunabhängige Langzeitspeicherungsfähigkeit typischerweise durch ein Verändern einer physikalischen Eigenschaft, wie beispielsweise ein Verändern der Reflektionseigenschaft eines Materials, wie beispielsweise bei einer CD oder einer DVD, die Erzeugung von Erhebungen oder Vertiefungen in einer Polymeroberfläche oder die Ausrichtung eines Magnetfelds, das durch ein Medium bereitgestellt ist. Ein nichtflüchtiger Speicher kann häufig als ein Speicherungsmedium bezeichnet werden.
  • Wenn halbleiterbasierte Speichervorrichtungen einzelne Speicherelemente aufweisen, kann auch der relative Widerstandszustand innerhalb jedes Speicherelements einen gespeicherten Datenwert angeben. Mit anderen Worten kann ein hoher Widerstandswert eine binäre „1" angeben, während ein niedriger Widerstandswert eine binäre „0" angeben kann. Halbleiterbasierte nichtflüchtige Speichervorrichtungen werden immer häufiger, da viele Produkte entstehen, die größere Mengen einer Speicherspeicherung benötigen. Zum Beispiel benutzten einige frühe Digitalkameras eine 3,5''-Diskette mit 1,44 Megabyte Speicher zum Speichern der digitalen Informationen, die ein Bild bilden. Gegenwärtige Digitalkameras von heute erzeugen häufig Bilder, die 1,44 Megabyte bei weitem übersteigen und verwenden als solches Halbleiterdatenspeicherungschips, die 32, 64, 128 oder mehr Megabyte an Speicherung liefern.
  • Tragbare Langzeitdatenspeicherungsvorrichtungen sind typischerweise wiederbeschreibbar. Mit anderen Worten können Informationen zu einem Zeitpunkt zu der Vorrichtung geschrieben werden und dann später mit neuen Informationen überschrieben werden. Die Fähigkeit, wiederbeschreibbare Charakteristika bei einer nichtflüchtigen Datenspeiche rungsvorrichtung bereitzustellen, erhöht die Herstellungskomplexität sowie die Steuerlogik und die Schaltungsanordnung innerhalb der Vorrichtung, wobei so die Kosten derartiger Vorrichtungen erhöht werden.
  • Mit Bezug auf Speichervorrichtungen für tragbare elektronische Vorrichtungen, wie beispielsweise Digitalkameras, Musikabspielgeräte, Personaldigitalassistenten und dergleichen sind die überwiegende Mehrheit von verfügbaren Speichervorrichtungen wiederbeschreibbar. Häufig ist die Wiederbeschreibbarkeit der Speicherungsvorrichtung für den Benutzer nicht von hohem Wert oder Belang. In der Tat könnte mehr Nutzen und Vergnügen mit einmal beschreibbaren, kostengünstigeren Speichervorrichtungen erfahren werden.
  • Deshalb besteht ein Bedarf nach einer verbesserten nichtflüchtigen Speichervorrichtung und der Komponenten derselben, die einen oder mehrere der oben identifizierten Nachteile überwindet.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Silberinsel-Antifuse, eine Speichervorrichtung und ein Verfahren zum Herstellen einer Silberinsel-Antifuse mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch eine Silberinsel-Antifuse gemäß Anspruch 1 und Anspruch 5, eine Speichervorrichtung gemäß Anspruch 16 und ein Verfahren gemäß Anspruch 25 gelöst.
  • Die vorliegende Offenbarung verbessert das Gebiet durch ein Bereitstellen einer Silberinsel-Antifuse und eines verwandten Verfahrens zum Herstellen der Silberinsel-Antifuse.
  • Insbesondere und lediglich durch ein Beispiel ist gemäß einem Ausführungsbeispiel eine Silberinsel-Antifuse bereitgestellt, die folgende Merkmale umfasst: einen ersten elektrischen Leiter; ein elektrisch resistives Material in Kontakt mit dem ersten elektrischen Leiter; einen zweiten elektrischen Leiter in Kontakt mit dem elektrisch resistiven Material gegenüber dem ersten elektrischen Leiter; und eine Mehrzahl von Silberinseln, die zumindest teilweise innerhalb eines oder beider elektrischer Leiter angeordnet sind, wobei die Silberinseln mit dem elektrisch resistiven Material in Kontakt sind.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 eine mittlere Schnittansicht einer Silberinsel-Antifuse gemäß einem Ausführungsbeispiel;
  • 2 eine teilweise perspektivische Ansicht der in 1 gezeigten Silberinsel-Antifuse;
  • 3 eine mittlere Schnittansicht der Silberinsel-Antifuse, die in 1 gezeigt ist, mit einem Metallfaden, der sich aus einer Silberinsel entwickelt hat;
  • 4 eine mittlere Schnittansicht der Silberinsel-Antifuse, die in 1 gezeigt ist, mit einer metallischen Diffusionsbarriere, die den in 3 gezeigten Metallfaden hemmt;
  • 5 einen Graphen, der Schaltströme über einer Dicke einer amorphen Siliziumschicht für Vorrichtungsstrukturen mit und ohne Silber darstellt;
  • 6 einen Graphen, der Schaltströme über einer Dicke einer amorphen Siliziumschicht für Vorrichtungsstrukturen mit und ohne Silber darstellt;
  • 7 einen Graphen, der die kombinierte Wirkung eines Skalierens von Schaltströmen und Spannungen für Vorrichtungsstrukturen mit und ohne Silber darstellt;
  • 8 eine Draufsicht einer Speichervorrichtung, die eine Mehrzahl von Zellen umfasst, die die Silberinsel-Antifuse-Vorrichtung umfassen;
  • 9 ein zusätzliches Detail mit Bezug auf eine Zelle, die in 8 gezeigt ist und als 9' identifiziert ist;
  • 10 einen ersten Leiter, der bei einem Prozess zum Herstellen einer Silberinsel-Antifuse-Vorrichtung gebildet wird;
  • 11 eine resistive Schicht, die bei einem Prozess zum Herstellen einer Silberinsel-Antifuse-Vorrichtung gebildet wird;
  • 12 eine Mehrzahl von Silberinseln, die bei einem Prozess zum Herstellen einer Silberinsel-Antifuse-Vorrichtung gebildet werden;
  • 13 ein leitfähiges Material, das auf den Silberinseln bei einem Prozess zum Herstellen einer Silberinsel-Antifuse-Vorrichtung gebildet wird;
  • 14 eine Diffusionsbarriere, die bei einem Prozess zum Herstellen einer Silberinsel-Antifuse-Vorrichtung gebildet wird;
  • 15 eine abgeschlossene Zelle mit einer getrennten Diffusionsbarriere, die aus zumindest einem Prozess zum Herstellen einer Silberinsel-Antifuse resultiert; und
  • 16 einen Transmissionselektronen-Mikrographen, der Silberinseln zeigt.
  • Vor einem Fortfahren mit der detaillierten Beschreibung ist zu erkennen, dass die vorliegende Lehre lediglich beispielhaft und nicht begrenzend ist. Obwohl die hierin beschriebenen Einrichtungen für die Zweckmäßigkeit einer Erläuterung mit Bezug auf exemplarische Ausführungsbeispiele gezeigt und beschrieben sind, ist somit zu erkennen, dass die Prinzipien hierin gleichermaßen bei anderen Typen von Speichervorrichtungen angewendet werden können. Es ist zu erkennen, dass die Zeichnungen nicht notwendigerweise maßstabsgetreu sind und bei bestimmten Aspekten für eine einfache Erörterung vergrößert sein können.
  • Bei der folgenden Beschreibung ist klar und ersichtlich, dass der Ausdruck „Daten" auf verschiedene Weisen abhängig von einem Kontext dargestellt ist. Allgemein gesagt sind die fraglichen Daten primär binärer Natur, dargestellt als eine logische „0" und eine logische „1". Es ist jedoch ersichtlich, dass die Binärzustände in der Praxis durch relativ unterschiedliche Spannungen, Ströme, Widerstandswerte oder dergleichen dargestellt sein können, die gemessen oder erfasst werden können, und es eine Sache einer Entwurfswahl sein kann, ob eine spezielle praktische Manifestation von Daten innerhalb eines Speicherelements eine „0" oder eine „1" oder eine andere Speicherzustandsbezeichnung darstellt.
  • Unter jetziger Bezugnahme auf die Zeichnungen und insbesondere auf 1 ist ein Abschnitt einer Silberinsel-Antifuse (hierin im Folgenden „SIAF" = silver island antifuse) 100 gezeigt. Bei zumindest einem Ausführungsbeispiel weist die SIAF 100 einen ersten elektrischen Leiter (hierin im Folgenden erster Leiter 102), ein elektrisch resistives Material 104, einen zweiten elektrischen Leiter (hierin im Folgenden zweiter Leiter 106) und zumindest eine Silberinsel 108A, 108B, 108C und 108D (kollektiv als Silberinseln 108 identifiziert) auf.
  • Genauer gesagt ist das elektrisch resistive Material 104 in einem Kontakt mit dem ersten Leiter 102. Der zweite Leiter 106 ist in einem Kontakt mit dem elektrisch resistiven Material 104 gegenüber dem ersten Leiter 102. Zumindest eine Silberinsel, z. B. die Silberinsel 108A, ist zumindest teilweise innerhalb eines oder beider Leiter 102 und 106 angeordnet und in einem Kontakt mit dem elektrisch resistiven Material 104. Die Leiter 102 und 106 können auch als Elektroden bezeichnet werden. Bei zumindest einem Ausführungsbeispiel ist das elektrisch resistive Material 104 eine amorphe Siliziumschicht 110.
  • 2 ist eine perspektivische Ansicht der in 1 gezeigten SIAF 100. Mit Bezug auf 2 kann die Natur bzw. Beschaffenheit der Silberinseln 108 (einschließlich Silberinseln 200 bis 216) vollständig ersichtlich werden. Genauer gesagt ist eine Mehrzahl von Silberinseln 108 auf dem elektrisch resistiven Material 104 gegenüber dem ersten Leiter 102 angeordnet. Wie es in der Darstellung ersichtlich ist, sind die Silberinseln 108 nicht in einem direkten physischen Kontakt miteinander. Zum Beispiel befindet sich eine spezifische Silberinsel 200 in einem direkten physischen Kontakt mit dem elektrisch resistiven Material 104, aber die Silberinsel 200 befindet sich nicht in einem direkten physischen Kontakt mit den benachbarten Silberinseln 202216 derselben. Ein elektrischer Kontakt zwischen den Silberinseln 108 ist indirekt durch das resistive Material 104 und den zweiten Leiter 106.
  • Die Silberinseln 108 können vorzugsweise ohne photolithographische Ätzprozesse oder andere Merkmalsdefinitionsprozesse bereitgestellt sein. Das resistive Material 104 kann ein Polysilizium-, ein Polymer-, ein Oxid- oder ein anderes Material sein, das zum Liefern eines hohen Zustands eines Widerstandswerts zwischen dem ersten elektrischen Leiter 102 und dem zweiten elektrischen Leiter 106 geeignet ist. Wie es oben angemerkt ist, ist bei zumindest einem Ausfüh rungsbeispiel das elektrisch resistive Material 104 eine amorphe Siliziumschicht.
  • Wenn eine Schicht aus Silber von weniger als 10 nm Dicke auf Silizium, Siliziumnitrid oder viele andere Materialien einschließlich der amorphen Siliziumschicht 110 aufgebracht wird, bildet das Silber keinen kontinuierlichen Film, sondern zerteilt sich in eine Reihe von Inseln von im Wesentlichen der gleichen Größe. Die Größe jeder Silberinsel 108 ist allgemein die gleiche wie die Dicke der aufgebrachten Silberschicht. Genauer gesagt werden, falls die vorgesehene Silberschicht 7,5 nm dick ist, die resultierenden Silberinseln 108 in etwa 7,5 nm dick sein und durchschnittlich etwa 7,5 nm im Durchmesser betragen. Bei zumindest einem Ausführungsbeispiel sind die Silberinseln 108 auf der resistiven Schicht 104 durch ein Sputtern aufgebracht. 16 ist eine Wiedergabe eines Transmissionselektronen-Mikrographen einer Silberschicht von weniger als 10 nm Dicke, die auf eine Siliziumschicht aufgebracht ist, und zeigt die Entwicklung von Silberinseln.
  • Bei zumindest einem bevorzugten Ausführungsbeispiel weist der erste Leiter 102 typischerweise Chrom oder ein anderes Metall auf, das gute Haftungseigenschaften an der amorphen Siliziumschicht 110 aufweist und das natürlich elektrisch leitfähig ist. Bei anderen Ausführungsbeispielen kann der erste Leiter 102 Titan oder Wolfram aufweisen, Metalle, die ebenfalls bekannt dafür sind, gute Haftungseigenschaften an amorphem Silizium aufzuweisen. Das Problem einer Haftungseigenschaft ist bezüglich der festen Phase der Materialien. Eine Haftung ist eine Funktion einer Oberflächenchemie der Materialien und der Bedingungen des Aufbringungsprozesses. Die amorphe Siliziumschicht 110 ist eine nichtkristalline Form von Silizium. Normales Silizium ist tetraedrisch mit vier benachbarten Siliziumatomen verbunden und so kann es bei amorphem Silizium der Fall sein. Amorphes Silizium bildet jedoch kein kontinuierliches Kristallgitter, wie es bei kristallinem Silizium gefunden wird. Einige Silizium atome können lose Bindungen aufweisen, die auftreten, wenn sich das Siliziumatom nicht mit vier benachbarten Atomen verbindet. Da nicht alle der Siliziumatome vierfach koordiniert sind (mit vier anderen Atomen verbunden sind), wird amorphes Silizium als unterkoordiniert betrachtet.
  • Die losen Bindungen von amorphem Silizium bringen Defekte bei dem kontinuierlichen zufälligen Netzwerk des amorphen Silizium ein und liefern eine vorteilhafte Eigenschaft eines Ermöglichens, dass das amorphe Silizium über größere Flächen verwendet werden kann als gewöhnlich durch kristallines Silizium bedeckt werden können. Da genauer gesagt das amorphe Silizium zahlreiche natürliche Defekte aufweist, beeinflussen jegliche andere Defekte, wie beispielsweise unbeabsichtigte Unreinheiten die Gesamtcharakteristika des Materials nicht wesentlich. Die losen Bindungen können durch ein Einbringen von Wasserstoff passiviert werden, wobei so hydriertes amorphes Silizium erreicht wird. Ferner kann amorphes Silizium wie bei herkömmlichem kristallinen Silizium dotiert werden, um spezifische beabsichtigte Eigenschaften zu liefern, z. B. amorphes n-Typ- oder p-Typ-Silizium.
  • Ungleich kristallinem Silizium kann amorphes Silizium ferner bei sehr niedrigen Temperaturen aufgebracht werden, z. B. bei 75 Grad Celsius. Derartige niedrigere Temperaturen reduzieren vorteilhafterweise thermische Belastungen und starke Temperaturwechsel bei den gefertigten Strukturen, genau gesagt der resultierenden SIAF 100.
  • Der zweite Leiter 106 dient teilweise als eine Abdeckungsschicht. Außerdem weist der zweite Leiter 106 Chrom oder ein anderes Metall (wie beispielsweise Titan oder Wolfram) auf, das gute Haftungseigenschaften mit Bezug auf die amorphe Siliziumschicht 110 aufweist und das elektrisch leitfähig ist. Silber als entweder eine zusammenhängende Schicht oder als die vorteilhaften Silberinseln 108 weist keine hohe Haftungseigenschaft mit Bezug auf die amorphe Siliziumschicht 110 auf. Mit anderen Worten kann sich das Silber in dem festen Zustand der Silberinseln 108 abtrennen oder von dem amorphen Silizium 110 ablösen. Da der zweite Leiter 106 ein Material mit einer höheren Haftungseigenschaft als die Silberinseln 108 aufweist, koppelt der zweite Leiter 106 zumindest eine Silberinsel 108 innig mit der amorphen Siliziumschicht 110. Außerdem kann der zweite Leiter 106 nicht nur dazu dienen, die Haftung der Silberinseln 108 an dem amorphen Silizium 110 zu verbessern, sondern liefert auch eine elektrische Kontinuität zwischen den vielen Silberinseln 108 über die Oberfläche des amorphen Siliziums 110 und der Leistungsversorgung (nicht gezeigt). Wie es in den Figuren gezeigt ist, ist bei zumindest einem Ausführungsbeispiel die Schicht aus leitfähigem Material, die die Silberinseln 108 abdeckt, wie beispielsweise der zweite Leiter 106, dicker als die Silberinseln 108.
  • Wie es oben angegeben ist, können die Silberinseln 108 auf beiden Seiten der elektrisch leitfähigen Schicht 104 (genauer gesagt der amorphen Siliziumschicht 110) vorgesehen sein, die innerhalb eines oder beider elektrischen Leiter 102 und 106 angeordnet ist. Da der erste Leiter 102 und der zweite Leiter 106 beide ein Material mit einer höheren Haftungseigenschaft als Silber aufweisen, werden, wenn Silberinseln 108 vorgesehen sind, dieselben durch den Leiter, in dem dieselben zumindest teilweise angeordnet sind, innig mit dem elektrisch resistiven Material 104 gekoppelt. Obwohl die Silberinseln 108 sowohl in dem ersten Leiter 102 als auch dem zweiten Leiter 106 vorgesehen sein können, sind die Eigenschaften von Silber derart, dass es allgemein bevorzugt ist, lediglich einen Satz von Silberinseln 108 innerhalb entweder des ersten Leiters 102 oder des zweiten Leiters 106 aber nicht beidem vorzusehen.
  • In einem anfänglichen Zustand wie hergestellt weist die SIAF 100 einen relativ hohen spezifischen Widerstand auf, wie beispielsweise 10^10 Ohm-cm, ein spezifischer Widerstand, der für intrinsisches amorphes Silizium typisch ist, das für das elektrisch resistive Material 104 verwendet werden kann. Es ist klar und ersichtlich, dass der tatsächliche Widerstandswert der SIAF 100 sich invers zu der Vorrichtungsfläche und direkt mit der Dicke der amorphen Siliziumschicht 110 skaliert.
  • Wenn ein kritisches Potential über die SIAF 100 überschritten wird, tritt ein Durchbruch auf und ein Metallfaden 300 fällt von zumindest einer Silberinsel, z. B. der Silberinsel 108B, durch das elektrisch resistive Material 104 aus, wie es in 3 gezeigt ist. Der Metallfaden 300 richtet einen Kurzschluss durch die SIAF 100 ein. Der Metallfaden 300 kann festes Silber oder ein Bereich einer erhöhten elektrischen Leitfähigkeit durch die elektrisch resistive Materialschicht 104 sein, gebildet durch eine Kombination von Materialien, einschließlich Silber. Zum Zweck des Einrichtens des Metallfadens 300, um die SIAF 100 kurzzuschließen, ist es unerheblich, ob der Metallfaden sich aus einer oder mehreren Silberinseln (108A108D) oder aus einer spezifischen Silberinsel 108B entwickelt.
  • In einem kurzgeschlossenen Zustand liegt die Impedanz der SIAF 100 zwischen mehreren hundert bis mehreren tausend Ohm, einem Bereich, der ohne weiteres von dem anfänglichen Hochimpedanzzustand der SIAF 100 unterschieden werden kann. Der reduzierte Impedanzpegel ist ferner relativ unempfindlich für die Größe der SIAF 100, da derselbe von der Geometrie des Fadens abhängt. Diese reduzierte Impedanz kann als eine logische „1" oder „0" erfasst werden, wenn die SIAF 100 in einer Speichervorrichtung enthalten ist.
  • Ein Testen hat gezeigt, dass der Metallfaden 300 eventuell nicht bei dem ersten Leiter 102 stoppt, sondern sich weiter durch den ersten Leiter 102 und in andere Materialien ausbreitet. Als ein Ergebnis befindet sich zumindest bei einem Ausführungsbeispiel eine Metalldiffusionsbarriere 400 in einem Kontakt mit dem ersten Leiter 102 gegenüber dem elektrisch resistiven Material 104, siehe 4. Außerdem ist eine Metalldiffusionsbarriere 400 gegenüber den Silberinseln 108 vorgesehen. Bei zumindest einem alternativen Ausführungsbeispiel weist der erste Leiter 102 geeignete Materialien auf, um zusätzlich als eine Metalldiffusionsbarriere 400 zu dienen. Mit anderen Worten kann derselbe sowohl ein Leiter als auch eine Diffusionsbarriere sein.
  • Im Allgemeinen hat der Metallfaden 300 keine Neigung gezeigt, sich von den Silberinseln 108 durch den Abdeckungsleiter, den zweiten Leiter 106, wie es gezeigt ist, hinauf auszubreiten. Eine Metalldiffusionsbarriere (nicht gezeigt) kann jedoch in einem Kontakt mit dem zweiten Leiter 106 gegenüber dem elektrisch resistiven Material 104 vorgesehen sein. Bei zumindest einem Ausführungsbeispiel weist die Metalldiffusionsbarriere 400 oder die Kombination aus erstem Leiter 102 und Diffusionsbarriere 400 Titan oder eine Legierung von Titan und Wolfram und/oder andere Metalle auf, die ausreichend sind, um den Metallfaden 300 zu hemmen.
  • Die Leistung, die erforderlich ist, um eine SIAF 100 mit zumindest einer Silberinsel 108 umzuschalten, ist erheblich geringer als die Leistung, die erforderlich ist, um eine Antifuse umzuschalten, die kein Silber aufweist. Die in 5, 6 und 7 vorgesehenen Graphen sind vorgesehen, um diese vorteilhafte Eigenschaft für SIAF-Vorrichtungen 100, die eine amorphe Siliziumschicht 110 umfassen, weiter darzustellen.
  • Es wurden Experimente durchgeführt, um die elektrischen Eigenschaften der SIAF 100 mit einer Silberinsel, wie es oben beschrieben ist, zu messen. Alle Vorrichtungen wurden auf Polyimidsubstraten hergestellt, die mit 100 nm gesputtertem Chrom beschichtet wurden, gefolgt durch mittels plasmagestützter chemischer Dampfaufbringung („PECVD" = plasma enhanced chemical vapor deposited) aufgebrachtem, intrinsischem amorphen Silizium. Es wurden drei unterschiedliche Dicken von amorphem Silizium 110 aufgebracht, 30 nm, 51,5 nm und 91,5 nm. Es wurden dann vier unterschiedliche obere Elektroden aufgebracht, 100 nm gesputtertes Chrom, 140 nm gesputtertes Silber und zwei zusammengesetzte Silber-Chrom-Elektroden (Silberinseln 108 und der zweite Leiter 106), wie es oben beschrieben ist.
  • Eine zusammengesetzte Silber-Chrom-Elektrode umfasste Silberinseln mit 6 nm und die zweite umfasste Silberinseln mit 3 nm. Eine laterale Leitfähigkeit wurde nach einer Aufbringung des Silbers gemessen und als niedrig befunden, wobei die Inselmorphologie des Silbers verifiziert wurde. In beiden Fällen war die Silberaufbringung gefolgt durch 100 nm von gesputtertem Chrom als dem zweiten Leiter 106. Die vier Typen von oberen Leitern (d. h. des zweiten Leiters) sind in Tabelle 1 zusammengefasst.
  • Figure 00140001
  • Die oberen Leiter 106 wurden dann nachfolgend unter Verwendung einer herkömmlichen Photolithographie und einer Nassätzung strukturiert. Die resultierenden Strukturen der SIAF 100 sind als oben beschriebener Querschnitt 1 und perspektivische Ansicht 2 dargestellt. Die lateralen Abmessungen der getesteten Vorrichtungen lagen zwischen 10u und 1280u.
  • Die Schaltcharakteristika der Vorrichtungen wurden an einer automatischen Wafertestmaschine gemessen. Ein elektrischer Kontakt mit der unteren Elektrode wurde durch eine Durchkontaktierung vorgenommen, die einen erheblichen Abstand von der Vorrichtung positioniert ist. Der zweite Leiter 106, der auch als die obere Elektrode bekannt ist, wurde direkt mit einer Wafersonde kontaktiert. Ein Agilent 4155 Parameteranalysator wurde verwendet, um eine Reihe von Strompulsen der Dauer 500 uS durch die Vorrichtungen mit logarithmisch beabstandeten Amplituden zwischen 12 uA und 1 mA (typischerweise für 40 u große Vorrichtungen) zu zwingen. Die Spannung und der Strom, die erforderlich sind, um die Pulse zu erzwingen, wurden sowohl für positive als auch negative Polaritäten aufgezeichnet. Ein Umschalten wurde durch eine erhebliche Reduzierung bei der Vorrichtungsimpedanz, typischerweise um mehrere Größenordnungen, bestimmt.
  • 5 stellt einen Schaltstrom (I) über der Dicke der amorphen Siliziumschicht 110 mit einer positiven Vorspannung dar. Wie es gezeigt ist, stellen Silberinseln mit 6 nm Größe (als Diamantpunkte dargestellt) eine SIAF 100 mit Schalteigenschaften bereit, die nahezu identisch mit einer Antifuse mit reinem Silber sind, bei der die amorphe Siliziumschicht 110 näherungsweise 39 nm oder 90 nm beträgt. In allen dargestellten Fällen resultiert das Vorhandensein von Silber vorteilhafterweise in einem geringeren Schaltstrom als bei dem Nichtvorhandensein von Silber erforderlich. Noch wichtiger ist, dass die Silberinseln beinahe so wirksam wie die reine Silberschicht sind.
  • 6 stellt eine Schaltspannung (V) über der Dicke der amorphen Siliziumschicht 104 dar, wobei eine positive Vorspannung an die Ag/Si-Schnittstelle bzw. -Grenzfläche angelegt ist. Genauer gesagt stellt 6 dar, dass die Spannung, bei der die SIAF 100 umschaltet, direkt mit der Dicke der amorphen Siliziumschicht 104 variiert. Das Umschalten ist für alle Vorrichtungen ähnlich, die Chrom in dem zweiten Leiter 106 enthalten, und bei einer Vorrichtung mit reinem Silber als dem zweiten Leiter 106 etwas höher.
  • Weil die Schaltspannung proportional zu der Dicke ist, tritt das Umschalten der SIAF 100 bei einem kritischen Feld von etwa 1 MV/cm auf. Ungleich dem Schaltstrom I, der in
  • 5 gezeigt ist, hängt die Schaltspannung nicht von dem Metall des zweiten Leiters 106 ab, sondern von der Dicke der amorphen Siliziumschicht 110.
  • 7 stellt die kombinierte Wirkung eines Skalierens von Schaltströmen und Schaltspannungen mit einer positiven Vorspannung dar. Wie es gezeigt ist, zeigten die zweiten Leiter 106, die Silber enthalten, entweder als eine kontinuierliche Schicht oder als die Silberinseln 108 (Gruppe 902), eine Schaltleistung erheblich unter derselben, die für die Elektroden beobachtet wurde, die lediglich Chrom enthalten (Gruppe 900). Der zusammengesetzte zweite Leiter 106, wie derselbe in 14 gezeigt ist, liefert deshalb vorteilhafte und erwünschte elektrische Eigenschaften von Silberelektroden mit den Haftungseigenschaften von Chrom.
  • Wie es oben mit Bezug auf 3 angemerkt ist, induziert die Anlegung einer Schwellenspannung und eines Schwellenstroms die Entwicklung eines Metallfadens 300 durch das elektrisch resistive Material 104, d. h. die amorphe Siliziumschicht 110. Wie es gezeigt ist, entwickelt sich der Metallfaden 300, so dass sich derselbe von zumindest einer Silberinsel 108 zu dem ersten Leiter 102 erstreckt. In dieser Hinsicht kann die Verwendung von Silberinseln 108 vorteilhaft gegenüber einer zusammenhängenden Silberschicht sein, da die Silberinseln 108 ein Steuerelement hinsichtlich der Position gestatten können, bei der sich der Metallfaden 300 wahrscheinlich entwickelt.
  • Eine vorteilhaft einfache und hochwirksame Speichervorrichtung 514 kann durch ein Koppeln der SIAF 100 in Reihe mit einer Diode 502 bereitgestellt werden, wie es in 9 gezeigt ist. Wenn die Diode 502 amorphes Silizium aufweist, das im Wesentlichen ähnlich der amorphen Siliziumschicht 110 ist, verhindert die Metalldiffusionsbarriere 400, dass ein entstandener Metallfaden 300 sich von der SIAF 100 durch die Diode 502 ausbreitet.
  • Die Diode 502 ist typischerweise unter Verwendung ähnlicher Dünnfilmprozesse gebildet, die bei der Fertigung der SIAF 100 verwendet werden. Genauer gesagt kann eine geeignete Diode 502 durch ein Sputtern einer Chrom-Dreischicht aus Cr/Al/Cr zu einer Dicke von etwa 100 nm bereitgestellt werden. Daraufhin wird degenerativ n+-dotiertes mikrokristallines Si durch PECVD zu einer Dicke von etwa 60 nm aufgebracht. Zu diesem werden etwa 160 nm von intrinsischem mikrokristallinem PECVD-Si, etwa 33,5 nm von intrinsischem PECVD-Si in gemischter Phase (amorph/mikrokristallin) und etwa 30 nm von degenerativ P+-dotiertem mikrokristallinem PECVD-SiC hinzugefügt.
  • Die SIAF 100 kann bei einem Schaltverhalten eine Polaritätsabhängigkeit zeigen. Mit anderen Worten weist die SIAF 100 einen Satz von Schaltcharakteristika auf, falls eine positive Polarität an den ersten Leiter 102 angelegt ist und eine negative Polarität an den zweiten Leiter 106 angelegt ist. Falls diese Polaritäten umgekehrt sind, können die Schaltcharakteristika unterschiedlich sein, nicht einfach invertiert.
  • Abhängig von der letztlich erwünschten Vorrichtung, kann es vorgezogen werden, die SIAF 100 bei einem Ausführungsbeispiel in Durchlassrichtung zu polen, während die SIAF 100 bei einem anderen negativ vorgespannt ist. Es kann ferner erwünscht sein, die Vorspannung während eines Betriebs zu verändern und somit zu ermöglichen, dass die SIAF 100 als eine Tertiär-Zustand-Vorrichtung wirkt.
  • Diese Vorspannung kann durch ein Variieren der Kopplungsreihenfolge und Ausrichtung zwischen der SIAF 100 und der Diode 502 erzielt werden. In jedem Fall ist die Metalldiffusionsbarriere 400 zwischen der SIAF 100 und der Diode 502 positioniert, um die Entwicklung des Metallfadens 300, wenn derselbe erzeugt wird, innerhalb des elektrisch resistiven Materials 104 der SIAF 100 zu hemmen.
  • Eine Mehrzahl von Speichervorrichtungen 500, die im Wesentlichen identisch mit der Speichervorrichtung 414 sind und als 9' in 8 gezeigt sind, kann in einem Speichersystem 504 enthalten sein, das eine typische Matrix von Spaltenleitern 506 und Zeilenleitern 508 aufweist, wobei eine Speichervorrichtung 500 bei jedem Spalten-/Zeilenschnittbereich liegt. Die Spaltenleiter 506 können auch als leitfähige Bitleitungen beschrieben werden. Die Zeilenleiter 508 können auch als leitfähige Wortleitungen beschrieben werden. Durch ein Auswählen eines spezifischen Zeilenleiters 510 und eines spezifischen Spaltenleiters 512 kann eine spezifische Speichervorrichtung 514 isoliert bzw. getrennt werden.
  • Wie es oben dargelegt ist, ist der Widerstandswert der SIAF 100 und deshalb der Widerstandswert der Speichervorrichtung 500 durch das Vorhandensein eines Metallfadens 300, der durch die amorphe Siliziumschicht 104 läuft (siehe 3), erheblich verändert. Es ist dieser Unterschied bei einem Widerstandswert, der erfasst wird, um zu bestimmen, ob die Speichervorrichtung 500 einen logischen Zustand von „0" oder einen logischen Zustand von „1" speichert.
  • Es ist klar und ersichtlich, dass eine Übereinkunft übernommen wird, wie beispielsweise, dass ein logischer Zustand von „0" existiert, wenn sich die SIAF 100 in einem ursprünglichen Zustand eines hohen Widerstandswerts wie hergestellt (wobei es keinen Metallfaden 300 gibt) befindet, und ein logischer Zustand von „1" existiert, wenn sich die SIAF 100 in einem Zustand eines niedrigen Widerstandswerts befindet. Bei zumindest einem Ausführungsbeispiel wird die Bestimmung eines Widerstandswerts gemäß einer Zeitintegration vorgenommen. Ferner kann das Erfassen eines Widerstandswerts wiederholt und gemittelt vorgenommen werden, um die Genauigkeit eines Erfassens des Zustands eines Widerstandswerts zu verbessern.
  • Wie es in den Diagrammen von 5, 6 und 7 dargestellt ist, kann die SIAF 100 mit weniger Leistung als eine Vorrichtung, die kein Silber umfasst, geschaltet werden. Derartige reduzierte Leistungsanforderungen können vorteilhafterweise in einem niedrigeren Leistungsverbrauch für die Vorrichtung (wie beispielsweise dem Speichersystem 504) und einer geringeren Belastung an Dioden, Transistoren, Leitern und anderen Komponenten resultieren, die eine Leistung zu der SIAF 100 steuern bzw. lenken. Diese reduzierte Leistungsanforderung ist besonders vorteilhaft, wenn die SIAF 100 in tragbare Vorrichtungen eingegliedert ist.
  • Die stark vereinfachende, doch höchst zuverlässige Beschaffenheit der SIAF 100 und der Diode 502 stellen eine Speichervorrichtung 500 bereit, die ohne weiteres auf einer Skala von 100 Nanometern herzustellen ist, wobei so Vorrichtungen mit großer Speicherungskapazität billig bereitgestellt werden. Da diese Vorrichtungen vor einer Verwendung keine Vorformatierung durch den Benutzer benötigen, können dieselben unmittelbar auf eine Einbringung oder eine Verbindung mit dem Speicher hin verwendet werden, der die Vorrichtung benötigt. Als solches können diese Vorrichtungen einen Benutzer mit einer schnelleren Indienststellungszeit versehen als es andernfalls bei einer unformatierten oder ungeprüften wiederbeschreibbaren Vorrichtung genossen würde.
  • Trotz einer Begrenzung auf eine einzige Umschaltung von einem hohen Widerstandswert zu einem niedrigen Widerstandswert resultieren zusätzlich die niedrigen Fertigungskosten in niedrigen Kosten für den Konsumenten, wodurch die Einmal-Schreiben-Beschaffenheit eine attraktive Alternative zu teureren, wiederbeschreibbaren Vorrichtungen liefert, wenn und wo eine derartige Wiederbeschreibbarkeit nicht wirklich erwünscht oder vorteilhaft ist. Als solche resultieren die SIAF 100 und Vorrichtungen, wie beispielsweise die Speichervorrichtung 500, wahrscheinlich in Einsparungen von Ressourcen, einer Herstellungszeit und zugeordneten Kosten, wenn und wo die SIAF 100 gegenüber einer wiederbeschreibbaren Vorrichtung eingesetzt wird.
  • Nachdem die einzelnen Komponenten der SIAF 100 beschrieben wurden, wird nun ein bevorzugtes Verfahren zum Fertigen der SIAF 100 beschrieben, wie es in 10 bis 15 dargestellt ist. Es ist klar, dass das beschriebene Verfahren nicht in der Reihenfolge durchgeführt werden muss, in der dasselbe hierin beschrieben ist, sondern dass diese Beschreibung lediglich exemplarisch für ein Verfahren zum Fertigen eines Ausführungsbeispiels der SIAF 100 ist.
  • Wie es in 10 gezeigt ist, beginnt bei zumindest einem Ausführungsbeispiel das Verfahren zur Fertigung durch ein Bereitstellen eines ersten Leiters 600. Der erste Leiter 600 ist ein elektrisch leitfähiges Material und weist bei zumindest einem Ausführungsbeispiel Chrom auf, obwohl andere geeignete elektrisch leitfähige Materialien ebenfalls verwendet werden können. Der erste Leiter 600 kann auf einem vorhergehend gefertigten Wafer oder einer Vorrichtung vorgesehen sein, wie beispielsweise einer Dünnfilmstruktur, einer Diode oder einer anderen Vorrichtung. Bei zumindest einem Ausführungsbeispiel wird der erste Leiter 600 durch ein Sputtern von etwa 100 nm Chrom auf ein Substrat (nicht gezeigt) bereitgestellt.
  • Ein resistives Material 602 wird dann auf den ersten Leiter 600 aufgebracht. Bei zumindest einem Ausführungsbeispiel ist das resistive Material 602 intrinsisches amorphes Silizium, das durch PECVD zu einer Dicke von etwa 55 nm aufgebracht wird und ist im Wesentlichen äquivalent zu der amorphen Siliziumschicht 110, die oben erörtert ist. Das resistive Material 602 kann ferner als eine erste Seite 604 und gegenüber derselben eine zweite Seite 604 aufweisend beschrieben werden. Das resistive Material 604 ist z. B. das resistive Material 104, 14. Wie es in 11 gezeigt ist, ist, wenn das resistive Material 602 auf den ersten Leiter 600 aufgebracht ist, die zweite Seite 604 in einem innigen Kontakt mit dem ersten Leiter 600.
  • Eine dünne Silberschicht wird auf die erste Seite 604 des resistiven Materials 602 aufgebracht. Wie es wiederum oben angemerkt ist, bildet, falls die Silberschicht weniger als 10 nm dick ist, dieselbe keinen kontinuierlichen Film, sondern bildet die vorteilhafte Mehrzahl von Silberinseln 610 (siehe 12), die im Wesentlichen den oben beschriebenen Silberinseln 108 ähnlich sind. Bei zumindest einem Ausführungsbeispiel ist außerdem die aufgebrachte Silberschicht geringer als 10 nm. Die Tendenz von Silber, Silberinseln 610 zu erzeugen, vermindert den Bedarf, einen Strukturierungs- und Ätzprozess durchzuführen, um die erwünschten Silberinseln 610 zu erreichen. Mit anderen Worten ist kein Strukturieren erforderlich, um am Ende diskontinuierliche Silberinseln 610 bereitzustellen. Bei zumindest einem Ausführungsbeispiel werden die Silberinseln 610 durch ein Sputtern von etwa 6 nm Silber auf das resistive Material 602 aufgebracht.
  • Da Silber, einschließlich der Silberinseln 610, eine relativ schwache Haftungseigenschaft mit Bezug auf das resistive Material 602, d. h. eine amorphe Siliziumschicht, aufweist, wird ein leitfähiges Material 620, das eine größere Haftungseigenschaft aufweist, über den Silberinseln 610 und auf der ersten Seite 604 des resistiven Materials 602 aufgebracht, siehe 13. Bei zumindest einem Ausführungsbeispiel umfasst das leitfähige Material 620 Chrom. Bei zumindest einem Ausführungsbeispiel ist das leitfähige Material 620 ferner 100 nm gesputtertes Chrom.
  • Wie es gezeigt ist, umgibt das leitfähige Material 620 im Wesentlichen alle Silberinseln 610. Es ist jedoch klar und ersichtlich, dass das leitfähige Material 620 aufgebracht werden kann, um einen Teilsatz von Silberinseln 610 zu bedecken. Die kombinierte Struktur des leitfähigen Materials 620 und der bedeckten Silberinseln 610 stellt einen oberen Leiter für die resultierende gefertigte SIAF 100 bereit.
  • Bei zumindest einem Ausführungsbeispiel kann, um eine unbeabsichtigte Ausbreitung eines Metallfadens 300 (siehe 3), der durch die Anlegung einer Schwellenspannung und eines Schwellenstroms entwickelt wird, durch das resistive Material 602 von zumindest einer Silberinsel 610 anzuhalten, der erste Leiter 600 aus Titan oder einer Legierung aus Titan und Wolfram und/oder anderen Metallen gebildet sein, die ausreichend sind, um den Metallfaden 300 zu hemmen.
  • Bei einem alternativen Ausführungsbeispiel kann der erste Leiter 600 (wie durch ein Sputtern) in einem elektrischen Kontakt auf eine Metalldiffusionsbarriere 630 aufgebracht werden, siehe 14. Der erste Leiter 600 kann auf die Metalldiffusionsbarriere 630 aufgebracht werden, bevor das resistive Material 602 aufgebracht wird, oder zu einem zweckmäßig geeigneten Punkt bei der Herstellung der SIAF 100. Die resultierende gefertigte SIAF 100 mit einer eigenen Diffusionsbarriere 630 ist in 15 dargestellt. Wiederum ist klar, dass der erste Leiter 600 Materialien aufweisen kann, die ausreichend sind, um den ersten Leiter 600 als eine Metalldiffusionsbarriere bereitzustellen.
  • Unter geeigneten Umständen kann eine Metalldiffusionsbarriere 640 in Kontakt mit dem leitfähigen Material 620 zusätzlich zu oder anstelle von einer Metalldiffusionsbarriere 640 aufgebracht werden, die auf dem zweiten Leiter 630 aufgebracht ist. Bei zumindest einem Ausführungsbeispiel weist die Metalldiffusionsbarriere 640 Titan, Wolfram, Titan/Wolfram und/oder andere Metalle auf, die ausreichend sind, um den entstandenen Metallfaden 300 zu hemmen.
  • Wie es oben erörtert und beschrieben ist, sind bei zumindest einem bevorzugten Ausführungsbeispiel die Komponentenschichten der SIAF 100 (erster Leiter 600, Silber, um Silberinseln 610 einzurichten, leitfähiges Material 620 auf den Silberinseln 610 und Metalldiffusionsbarriere 640) primär durch ein Sputtern und PECVD über eine Rolle-Zu-Rolle-Aufbringungsausrüstung aufgebracht. Unter geeigneten Umständen können alternative Verfahren einer Materialaufbringung verwendet werden, die allgemein bei der Dünnfilmfertigung verwendet werden, wie beispielsweise ein Aufschleudern, eine Ionenstrahlaufbringung, eine Elektronenstrahlverdampfung, eine Rolle-Zu-Rolle-Filmaufbringung, eine metallorganische Aufbringung, (MOD = metal organic deposition), eine chemische Dampfaufbringung (CVD = chemical vapor deposition) oder andere derartige geeignete Verfahren. Die Wahl eines Verfahrens wird in geeigneter Weise durch das betroffene Material und die Präferenz des Fertigungsingenieurs bestimmt.
  • Veränderungen können bei den obigen Verfahren, Systemen und Strukturen vorgenommen werden, ohne von dem Schutzbereich hiervon abzuweichen. Es ist somit zu beachten, dass der Gegenstand, der in der obigen Beschreibung enthalten ist und/oder in den zugehörigen Zeichnungen gezeigt ist, als darstellend und nicht in einem begrenzenden Sinn interpretiert werden sollte. Die folgenden Ansprüche sollen alle allgemeinen und spezifischen Merkmale, die hierin beschrieben sind, sowie alle Aussagen des Schutzbereichs des vorliegenden Verfahrens, Systems und der Struktur abdecken, die hinsichtlich einer Sprache als zwischen dieselben fallend betrachtet werden könnten.

Claims (34)

  1. Silberinsel-Antifuse, die folgende Merkmale aufweist: einen ersten elektrischen Leiter; ein elektrisch resistives Material in Kontakt mit dem ersten elektrischen Leiter; einen zweiten elektrischen Leiter in Kontakt mit der elektrisch resistiven Materialschicht gegenüber dem ersten elektrischen Leiter; und eine Mehrzahl von Silberinseln, die zumindest teilweise innerhalb eines oder beider elektrischen Leiter angeordnet sind, wobei die Silberinseln in Kontakt mit dem elektrisch resistiven Material sind.
  2. Silberinsel-Antifuse gemäß Anspruch 1, bei der der erste elektrische Leiter und der zweite elektrische Leiter eine größere Haftungseigenschaft als Silber aufweisen.
  3. Silberinsel-Antifuse gemäß Anspruch 1 oder 2, bei der die Silberinseln weniger als 10 nm dick sind.
  4. Silberinsel-Antifuse gemäß einem der Ansprüche 1 bis 3, bei der das elektrisch resistive Material eine amorphe Siliziumschicht umfasst.
  5. Silberinsel-Antifuse (100), die folgende Merkmale aufweist: einen ersten elektrischen Leiter (102); ein elektrisch resistives Material (104) in Kontakt mit dem ersten Leiter (102); zumindest eine Silberinsel (108), die auf dem elektrisch resistiven Material (104) gegenüber dem ersten elektrischen Leiter (102) aufgebracht ist; und einen zweiten elektrischen Leiter (106), der über der zumindest einen Silberinsel (108) aufgebracht ist, wobei der zweite elektrische Leiter (106) die zumindest eine Silberinsel (108) und das elektrisch resistive Material (104) innig koppelt.
  6. Silberinsel-Antifuse (100) gemäß Anspruch 5, bei der das elektrisch resistive Material (104) eine amorphe Siliziumschicht umfasst.
  7. Silberinsel-Antifuse (100) gemäß Anspruch 5 oder 6, bei der der zweite elektrische Leiter (106) eine größere Haftungseigenschaft als Silber aufweist.
  8. Silberinsel-Antifuse (100) gemäß einem der Ansprüche 5 bis 7, bei der der zweite elektrische Leiter (106) Chrom aufweist.
  9. Silberinsel-Antifuse (100) gemäß einem der Ansprüche 5 bis 8, bei der der zweite elektrische Leiter (106) und zumindest eine Silberinsel eine elektrisch kontinuierliche Schicht in Kontakt mit dem elektrisch resistiven Material (104) bilden.
  10. Silberinsel-Antifuse (100) gemäß einem der Ansprüche 5 bis 9, die als ein Schalter betreibbar ist, bei dem die Anlegung einer Schwellenspannung und eines Schwellenstroms die Entwicklung eines Metallfadens (300) durch das elektrisch resistive Material (104) von zumindest einer Silberinsel (108B) bewirkt, um einen Kurzschluss durch das elektrisch resistive Material (104) zu bewirken.
  11. Silberinsel-Antifuse (100) gemäß einem der Ansprüche 5 bis 10, bei der der erste elektrische Leiter (102) eine Metalldiffusionsbarriere (400) umfasst.
  12. Silberinsel-Antifuse (100) gemäß einem der Ansprüche 5 bis 11, bei der die zumindest eine Silberinsel (108) weniger als 10 nm dick ist.
  13. Silberinsel-Antifuse (100) gemäß einem der Ansprüche 5 bis 12, die ferner eine Metalldiffusionsbarriere (400) in Kontakt mit dem zweiten elektrischen Leiter (106) gegenüber dem elektrisch resistiven Material (104) umfasst.
  14. Silberinsel-Antifuse (100) gemäß Anspruch 13, bei der die Metalldiffusionsbarriere (400) Titan, Wolfram und/oder Titan/Wolfram aufweist.
  15. Silberinsel-Antifuse (100) gemäß einem der Ansprüche 5 bis 14, bei der die Antifuse (100) mit einer Diode (502) in Reihe durch eine Metalldiffusionsbarriere (400) koppelt, um eine Speichervorrichtung (500) bereitzustellen.
  16. Speichervorrichtung (500), die folgende Merkmale aufweist: eine Diode (502); eine Metalldiffusionsbarriere (400), die eine erste und eine zweite Seite aufweist, wobei die Diode (502) elektrisch mit der ersten Seite gekoppelt ist; eine Silberinsel-Antifuse (100), die elektrisch mit der zweiten Seite der Metalldiffusionsbarriere (400) gekoppelt ist, wobei die Silberinsel-Antifuse (100) folgende Merkmale umfasst: einen ersten elektrischen Verbinder (102); ein elektrisch resistives Material (104) in Kontakt mit dem ersten Leiter (102); zumindest eine Silberinsel (108), die auf der Schicht aus elektrisch resistivem Material (104) gegenüber dem ersten elektrischen Leiter (102) aufgebracht ist; und einen zweiten elektrischen Leiter (106), der über der zumindest einen Silberinsel (108) aufgebracht ist, wobei der zweite elektrische Leiter (106) die zumindest eine Silberinsel (108) innig mit dem elektrisch resistiven Material (104) koppelt.
  17. Speichervorrichtung (500) gemäß Anspruch 16, bei der der zweite elektrische Leiter (106) der Antifuse (100) mit der Metalldiffusionsbarriere (400) gekoppelt ist.
  18. Speichervorrichtung (500) gemäß Anspruch 16 oder 17, bei der die Metalldiffusionsbarriere (400) der zweite elektrische Leiter (106) ist.
  19. Speichervorrichtung (500) gemäß einem der Ansprüche 16 bis 18, bei der der zweite elektrische Leiter (106) eine größere Haftungseigenschaft als Silber aufweist.
  20. Speichervorrichtung (500) gemäß einem der Ansprüche 16 bis 19, bei der der zweite elektrische Leiter (106) und zumindest eine Silberschicht eine elektrisch kontinuierliche Schicht in Kontakt mit dem elektrisch resistiven Material (104) bilden.
  21. Speichervorrichtung (500) gemäß einem der Ansprüche 16 bis 20, bei der der zweite elektrische Leiter (106) Chrom aufweist.
  22. Speichervorrichtung (500) gemäß einem der Ansprüche 16 bis 21, die ferner ein Array von elektrisch gekoppelten Dioden und Silberinsel-Antifuses (100) aufweist.
  23. Speichervorrichtung (500) gemäß einem der Ansprüche 16 bis 22, bei der der erste elektrische Leiter (102) der Antifuse (100) mit der Metalldiffusionsbarriere (400) gekoppelt ist.
  24. Speichervorrichtung (500) gemäß Anspruch 23, bei der die Metalldiffusionsbarriere (400) Titan, Wolfram und/oder Titan/Wolfram aufweist.
  25. Verfahren zum Herstellen einer Silberinsel-Antifuse, das folgende Schritte aufweist: Bereitstellen eines ersten Leiters (600); Aufbringen eines elektrisch resistiven Materials (602) auf den ersten Leiter (600); Aufbringen einer dünnen Silberschicht auf die Schicht aus elektrisch resistivem Material (602) gegenüber dem ersten Leiter (600), wobei die Silberschicht ausreichend dünn ist, um eine Mehrzahl von Silberinseln (610) auf der ersten Seite der Schicht aus elektrisch resistivem Material (602) zu bilden; und Aufbringen eines leitfähigen Materials (620) über den Silberinseln (610) und auf die Schicht aus elektrisch resistivem Material (602), wobei das leitfähige Material (620) die Silberinseln (610) innig an das elektrisch resistive Material (602) anhaftet.
  26. Verfahren gemäß Anspruch 25, bei dem das elektrisch resistive Material (602) eine amorphe Siliziumschicht ist.
  27. Verfahren gemäß Anspruch 25 oder 26, bei dem der erste Leiter (600) auf einem vorhergehend gefertigten Substrat oder einer Vorrichtung vorgesehen ist.
  28. Verfahren gemäß einem der Ansprüche 25 bis 27, bei dem das leitfähige Material (620) eine größere Anhaftungseigenschaft als Silber aufweist.
  29. Verfahren gemäß einem der Ansprüche 25 bis 28, bei dem das leitfähige Material (620) und die Mehrzahl von Silberinseln (600) eine elektrisch kontinuierliche Schicht in Kontakt mit dem elektrisch resistiven Material (602) bilden.
  30. Verfahren gemäß einem der Ansprüche 25 bis 29, bei dem die aufgebrachte dünne Silberschicht weniger als 10 nm dick ist.
  31. Verfahren gemäß einem der Ansprüche 25 bis 30, das ferner ein Bereitstellen einer Metalldiffusionsbarriere in Kontakt mit dem zweiten Leiter gegenüber der Schicht aus elektrisch resistivem Material (602) oder in Kontakt mit dem leitfähigen Material (620) gegenüber dem elektrisch resistiven Material (602) umfasst.
  32. Verfahren gemäß Anspruch 31, bei dem die Metalldiffusionsbarriere Titan, Wolfram und/oder Titan/Wolfram aufweist.
  33. Verfahren gemäß einem der Ansprüche 25 bis 32, bei dem der zweite Leiter ferner Materialien aufweist, die ausreichend sind, um den zweiten Leiter als eine Metalldiffusionsbarriere bereitzustellen.
  34. Verfahren gemäß einem der Ansprüche 25 bis 33, bei dem die aufgebrachte Silberschicht nicht strukturiert wird, um die lateral diskontinuierlichen Silberinseln bereitzustellen.
DE102005032280A 2004-08-09 2005-07-11 Silberinsel-Antifuse Withdrawn DE102005032280A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/914,255 2004-08-09
US10/914,255 US20060028895A1 (en) 2004-08-09 2004-08-09 Silver island anti-fuse

Publications (1)

Publication Number Publication Date
DE102005032280A1 true DE102005032280A1 (de) 2006-02-23

Family

ID=35721656

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005032280A Withdrawn DE102005032280A1 (de) 2004-08-09 2005-07-11 Silberinsel-Antifuse

Country Status (3)

Country Link
US (1) US20060028895A1 (de)
JP (1) JP2006054461A (de)
DE (1) DE102005032280A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222765B (zh) * 2006-03-10 2012-12-12 株式会社半导体能源研究所 存储元件以及半导体器件
EP1883109B1 (de) * 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Speicherelement und Verfahren zu dessen Hertsellung
US10134985B2 (en) * 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
EP2076924B1 (de) * 2006-11-17 2017-03-08 Semiconductor Energy Laboratory Co, Ltd. Nichtlöschbares Speicherelement und Verfahren zu seiner Herstellung
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
JP5255870B2 (ja) * 2007-03-26 2013-08-07 株式会社半導体エネルギー研究所 記憶素子の作製方法
JP2010028105A (ja) * 2008-06-20 2010-02-04 Semiconductor Energy Lab Co Ltd 記憶素子及び記憶素子の作製方法
US8320178B2 (en) 2009-07-02 2012-11-27 Actel Corporation Push-pull programmable logic device cell
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9012307B2 (en) * 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US10270451B2 (en) 2015-12-17 2019-04-23 Microsemi SoC Corporation Low leakage ReRAM FPGA configuration cell
US20170179382A1 (en) * 2015-12-17 2017-06-22 Microsemi SoC Corporation Low leakage resistive random access memory cells and processes for fabricating same
US9859494B1 (en) * 2016-06-29 2018-01-02 International Business Machines Corporation Nanoparticle with plural functionalities, and method of forming the nanoparticle
US10147485B2 (en) 2016-09-29 2018-12-04 Microsemi Soc Corp. Circuits and methods for preventing over-programming of ReRAM-based memory cells
WO2018106450A1 (en) 2016-12-09 2018-06-14 Microsemi Soc Corp. Resistive random access memory cell
CN111033624B (zh) 2017-08-11 2023-10-03 美高森美SoC公司 用于对电阻随机存取存储器设备进行编程的电路和方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978272A (en) * 1974-03-13 1976-08-31 Ppg Industries, Inc. Coated article for solar control and process for its production
US4174422A (en) * 1977-12-30 1979-11-13 International Business Machines Corporation Growing epitaxial films when the misfit between film and substrate is large
DE3305270A1 (de) * 1983-02-16 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Sinterverbundwerkstoff fuer elektrische kontakte und verfahren zu seiner herstellung
US4526785A (en) * 1983-10-21 1985-07-02 Corning Glass Works Metal patterns on photosensitive glasses
US4757512A (en) * 1987-02-18 1988-07-12 Macken John A Discharge driven silver oxide catalyst with application to a CO2 laser
GB8910854D0 (en) * 1989-05-11 1989-06-28 British Petroleum Co Plc Semiconductor device
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5962815A (en) * 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5693556A (en) * 1995-12-29 1997-12-02 Cypress Semiconductor Corp. Method of making an antifuse metal post structure
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US20030189851A1 (en) * 2002-04-09 2003-10-09 Brandenberger Sarah M. Non-volatile, multi-level memory device
US6807079B2 (en) * 2002-11-01 2004-10-19 Hewlett-Packard Development Company, L.P. Device having a state dependent upon the state of particles dispersed in a carrier

Also Published As

Publication number Publication date
US20060028895A1 (en) 2006-02-09
JP2006054461A (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
DE102005032280A1 (de) Silberinsel-Antifuse
DE112004000060B4 (de) Schaltelemente
US7772029B2 (en) Memory element and memory device comprising memory layer positioned between first and second electrodes
DE102008016522B4 (de) Phasenwechselspeicherzelle mit Phasenwechsel-Speichermaterial mit begrenztem Widerstand, Verfahren zur Herstellung einer deratigen Speicherzelle und integrierte Schaltung mit entsprechender Speicherzelle
DE60126310T2 (de) Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit
DE102007036246B4 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
US7728322B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
DE102005036555B4 (de) Programmieren programmierbarer resistiver Speichervorrichtungen
US7145794B2 (en) Programmable microelectronic devices and methods of forming and programming same
US7372065B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
AU763809B2 (en) Programmable microelectronic devices and methods of forming and programming same
DE112013005631B4 (de) Eingebettete Speicherarchitektur mit vertikalem Kreuzungspunkt für Metall-leitfähiges Oxid-Metall-Speicherelemente (MCOM-Speicherelemente)
DE112012003382T5 (de) Mikroelektronische Einheit
DE102015102767A1 (de) Speicher
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US8445886B2 (en) Nonvolatile memory element, nonvolatile memory device, nonvolatile semiconductor device, and method of manufacturing nonvolatile memory element
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
WO2006071683A1 (en) Method of programming, reading and erasing memory-diode in a memory-diode array
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102007049786A1 (de) Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102004040752A1 (de) Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür
DE102004037450A1 (de) Schalt- bzw. Verstärker-Bauelement, insbesondere Transistor
DE102006053434A1 (de) Einstellbarer Widerstand und Verfahren zum Betreiben eines einstellbaren Widerstands
DE102004060712A1 (de) Datenspeichervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON, KYONGGI, KR

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130201