DE112012003382T5 - Mikroelektronische Einheit - Google Patents

Mikroelektronische Einheit Download PDF

Info

Publication number
DE112012003382T5
DE112012003382T5 DE112012003382.5T DE112012003382T DE112012003382T5 DE 112012003382 T5 DE112012003382 T5 DE 112012003382T5 DE 112012003382 T DE112012003382 T DE 112012003382T DE 112012003382 T5 DE112012003382 T5 DE 112012003382T5
Authority
DE
Germany
Prior art keywords
layer
unit
memory
diode
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012003382.5T
Other languages
English (en)
Other versions
DE112012003382B4 (de
Inventor
Kailash Gopalakrishnan
Kumar Virwani
Rohit Sudhir Shenoy
Andrew John Kellock
Donald Stimson Bethune
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112012003382T5 publication Critical patent/DE112012003382T5/de
Application granted granted Critical
Publication of DE112012003382B4 publication Critical patent/DE112012003382B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD

Abstract

Eine kristalline Schottky-Barrieren-ähnliche Halbleiterdiode, die zwischen zwei leitenden Elektroden angeordnet ist, ist mit einem Speicherelement, einer Wortleitung und einer Bitleitung in Reihe geschaltet, wobei der Aufbau für Spannungsspielräume von mehr als 1 V und Stromdichten von mehr als 5 × 106 A/cm2 sorgt. Diese Schottky-Barrieren-ähnliche Diode kann unter Bedingungen hergestellt werden, die mit der Niedertemperatur-BEOL-Halbleiterverarbeitung kompatibel sind, kann bei niedrigen Spannungen hohe Stromstärken zuführen, zeigt hohe EIN/AUS-Verhältnisse und ermöglicht große Speicheranordnungen.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein das Gebiet mikroelektronischer Einheiten. Insbesondere betrifft die vorliegende Erfindung mikroelektronische Einheiten zur Verwendung in großen Anordnungen elektronischer Komponenten.
  • HINTERGRUND
  • Um die Dichte von Speichertechnologien (sowohl flüchtiger als auch nichtflüchtiger) zu erhöhen, wird ein Crosspoint-Entwurf bevorzugt. In einem solchen optimierten Entwurf verlaufen die Wortleitungen und Bitleitungen (hierin im Folgenden als Speicherleitungen bezeichnet) in einem minimalen Abstand von 2F, wobei sich F auf die lithographische minimale Elementgröße (zum Beispiel 32 nm) bezieht, und Speicherelemente sind zwischen diesen senkrecht zueinander orientierten Speicherleitungen an deren Crosspointen angeordnet. Bei solchen Speichertechnologien gibt es zwei mögliche Entwürfe:
    • (a) ein Nano-Crossbar-Entwurf: bezieht sich auf einen Entwurf, wobei die Speicherleitungen in sublithographischen Abständen verlaufen. Bei diesem Entwurf wird die Speicherzellenfläche von 4F2 auf 4Fs2 verringert, wobei 2Fs der Abstand im Nanomaßstab ist und Fs « F, wobei F die oben erwähnte minimale lithographische Elementgröße ist. In früheren Studien wird detailliert beschrieben, wie diese sublithographischen Elemente an lithographisch definierte Wortleitungs- und Bitleitungs-Treiber/Decoder-Schaltungen gekoppelt sind.
    • (b) ein 3D-Entwurf: bezieht sich auf einen Entwurf, wobei die Speicherleitungen in lithographischen Abständen verlaufen, wobei mehrere Speicherschichten bereitgestellt werden. Die effektive Fläche dieser Zellen beträgt deswegen 4F2/n, wobei n die Anzahl gestapelter Speicherschichten ist.
  • Bei jedem der oben beschriebenen Entwürfe werden am Schnittpunkt der Speicherleitungen zwei Komponenten der Einheiten benötigt:
    • (a) ein Speicherelement: bezieht sich auf ein Element, welches verwendet wird, um Daten/Informationen zu speichern. Hier gibt es viele Möglichkeiten (zum Beispiel Phasenwechselspeicher (Phase Change Memory, PCM), MRAM, resistiver RAM, Festelektrolytspeicher, FeRAM usw.), wobei ein PCM ein vielversprechendes Speicherknotenmaterial ist.
    • (b) ein Gleichrichterelement oder eine Zugangseinheit: da nicht an jedem Crosspoint ein Transistor bereitgestellt ist, wird eine Einheit zum Gleichrichten (Zeigen einer Nichtlinearität) benötigt. Hierdurch wird sichergestellt, dass die Speicherzellen, die auf nicht gewählten Wortleitungen oder Bitleitungen liegen, nicht unbeabsichtigt programmiert oder zueinander kurzgeschlossen werden und keinen Leckstrom in bedeutender Menge aufweisen.
  • Für besonders vielversprechende Speichermaterialien werden für kritische Dimensionen (Critical Dimensions, CDs) im Bereich von 20 nm bis 40 nm Programmierstromdichten in der Größenordnung von 107 A/cm2 bis 108 A/cm2 benötigt. 1 zeigt ein Schaubild des Rückstellstroms und der Rückstellstromdichte gegen kritische Dimensionen für resistive Speicherelemente, welche nach dem Durchgang von Strom steuerbar die Phase wechseln. Aus 1 ist zu ersehen, dass sich die Stromstärken bei Maßstabsverkleinerung verringern, sich aber die Stromdichten aufgrund von Wärmeverlusten, die sich bei Maßstabsverkleinerung vergrößern, deutlich erhöhen.
  • Es sollte angemerkt werden, dass, da die PCM-CD kleiner als F ist (um Rückstellströme auf ein Mindestmaß zu beschränken und um Proximity-Effekte auf ein Mindestmaß zu beschränken), die effektive Stromdichte in der Reihendiode etwas geringer ist. Wenn die PCM-CD im Bereich von 0,5 F (1/4 des Abstands) bis 0,66 F (1/3 des Abstands) liegt, sind die Rückstellströme in der Diode 2,25× bis 4× kleiner. Solche Stromdichten sind jedoch immer noch äußerst hoch.
  • Die am besten bekannten p-n- und Schottky-Dioden aus monokristallinem Silicium, die zum Gleichrichten verwendet werden können, liefern 1 bis 2 × 107 A/cm2 bei niedrigen Spannungen. Diese Begrenzung stammt von einer Anzahl verschiedener Faktoren, z. B. Starkinjektionseffekten in p-n-Übergängen und Reihenwiderständen dotierter Zone(n) usw. Diese ist um eine Größenordnung kleiner als jene, die für die meisten resistiven Speicherelemente benötigt wird. Außerdem ist die Qualität der Dioden, die in Middle-of-Line(MOL)- oder Back-End-of-Line(BEOL)-Verfahren bei niedrigerer Temperatur hergestellt werden können, typischerweise viel schlechter, da sie in amorphem oder polykristallinem Silicium hergestellt werden müssen, welches eine viel geringere Mobilität aufweist. Durch diese Überlegungen wird die Verwendung von p-n-Übergängen entweder in monokristallinem Silicium oder in anderen Siliciummaterialien als Gleichrichter für Speicherelemente mit hoher Stromstärke verhindert (insbesondere beim 3D-Entwurf).
  • Außerdem muss die Stromstärke durch nicht gewählte Zellen gering sein, um Störungen der Anordnung zu verhindern und die Programmierungsenergie zu verringern. Typischerweise ist ein Gleichrichtungsverhältnis von deutlich über dem Zehnfachen der Anzahl der Elemente auf der Wortleitung (WL) oder Bitleitung (BL) erforderlich. Mit anderen Worten ist für typische MBit-Anordnungen ein Gleichrichtungsverhältnis von 10.000 oder mehr erforderlich (vorzugsweise mehr als 107). Das Gleichrichtungsverhältnis ist eine Funktion der Vorspannung, da der Leckstrom eine Funktion der Vorspannung ist.
  • Eine Lösung, die vom Inhaber der vorliegenden Erfindung entwickelt wurde, umfasst die Verwendung eines Festelektrolyt(Solid Electrolyte, SE)-Einheitselements (vgl. zum Beispiel die US-Patentschrift 7 382 647 ) als ein Zugangs(dioden)element für PCM. Der Vorteil dieses Ansatzes ist das hohe EIN/AUS-Verhältnis, da der SE sehr hohe Stromstärken im EIN-Zustand (da er einen metallischen Faden aufweist, welcher die beiden Elektroden überbrückt) und sehr niedrige Stromstärken im AUS-Zustand liefern kann. Nachteile bei diesem Ansatz umfassen jedoch:
    • (a) die Notwendigkeit eines expliziten Löschschritts, um den Faden zu löschen, wobei ein solcher Löschschritt recht langsam sein kann (zum Beispiel werden hunderte von Mikrosekunden benötigt, um einen dicken Faden zu löschen), und
    • (b) die geringe Zuverlässigkeit/Dauerbeständigkeit des SE-Elements während der Programmierung mit hoher Stromstärke.
  • Außerdem gibt es andere elektronische Anwendungen, bei welchen dichte Anordnungen von Komponenten verwendet werden, z. B. Flüssigkristall-Anzeigevorrichtungen (Liquid Crystal Displays, LCDs) und Anordnungen von organischen lichtemittierenden Dioden (OLEDs), welche ein Zugangselement benötigen, welches für eine Adressierbarkeit einzelner (oder mehrerer) Elemente sorgt, während mehrere Strompfade durch halb gewählte oder nicht gewählte Elemente gesperrt werden.
  • Ausführungsformen der vorliegenden Erfindung zielen darauf ab, Systeme und Verfahren des Standes der Technik zu verbessern.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Die vorliegende Erfindung lehrt die Synthese eines kristallinen Halbleitermaterials, welches die Spannungsspielraumbegrenzung anderer Dioden angeht. Um zu ermöglichen, dass größere Anordnungen (> 1 MB) von Speicherelementen adressiert werden, ist ein Spannungsspielraum von 1,5 V erforderlich. Die vorliegende Erfindung stellt einen halben Spielraum von etwa 1 V (gemessen durch Leitfähigkeits-Rasterkraftmikroskopie (AFM)) bereit, was zu einem Gesamtspielraum von 2 V führt.
  • Die vorliegende Erfindung stellt eine Familie von kristallinen Materialien bereit, welche als „Zugangseinheiten” hoher Stromdichte in elektronischen Anwendungen verwendet werden, bei denen dichte Anordnungen von Komponenten verwendet werden, z. B. in Speichern und Anzeigevorrichtungen, wobei die kristallinen Materialien die folgende chemische Formel aufweisen: MaXbY2, wobei a = 0,4 bis 1,2, b = 0,8 bis 1,2,
    wobei M aus der Gruppe ausgewählt ist, die aus Cu, Ag, Li und Zn besteht,
    wobei X aus der Gruppe ausgewählt ist, die aus Cr, Mo und W besteht, und
    wobei Y aus der Gruppe ausgewählt ist, die aus Se, S, O und Te besteht.
  • Nicht beschränkende Beispiele für solche kristallinen Materialien sind Cu0,24Cr0,26S0,5 und Cu0,24Cr0,26S0,5. Obwohl in der vorliegenden Beschreibung einige spezielle Beispiele für die kristallinen Materialien bereitgestellt werden, sollte angemerkt werden, dass andere Kombinationen verschiedener Elemente, die oben angegeben sind, ebenso verwendet werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen.
  • Solche kristalline Materialien können bei BEOL-kompatiblen Temperaturen (unter 400°C) hergestellt werden. Außerdem hat sich gezeigt, dass Zugangseinheiten, die unter Verwendung dieser Materialien hergestellt werden, hohe Stromdichten tragen und ausgezeichnete EIN/AUS-Verhältnisse aufweisen, wenn sie zwischen geeigneten Elektroden angeordnet sind.
  • In einer Ausführungsform stellt die vorliegende Erfindung eine Einheit bereit, aufweisend: (a) eine Bitleitung; (b) eine MaXbY2-Schicht, wobei a = 0,4 bis 1,2, b = 0,8 bis 1,2, M aus der Gruppe ausgewählt ist, die aus Cu, Ag, Li und Zn besteht, X aus der Gruppe ausgewählt ist, die aus Cr, Mo und W besteht, und Y aus der Gruppe ausgewählt ist, die aus Se, S, O und Te besteht; (c) ein Speicherelement (z. B. einen Phasenwechselspeicher (PCM), einen resistiven RAM (RRAM), einen magnetoresistiven RAM (MRAM) usw.); (d) eine Wortleitung, und wobei die MaXbY2-Schicht und das Speicherelement: (i) zwischen der Bitleitung und der Wortleitung und (ii) in elektrischer Reihenschaltung mit der Wort- und Bitleitung angeordnet sind.
  • In einer weiteren Ausführungsform stellt die vorliegende Erfindung eine Einheit bereit, aufweisend: (a) eine Bitleitung; (b) eine CuaCrbSc- Schicht, welche zwischen oberen und unteren leitfähigen Schichten angeordnet ist, wobei a = 0,24 ± 0,005, b = 0,26 ± 0,005 und c = 0,50 ± 0,01; (c) ein Speicherelement (z. B. einen Phasenwechselspeicher (PCM), einen resistiven RAM (RRAM), einen magnetoresistiven RAM (MRAM) usw.); (d) eine Wortleitung, und wobei die CuaCrbSc-Schicht und das Speicherelement: (i) zwischen der Bitleitung und der Wortleitung und (ii) in elektrischer Reihenschaltung mit der Wort- und Bitleitung angeordnet sind.
  • In einer weiteren Ausführungsform stellt die vorliegende Erfindung eine Einheit bereit, aufweisend: (a) eine Bitleitung; (b) eine CuaCrbSec-Schicht, welche zwischen oberen und unteren leitfähigen Schichten angeordnet ist, wobei a = 0,24 ± 0,005, b = 0,26 ± 0,005 und c = 0,50 ± 0,01; (c) ein Speicherelement (z. B. einen Phasenwechselspeicher (PCM), einen resistiven RAM (RRAM), einen magnetoresistiven RAM (MRAM) usw.); (d) eine Wortleitung, und wobei die CuaCrbSec-Schicht und das Speicherelement: (i) zwischen der Bitleitung und der Wortleitung und (ii) in elektrischer Reihenschaltung mit der Wort- und Bitleitung angeordnet sind.
  • Deswegen wird gemäß einer ersten Erscheinungsform der vorliegenden Erfindung eine mikroelektronische Einheit bereitgestellt, aufweisend: eine Bitleitung; eine MaXbY2-Schicht, wobei a = 0,4 bis 1,2, b = 0,8 bis 1,2, M aus der Gruppe ausgewählt ist, die aus Cu, Ag, Li und Zn besteht, X aus der Gruppe ausgewählt ist, die aus Cr, Mo und W besteht, und Y aus der Gruppe ausgewählt ist, die aus Se, S, O und Te besteht; ein Speicherelement und eine Wortleitung. Die MaXbY2-Schicht und das Speicherelement sind: (i) zwischen der Bitleitung und der Wortleitung und (ii) in elektrischer Reihenschaltung mit der Wort- und Bitleitung angeordnet.
  • Vorzugsweise handelt es sich in der Einheit bei der MaXbY2-Schicht um CuaCrbS2, wobei a = 0,4 bis 1,2 und b = 0,8 bis 1,2.
  • Vorzugsweise handelt es sich in der Einheit bei der MaXbY2-Schicht um Cu0,24±0,005Cr0,26±0,005S0,5±0,01.
  • Vorzugsweise handelt es sich in der Einheit bei der MaXbY2-Schicht um CuaCrbSe2, wobei a = 0,4 bis 1,2 und b = 0,8 bis 1,2.
  • Vorzugsweise handelt es sich in der Einheit bei der MaXbY2-Schicht um Cu0,24±0,005Cr0,26±0,005Se0,5±0,01.
  • Vorzugsweise umfasst die Einheit ferner leitende Schichten, welche mit gegenüber liegenden Seiten des MaXbY2-Materials in Kontakt stehen.
  • Vorzugsweise ist in der Einheit mindestens eine der leitenden Schichten inert.
  • Vorzugsweise umfasst in der Einheit mindestens eine der leitenden Schichten Cu3Ge.
  • Vorzugsweise arbeitet die Einheit bei einer Stromdichte von mehr als 5 × 106 A/cm2 zuverlässig.
  • Vorzugsweise weist die Einheit einen Spannungsspielraum von mehr als 1 V auf.
  • Vorzugsweise wird ferner eine Crosspoint-Speicheranordnung bereitgestellt, welche eine Anordnung der Einheiten gemäß der ersten Erscheinungsform aufweist.
  • Gemäß einer zweiten Erscheinungsform der vorliegenden Erfindung wird ein Verfahren bereitgestellt, welches ein Anlegen von Spannung an eine Anordnung der Einheiten aufweist, wodurch der Zustand eines der Speicherelemente geändert wird.
  • Vorzugsweise weist das Verfahren ferner ein Auslesen des Zustands des einen der Speicherelemente auf.
  • Vorzugsweise ist in dem Verfahren der Zustand, der ausgelesen wird, der Widerstand eines der Speicherelemente.
  • Vorzugsweise ist die Einheit der ersten Erscheinungsform ferner an ihrer Seite zwischen Dielektrika angeordnet.
  • Vorzugsweise ist die Einheit der ersten Erscheinungsform Teil einer der folgenden Strukturen oder einer Kombination dieser: einer Pilzstruktur; einer ausgesparten Pilzstruktur; einer Säulenzelle; einer lithographischen Porenstruktur; einer sublithographischen Porenstruktur; einer ringförmigen Zellenstruktur.
  • Vorzugsweise handelt es sich bei dem Speicherelement in der Einheit der ersten Erscheinungsform um eines aus den folgenden: Phasenwechselspeicher (PCM); resistiver RAM (RRAM); magnetoresistiver RAM (MRAM).
  • In einer dritten Erscheinungsform stellt die Erfindung eine elektronische Einheit bereit, aufweisend: eine Bitleitung; eine CuaCrbSc-Schicht, welche zwischen oberen und unteren leitfähigen Schichten angeordnet ist, wobei a = 0,24 ± 0,005, b = 0,26 ± 0,005 und c = 0,50 ± 0,01; ein Speicherelement und eine Wortleitung. Die CuaCrbSc-Schicht und das Speicherelement sind: (i) zwischen der Bitleitung und der Wortleitung und (ii) in elektrischer Reihenschaltung mit der Wort- und Bitleitung angeordnet.
  • Vorzugsweise arbeitet die Einheit bei einer Stromdichte von mehr als 5 × 106 A/cm2 zuverlässig.
  • Vorzugsweise weist die Einheit einen Spannungsspielraum von mehr als 1 V auf.
  • Vorzugsweise wird eine Crosspoint-Speicheranordnung bereitgestellt, welche eine Anordnung der Einheiten der dritten Erscheinungsform aufweist.
  • Vorzugsweise wird ferner ein Verfahren bereitgestellt, welches ein Anlegen von Spannung an die Anordnung aufweist, wodurch der Zustand eines der Speicherelemente geändert wird.
  • Vorzugsweise weist das Verfahren ferner ein Auslesen des Zustands des einen der Speicherelemente auf.
  • Vorzugsweise ist in dem Verfahren der Zustand, der ausgelesen wird, der Widerstand eines der Speicherelemente.
  • Vorzugsweise ist die Einheit der dritten Erscheinungsform Teil einer der folgenden Strukturen oder einer Kombination dieser: einer Pilzstruktur; einer ausgesparten Pilzstruktur; einer Säulenzelle; einer lithographischen Porenstruktur; einer sublithographischen Porenstruktur; einer ringförmigen Zellenstruktur.
  • Vorzugsweise handelt es sich bei dem Speicherelement in der Einheit um eines aus den folgenden: Phasenwechselspeicher (PCM); resistiver RAM (RRAM); magnetoresistiver RAM (MRAM).
  • In einer vierten Erscheinungsform stellt die Erfindung eine elektronische Einheit bereit, aufweisend: eine Bitleitung; eine CuaCrbSec-Schicht, welche zwischen oberen und unteren leitfähigen Schichten angeordnet ist, wobei a = 0,24 ± 0,005, b = 0,26 ± 0,005 und c = 0,50 ± 0,01; ein Speicherelement und eine Wortleitung. Die CuaCrbSec-Schicht und das Speicherelement sind (i) zwischen der Bitleitung und der Wortleitung und (ii) in elektrischer Reihenschaltung mit der Wort- und Bitleitung angeordnet.
  • Vorzugsweise arbeitet die Einheit bei einer Stromdichte von mehr als 5 × 106 A/cm2 zuverlässig.
  • Vorzugsweise weist die Einheit einen Spannungsspielraum von mehr als 1 V auf.
  • Vorzugsweise wird ferner eine Crosspoint-Speicheranordnung bereitgestellt, welche eine Anordnung der Einheiten der vierten Erscheinungsform aufweist.
  • Vorzugsweise handelt es sich bei dem Speicherelement der Einheit der vierten Erscheinungsform um eines aus den folgenden: Phasenwechselspeicher (PCM), resistiver RAM (RRAM), magnetoresistiver RAM (MRAM).
  • Die Vorteile der vorliegenden Erfindung gegenüber früheren Erfindungen umfassen, ohne darauf beschränkt zu sein:
    Zuverlässigkeit – die Eigenschaften der Zugangseinheit (von Zugangseinheiten, die gemäß den Lehren der vorliegenden Erfindung hergestellt werden) ändern sich nach Durchlaufen bei hoher Stromstärke nicht merklich, anders als bei den Zugangseinheiten auf Festelektrolytbasis;
    hohes EIN/AUS-Verhältnis – wobei das EIN/AUS-Verhältnis von der Wahl von M, X und Y abhängt;
    hohe Stromdichten – die Stromdichten übersteigen 5 × 106 A/cm2 – was ein deutlicher Vorteil gegenüber amorphem Si oder polykristallinem Silicium ist; hohe Spannungsspielräume im Vergleich zu den Spannungsspielräumen früher offenbarter Zugangseinheiten. Messungen durch Leitfähigkeits-AFM zeigen halbe Spielräume von mehr als 1 V an.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung wird nun lediglich beispielhaft unter Bezugnahme auf eine bevorzugte Ausführungsform beschrieben, wie sie in den begleitenden Zeichnungen veranschaulicht ist, in welchen
  • 1 ein Schaubild des Rückstellstroms und der Rückstellstromdichte gegen die kritische Dimension für resistive Speicherelemente veranschaulicht, welche nach dem Durchgang von Strom steuerbar die Phase wechseln;
  • 2 eine Ausführungsform der vorliegenden Erfindung zur Verwendung als eine Zugangseinheit zeigt, wobei eine Dünnschicht eines MaXbY2-Materials zwischen zwei leitfähigen Zonen angeordnet ist;
  • 3 eine Ausführungsform der vorliegenden Erfindung zeigt, wobei eine Dünnschicht, welche eine Cu0,24Cr0,26S0,5-Schicht aufweist, zwischen W-Elektroden oder zwischen W und einer Cu(oder Cu3Ge)-Elektrode angeordnet ist;
  • 4A die I-V-Charakteristik für eine Dünnschicht, welche eine Cu0,24Cr0,26S0,5-Schicht aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 4B ein Beispiel dafür veranschaulicht, wie durch Leitfähigkeits-Rasterkraftmikroskopie (Conductive AFM, C-AFM) die hohe Stromdichte gemessen wird, die mit einer Einheit, welche ein MaXbY2-Material gemäß einer Ausführungsform der vorliegenden Erfindung aufweist, verbunden ist;
  • 4C einen Vergleich von Stromdichten zwischen einer Einheit gemäß einer Ausführungsform der vorliegenden Erfindung, die ein MaXbY2-Material aufweist, und der M8X1Y6-Lösung zeigt;
  • 5 ein Beispiel für eine Stapelstruktur von Einheiten, wobei eine MaXbY2-Schicht zwischen Dielektrika an ihrer Seite und Elektroden/Halbleitern oben und unten angeordnet ist, gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 6 die Stapelstruktur der 5 zusammen mit zwei Grenzschichten, die zwischen der MaXbY2-Schicht und den Wolfram(W)/Metall-Leitungen angeordnet sind, gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 7 eine Heterostruktur, die aus MaXbY2- und M8XY6-Schichten zusammen mit weiteren Grenzschichten gebildet ist, gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 8a bis 8f nicht beschränkende Beispiele für verschiedene Strukturen von Interesse veranschaulichen, in welche eine Zugangseinheit hoher Stromdichte oder Diodeneinheit gemäß einer Ausführungsform der vorliegenden Erfindung eingebaut ist, welche eine MaXbY2-Schicht aufweist;
  • 9a einen Querschnitt einer Kombination einer Einheit mit sublithographischen Poren mit einer strukturierten Diode, welche eine MaXbY2-Schicht aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 9b eine andere Kombination einer Einheit mit sublithographischen Poren mit einer Diodeneinheit gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 10 einen Querschnitt einer Kombination einer Speicherstruktur mit sublithographischen Poren mit einer unstrukturierten Diode gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei die unstrukturierte Diode dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, zugewandt ist;
  • 11 eine Kombination einer sublithographischen Porenstruktur mit einer unstrukturierten Diode, welche eine MaXbY2-Schicht aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei die unstrukturierte Diode, welche eine MaXbY2-Schicht aufweist, von dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, weg zeigt;
  • 12 eine Kombination einer sublithographischen Porenstruktur mit einer strukturierten Diode, welche eine MaXbY2-Schicht aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei die strukturierte Diode, welche eine MaXbY2-Schicht aufweist, von dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, weg zeigt;
  • 13 eine Kombination einer ausgesparten Pilzstruktur mit einer unstrukturierten Diode, welche eine MaXbY2-Schicht aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei die unstrukturierte Diode, welche eine MaXbY2-Schicht aufweist, dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, zugewandt ist;
  • 14 eine Kombination einer ausgesparten Pilzstruktur mit einer strukturierten Diode, welche eine MaXbY2-Schicht aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei die strukturierte Diode, welche eine MaXbY2-Schicht aufweist, von dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, weg zeigt;
  • 15 eine Kombination einer ringförmigen Speicherstruktur mit einer unstrukturierten Diode, welche eine MaXbY2-Schicht aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei die unstrukturierte Diode dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, zugewandt ist; und
  • 16 eine Kombination einer ringförmigen Struktur mit einer strukturierten Diode, welche eine MaXbY2-Schicht aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei die strukturierte Diode von dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, weg zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Obwohl die vorliegende Erfindung in bevorzugten Ausführungsformen veranschaulicht und beschrieben ist, kann die Erfindung in vielen verschiedenen Konfigurationen hergestellt werden. In den Zeichnungen dargestellt und hierin detailliert beschrieben werden bevorzugte Ausführungsformen der Erfindung, wobei es sich versteht, dass die vorliegende Offenbarung als beispielhafte Darstellung der Prinzipien der Erfindung und der zugehörigen funktionellen Angaben für ihre Konstruktion zu betrachten ist und die Erfindung nicht auf die dargestellten Ausführungsformen beschränken soll. Der Fachmann wird sich viele andere mögliche Variationen innerhalb des Umfangs der vorliegenden Erfindung vorstellen können.
  • Die vorliegende Erfindung betrifft allgemein das Gebiet der Zugangseinheiten hoher Stromdichte. Insbesondere betrifft die vorliegende Erfindung eine Niedertemperatur-Back-End-of-Line(BEOL)-kompatible Diode, welche hohe Spannungsspielräume aufweist, zur Verwendung in großen Anordnungen elektronischer Komponenten.
  • Eine Lösung, die von dem Inhaber der vorliegenden Erfindung entwickelt und in der Patentanmeldung mit der Bezeichnung „Backend of Line (BEOL) Compatible High Current Density Access Device for High Density Arrays of Electronic Components” ( US 12/727 746 ) offenbart wurde, umfasst die Verwendung einer Diode als Zugangseinheit. Bei dieser Lösung sorgt die Diode für ein hohes EIN/AUS-Verhältnis, Niedertemperatur-BEOL-kompatible Herstellungsmöglichkeiten und die Fähigkeit, hohe Stromdichten bereitzustellen. Eine Beschränkung des in dieser Anmeldung beschriebenen bevorzugten Diodenmaterials eines Typs, den wir als M8X1Y6 oder 816 bezeichnen, ist sein niedriger Spannungsspielraum von ~1,1 V.
  • Es besteht deshalb ein Bedarf für eine Diode (zur Verwendung als Zugangselement für Halbleiter-Speicheranordnungen), welche hohe Stromdichten zuführen und zuverlässig arbeiten kann und bei Temperaturen hergestellt wird, welche mit einer Standard-BEOL-Verarbeitung (d. h. unter 400°C) kompatibel sind.
  • Die vorliegende Erfindung stellt eine Familie von kristallinen Materialien bereit, welche als „Zugangseinheiten” hoher Stromdichte in elektronischen Anwendungen verwendet werden, bei denen dichte Anordnungen von Komponenten verwendet werden, z. B. in Speichern und Anzeigevorrichtungen, wobei die kristallinen Materialien die folgende chemische Formel aufweisen: MaXbY2, wobei a = 0,4 bis 1,2, b = 0,8 bis 1,2 (hierin im Folgenden als 112 abgekürzt),
    wobei M aus der Gruppe ausgewählt ist, die aus Cu, Ag, Li und Zn besteht,
    wobei X aus der Gruppe ausgewählt ist, die aus Cr, Mo und W besteht, und
    wobei Y aus der Gruppe ausgewählt ist, die aus Se, S, O und Te besteht.
  • 2 zeigt eine Ausführungsform der Struktur von Einheiten der vorliegenden Erfindung zur Verwendung als eine Zugangseinheit, wobei eine Dünnschicht 204 des vorstehend erwähnten MaXbY2-Materials zwischen zwei leitfähigen Zonen 202 bzw. 206 angeordnet ist. Es sollte angemerkt werden, dass, obwohl in der Beschreibung in verschiedenen Beispielen eine Einzelschicht eines MaXbY2-Materials beschrieben wird, der Fachmann erkennt, dass statt einer solchen Einzelschicht auch mehrere Schichten von MaXbY2-Dünnschichten mit verschiedenen Zusammensetzungen verwendet werden können.
  • In einer Ausführungsform ist eine Dünnschicht (typischerweise 20 nm bis 100 nm) des oben erwähnten MaXbY2-Materials zwischen zwei leitfähigen Zonen angeordnet, wobei die leitfähigen Zonen Metalle oder andere Halbleiter sein könnten. In einem nicht beschränkenden Beispiel dieser Ausführungsform ist eine 40-nm-Dünnschicht von Cu0,24Cr0,26S0,5 zwischen W- und Pt-Elektroden angeordnet, wodurch dieser Aufbau Schottky-Dioden-ähnliche Eigenschaften mit der Pt-Elektrode zeigte, wenn die Spannung der W-Elektrode negativ in Bezug auf die Pt-Elektrode gesetzt wird.
  • 3 zeigt eine bevorzugte Ausführungsform, wobei eine Dünnschicht, welche eine Cu0,24Cr0,26S0,5-Schicht 302 aufweist, zwischen leitenden Zonen 304 und 306 angeordnet ist. Die leitenden Zonen (304 und 306), die Cu0,24Cr0,26S0,5-Schicht 302, das Phasenwechsel/Speicher-Material 312 und die leitfähige Zone 314 sind elektrisch mit einer Wortleitung 308 und einer Bitleitung 310 in Reihe geschaltet. Es sollte angemerkt werden, dass, obwohl 3 eine einzelne Cu0,24Cr0,26S0,5-Schicht zeigt, der Fachmann erkennt, dass die Cu0,24Cr0,26S0,5-Schicht mit einer oder mehreren Grenzschichten vorliegen können. In einem nicht beschränkenden Beispiel kann jede der leitenden Zonen 304 und 306 aus W und W, W und Cu oder W und Cu3Ge gebildet sein.
  • Es sollte angemerkt werden, dass in dem oben beschriebenen Beispiel, obwohl ein spezielles Beispiel einer Cu0,24Cr0,26S0,5-Schicht 302 verwendet wird, geringfügige Abweichungen innerhalb des Umfangs der vorliegenden Ausführungsform liegen. Zum Beispiel könnte die Schicht 302 den folgenden Aufbau aufweisen: Cu0,24±0,005Cr0,26±0,005S0,5±0,01. Ferner könnten als Teil der Schicht 302 auch andere Verunreinigungsspuren vorhanden sein.
  • Der Spannungsspielraum ist als der Spannungsbereich über die Zugangseinheit definiert, für welchen die Stromstärke durch sie hindurch immer unterhalb 10 nA liegt. Wenn sich zum Beispiel die Stromstärke bei –|Vb| Volt auf der negativen Seite und +|Va| Volt auf der positiven Seite einer Kurve, welche die Stromstärke der Zugangseinheit gegen die an die obere Elektrode angelegte Spannung aufträgt (wobei die untere Elektrode geerdet ist), auf über 10 nA erhöht, dann ist der Spannungsspielraum |Va| + |Vb|.
  • 4A zeigt die Stromstärke-Spannung(I-V)-Charakteristik für eine Dünnschicht (ungefähr 30 nm), welche eine Cu0,24Cr0,26S0,5-Schicht aufweist, und W- und Pt-Elektroden gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Wenn die Spannung auf der unteren W-Elektrode in der Einheit, die in 4A dargestellt ist, von 0 zu einer Gruppe negativer Spannungen gesetzt wird, zeigt die Einheit ein Schottky-Barrieren-ähnliches Verhalten (d. h., die I-V-Charakteristik zeigt eine exponentielle Abhängigkeit der Stromstärke von der angelegten Spannung). 4A zeigt auch einen Vergleich der Charakteristik der Dünnschicht, die eine Cu0,24Cr0,26S0,5-Schicht aufweist, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung mit der früheren M8X1Y6-Lösung, die in der Patentanmeldung desselben Inhabers mit der Bezeichnung „Backend of Line (BEOL) Compatible High Current Density Access Device for High Density Arrays of Electronic Components” ( US 12/727 746 ) offenbart ist. Für diesen Vergleich wurde derselbe experimentelle Aufbau (einschließlich derselben Elektrodenmaterialien und -größen) verwendet, außer dass das Material der zwischen Schichten angeordneten Diode ein anderes war (112 ggü. 816). Es sollte angemerkt werden, dass in 4A der hohe Leckstrom, der auf der positiven Spannungsachse zu beobachten ist, ein Artefakt der Messung ist, das wahrscheinlich von einer Oxidation und einer extremen Asymmetrie der Elektrodengrößen (~1 cm der unteren Elektrode ggü. ~20 nm der oberen Elektrode) stammt. Deswegen ist in den Messungen der 4A die rechte Seite des Spannungsspielraumbereichs ausgehend von dem Punkt, wo die Stromstärke einen abrupten und deutlichen Anstieg über das Leckstrom-Grundniveau zeigt, geschätzt. (An 816-Einheiten vorgenommene Messungen legen nahe, dass der durch AFM gemessene Spannungsspielraum an überdeckenden Dioden-Dünnschichten typischerweise die Hälfte des Spannungsspielraums von Einheiten beträgt, die aus demselben Diodenmaterial hergestellt sind, wenn der Größenmaßstab dieser Einheiten verkleinert wird, um einen Teil einer integrierten Anordnung zu bilden.)
  • 4B veranschaulicht ein Beispiel dafür, wie durch Leitfähigkeits-Rasterkraftmikroskopie (Conductive AFM, C-AFM) die hohe Stromdichte gemessen wird, die mit einer Einheit, welche ein MaXbY2-Material 406 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung aufweist, verbunden ist (welches unter Verwendung einer Edelstahlscheibe 410 geerdet wird). In diesem Aufbau wird ein Spannungsimpuls, der von einer Spannungsquelle 404 zugeführt wird, an eine AFM-Sonde 402 angelegt, und die Stromstärke wird unter Verwendung der Strommesseinheit 412 basierend auf dem Spannungsabfall an dem Reihenwiderstand 408 gemessen.
  • 4C zeigt einen Vergleich der Stromdichten zwischen einer Einheit gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, welche ein MaXbY2-Material aufweist, und der M8X1Y6-Lösung. Ein Vergleich mit der früheren M8X1Y6-Lösung, die in der Anmeldung desselben Inhabers mit der Bezeichnung „Backend of Line (BEOL) Compatible High Current Density Access Device for High Density Arrays of Electronic Components” ( US 12/727 746 ) offenbart ist, zeigt eine Verbesserung des Spannungsspielraums von 560 mV (für M8X1Y6) auf 1.140 mV (für Einheiten auf der Basis der Cu0,24Cr0,26S0,5-Dünnschicht der vorliegenden Erfindung). Außerdem zeigen Messungen an Einheiten gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, welche Cu0,24Cr0,26S0,5-Dünnschichten aufweisen, dass sehr hohe Stromdichten in der Größenordnung von 5 × 106 A/cm2 oder höher zu beobachten sind.
  • Mögliche Einheitsstrukturen:
  • Obwohl nachstehend einige nicht beschränkende Beispiele möglicher Einheitsstrukturen dargestellt und beschrieben werden, sollte angemerkt werden, dass es viele mögliche Einheitsstrukturen gibt, welche unter Verwendung von Halbleiter-Herstellungswerkzeugen/Anwendung von Halbleiter-Herstellungsverfahren so hergestellt werden könnten, dass sie die obigen Eigenschaften der Einheiten aufweisen.
  • 5 zeigt eine Einheitsstruktur gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung für den Zugangseinheitsstapel, wobei eine MaXbY2-Schicht 506 zwischen Dielektrika 518 und 518 an ihrer Seite und Elektroden/Halbleitern oben und unten in elektrischer Reihenschaltung mit Wort- und Bitleitungen 502 und 516 angeordnet ist. Die Einheitsstruktur der 5 zeigt auch Wolfram(W)-/Metallleitungen 504, 510 & 514 und Phasenwechsel-/Speichermaterial 512. Ein Weg zum Bilden einer solchen Struktur ist es, das MaXbY2-Material in eine Pore oder Durchkontaktierung zu füllen. Die Dielektrika, in welche eine Durchkontaktierung geätzt wird, könnten aus Siliciumoxid, Siliciumnitrid oder einem anderen Low-k-Dielektrikum aufgebaut sein.
  • Nachstehend ist ein nicht beschränkendes Beispiel dafür bereitgestellt, wie der in 5 dargestellte Stapel gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung hergestellt werden kann. Das Dielektrikum 518 wird zum Beispiel durch physikalische oder chemische Abscheidung aus der Gasphase auf einen Wafer abgeschieden, welcher strukturierte Linien von Bitleitungen 516 aufweist. Anschließend wird eine Lithographie auf dem Dielektrikum 518 durchgeführt, um Poren zu öffnen, wobei eine Technik wie z. B. reaktives Plasmaätzen angewendet wird. Die MaXbY2-Schicht 506 kann durch physikalische Abscheidung aus der Gasphase abgeschieden werden, gewöhnlich bei erhöhten Temperaturen. Die Schichten 504, 506, 510, 512, 514 können durch eine Vielfalt verschiedener Techniken abgeschieden werden, z. B., ohne darauf beschränkt zu sein, chemische Abscheidung aus der Gasphase (Chemical Vapor Deposition, CVD), Techniken der physikalischen Abscheidung aus der Gasphase (Physical Vapor Deposition, PVD – zum Beispiel Sputtern, Verdampfen usw.), Techniken des Aufschleuderns, Techniken der Atomschichtabscheidung (Atomic Layer Deposition, ALD) usw. Auch können durch verschiedene Lithographietechniken, Ätzen, chemisch-mechanisches Polieren, Ablösen usw. spezielle Merkmale solcher Schichten definiert werden. Für die Herstellung jeder dieser Strukturen sind verschiedene Verfahrensabläufe möglich.
  • 6 zeigt eine andere mögliche Stapelstruktur einer Einheit gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, welche der Stapelstruktur der 5 ähnelt. In diesem Beispiel ist genau wie in 5 eine MaXbY2-Schicht 606 zwischen Dielektrika 608 und 618 an ihrer Seite und Elektroden/Halbleitern oben und unten in elektrischer Reihenschaltung mit Wort- und Bitleitungen 602 und 616 angeordnet. Die Einheitsstruktur der 6 zeigt genau wie in 5 auch Wolfram(W)-/Metallleitungen 604, 610 & 614 und Phasenwechsel-/Speichermaterial 612. Jedoch weist die Stapelstruktur der 6 anders als die Stapelstruktur der 5 eine oder mehrere zusätzliche Grenzschichten 620 und 622 auf, welche zwischen der MaXbY2-Schicht 606 und den Wolfram(W)-/Metallleitungen 604 und 610 hinzugefügt sind. Eine oder mehrere Grenzschichten 620 und 622 können verwendet werden, um die Diodeneigenschaften zu verbessern/zu modifizieren, wobei eine Grenzschicht 620 der Grenzfläche der Wolfram(W)-/Metallleitungen 604 und der MaXbY2-Schicht 606 hinzugefügt werden kann und/oder eine Grenzschicht 622 der Grenzfläche der Wolfram(W)-/Metallleitungen 610 und der MaXbY2-Schicht 606 hinzugefügt werden kann. Zum Beispiel kann durch die Verwendung solcher Grenzschichten der Spannungsspielraum um bis zu 10% verbessert werden. Eine mögliche Wahl für die Grenzschicht ist SiNx.
  • 7 zeigt eine Heterostruktur (welche Eigenschaften von zwei Diodenmaterialien kombiniert) gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, die aus einer MaXbY2-Schicht 708 und einer M8XY6-Schicht 716 zusammen mit zusätzlichen Grenzschichten 706, 710, 714 und 718 gebildet ist. Die MaXbY2-Schicht 708 und eine M8XY6-Schicht 716 sind zwischen Dielektrika 726 und 728 an ihrer Seite und Elektroden/Halbleitern oben und unten in elektrischer Reihenschaltung mit Wort- und Bitleitungen 702 und 730 angeordnet. Die Einheitsstruktur der 7 zeigt auch Wolfram(W)-/Metallleitungen 704, 712, 720 & 724 und Phasenwechsel/Speichermaterial 722.
  • Die Beispiele, die in 5, 6 und 7 dargestellt sind, zeigen bevorzugte Ausführungsformen der vorliegenden Erfindung, wobei eine MaXbY2-Dünnschicht zwischen zwei Elektroden und senkrecht orientierten Wort- und Bitleitungen angeordnet ist. Somit stellen MaXbY2 und dessen zugehörige Grenzschichten und Elektroden eine Reihenverbindung mit anderen Elementen her, z. B. Speicherelementen (z. B. einem Phasenwechselspeicher (PCM), resistiven RAM (RRAM), magnetoresistiven RAM (MRAM) usw.), Widerständen, LED-Stapel- oder Flüssigkristallelementen.
  • Eine Crosspoint-Speicheranordnung kann gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung aus einer Anordnung der Einheiten gebildet sein, die in 3, 5, 6 und 7 dargestellt sind, wobei an die Crosspointanordnung eine Spannung angelegt werden kann, um den Zustand eines der Speicherelemente zu ändern, worauf ein anschließender Schritt des Auslesens des Zustands der Speicherelemente folgen kann. Zum Beispiel kann der Zustand, der ausgelesen wird, der Widerstand des einen der Speicherelemente sein.
  • Ferner sind, wie oben angegeben, die Stapelstrukturen, die in 5, 6 und 7 dargestellt sind, lediglich repräsentative Beispiele, welche bevorzugte Ausführungsformen der vorliegenden Erfindung veranschaulichen, da viele andere Einheitsstrukturen möglich sind, z. B. pilzförmige Zellen, ausgesparte Pilzzellen, ringförmige Elektroden und Säulenzellen. Für jede dieser Strukturen sind viele verschiedene Verfahrensabläufe (Einbauschemen) möglich.
  • Ferner ist es in einigen Fällen, wo eine MaXbY2-Dünnschicht zwischen zwei Elektroden angeordnet ist, vorteilhaft, die Fläche eines der Kontakte relativ zu dem anderen zu verkleinern, um die elektrischen Eigenschaften dieses Stapels einzustellen. Zum Beispiel können über die Flächensymmetrien Eigenschaften wie Spannungsspielräume, Spitzenströme und Steigungen unterhalb des Schwellenwerts eingestellt werden.
  • Techniken zum Herstellen von MaXbY2:
  • Es sollte angemerkt werden, dass es eine Vielzahl von Wegen zum Herstellen von MaXbY2 gemäß bevorzugten Ausführungsformen der vorliegenden Erfindung gibt, von denen einige nachstehend aufgelistet sind.
  • Sputtern: Diese Technik umfasst das direkte Sputtern einer MaXbY2-Dünnschicht durch Co-Sputtern aus einem oder mehreren Targets. Reaktive Gase (einschließlich jener, die Y enthalten) können während des Sputterns ebenfalls verwendet werden. Ferner könnte es vorteilhaft sein, das MaXbY2 bei erhöhten Temperaturen (aber immer noch unterhalb von 400°C) abzuscheiden. Ein Grund für das Abscheiden bei erhöhten Temperaturen ist es, die Dünnschicht kristallin zu machen. Ferner trägt eine Abscheidung bei erhöhter Temperatur dazu bei, Strukturen mit kleinen Poren zu füllen, und schwächt auch die negativen Auswirkungen des Plasmas auf die Dünnschicht ab. Einige Sputter-Beispiele umfassen
    • i Abscheidung aus einem MaXbY2-Target;
    • ii Abscheidung aus einem MaXbY2-Target in Gegenwart von H2Y;
    • iii Co-Sputtern aus MaY- und X-Targets; oder
    • iv Abscheidung aus M und X in einer H2Y- oder anderen reaktiven Umgebung.
  • Verfahren der chemischen Abscheidung aus der Gasphase (CVD) oder Atomschichtabscheidung (ALD): CVD oder ALD können angewendet werden, um MaXbY2 auf einem beliebigen gewünschten Substrat abzuscheiden.
  • Obwohl vorstehend einige Beispiele zur Herstellung von MaXbY2 gegeben worden sind, sollte angemerkt werden, dass diese Liste keineswegs erschöpfend ist und dass MaXbY2 auf andere Weisen hergestellt werden kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen.
  • Spezielle Ausführungsformen mit PCM:
  • Es sollte angemerkt werden, dass es eine Anzahl möglicher Strukturen gibt, in welchen ein Phasenwechselspeicher (PCM) und die MaXbY2-Schicht bevorzugter Ausführungsformen der vorliegenden Erfindung kombiniert sind. Es gibt 4 PCM-Zellenstrukturen von Interesse – Pilz, ausgesparter Pilz, Porenzelle (oder Speicher-in-Durchkontaktierung) und ringförmige Elektrode. Jede Struktur könnte unter Anwendung einer Anzahl verschiedener Abläufe hergestellt werden. Jede Einheitsstruktur für die MaXbY2-Auswahleinheit könnte mit einer beliebigen dieser vier PCM-Zellenstrukturen in Reihenschaltung mit Wort- und Bitleitungen kombiniert werden, wodurch man eine Vielfalt möglicher Strukturen/Verfahrensabläufe erhält.
  • 8a veranschaulicht eine pilzförmige Struktur, welche eine Zugangseinheit hoher Stromdichte oder Diodeneinheit beinhaltet, die eine MaXbY2-Schicht gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung aufweist. 8b veranschaulicht eine ausgesparte pilzförmige Struktur, welche eine Zugangseinheit hoher Stromdichte oder Diodeneinheit beinhaltet, die eine MaXbY2-Schicht gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung aufweist. 8c veranschaulicht eine säulenzellenförmige oder lithographisch definierte Porenstruktur, welche eine Zugangseinheit hoher Stromdichte oder Diodeneinheit beinhaltet, die eine MaXbY2-Schicht gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung aufweist. 8d veranschaulicht eine lithographische Porenstruktur, welche eine Zugangseinheit hoher Stromdichte oder Diodeneinheit beinhaltet, die eine MaXbY2-Schicht gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung aufweist. 8e veranschaulicht eine sublithographische Porenstruktur, welche eine Zugangseinheit hoher Stromdichte oder Diodeneinheit beinhaltet, die eine MaXbY2-Schicht gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung aufweist. 8f veranschaulicht eine ringförmige Struktur, welche eine Zugangseinheit hoher Stromdichte oder Diodeneinheit beinhaltet, die eine MaXbY2-Schicht gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung aufweist. In 8a bis 8f sind die obere Schicht 802 und die untere Schicht 803 Metallschichten, die zum Beispiel aus TiN oder W oder Cu mit, falls erforderlich, optionalen Barriereschichten gebildet sind. Die Schicht 804 ist die Zugangseinheit hoher Stromdichte der vorliegenden Erfindung, die eine MaXbY2-Schicht aufweist, die Schicht 806 ist eine Schicht, die zum Beispiel aus Oxid/Nitrid/Dielektrikum/Silicium oder eine Kombination dieser Schichten gebildet ist, und die Schicht 808 ist eine Metallschicht, die zum Beispiel aus TiN oder W gebildet ist. Die Schicht 805 ist eine andere Schicht eines Dielektrikumsmaterials und könnte Oxid/Nitrid/Oxynitrid usw. sein.
  • Ferner könnte gemäß bevorzugten Ausführungsformen der vorliegenden Erfindung, während die untere Elektrode 803 (die zum Beispiel aus TiN oder W oder Cu hergestellt ist) typischerweise ein kleinflächiger Kontakt ist, das Speichermaterial für die Pilz- (8a), die ausgesparte Pilz- (8b) und die ringförmige Zelle (8f) ein Material des Leitungstyps oder des „Durchkontaktierungsfüllungs”-Typs sein (d. h., in eine Dimension gegen zwei Dimensionen strukturiert). In ähnlicher Weise sind für die Ausführungsform mit lithographischen Poren, die in 8d dargestellt ist, und die Ausführungsform mit sublithographischen Poren, die in 8e dargestellt ist, zwei Optionen möglich, wobei die untere kleinflächige Durchkontaktierung 2D ist, aber die obere Pore entweder vom Leitungstyp oder vom Durchkontaktierungsfüllungstyp sein könnte. Die Säulen-Ausführungsform, die in 8c dargestellt ist, ist in beide Richtungen eingegrenzt (d. h. 2D). Gegebenenfalls vorhandene Barriereschichten, Haftvermittlerschichten, Passivierungsschichten und Deckschichten sind aus Gründen der Vereinfachung nicht dargestellt worden.
  • Es sollte angemerkt werden, dass für jede der oben erwähnten Strukturen gemäß bevorzugten Ausführungsformen der vorliegenden Erfindung, die in 8a bis 8f dargestellt sind, mindestens eine Elektrode inert sein muss (W/TiN/Al) und die andere oxidierbar sein kann (Ag/Cu). Wenn beide Elektroden mit Cu hergestellt werden müssen, dann muss mindestens eine von diesen eine inerte Abdeckung aufweisen.
  • Es sollte auch angemerkt werden, dass die in 8a bis 8f dargestellten Möglichkeiten miteinander kombiniert werden können, um verschiedene Einheitsstrukturen gemäß bevorzugten Ausführungsformen der vorliegenden Erfindung herzustellen. Jede Kombination könnte unter Anwendung eines beliebigen von vielen Verfahrensabläufen hergestellt werden.
  • Zum Beispiel veranschaulicht 9a eine Kombination einer sublithographischen Porenstruktur mit einer Diodeneinheit gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Die Struktur der 9a weist die folgenden Schichten auf: eine untere Metallschicht 901, die zum Beispiel aus TiN oder W oder Cu (mit Barriereschichten) gebildet ist, eine erste Gruppe von Dielektrikumsschichten 916, eine Speicherschicht 918 (welche eine Gruppe von Speichermaterialien variierender Zusammensetzung aufweisen könnte), eine zweite Gruppe von Dielektrikumsschichten 910, eine weitere Metallschicht 914, die zum Beispiel aus TiN oder W gebildet ist, eine Zugangseinheit hoher Stromdichte oder Diodeneinheit gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, die eine MaXbY2-Schicht 908 aufweist, eine dritte Gruppe von Dielektrikumsschichten 906, eine obere Metallschicht 902, die zum Beispiel aus TiN oder W gebildet ist, und eine vierte Gruppe von Dielektrikumsschichten 904. Die Speicherschicht 918 und die Schicht 908 können in eine Dimension oder zwei Dimensionen strukturiert sein.
  • Als ein anderes Beispiel veranschaulicht 9b eine andere Kombination einer Einheit mit sublithographischen Poren mit einer Diodeneinheit gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Die Struktur der 9b ähnelt der 9a, außer dass die Schicht 908 eine Zugangseinheit hoher Stromdichte oder Diodeneinheit gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist, die eine MaXbY2-Schicht aufweist, und die Schicht 908 zusätzlich dazu, dass sie von der dritten Gruppe von Dielektrikumsschichten 906 flankiert ist, von einer fünften Gruppe von Dielektrikumsschichten 922 flankiert ist.
  • Die Begriffe „nach unten zeigende Diode” und „nach oben zeigende Diode”, die in Bezug auf 10 bis 16 verwendet werden, beziehen sich auf die Orientierung der Diode in Bezug auf das Substrat gemäß bevorzugten Ausführungsformen der vorliegenden Erfindung. „Nach unten zeigende Diode” bezieht sich auf die Diode, die dem Siliciumsubstrat zugewandt ist (oder die normale Stromflussrichtung verläuft auf das Substrat zu), und „nach oben zeigende Diode” bezieht sich auf die Diode, die von dem Substrat weg zeigt (oder die normale Stromflussrichtung verläuft vom Substrat weg).
  • Als ein weiteres Beispiel gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht 10 eine Kombination einer sublithographischen Porenstruktur mit einer unstrukturierten Diode, die eine MaXbY2-Schicht aufweist, wobei die unstrukturierte Diode, die eine MaXbY2-Schicht aufweist, dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, zugewandt ist. Die Struktur der 10 weist die folgenden Schichten auf: eine obere TiN/W- oder Ag/Cu-Elektrode (mit Barriereschichten) 1002, eine erste Gruppe von Dielektrikumsschichten 1004, eine unstrukturierte Diode, die eine MaXbY2-Schicht aufweist, (oder eine Kombination aus einer Diode, die eine MaXbY2-Schicht aufweist, und/oder Pufferschichten usw.) 1006, eine obere Elektrode 1008, ein Speichermaterial 1010, eine zweite Gruppe von Dielektrikumsschichten 1012 und eine untere Elektrode (die zum Beispiel aus einem einzigen Metall oder einer Kombination von Metallen hergestellt ist) 1014.
  • Als noch ein weiteres Beispiel gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht 11 eine Kombination einer sublithographischen Porenstruktur mit einer unstrukturierten Diode, die eine MaXbY2-Schicht aufweist, wobei die unstrukturierte Diode, die eine MaXbY2-Schicht aufweist, von dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, weg zeigt. Die Struktur der 11 weist die folgenden Schichten auf: eine inerte obere Elektrode 1102 (bei welcher es sich um eine Kombination inerter Materialien handeln kann), eine erste Gruppe von Dielektrikumsschichten 1104, eine unstrukturierte Diode, die eine MaXbY2-Schicht aufweist 1106, eine obere TiN/W- oder Ag/Cu-Elektrode (mit Barriereschichten) 1108, welche eine inerte Abdeckung 1109 aufweist, ein Speichermaterial 1110, eine zweite Gruppe von Dielektrikumsschichten 1112 und eine untere Elektrode (die zum Beispiel aus einem einzigen Metall oder einer Kombination von Metallen hergestellt ist) 1114.
  • Als noch ein weiteres Beispiel gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht 12 eine Kombination einer sublithographischen Porenstruktur mit einer strukturierten Diode, die eine MaXbY2-Schicht aufweist, wobei die strukturierte Diode, die eine MaXbY2-Schicht aufweist, von dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, weg zeigt. Die Struktur der 12 weist die folgenden Schichten auf: eine inerte obere Elektrode 1202 (bei welcher es sich um eine Kombination inerter Materialien handeln kann), eine Gruppe von Dielektrikumsschichten 1204, eine strukturierte Diode, die eine MaXbY2-Schicht aufweist 1206, eine obere TiN/W- oder Ag/Cu-Elektrode (mit Barriereschichten) 1208, welche eine inerte Abdeckung 1209 aufweist, ein Speichermaterial 1210 und eine untere Elektrode (die zum Beispiel aus einem einzigen Metall oder einer Kombination von Metallen hergestellt ist) 1214.
  • Als noch ein weiteres Beispiel gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht 13 eine Kombination einer ausgesparten Pilzstruktur mit einer unstrukturierten Diode, die eine MaXbY2-Schicht aufweist, wobei die unstrukturierte Diode, die eine MaXbY2-Schicht aufweist, dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, zugewandt ist. Die Struktur der 13 weist die folgenden Schichten auf: eine obere TiN/W- oder Ag/Cu-Elektrode (mit Barriereschichten) 1302 (bei welcher es sich um eine Kombination verschiedener Materialien mit gegebenenfalls vorhandenen Barriereschichten handeln kann), eine erste Gruppe von Dielektrikumsschichten 1304, eine unstrukturierte Diode, die eine MaXbY2-Schicht aufweist 1306, eine inerte Elektrode 1308, ein Speichermaterial mit ausgesparter Pilzstruktur 1310, eine zweite Gruppe von Dielektrikumsschichten 1312 und eine untere Elektrode (die zum Beispiel aus einem einzigen Metall oder einer Kombination von Metallen hergestellt ist) 1314.
  • Als noch ein weiteres Beispiel gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht 14 eine Kombination einer ausgesparten Pilzstruktur mit einer strukturierten Diode, die eine MaXbY2-Schicht aufweist, wobei die strukturierte Diode, die eine MaXbY2-Schicht aufweist, von dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, weg zeigt. Die Struktur der 14 weist die folgenden Schichten auf: eine inerte obere Elektrode 1402 (bei welcher es sich um eine Kombination inerter Materialien handeln kann), eine Gruppe von Dielektrikumsschichten 1404, eine strukturierte Diode, die eine MaXbY2-Schicht aufweist 1406, eine TiN/W- oder Ag/Cu-Metallelektrode (mit Barriereschichten) 1408 mit inerter Schicht 1409, ein Speichermaterial mit ausgesparter Pilzstruktur 1410 und eine untere Elektrode (die zum Beispiel aus einem einzigen Metall oder einer Kombination von Metallen hergestellt ist) 1414.
  • Als ein weiteres Beispiel gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht 15 eine Kombination einer ringförmigen Speicherstruktur mit einer unstrukturierten Diode, die eine MaXbY2-Schicht aufweist, wobei die unstrukturierte Diode dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, zugewandt ist. Die Struktur der 15 weist die folgenden Schichten auf: eine TiN/W- oder Ag/Cu-Metallelektrode (mit Barriereschichten) 1502, eine erste Gruppe von Dielektrikumsschichten 1504, eine unstrukturierte Diode, die eine MaXbY2-Schicht aufweist 1506, eine obere Elektrode 1508, ein Speichermaterial mit Pilzstruktur 1510, eine zweite Gruppe von Dielektrikumsschichten 1512, eine dritte Dielektrikumszone 1513, eine inerte Abdeckung 1515 und eine untere Elektrode (die zum Beispiel aus einem einzigen Metall oder einer Kombination von Metallen hergestellt ist) 1514.
  • Als noch ein weiteres Beispiel gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht 16 eine Kombination einer ringförmigen Struktur mit einer strukturierten Diode, die eine MaXbY2-Schicht aufweist, wobei die strukturierte Diode von dem Siliciumsubstrat, welches CMOS-Schaltungen aufweist, weg zeigt. Die Struktur der 16 weist die folgenden Schichten auf: eine inerte obere Elektrode 1602 (bei welcher es sich um eine Kombination inerter Materialien handeln kann), eine Gruppe von Dielektrikumsschichten 1604, eine strukturierte Diode, die eine MaXbY2-Schicht aufweist 1606, eine TiN/W- oder Ag/Cu-Metallelektrode 1608 mit inerter Schicht 1609, ein Speichermaterial 1610, ein Dielektrikum 1613, eine inerte Abdeckung 1615 und eine untere Elektrode (die zum Beispiel aus einem einzigen Metall oder einer Kombination von Metallen hergestellt ist) 1614.
  • Es sollte angemerkt werden, dass 8 bis 16 lediglich beispielhaft sind und die Schichten in diesen Figuren jeweils mehrere Schichten aufweisen könnten, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Zum Beispiel könnten die Zonen, die ein Metall anzeigen, eine Folge von Metall-/leitfähigen Schichten mit gegebenenfalls vorhandenen Barriereschichten und gegebenenfalls vorhandenen Haftvermittlerschichten aufweisen. In ähnlicher Weise könnten die Speicherschichten eine Folge von Schichten mit variierendem spezifischen Widerstand und/oder variierender Konzentration aufweisen und können gegebenenfalls vorhandene Dielektrikumsschichten, Pufferschichten und Haftvermittlerschichten umfassen. Die Dielektrika könnten ihrerseits aus einer Folge von Dielektrikumsschichten bestehen. Im Fall von resistiven Speicherelementen, welche sich von einem Zustand hohen Widerstands in den Zustand niedrigen Widerstands zurückstellen (wobei sich zurückstellen auf die Verringerung der Spannung bezieht, wenn das Speicherelement von dem Zustand hohen Widerstands in den Zustand niedrigen Widerstands übergeht), könnte ein zusätzlicher Reihenwiderstand eingesetzt werden und in einer leitfähigen Schicht/Dielektrikumsschicht oder der Speicherschicht selbst hergestellt werden (aus Gründen der Vereinfachung nicht dargestellt). Außerdem könnte es wünschenswert sein, das Festelektrolytmaterial und das Speichermaterial durch Metalle oder Halbleiter zu trennen, wenn die Wärmeisolierung wichtig ist. Auch kann die bevorzugte Dicke der verschiedenen Schichten, die in jeder dieser Strukturen der 8 bis 16 dargestellt sind, im Bereich von 1 nm bis 5.000 nm, vorzugsweise 1 nm bis 1 μm liegen.
  • Es sollte angemerkt werden, dass die vorstehenden Einheitsstrukturen der 8 bis 16 gemäß bevorzugten Ausführungsformen der vorliegenden Erfindung unter Anwendung herkömmlicher Halbleiterverarbeitungstechniken hergestellt werden können. Zum Beispiel können die verschiedenen Schichten der Strukturen, die in 8 bis 16 dargestellt sind, unter Anwendung einer Vielfalt verschiedener Techniken abgeschieden werden, z. B., ohne darauf beschränkt zu sein, chemischer Abscheidung aus der Gasphase (CVD), Techniken der physikalischen Abscheidung aus der Gasphase (PVD – zum Beispiel Sputtern, Verdampfen usw.), Techniken des Aufschleuderns, Techniken der Atomschichtabscheidung (ALD) usw. Auch können durch verschiedene Lithographietechniken, Ätzen, chemisch-mechanisches Polieren, Ablösen usw. spezielle Merkmale der 8 bis 16 definiert werden. Für die Herstellung jeder dieser Strukturen sind verschiedene Verfahrensabläufe möglich.
  • In den vorstehenden Ausführungsformen sind Einheiten und Verfahren für die wirksame Realisierung einer Niedertemperatur-Back-End-of-Line(BEOL)-kompatiblen Diode mit hohen Spannungsspielräumen zur Verwendung in großen Anordnungen elektronischer Komponenten dargestellt worden. Obwohl verschiedene bevorzugte Ausführungsformen dargestellt und beschrieben worden sind, versteht es sich, dass die Erfindung durch eine solche Offenbarung nicht beschränkt werden soll, sondern alle Modifikationen abgedeckt sein sollen, die unter den Umfang der Erfindung fallen, wie er in den anhängenden Patentansprüchen definiert ist.

Claims (19)

  1. Mikroelektronische Einheit, aufweisend: eine Bitleitung; eine MaXbY2-Schicht, wobei a = 0,4 bis 1,2, b = 0,8 bis 1,2, M aus der Gruppe ausgewählt ist, die aus Cu, Ag, Li und Zn besteht, X aus der Gruppe ausgewählt ist, die aus Cr, Mo und W besteht, und Y aus der Gruppe ausgewählt ist, die aus Se, S, O und Te besteht; ein Speicherelement; eine Wortleitung, und wobei die MaXbY2-Schicht und das Speicherelement: (i) zwischen der Bitleitung und der Wortleitung und (ii) in elektrischer Reihenschaltung mit der Wort- und Bitleitung angeordnet sind.
  2. Einheit nach Anspruch 1, wobei es sich bei der MaXbY2-Schicht um CuaCrbS2 handelt, wobei a = 0,4 bis 1,2 und b = 0,8 bis 1,2.
  3. Einheit nach Anspruch 2, wobei es sich bei der MaXbY2-Schicht um Cu0,24±0,005Cr0,26±0,005S0,5±0,01 handelt.
  4. Einheit nach Anspruch 1, wobei es sich bei der MaXbY2-Schicht um CuaCrbSe2 handelt, wobei a = 0,4 bis 1,2 und b = 0,8 bis 1,2.
  5. Einheit nach Anspruch 4, wobei es sich bei der MaXbY2-Schicht um Cu0,24±0,005Cr0,26±0,005Se0,5±0,01 handelt.
  6. Einheit nach einem der vorhergehenden Ansprüche, welche ferner leitende Schichten umfasst, die mit gegenüber liegenden Seiten des MaXbY2-Materials in Kontakt stehen.
  7. Einheit nach Anspruch 6, wobei mindestens eine der leitenden Schichten inert ist.
  8. Einheit nach Anspruch 6, wobei mindestens eine der leitenden Schichten Cu3Ge umfasst.
  9. Einheit nach einem der vorhergehenden Ansprüche, wobei die Einheit bei einer Stromdichte von mehr als 5 × 106 A/cm2 zuverlässig arbeitet.
  10. Einheit nach einem der vorhergehenden Ansprüche, wobei die Einheit einen Spannungsspielraum von mehr als 1 V aufweist.
  11. Einheit nach einem der vorhergehenden Ansprüche, wobei die Einheit ferner zwischen Dielektrika an ihrer Seite angeordnet ist.
  12. Einheit nach einem der vorhergehenden Ansprüche, wobei die Einheit Teil einer der folgenden Strukturen oder einer Kombination dieser ist: einer Pilzstruktur; einer ausgesparten Pilzstruktur; einer Säulenzelle; einer lithographischen Porenstruktur; einer sublithographischen Porenstruktur und einer ringförmigen Zellenstruktur.
  13. Einheit nach einem der vorhergehenden Ansprüche, wobei es sich bei dem Speicherelement um eines aus den folgenden handelt: Phasenwechselspeicher (PCM), resistiver RAM (RRAM) oder magnetoresistiver RAM (MRAM).
  14. Mikroelektronische Einheit, aufweisend: eine Bitleitung; eine CuaCrbSc-Schicht, welche zwischen oberen und unteren leitfähigen Schichten angeordnet ist, wobei a = 0,24 ± 0,005, b = 0,26 ± 0,005 und c = 0,50 ± 0,01; ein Speicherelement; eine Wortleitung, und wobei die CuaCrbSc-Schicht und das Speicherelement: (i) zwischen der Bitleitung und der Wortleitung und (ii) in elektrischer Reihenschaltung mit der Wort- und Bitleitung angeordnet sind.
  15. Mikroelektronische Einheit, aufweisend: eine Bitleitung; eine CuaCrbSec-Schicht, welche zwischen oberen und unteren leitfähigen Schichten angeordnet ist, wobei a = 0,24 ± 0,005, b = 0,26 ± 0,005 und c = 0,50 ± 0,01; ein Speicherelement; eine Wortleitung, und wobei die CuaCrbSec-Schicht und das Speicherelement: (i) zwischen der Bitleitung und der Wortleitung und (ii) in elektrischer Reihenschaltung mit der Wort- und Bitleitung angeordnet sind.
  16. Crosspoint-Speicheranordnung, welche eine Anordnung der Einheiten nach einem der vorhergehenden Ansprüche aufweist.
  17. Verfahren zum Betreiben einer Speicheranordnung nach Anspruch 16, welches ein Anlegen von Spannung an die Anordnung aufweist, wodurch der Zustand eines der Speicherelemente geändert wird.
  18. Verfahren nach Anspruch 17, welches ferner ein Auslesen des Zustands des einen der Speicherelemente aufweist.
  19. Verfahren nach Anspruch 18, wobei der Zustand, der ausgelesen wird, der Widerstand eines der Speicherelemente ist.
DE112012003382.5T 2011-08-15 2012-08-15 Mikroelektronische Einheit, Zellstruktur mit mikroelektronischer Einheit, Speicheranordnung und Verfahren zum Betrieb einer Anordnung Expired - Fee Related DE112012003382B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/209,569 2011-08-15
US13/209,569 US8830725B2 (en) 2011-08-15 2011-08-15 Low temperature BEOL compatible diode having high voltage margins for use in large arrays of electronic components
PCT/IB2012/054154 WO2013024444A1 (en) 2011-08-15 2012-08-15 Microelectronic device

Publications (2)

Publication Number Publication Date
DE112012003382T5 true DE112012003382T5 (de) 2014-04-30
DE112012003382B4 DE112012003382B4 (de) 2018-01-11

Family

ID=47712546

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012003382.5T Expired - Fee Related DE112012003382B4 (de) 2011-08-15 2012-08-15 Mikroelektronische Einheit, Zellstruktur mit mikroelektronischer Einheit, Speicheranordnung und Verfahren zum Betrieb einer Anordnung

Country Status (5)

Country Link
US (1) US8830725B2 (de)
CN (1) CN103733337B (de)
DE (1) DE112012003382B4 (de)
GB (1) GB2508746B (de)
WO (1) WO2013024444A1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
WO2013154564A1 (en) * 2012-04-12 2013-10-17 Intel Corporation Selector for low voltage embedded memory
US8885382B2 (en) * 2012-06-29 2014-11-11 Intel Corporation Compact socket connection to cross-point array
US8536558B1 (en) * 2012-07-31 2013-09-17 Globalfoundries Singapore Pte. Ltd. RRAM structure with improved memory margin
US8952470B2 (en) 2012-09-10 2015-02-10 James John Lupino Low cost high density nonvolatile memory array device employing thin film transistors and back to back Schottky diodes
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9515251B2 (en) 2014-04-09 2016-12-06 International Business Machines Corporation Structure for thermally assisted MRAM
US9589635B2 (en) * 2014-12-11 2017-03-07 International Business Machines Corporation Semiconductor device with a stoichiometric gradient
CN107112049A (zh) 2014-12-23 2017-08-29 3B技术公司 采用薄膜晶体管的三维集成电路
CN104485418A (zh) * 2014-12-26 2015-04-01 中国科学院微电子研究所 一种自选通阻变存储器单元及其制备方法
US10608177B2 (en) 2014-12-26 2020-03-31 Institute of Microelectronics, Chinese Academy of Sciences Self-gated RRAM cell and method for manufacturing the same
CN104465989B (zh) * 2014-12-26 2017-02-22 中国科学院微电子研究所 三端原子开关器件及其制备方法
US10134984B1 (en) * 2014-12-31 2018-11-20 Crossbar, Inc. Two-terminal memory electrode comprising a non-continuous contact surface
US9397084B1 (en) 2015-03-02 2016-07-19 United Microelectronics Corp. Structure of ESD protection circuits on BEOL layer
US9647210B2 (en) 2015-03-23 2017-05-09 International Business Machines Corporation Tunable voltage margin access diodes
US9886571B2 (en) * 2016-02-16 2018-02-06 Xerox Corporation Security enhancement of customer replaceable unit monitor (CRUM)
US9773978B1 (en) 2016-08-02 2017-09-26 International Business Machines Corporation Optimal device structures for back-end-of-line compatible mixed ionic electronic conductors materials
US9858975B1 (en) 2016-08-24 2018-01-02 Samsung Electronics Co., Ltd. Zero transistor transverse current bi-directional bitcell
US10374103B1 (en) 2018-03-28 2019-08-06 International Business Machines Corporation Crystallized silicon vertical diode on BEOL for access device for confined PCM arrays
US10790002B2 (en) 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference
US11289650B2 (en) 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
US10971546B2 (en) 2019-08-16 2021-04-06 International Business Machines Corporation Crosspoint phase change memory with crystallized silicon diode access device
JP2021048258A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 抵抗変化素子
CN110914994B (zh) * 2019-10-14 2021-05-25 长江存储科技有限责任公司 用于形成三维相变存储器件的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6653704B1 (en) 2002-09-24 2003-11-25 International Business Machines Corporation Magnetic memory with tunnel junction memory cells and phase transition material for controlling current to the cells
JP4792714B2 (ja) 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
US6956271B2 (en) 2004-02-11 2005-10-18 Hewlett-Packard Development Company, L.P. Switching of soft reference layers of magnetic memory devices
JP4419699B2 (ja) * 2004-06-16 2010-02-24 ソニー株式会社 不揮発性半導体メモリ装置およびその動作方法
KR101100427B1 (ko) * 2005-08-24 2011-12-30 삼성전자주식회사 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법
TWI291232B (en) 2006-01-03 2007-12-11 Univ Nat Chiao Tung Copper metalized ohmic contact electrode of compound semiconductor device
JP4869006B2 (ja) * 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
US7382647B1 (en) * 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
JP5300839B2 (ja) * 2008-04-15 2013-09-25 株式会社東芝 情報記録再生装置
US20100001252A1 (en) 2008-07-01 2010-01-07 Ralf Symanczyk Resistance Changing Memory Cell
JP2011014795A (ja) 2009-07-03 2011-01-20 Toshiba Corp 不揮発性記憶装置
CN101704672B (zh) 2009-11-13 2011-11-16 北京科技大学 一种Cu-Cr-S三元热电材料及其制备方法
US9812638B2 (en) * 2010-03-19 2017-11-07 Globalfoundries Inc. Backend of line (BEOL) compatible high current density access device for high density arrays of electronic components
US8374018B2 (en) * 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
JP5439420B2 (ja) * 2011-03-22 2014-03-12 株式会社東芝 記憶装置

Also Published As

Publication number Publication date
GB2508746B (en) 2015-08-05
WO2013024444A1 (en) 2013-02-21
US20130044532A1 (en) 2013-02-21
DE112012003382B4 (de) 2018-01-11
CN103733337B (zh) 2016-12-14
US8830725B2 (en) 2014-09-09
GB2508746A (en) 2014-06-11
GB201403366D0 (en) 2014-04-09
CN103733337A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
DE112012003382B4 (de) Mikroelektronische Einheit, Zellstruktur mit mikroelektronischer Einheit, Speicheranordnung und Verfahren zum Betrieb einer Anordnung
DE102004020575B3 (de) Halbleiterspeicherbauelement in Cross-Point-Architektur
DE102017128948A1 (de) Hoch-Dichte-3D-Vertikaler-ReRAM mit bidirektionalem Schwellwert-Typ-Selektor
DE60216708T2 (de) Speicherzellestruktur
DE102009006402B4 (de) Resistiv arbeitende Speicherzelle, resistiv arbeitende Speichervorrichtung und Verfahren zur Herstellung derselben
DE102007040826B9 (de) Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung
EP1685569B1 (de) Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein
DE102018106929A1 (de) PCRAM-Struktur mit Auswahlvorrichtung
DE102007036246B4 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul
DE102020102256A1 (de) Magnetische vorrichtung und magnetischer direktzugriffspeicher
DE102015102767A1 (de) Speicher
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
EP1708292A2 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE112019001105T5 (de) Schaltvorrichtung, speicherungseinrichtung und speichersystem
DE112015001507T5 (de) 3D nicht-flüchtiger Speicher mit Zell-selektierbarer Wort-Leitungs-Entschlüsselung
DE102008026432A1 (de) Integrierte Schaltung, Speichermodul sowie Verfahren zum Betreiben einer integrierten Schaltung
US9865809B2 (en) Nonvolatile resistance change element
DE102019113405A1 (de) Bipolarselektor mit unabhängig einstellbaren schwellenspannungen
DE102004031135A1 (de) Resistives Halbleiterelement basierend auf einem Festkörperionenleiter
DE102007049786A1 (de) Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102020106589A1 (de) Resistive speicherzelle mit einer niedriger bildungsspannung
DE102007037245A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102019121676A1 (de) Speicherzelle mit einpoligen selektoren
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE112022003125T5 (de) Magnetoresistives spin-orbit-torque-direktzugriffsspeicher-array

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee