KR100599826B1 - 집적회로장치 및 뉴로소자 - Google Patents

집적회로장치 및 뉴로소자 Download PDF

Info

Publication number
KR100599826B1
KR100599826B1 KR1020030018841A KR20030018841A KR100599826B1 KR 100599826 B1 KR100599826 B1 KR 100599826B1 KR 1020030018841 A KR1020030018841 A KR 1020030018841A KR 20030018841 A KR20030018841 A KR 20030018841A KR 100599826 B1 KR100599826 B1 KR 100599826B1
Authority
KR
South Korea
Prior art keywords
pulse voltage
input
input terminals
mno
series
Prior art date
Application number
KR1020030018841A
Other languages
English (en)
Other versions
KR20030078020A (ko
Inventor
타지리마사유키
아와야노부요시
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030078020A publication Critical patent/KR20030078020A/ko
Application granted granted Critical
Publication of KR100599826B1 publication Critical patent/KR100599826B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Theoretical Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Biophysics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thermistors And Varistors (AREA)

Abstract

상온에서 펄스전압의 인가 누적 회수에 따라 저항값을 변화시키고, 이 저항값을 불휘발적 방식으로 유지하는 망간을 함유하는 페로브스카이트 구조의 산화물 박막의 가변저항기(11-1∼11-n)에 의한 중량부여 수단에 의해 입력신호를 중량부여하고, 이 중량이 부여된 신호를 연산부(12)에 입력한다. 가변저항기(11-1∼11-n)에 사용된 산화물 박막은, 입력 펄스의 누적 인가 회수에 따라 저항값이 변화되고, 또한 전원이 차단된 후도 저항값을 불휘발적 방식으로 유지한다. 이것에 의해, 펄스전압의 인가 누적 회수에 따라 중량부여 계수를 변화시킴으로써 인간의 뉴론에 보다 가까운 뉴로소자가 실현된다.

Description

집적회로장치 및 뉴로소자{INTEGRATED CIRCUIT APPARATUS AND NEURO ELEMENT}
도 1은 뉴로소자의 개념을 설명하기 위한 모식도;
도 2은 종래의 일반적인 뉴로소자의 회로도;
도 3은 본 발명에 사용된 산화물 박막(PCMO막)에 펄스전압을 인가함으로써 발생하는 저항값의 변화량을 나타내는 그래프;
도 4의 (A)는 본 발명에 사용된 산화물 박막(PCMO막)에 포지티브 단시간 펄스전압을 인가함으로써 발생하는 저항값의 변화를 나타내는 그래프이고, 도 4의 (B)는 본 발명에 사용된 산화물 박막(PCMO막)에 네거티브 단시간 펄스전압을 인가함으로써 발생하는 저항값의 변화를 나타내는 그래프;
도 5는 본 발명의 집적회로장치의 산화물 박막(PCMO막)으로 구성된 불휘발성가변저항기의 구조의 일례를 나타내는 모식도;
도 6은 본 발명의 집적회로장치, 즉 뉴로소자의 회로구성의 기본구조의 다른 일례를 나타내는 회로도;
도 7은 본 발명의 집적회로장치, 즉 뉴로소자의 회로구성의 기본구조의 다른 예를 나타내는 회로도;
도 8은 본 발명의 집적회로장치 및 뉴로소자의 발화에 걸리는 시간을 모식적 으로 나타낸 그래프;
도 9는 본 발명의 실시예의 일례를 나타내는 뉴로소자의 연산부의 회로도;
도 10은 본 발명의 실시예의 일례를 나타내는 뉴로소자의 연산부의 회로도;
도 11은 본 발명의 실시예의 일례를 나타내는 뉴로소자의 연산부의 회로도; 및
도 12은 본 발명의 실시예의 일례를 나타내는 뉴로소자의 연산부의 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 실리콘 웨이퍼 2: 절연막
3: 하부전극 4: 망간 산화막
11-1∼11-n: 가변 저항기
13-1∼13-n: 고정 저항기 25: 차동증폭기
121: 증폭기 14-1, 14-2: 캐패시터
Ma,Mb: 트랜지스터 12: 연산회로
I1∼In: 입력단자 V1∼Vn: 입력전압
R1∼Rn: 저항값
본 발명은, 복수의 입력단자로부터 입력된 입력신호에 개별적으로 중량을 할당하고, 중량이 부여된 각 입력신호를 연산부에 입력하여 연산을 수행하고, 연산 결과가 소정값을 초과했을 때에 발화되어서 소정 출력신호를 출력하는, 인간의 뉴론을 모델링한 뉴로소자에 관한 것이다. 또한, 본 발명은 이런 뉴로소자를 실현하기 위한 집적회로장치에 관한 것이다.
뉴로소자는, 인간의 뇌, 눈 등의 조직을 형성하는 뉴론을 전자회로에 모델링한 것이다. 구체적으로, 뉴론의 1개의 세포체, 1개의 축색, 복수의 수상돌기 및 시냅스를 등가의 전자부품 또는 전자회로로 치환함으로써 뉴로소자가 구현된다.
도 1은 뉴로소자의 개념을 설명하기 위한 모식도다. 복수의 입력단자(I1∼In)로부터 입력된, 전압이 V1∼Vn인 복수의 입력신호에 대하여 각각 중량부여계수(W1∼Wn)에 의해 각각 중량부여되고, 뉴로소자는 중량부여된 입력신호상에서, 예컨대 하기와 같은 가산연산 등을 수행한다.
θ = ΣViWi
= V1W1 + V2W2 + V3W3 + … + V nWn
그리고, 이 연산 결과인 θ의 값이 소정 임계값(TH)를 초과했을 경우, 소정의 전압 Vout의 출력신호가 출력되고, 이 신호가 다음단계의 뉴로소자로의 입력신호가 된다.
도 2는 종래의 일반적인 뉴로소자의 회로도이다. 이 예에서, 시냅스에 대하여 복수의 고정 저항기(13-1∼13-n)로, 세포체에 대하여 연산회로(12)로, 수상돌기 및 축색에 대하여는 배선 등으로 치환함으로써, 인간의 뉴론을 모두 모델링하고 있다. 복수의 입력단자(I1∼In)로부터의 입력신호(이들의 전압은 V1∼Vn)는 각 고정 저항기(13-1∼13-n)의 저항값(R1∼Rn)에 의해 중량부여된다. 따라서, 입력전압(V1∼Vn)은 크기가 V1/R1, V2/R2, V3/R3, … ,Vn/Rn인 전류로 변환되어서 산술합되고 난 후, 예컨대 비교기 등으로 구성된 연산회로(12)에 입력된다. 그리고, 연산회로(12)로의 입력전류의 합이 소정 임계값을 초과했을 경우에는, 연산회로(12)로부터 소정 전압Vout의 출력신호가 출력되고, 다음 단계의 뉴로소자에 입력신호로서 공급된다. 한편, 연산회로(12)의 구체적인 구성에 관해서는, 도 2에 나타낸 회로 구성 이외에도 각종 회로를 사용할 수 있다.
한편, 상술한 바와 같은 복수의 뉴로소자는 서로 결합되어, 예컨대 문자인식, 음성인식 등과 같은 통상의 디지털 컴퓨터가 취약한 분야에 사용된다. 그러나, 예컨대 인간 뉴론의 특성, 즉 동일한 자극을 수차례 반복하여 받음으로써 반응을 보다 민감하게 하여 반응을 점차 신속하게 하는 기능을 모델링하는 뉴로소자를 구현하는 경우, 인간이 받는 자극에 대응하는 입력신호의 입력(인가) 회수의 누적수에 따라 중량부여 계수를 단계적으로 변화시키고, 단계적으로 변화된 중량부여 계수를 불휘발인 방식으로 유지할 필요가 있다.
중량부여 계수를 단계적으로 변화시키고 단계적으로 변화된 중량부여 계수를 불휘발적 방식으로 유지할 수 있는 뉴로소자로서, 일본 특허공개 평6-21531호 공보 에는, 도 2에 나타낸 중량부여 수단으로서 기능하는 저항기를 칼코겐(chalcogen)화합물을 사용한 가변저항기로 구성한 발명이 공지되어 있다.
그러나, 상술한 일본 특허공개 평6-21531호 공보(1994년)에 개시된 발명의 뉴로소자에서는, 중량부여수단(가변저항기)으로서 사용된 칼코겐 화합물에 인가되는 펄스전압의 크기에 따라 중량부여 계수를 변화시킬 수는 있지만, 펄스전압의 인가 회수에 따라 중량부여 계수를 변화시킬 수는 없다.
그 이유는, 칼코겐 화합물의 저항값의 변화는 전류에 의해 발생되는 주울 열에 의한 결정상태와 비결정상태 사이의 상전이(phase transtion)를 사용하여, 인가 된 펄스전압의 진폭이 결정 영역과 비결정 영역 사이의 점유비율에 반영되어 기억되기 때문이다. 그러나, 이 모멘트 직전에 칼코겐 화합물로 이루어진 중량부여 수단에 기억된 이전의 입력 펄스전압의 정보(이전의 입력 펄스전압에 의해 형성된 결정 영역과 비결정 영역 사이의 점유비율)이 새롭게 인가 된 펄스전압에 대한 정보에 의해 덮어 쓰기된다. 즉, 이 칼코겐 화합물로 이루어진 중량부여 수단에 기억되는 정보는, 최근에 인가된 펄스전압에만 대응한다.
이 때문에, 일본 특허공개 평 6-21531호(1994년)에 개시된 상술한 발명의 뉴로소자에서는, 하나의 입력신호가 인가된 후 칼코겐 화합물의 저항값과, 동일한 입력전압을 다시 인가한 후의 저항값 사이에는 아무런 변화가 없다. 설명을 간단하게 하기 위해서, 하나의 입력을 갖는 뉴로소자를 고려한다. 예컨대, 진폭이 3V인 펄스전압이 인가되는 것에 의해, 칼코겐 화합물의 결정 영역과 비결정 영역 사이의 점유비율은 진폭이 3V인 펄스전압을 인가하여 발생하는 상태로 되어 저항값이 10OkΩ 에서 1OkΩ으로 변화된다고 가정한다. 그 다음, 진폭이 3V인 동일한 펄스전압이 재차 인가될 경우, 칼코겐 화합물의 결정 영역과 비결정 영역 사이의 점유비율은 진폭이 3V인 펄스전압이 인가되었을 경우에 얻어지는 상태로만 될수 있다. 따라서, 진폭이 3V인 펄스전압을 여러번 반복해서 인가하여도 칼코겐 화합물의 저항값은 변화하지 않고 1OkΩ으로 유지된다.
그러나, 일본 특허공개 평 6-21531호(1994년)에 개시된 상술한 발명의 뉴로소자에서는, 동일한 입력신호가 반복해서 입력될 때, 중량부여 수단으로서 기능하는 칼코겐 화합물의 저항값이 변화되지 않는다. 따라서, 뉴로소자를 발화하기 위해서는, 뉴로소자를 발화하기 충분한 큰 진폭의 펄스전압을 인가할 필요가 있다. 따라서 종래의 뉴로소자는, 동일한 입력신호를 연속하여 인가하는 것에 의해서는 절대로 발화되지 않는다. 이상의 이유로부터, 일본 특허공개 평 6-21531호(1994년)에 개시된 상술한 발명의 뉴로소자로는, 수차례 반복되는 동일한 자극을 받는 것에 의해 보다 민감하게 반응하는 인간의 뉴론 기능을 모델링할 수 없다.
게다가, 상술한 일본 특허공개 평 6-2l531호(l994년)의 도 22에는 복수의 트랜지스터, 트랜지스터의 게이트에 접속된, 예컨대 SRAM 셀, 캐패시터, 플로팅 게이트를 사용하는 중량부여 수단을 포함하는 뉴로소자가 기재되어 있다. 그러나, 이러한 뉴로소자에서는, 중량부여 수단에 의한 회로상의 점유면적이 커진다고 하는 문제가 있다.
본 발명은 상술한 문제를 해결하기 위한 목적으로 이루어진 것으로, 본 발명 의 목적은, 예컨대 인간의 뉴론 특성, 즉, 점차 빠르게 반응하는 기능, 보다 상세하게는 동일한 자극을 수차례 반복해서 받는 것에 의해 보다 민감해지는 특성을 모델링하도록, 입력신호의 누적 인가 회수에 따라 중량부여 계수를 변경할수 있고, 중량부여 계수를 불휘발적 방식으로 유지할 수 있는 뉴로소자를 제공하는데 있다.
또한, 이러한 뉴로소자를 실현하기 위해서, 본 발명은 입력신호의 누적 인가 회수에 따라 저항값이 변화되고, 이 저항값을 불휘발적 방식으로 유지하는 가변저항기를 구비한 집적회로장치를 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은 회로상의 점유면적을 최소로한 중량부여수단을 포함하는 뉴로소자를 제공하는데 있다.
또한, 이러한 뉴로소자를 실현하기 위해서, 본 발명은 입력신호의 누적 인가 회수에 따라 저항값이 변화되고, 이 저항값을 불휘발적 방식으로 유지하는 가변저항기를 구비한 집적회로장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 집적회로장치는: 펄스전압의 누적 인가 회수에 따라 저항값이 변화하고 이 저항값을 불휘발적 방식으로 유지하는 물질로 제조된 가변저항기; 및 가변저항기에 의해 변환된 입력신호에 기초하여 연산을 수행하고, 연산 결과가 소정값을 초과하면 소정 출력신호를 출력하는 연산수단을 포함하는 것을 특징으로 한다.
게다가, 본 발명의 뉴로소자는: 펄스전압의 누적 인가 회수에 따라 중량부여 계수를 변화시키고, 중량부여 계수를 불휘발적 방식으로 유지하는 재료로 형성된 가변저항기로 이루어진 중량부여 수단, 및 상기 중량부여 수단에 의해 중량부여된 입력신호에 기초하여 연산을 수행하고 연산 결과가 소정값을 초과했을 때 발화하여 소정의 출력신호를 출력하는 연산수단을 포함하는 것을 특징으로 한다.
이러한 본 발명의 집적회로장치 및 뉴로소자에서, 가변저항기(중량부여 수단)가 펄스전압의 누적 인가 회수에 따라 저항값(중량부여 계수)을 변화시키고, 저항값(중량부여 계수)을 불휘발적 방식으로 유지한다. 따라서, 연산수단은 각 가변저항기(중량부여 수단)에 의해 변환된 입력신호에 기초하여 연산을 수행하고, 연산결과가 소정값을 초과했을 경우에 소정의 출력신호를 출력함과 아울러, 전원을 차단한 후에도 가변저항기(중량부여 수단)은 그 저항값을 기억하고 있다.
또한, 본 발명의 집적회로장치 및 뉴로소자는, 상기 물질이 적어도 망간을 함유하는 페로브스카이트(perovskite) 구조의 산화물인 것을 특징으로 한다.
이러한 본 발명의 집적회로장치 및 뉴로소자에서, 적어도 망간을 함유하는 페로브스카이트 구조의 산화물로 구성된 가변저항기(중량부여 수단)가, 펄스전압의 누적 인가 회수에 따라 저항값(중량부여 계수)을 변화시키고, 저항값(중량부여 계수)을 불휘발적 방식으로 기억시킨다.
또한, 본 발명의 집적회로장치 및 뉴로소자는, 상기 페로브스카이트 구조의 산화물이, Pr(1-x)CaxMnO3, La(1-x)CaxMnO3, 또는 La(1-x-y)CaxPbyMnO3(단,x<1,y<1,x+y<1)로서 나타내지는 어느 하나의 재료인 것을 특징으로 한다.
이러한 본 발명의 집적회로장치 및 뉴로소자에서, 그 분석 값이, Pr(1-x)CaxMnO3, La(1-x)CaxMnO3, 또는 La(1-x-y)CaxPbyMnO3(단, x<1, y<1, x+y<1) 중 어느 하나인 산화물로 구성된 가변저항기(중량부여 수단)가, 펄스전압의 누적 인가 회수에 따라 저항값(중량부여 계수)을 변화시키고 저항값(중량부여 계수)을 불휘발적 방식으로 기억한다.
또한, 본 발명의 집적회로장치 및 뉴로소자는, 상기 페로브스카이트 구조의 산화물이 Pr0.7Ca0.3MnO3, La0.65Ca0.35MnO 3, 또는 La0.65Ca0.175Pb0.175MnO3 로서 나타내어지는 재료중 어느 하나인 것을 특징으로 한다.
이러한 본 발명의 집적회로장치 및 뉴로소자에서는, Pr0.7Ca0.3MnO3, La0.65Ca0.35MnO3, 또는 La0.65Ca0.175Pb 0.175MnO3 로서 나타내어지는 재료 중 어느 하나로 구성된 가변저항기(중량부여 수단)가 펄스전압의 누적 인가 회수에 따라 저항값(중량부여 계수)을 변화시키고, 저항값(중량부여 계수)을 불휘발적 방식으로 기억한다.
또한, 본 발명의 집적회로장치는, 가변저항기가, 하나 또는 복수의 입력단자 각각과 연산수단 사이에 직렬로 접속되어 있는 것을 특징으로 한다.
게다가, 본 발명에 따른 뉴로소자는, 상기 중량부여 수단이, 하나 또는 복수의 입력단자 각각과 연산수단 사이에 직렬로 접속되어 있는 것을 특징으로 한다.
이러한 본 발명의 집적회로장치 및 뉴로소자에서는, 하나 또는 복수의 입력단자 각각과 연산수단 사이에 가변저항기가 직렬로 접속되어 있다. 따라서, 네거티브 펄스전압을 최초로 각각의 가변저항기(중량부여 수단)에 인가하고, 제1 입력펄 스와 동일한 극성의 펄스전압을 더 인가하여 저항값(중량부여 계수)을 미리 상승시켜 두고, 그 다음, 포지티브 입력 펄스전압을 반복해서 인가하면, 포지티브 입력 펄스전압의 누적 인가회수에 따라 가변저항기(중량부여 수단)의 저항값이 단계적으로 저하하고, 따라서 각 가변저항기의 저항값의 역수인 중량부여 계수의 값이 증가한다.
또한, 본 발명의 집적회로장치는, 가변저항기가 하나 또는 복수의 입력단자 각각과 접지 전위 사이에 직렬로 접속되고 있으며, 하나 또는 복수의 입력단자 각각과 연산수단과의 사이에 직렬로 접속된 고정 저항기를 더 구비한 것을 특징으로 한다.
게다가, 본 발명의 뉴로소자는, 상기 중량부여 수단이 하나 또는 복수의 입력단자와 접지 전위의 사이에 직렬로 접속되고 있어, 상기 하나 또는 복수의 입력단자 각각과 상기 연산수단과의 사이에 직렬로 접속된 고정 저항기를 더 구비한 것을 특징으로 한다.
이러한 본 발명의 집적회로장치 및 뉴로소자에서는, 하나 또는 복수의 입력단자 각각과 접지 전위 사이에 직렬로 가변저항기가 접속되고 있으며, 하나 또는 복수의 입력단자 각각과 연산수단 사이에 직렬로 접속된 고정 저항기를 더 구비하고 있다. 따라서, 각 가변저항기의 저항값의 증가와 함께, 각 입력단자로부터 각 고정 저항기로의 입력전류가 증가하고, 결과적으로 뉴로소자의 연산수단에 유입하는 전류도 증가한다.
또한, 본 발명의 집적회로장치는, 상기 가변저항기는, 초기 상태에서 입력된 펄스전압과 동극성의 펄스전압이 인가될 때 가변 저항기의 저항값을 증가시키는 한편, 초기 상태에서 입력된 펄스전압과 반대극성의 펄스전압이 인가될 때에는 저항값을 감소시키는 것을 특징으로 한다.
게다가, 본 발명의 뉴로소자는, 상기 중량부여 수단은, 초기 상태에서 입력된 펄스전압과 동극성의 펄스전압이 인가될 때 일방향으로 중량부여 계수를 변화시키는 한편, 초기 상태에서 입력된 펄스전압과 반대극성의 펄스전압이 인가될 때에는 역방향으로 중량부여 계수를 변화시키는 것을 특징으로 한다.
이러한 본 발명의 집적회로장치 및 뉴로소자에서는, 초기 상태에서 입력된 펄스전압과 동극성의 펄스전압이 인가될 때 가변저항기가 그 저항값을 증가시키는 한편, 초기 상태에서 입력된 펄스전압과 반대극성의 펄스전압이 인가될 때 저항값을 감소시킨다.
실시예를 나타내는 도면에 기초하여 이하에 본 발명을 더욱 상세하게 설명하도록 한다.
본 발명의 뉴로소자의 중량부여 수단, 즉 집적회로장치의 가변저항기로서, 본 발명에서는 미국특허 US 6,204,139 B1호에 개시되어 있는 바와 같은, 상온에서의 펄스전압 인가와 함께 저항값이 변화하고, 게다가 불휘발 특성, 즉 전원이 차단될 때에도 그 시점의 저항값을 유지하는 특성을 갖는 망간을 함유하는 페로브스카이트 구조의 산화물, 예컨대 Pr0.7Ca0.3MnO3 박막(이하, PCMO막이라 칭함)등에 의해 구성된 가변저항기를 사용한다.
페로브스카이트 구조는, 페로부스카이트(CaTiO3)에 의해 최초로 분석된 결정 구조로서 이상격자(ideal lattice)로서의 단순 입방체 구조를 의미한다.
도 3은 본 발명에 사용된 산화물 박막(PCMO막)에 펄스전압을 인가함으로써 발생하는 저항값의 변화량을 나타내는 그래프이다. 이 그래프는, 상술한 바와 같은 PCM0 박막에 펄스전압을 인가하면, 맨처음 펄스전압의 극성에는 관계없이 펄스전압의 진폭만을 따라 지수적으로 저항값이 증가하고 있음을 나타낸다. 이 경우, 저항값의 변화는 완만하기 때문에, 미세한 중량부여의 변화를 실현할 수 있다. 또한, 도 3에 나타내지는 않았지만, 반대로, 제1 인가 펄스전압과 반대극성의 펄스전압을 인가함으로써 PCM0박막의 저항값이 감소한다.
도 4의 (A), 도 4의 (B)는 본 발명에 사용된 산화물 박막(PCMO막)에 단시간 펄스전압을 인가함으로써 발생하는 저항값의 변화를 나타내는 그래프로서, 도 4의 (A)는 포지티브 펄스를 인가했을 때의 저항값의 변화를 나타내는 한편, 도 4의 (B)는 네거티브 펄스를 인가했을 때의 저항값의 변화를 나타내고 있다.
보다 상세하게, 상술한 바와 같은 PCM0막은 짧은 펄스폭(10-9second order) 펄스전압에 대하여는 도 4의 (A) 및 도 4의 (B)의 그래프에 나타낸 바와 같은 저항값의 변화를 나타낸다. 상술의 도 3의 그래프에 나타난 특성으로부터, 펄스전압의 진폭에 따라 저항값이 증가하는 하는 반면, 도 4의 (A)의 그래프에 있어서는, 제1 인가 펄스전압과 동극성(포지티브 극성)의 펄스전압(+3∼+5V)의 누적 인가 회수에 따라 저항값이 증가한다.
또, 제1 인가 펄스전압과 반대극성(네거티브 극성)의 펄스전압(-3∼-5V)을 인가한 경우에는, 도 4의 (B)의 그래프에 나타낸 바와 같이, PCMO 박막의 저항값은 펄스전압의 누적 인가 회수에 따라 감소한다. 이 펄스전압의 누적 인가 회수에 따른 저항값의 변화를 이용한 가변저항기를 중량부여 수단으로 이용함으로써, 동일한 자극을 반복하여 받음으로써 보다 신속하게 반응하는, 즉 학습에 의해 민감하게 반응하는 인간의 뉴론의 기능을 구현할 수 있게 된다.
상술한 특성에 더해서, 상술한 PCM0등의 망간 함유 페로브스카이트 구조를 갖는 산화물의 박막 고유의 불휘발성에 의해, 전원이 차단된 후도 저항값이 유지되고, 즉 중량부여 수단의 중량부여 계수가 전원 차단후에도 기억된다. 게다가, 후술하는 바와 같이, 각각의 중량부여 수단이 상술한 바와 같은 산화물 박막으로 구성된 하나의 가변저항기, 또는 하나의 가변 저항기와 하나의 고정 저항기로 실현가능하기 때문에, 각각의 중량부여 수단에 의해 점유되는 면적을 감소할 수 있고, 따라서 뉴로소자의 전체 면적을 대폭 축소할 수 있다.
도 5는 상술한 바와 같은 산화물의 박막으로 구성된 불휘발성 가변저항기의 구조의 일례를 나타내는 모식도이다. 도 5에 나타낸 불휘발성 가변저항기의 제조 방법을 이하에 설명한다.
먼저, 실리콘 웨이퍼(1) 상에 SiO2막 또는 단결정 절연층인 LaAlO3막의 절연막(2)을 증착한다. 이 절연막(2) 상에 Pt, Ir, Ti 또는 도전성 산화물(YBaCu3O7)을 재료로 하는 하부전극(3)을 증착한다. 또한, 하부전극(3) 상에 분석값이 Pr(1-x) CaxMnO3, La(1-x)CaxMnO3, 또는 La(1-x-y)CaxPbyMnO3(단, x<l, y<1, x+y<1)로 지칭되는 재료 중 하나, 예컨대, Pr0.7Ca0.3MnO3, La0.65Ca0.35MnO3, 및 La0.65Ca0.175Pb0.175MnO3 중 어느 하나로 이루어진 망간 산화막(4)을 MOCVD법, 스핀 코팅법, 레이져 애블레이션(laser ablation), 스패터링법 등으로 증착한다. 게다가, 이 망간 산화막(4) 상에 상부전극(5)으로서 Pt를 증착시킨다. 배선과의 접속을 위해 Au, Ag, Pt 또는 IrO2등의 도전성 산화물을 사용한다.
도 5에 가리켜져 있는 예에 있어서, 절연막(2)으로서 SiO2막을, 하부전극(3)으로서는 베이스로서 Ti를 갖는 Pt를, 그리고 망간 산화막(4)으로서 PCMO(Pr0.7Ca0.3MnO3)를, 상부전극으로서는 Pt를 각각 사용하고 있다. 또한, 도 5에 나타낸 불휘발성 가변저항기의 크기는 직경이 약 200μm이고 두께가 약 3000Å인 원형으로서, 회로상에서 저항기에 의한 점유 면적이 매우 작다.
다음으로, 본 발명의 집적회로장치, 즉 뉴로소자의 회로구성에 대하여 그 기본 구성의 일례를 나타내는 도 6의 회로도를 참조해서 설명한다.
불휘발성 가변저항기(11-1∼11-n)(각각 R1∼Rn의 저항값을 가짐)가, 상온에서 펄스전압 인가에 의해 저항값의 변화를 보여주는 재료, 즉 망간 함유 페로브스카이트 구조의 산화물, 예컨대 미국 특허 US 6,204,139 B1호에 개시되어 있는 Pr0.7Ca0.3Mn03(PCMO) 등의 박막을 도 5에 나타낸 망간 산화막(4)으로서 사용하는 구조를 갖도록 형성된다. 이러한 불휘발성 저항기(11-1∼l1-n)를 사용함으로써, 인가 된 펄스전압의 누적 인가 회수에 따라 저항값(R1∼Rn)을 변화시킬 수 있다.
도 6에 있어서, 파선으로 폐쇄된 참조번호 12의 부분이 뉴론의 세포체에 해당하는 연산부이다. 이 연산부의 회로로는, 예컨대 문헌 "Analog VLSI and Neural Systems"(Carver Mead 저)에 게재된 것 중 하나를 채용하고 있다. 보다 구체적으로는, 연산부(12)의 회로는 2개의 캐패시터(14-1,14-2)을 포함하는 용량분할 회로, 증폭기(121), 2개의 트랜지스터(Ma, Mb)를 포함하는 리셋 회로로 이루어져, 뉴론에 있어서의 축색소구(axon hillock)에 의한 뉴론펄스를 발생하고, 그 다음 전자회로에 의해 원상태로 복귀하는 기능을 구현하고 있다. 다른 뉴로소자의 출력의 출력(전단의 출력)이 입력신호로서, 불휘발성 가변저항기(11-1∼11-n)을 통하여 입력단자(I1∼In)(입력신호의 전압값은 각각 V1∼Vn임)로부터 연산부(12)에 공급된다. 입력신호는 시냅스 및 다른 뉴론의 축색에 대응한다. 도 6에 나타낸 본 발명의 뉴로소자에 있어서, 먼저, 네거티브 펄스전압을 중량부여 수단으로서 기능하는 불휘발성 가변저항기(11-1∼11-n)에 각각 인가해 두고, 그 후 제1 입력펄스와 동극성의 펄스전압을 더 인가함으로써 미리 저항값을 상승시킨다. 그 후의 입력과정에서는, 포지티브 입력 전압(V1∼Vn)을 입력단자(I1∼In)로부터 불휘발성 가변저항기(11-1∼11-n)에 각각 인가하고, 전류가 불휘발성 가변저항기(11-1∼11-n)을 통하여 전류가 산술적으로 합쳐져서 연산부(12)로 흐른다. 이때의 전류값의 합(I)은 아래와 같이 된다.
I = ΣVi/Ri
= V1/R1 + V2/R2 + V3/R3 + … + V n/Rn
그러나, 이 예에 있어서, 포지티브 입력 펄스전압을 반복해서 인가함으로써, 누적 인가회수에 따라 불휘발성 가변저항기(11-1∼11-n)의 저항값(R1∼Rn)이 단계적으로 저하함으로, 불휘발성 가변저항기(11-1∼11-n)의 저항값(R1∼Rn)의 역수인 중량부여 계수(W1∼Wn)의 값은 증가하게 된다. 한편, 도 1에 나타낸 물리량(θ)는 전류(I)와 관련하고, 중량부여 계수(W1∼Wn)는 1/R1∼1/Rn과 관련하며, 도 6에 나타낸 이러한 회로는 종래 기술의 예로서 나타낸 바와 같은 도 1의 회로와는 거의 등가이다.
한편, 각각의 불휘발성 가변저항기(11-1∼11-n)를 구성하는 PCM0는, 펄스전압이 최초로 인가 되었을 때에 극성과는 관계없이 저항값이 증가하고, 그 후, 이 초기 입력 펄스와 동극성의 펄스전압이 인가 되었을 때에 저항값이 증가하지만, 반대극성의 펄스전압이 인가되었을 때에는 저항값이 감소하는 특성이 있다. 게다가, 불휘발성 가변저항기(11-1∼11-n)는 저항값의 감소시 보다 증가시의 제어가 용이하다는 특성이 있다. 따라서, 불휘발성 가변저항기(11-1∼11-n)의 개수를 증가시켜 제어를 쉽게 한다고 하는 관점으로부터, 중량부여 수단의 중량부여 계수를 증가시킴으로써 입력전류를 증가시키는 회로설계를 채용하면, 취급이 용이한 뉴로소자를 실현할 수 있다.
이러한 이유로, 도 7의 회로도에 나타낸 바와 같이, 불휘발성 가변저항기(11-1∼11-n)를 각 입력단자(I1∼In)와 접지전위의 사이에 직렬로 접속하고, 또 각 입력단자(I1∼In)와 연산부(12) 사이에 고정 저항기(13-1∼13-n)를 각각 직렬로 접속하고, 따라서 고정 저항기(13-1∼13-n)를 통하여 입력펄스전압을 연산부(12)에 입력하는 것이 효과적이다. 불휘발성 가변저항기(11-1∼11-n)의 저항값(R1∼Rn)의 증가에 의해, 각 입력단자(I1∼In)로부터 고정 저항기(13-1∼13-n)로의 입력전류의 흐름은 증가하고, 결과적으로 뉴로소자의 연산부(12)로 흐르는 전류도 증가한다.
상술한 이유로 인하여, 도 7에 나타낸 뉴로소자에서는, 도 6에 나타낸 뉴로소자에서 처럼 각 불휘발성 가변저항기(11-1∼11-n)의 저항값을 미리 올려 둘 필요가 없고, 뉴로소자의 이용 목적에 따라 각 고정 저항기(13-1∼13-n)의 저항값을 미리 설정할 수 있다는 이점이 있다.
도 6 및 도 7에 나타낸 각 뉴로소자의 연산부(12)의 동작 원리는 다음과 같다. 연산부(12)는, 일단이 각 불휘발성 가변저항기(11-1∼11-n)의 출력단자나 각 고정 저항기(13-1∼13-n)의 출력단자에 공통으로 접속되어 있고, 타단이 접지 전위에 접속된 캐패시터(14-1)(용량값은 C1); 이 캐패시터(14-1)의 한쪽단자에 입력단자가 접속되어 있는 증폭기(121); 증폭기(121)의 출력단자에 일단이 접속되어 있고, 증폭기(121)의 입력단자에 타단이 접속되어서 피드백 루프를 형성하는 캐패시터(14-2)(용량값은 C2); 및 증폭기(121)의 입력단자와 접지 전위 사이에 직렬로 접속된 트랜지스터(Ma,Mb)를 포함한다. 게다가, 트랜지스터(Ma)의 게이트에는 증폭기(121)의 출력단자가 접속되고, 다음단에 접속된 뉴로소자의 출력Vback 이 트랜지스터(Mb)의 게이트에 접속되어 있다.
연산부(12)에 대한 입력전류가 캐패시터(14-1)에 흘러 전하가 축적되고, 그 다음 캐패시터(14-1)의 한쪽 단자(증폭기(121)의 입력단자)의 전위(Vin)가 상승한다. Vin이 비교적 낮은 기간동안에는, 증폭기(121)의 이득이 1이하이고, 따라서 캐패시터(14-2)을 통한 포지티브 피드백이 대부분 기능하지 않고, Vin의 상승은 비교적 완만하다. 그러나, Vin이 임의의 값까지 상승하면 증폭기(121)의 이득이 급격하게 증가하고, 결과적으로 증폭기(121)의 출력단자의 전위(Vout)의 증가분이 캐패시터(14-2)을 통한 포지티브 피드백에 의해 C2/(C1+C2)배분만 증폭기(121)의 입력단자에 피드백된다. 따라서, 증폭기(121)의 출력신호, 즉 연산부(12)의 출력신호의 전압(Vout)은 전원전압(VDD)까지 급격하게 상승한다. 이는 뉴론의 발화에 대응한다.
실제의 뉴론에 있어서, 축색소구에서의 포지티브 피드백은 전압에 의존하는 나트륨 채널에 의해 획득된다. 세포체 내부의 전위가 상승할 때 나트륨 채널이 개방되고 나트륨 전류가 증가하고, 따라서 나트륨의 역전위(55mV)을 향해서 세포질을 더욱 포지티브하게 만든다. 즉, 캐패시터(14-2)를 통한 포지티브 피드백은 뉴론에 있어서의 나트륨 채널에 의한 포지티브 피드백의 기능을 수행한다. 한편, 캐패시터(14-1)는 세포막의 기능을 행한다.
리셋회로에서, 증폭기(121)의 출력단자의 전위(Vout)와 다음단에 접속되어 있는 뉴로소자의 출력전위(Vback)가 모두 충분히 높아진 경우, 게이트로의 입력을 갖는 트랜지스터(Ma, Mb)가 모두 온(on)되어, 그 다음으로 캐패시터(14-1)에 축적되어 있는 전하가 접지 전위로 흘러 연산부(12)가 리셋된다. 따라서, 각 뉴로소자의 출력이 안정하게 되고, 이 출력이 다음단의 뉴로소자를 발화한 후에 리셋 된다.
상술한 바와 같은 뉴로소자의 리셋 동작은 뉴론에서의 칼륨 채널의 기능과 유사하다. 칼륨 채널의 수는 나트륨 채널의 수보다 많지만, 세포질 전위를 변화시키는 반응이 열악하고, 뉴론이 나트륨 채널의 작용으로 완전히 탈분극 된 후 점차적으로 개방 채널의 수를 증가시키는 한편, 개방 나트륨 채널은 이 채널 고유의 불활성으로 인하여 감소해 간다. 개방 칼륨 채널이 개방 나트륨 채널 보다 많아지면, 세포질은 칼륨의 역전위(-92mV)를 향해서 더욱 네거티브로 된다. 세포체가 재분극 되면, 개방 나트륨 채널이 급속하게 감소하고, 나트륨 전류도 감소하여 세포질 전위가 더욱 저하된다. 최종적으로 칼륨 채널이 닫혀지고, 세포체가 다시 발화가능한 상태로 복귀한다.
실제 회로에서, 캐패시터(14-1)에는 누설이 있기 때문에, 다른 뉴로소자로부터의 입력신호, 즉 각각의 입력단자(I1∼In)로의 입력신호가 차단되면 캐패시터(14-1)내의 전하는 모두 누설되어 버린다. 따라서, 상술한 리셋 회로가 반드시 필요한 것은 아니지만, 캐패시터(14-1)내의 전하가 모두 누설되기 전에 연속해서 뉴로소자를 발화할 필요가 있을 경우에는, 캐패시터(14-1)의 전하를 강제적으로 누설시키기 위해 제공되어야 한다.
도 8은 본 발명의 집적회로장치 및 뉴로소자의 발화에 걸리는 시간을 모식적으로 나타낸 그래프이다. 구체적으로는, 도 8은 중량부여 수단, 예컨대 가변저항기에 대하여 상술한 바와 같은 망간 함유 페로브스카이트 구조의 산화물을 사용하는 본 발명의 뉴로소자를 발화하는데 걸리는 시간을 나타내는 그래프이며, 본 발명의 집적회로장치 및 뉴로소자의 가변저항기(중량부여 수단)에 일련의 펄스전압을 반복해서 인가할 때마다 어떻게 저항값이 변화하는지, 즉 연산부(12)의 증폭기(121)로의 흐르는 전류의 전압(Vin)이 어떻게 변화하는지를 보여주고 있다.
먼저, 첫번째로, 일련의 펄스전압을 반복해서 인가했을 때 전압(Vin)의 상승이 비교적 완만하고, 전압(Vin)이 시각 t1에서 증폭기(121)의 임계값 전압(TH)에 도달해서 발화된다. 이 후, 연산부(12)를 일단 리셋하고, 두번째로, 일련의 펄스전압을 반복해서 인가 했을 때 전압(Vin)의 상승은 첫번째에 비해서 다소 빨라진다. 이 이유는, 일련의 펄스전압의 제1 인가에 의해 각 불휘발성 가변저항기(11-1∼11-n)의 저항값이 이미 변화되어 불휘발적 방식으로 유지되어 있기 때문에, 결과적으로 캐패시터(14-1)내로의 전하의 축적이 제1 인가에 비해서 보다 신속하게 행하여지기 때문이다. 그 결과, 두번째로 일련의 펄스전압을 반복해서 인가 했을 경우, 발화 타이밍은 제1 인가의 t1보다 짧은 t2로 된다. 게다가, 상술한 바와 동일하게 세번째로 일련의 펄스전압을 반복해서 인가 했을 경우, 발화 타이밍은 t2보다 더욱 짧은 t3로 된다.
따라서, 발화 타이밍이 점차적으로 신속해지는 사실은 본 발명의 뉴로소자가 동일 신호의 인가 회수가 증가함에 따라 보다 민감하게 반응함을 의미하며, 또한, 인간의 뉴론에 보다 가까운 뉴로소자가 실현되고 있음을 의미한다.
종래의 칼코겐 화합물로 이루어진 가변저항기를 중량부여 수단으로 사용한 경우, 동일한 입력신호를 반복하여 인가하더라도 가변저항기의 저항값이 변화하지 않음으로 발화 타이밍에는 변화가 없다. 또한, 종래의 칼코겐 화합물로 이루어진 가변저항기를 사용한 중량부여 수단에 의하면, 입력 펄스전압이 t3의 기간 이상의 펄스 폭을 가지지 않는 한 발화가 발생하지 않지만, 본 발명에서는 입력 펄스전압이 t3의 기간 미만의 펄스 폭을 갖더라도 반복적으로 인가하면, 결국엔 발화가 일어난다. 그 이유는, 펄스전압을 반복하여 인가함으로써, 가변저항기의 저항값이 점차 저하해서 입력 펄스가 발화에 필요한 펄스폭을 갖기 때문이다.
한편, 연산부(12), 특히 증폭기(121)에 대해서는 각종 실시예가 가능하지만, 도 9의 회로도에 나타낸 바와 같이 2개의 인버터(22,23)를 직렬로 접속한 구조가 가장 단순하다. 그러나, 입력신호가 존재하는 동안 트랜지스터(Ma, Mb)로 이루어진 리셋 회로를 활성화시켜서 리셋했을 경우에는 출력이 발진해 버릴 우려가 있다. 실제 뉴론에 있어서, 이러한 문제는 실제 뉴론이 전자회로에서와 같이 고속의 클록으로 동작하지 않기 때문에, 시냅스로의 입력이 약화될때 까지 시간이 충분할 경우가 많아 큰 문제는 아니다. 그러나, 반도체에 의해 고속동작에서 동작하고 구현되는 뉴로소자에서는 출력신호의 발진의 문제는 충분한 고려를 필요로 한다.
뉴로소자에서의 출력신호의 이러한 발진을 방지하기 위해, 리셋 회로의 트랜 지스터(Mb)의 게이트로의 입력(Vback)으로서 다음단의 뉴로소자를 대신하여, 충분하게 후단에 있는 뉴로소자의 출력을 접속하는 것; 리셋 회로의 트랜지스터의 구동 능력을 충분히 높게 하는 것; 그리고 각 뉴로소자의 출력단자에 패스 트랜지스터를 접속해서 다음 단으로의 입력을 클록 제어하는 것 등의 대책을 취할 수 있다.
증폭기(121)의 다른 실시예에 있어서, 도 10의 회로도에 나타낸 바와 같은 레벨 쉬프터(24)를 사용해도 좋다. 도 10의 회로도에 나타낸 레벨 쉬프터(24)를 사용하는 구조는, 도 9의 회로도에 나타낸 바와 같이 직렬접속된 2개의 인버터를 포함하는 구조에 비하여, 발진이 발생했을 때 발진주파수가 비교적 길다. 따라서, 발진이 발생했을 때에도, 고속동작중에 발진이 발생하면, 발진의 피크에 도달하기 전에 전단으로부터의 입력이 약해지거나 또는 리셋 동작이 완료되는 경우가 종종 발생한다. 그러나, 도 10에 나타낸 바와 같이, 증폭기(121)로서 작동하는 레벨 쉬프터(24)의 트랜지스터의 수를 6개로 증가시켰기 때문에, 중량부여 수단의 점유 면적의 감소를 상쇄시킬 우려가 있다.
한편, 도 11의 회로도에 나타낸 바와 같이, 차동증폭기(25)를 증폭기(121)로서 사용했을 때에는, 기준전위(VREF)를 변경함으로써 뉴로소자의 출력의 임계값을 변경할 수 있다. 이 경우, VREF를 증가시키면, 뉴로소자의 출력의 임계값도 상승하고 출력이 공급되기 전에 필요한 전류의 양이 증가하여 뉴로소자 자체가 불활성 방향에 진행된다.
엄밀하게 동일한 것은 아니지만, 외측으로부터 뉴로소자를 보았을 때, 상술 의 기능은 뉴론에서의 염소 채널의 기능과 매우 유사하다. 염소 채널은 세포질 전위를 변경하지 않으면서 막의 컨덕턴스를 상승시키는 효과가 있기 때문에, 세포막상의 나트륨 및 칼륨의 영향을 작게한다. 이 결과, 시냅스로부터의 입력에 대한 뉴론의 반응이 열화된다.
도 11의 회로도에 나타낸 차동증폭기는 증폭력이 불충분한 경우가 있기 때문에, 도 12의 회로도에 나타낸 바와 같은 인버터(26)를 설치함으로써 입력/출력 특성을 향상시킬 수도 있다.
상술한 바와 같이, 본 발명의 집적회로장치 및 뉴로소자에 따르면, 상온에서의 펄스전압의 인가 누적 회수에 따라 저항값이 변화하고, 이 저항값을 불휘발적 방식으로 유지하는 산화물 박막, 구체적으로는 망간 함유 페로 페로브스카이트 구조의 산화물의 박막을 사용하여 가변저항기를 형성함으로써, 종래의 뉴로소자와 같이 펄스전압의 진폭에 따라 중량부여를 변화할 수 있고, 또한 과거에 펄스전압의 누적 인가수에 따라 중량부여를 변화시킬 수 있기 때문에, 인간의 뉴론에 보다 가까운 뉴로소자를 구현할 수 있다.
또한, 도 8의 그래프에 나타낸 바와 같이, 본 발명의 뉴로소자에서는, 일련의 펄스전압을 반복적으로 인가할 때 마다, 연산부로 흐르는 전류의 전압(Vin)이 보다 신속하게 높아서 발화 타이밍이 점차 빨라진다. 발화 타이밍이 빠르다고 하는 것은, 동일한 신호를 인가 회수가 증가함에 따라 뉴로소자가 보다 민감하게 반응하는 것을 의미하고, 따라서 인간의 뉴론에 가까운 뉴로소자가 구현된다.
또한, 본 발명의 집적회로장치 및 뉴로소자에 따르면, 중량부여 수단에 대하여 고정 저항기와 불휘발성 가변저항기의 조합을 사용함으로써, 저항값의 증가시의 제어가 용이하다는 불휘발성 가변저항기의 특성을 활용할 수 있고, 불휘발성 가변저항기의 저항값을 미리 올려 둘 필요가 없다. 결과적으로, 뉴로소자회로의 이용 목적에 따라 고정 저항기의 저항값을 미리 설정해 두는 것도 가능하다.
게다가, 본 발명의 집적회로장치 및 뉴로소자에 따르면, 중량부여 수단이 회로상에서 점유하는 면적을 매우 작게할 수 있다.
본 발명은 그 요지내에서 각종 형태로 실시될 수도 있음으로 본 발명의 실시예가 이들로 한정되는 것은 아니며, 본 발명은 상술한 설명보다는 특허의 청구범위에 의해 규정되어야 한다.
본 발명에 의하면, 예컨대 인간의 뉴론 특성, 즉 점차 빠르게 반응하는 기능, 보다 상세하게는 동일한 자극을 수차례 반복해서 받는 것에 의해 보다 민감해지는 특성을 모델링하도록, 입력신호의 누적 인가 회수에 따라 중량부여 계수를 변경할수 있고, 중량부여 계수를 불휘발적 방식으로 유지할 수 있는 뉴로소자를 제공할 수 있다.

Claims (18)

  1. 펄스전압의 누적 인가 회수에 따라 저항값이 변화하고, 이 저항값을 불휘발적 방식으로 유지하는 재료로 제조된 가변저항기(11-1; 11-2; 11-3;…); 및
    상기 가변저항기(11-1; 11-2; 11-3;…)에 의해 변환된 입력신호에 기초하여 연산동작을 수행하고, 연산결과가 소정값을 초과했을 때에 소정 출력신호를 출력하는 연산수단(12)을 포함하고,
    상기 가변저항기는 뉴로 소자의 중량부여수단으로서 기능하고, 상기 연산수단으로부터의 상기 소정의 신호의 출력타이밍이 상기 펄스전압의 인가가 반복될수록 빨라지는 것을 특징으로 하는 뉴로 소자를 실현하는 집적회로장치.
  2. 제1항에 있어서, 상기 재료는 적어도 망간을 함유하는 페로브스카이트 구조의 산화물인 것을 특징으로 하는 집적회로장치.
  3. 제2항에 있어서, 상기 페로브스카이트 구조의 산화물이 Pr(1-x)CaxMnO3, La(1-x)CaxMnO3, 또는 La(1-x-y)CaxPbyMnO3(단, x<1, y<1, x+y<1)로서 나타내어지는 재료중 어느 하나인 것을 특징으로 하는 집적회로장치.
  4. 제3항에 있어서, 상기 가변저항기(11-1; 11-2; 11-3;…)가, 하나 또는 복수의 입력단자(I1; I2; I3;…)중 각각의 입력단자와 상기 연산수단(12) 사이에 직렬로 접속되는 것을 특징으로 하는 집적회로장치.
  5. 제3항에 있어서, 상기 가변저항기(11-1; 11-2; 11-3; …)가, 하나 또는 복수의 입력단자(I1; I2; I3;…)중 각각의 입력단자와 접지전위 사이에 직렬로 접속되고,
    하나 또는 복수의 입력단자(I1; I2; I3;…)중 각각의 입력단자와 상기 연산수단(12) 사이에 직렬로 접속된 고정 저항기(13-1; 13-2; 13-3; …)를 더 포함하는 것을 특징으로 하는 집적회로장치.
  6. 제2항에 있어서, 상기 페로브스카이트 구조의 산화물이 Pr0.7Ca0.3MnO3 , La0.65Ca0.35MnO3, 또는 La0.65Ca0.175Pb 0.175MnO3로서 나타내어지는 재료중 어느 하나인 것을 특징으로 하는 집적회로장치.
  7. 제6항에 있어서, 상기 가변저항기(11-1; 11-2; 11-3; …)가, 하나 또는 복수의 입력단자(I1; I2; I3;…)중 각각의 입력단자와 상기 연산수단(12) 사이에 직렬로 접속되는 것을 특징으로 하는 집적회로장치.
  8. 제6항에 있어서, 상기 가변저항기(11-1; 11-2; 11-3; …)가, 하나 또는 복수의 입력단자(I1; I2; I3;…)중 각각의 입력단자와 접지전위 사이에 직렬로 접속되고,
    하나 또는 복수의 입력단자(I1; I2; I3;…)중 각각의 입력단자와 상기 연산수단(12) 사이에 직렬로 접속된 고정 저항기(13-1; 13-2; 13-3; …)를 더 포함하는 것을 특징으로 하는 집적회로장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 가변저항기(11-1; 11-2; 11-3; …)는 초기 상태에서 입력된 펄스전압과 동극성의 펄스전압이 인가될 때에 그 저항값을 증가시키는 한편, 초기 상태에서 입력된 펄스전압과 반대극성의 펄스전압이 인가될 때에 그 저항값을 감소시키는 것을 특징으로 하는 집적회로장치.
  10. 펄스전압의 누적 인가 회수에 따라 중량부여 계수를 변경하고, 이 중량부여 계수를 불휘발적 방식으로 유지하는 재료로 제조된 가변저항기(11-1; 11-2; 11-3;…)로 이루어진 중량부여수단; 및
    상기 중량부여수단에 의해 중량이 부여된 입력신호에 기초하여 연산동작을 수행하고, 연산결과가 소정값을 초과했을 때에 발화에 의해 소정 출력신호를 출력하는 연산수단(12)을 포함하고,
    상기 연산수단의 발화타이밍은 상기 중량부여수단에 상기 펄스전압의 인가가 반복될수록 빨라지는 것을 특징으로 하는 뉴로소자.
  11. 제10항에 있어서, 상기 재료는 적어도 망간을 함유하는 페로브스카이트 구조의 산화물인 것을 특징으로 하는 뉴로소자.
  12. 제11항에 있어서, 상기 페로브스카이트 구조의 산화물이 Pr(1-x)CaxMnO3, La(1-x)CaxMnO3, 또는 La(1-x-y)CaxPbyMnO3(단, x<1, y<1, x+y<1)로서 나타내어지는 재료중 어느 하나인 것을 특징으로 하는 뉴로소자.
  13. 제12항에 있어서, 상기 중량부여수단이, 하나 또는 복수의 입력단자(I1; I2; I3;…)중 각각의 입력단자와 상기 연산수단(12) 사이에 직렬로 접속되는 것을 특징으로 하는 뉴로소자.
  14. 제12항에 있어서, 상기 중량부여수단이, 하나 또는 복수의 입력단자(I1; I2; I3;…)중 각각의 입력단자와 접지전위 사이에 직렬로 접속되고,
    하나 또는 복수의 입력단자(I1; I2; I3;…)중 각각의 입력단자와 상기 연산수단(12) 사이에 직렬로 접속된 고정 저항기(13-1; 13-2; 13-3; …)를 더 포함하는 것을 특징으로 하는 뉴로소자.
  15. 제11항에 있어서, 상기 페로브스카이트 구조의 산화물이 Pr0.7Ca0.3MnO3 , La0.65Ca0.35MnO3, 또는 La0.65Ca0.175Pb 0.175MnO3로서 나타내어지는 재료중 어느 하나인 것을 특징으로 하는 뉴로소자.
  16. 제15항에 있어서, 상기 중량부여수단이, 하나 또는 복수의 입력단자(I1; I2; I3;…)중 각각의 입력단자와 상기 연산수단(12) 사이에 직렬로 접속되는 것을 특징으로 하는 뉴로소자.
  17. 제15항에 있어서, 상기 중량부여수단이, 하나 또는 복수의 입력단자(I1; I2; I3;…)중 각각의 입력단자와 접지전위 사이에 직렬로 접속되고,
    하나 또는 복수의 입력단자(I1; I2; I3;…)중 각각의 입력단자와 상기 연산수단(12) 사이에 직렬로 접속된 고정 저항기(13-1; 13-2; 13-3; …)를 더 포함하는 것을 특징으로 하는 뉴로소자.
  18. 제10항 내지 제17항 중 어느 한 항에 있어서, 상기 중량부여수단은 초기 상태에서 입력된 펄스전압과 동극성의 펄스전압이 인가될 때에 중량부여 계수를 한쪽 방향으로 변경시키는 한편, 초기 상태에서 입력된 펄스전압과 반대극성의 펄스전압이 인가될 때에 중량부여 계수를 반대 방향으로 변경시키는 것을 특징으로 하는 뉴로소자.
KR1020030018841A 2002-03-27 2003-03-26 집적회로장치 및 뉴로소자 KR100599826B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002089796A JP4248187B2 (ja) 2002-03-27 2002-03-27 集積回路装置及びニューロ素子
JPJP-P-2002-00089796 2002-03-27

Publications (2)

Publication Number Publication Date
KR20030078020A KR20030078020A (ko) 2003-10-04
KR100599826B1 true KR100599826B1 (ko) 2006-07-12

Family

ID=27800497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030018841A KR100599826B1 (ko) 2002-03-27 2003-03-26 집적회로장치 및 뉴로소자

Country Status (6)

Country Link
US (1) US6956280B2 (ko)
EP (1) EP1349110A3 (ko)
JP (1) JP4248187B2 (ko)
KR (1) KR100599826B1 (ko)
CN (1) CN100407471C (ko)
TW (1) TWI249133B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8712942B2 (en) * 2003-03-24 2014-04-29 AEMEA Inc. Active element machine computation
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
US6949435B2 (en) * 2003-12-08 2005-09-27 Sharp Laboratories Of America, Inc. Asymmetric-area memory cell
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
US7060586B2 (en) * 2004-04-30 2006-06-13 Sharp Laboratories Of America, Inc. PCMO thin film with resistance random access memory (RRAM) characteristics
JP4546842B2 (ja) * 2005-01-20 2010-09-22 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP2006245280A (ja) * 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその動作方法
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US8058636B2 (en) * 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus
KR101438469B1 (ko) * 2007-12-05 2014-09-05 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 하이브리드 마이크로스케일-나노스케일 뉴로모픽 집적 회로
TWI356488B (en) * 2008-03-26 2012-01-11 Univ Nat Chiao Tung Memory device and method of manufacturing the same
US9026768B2 (en) 2009-09-14 2015-05-05 AEMEA Inc. Executing machine instructions comprising input/output pairs of execution nodes
US8527438B2 (en) * 2009-12-22 2013-09-03 International Business Machines Corporation Producing spike-timing dependent plasticity in an ultra-dense synapse cross-bar array
CN101916393B (zh) * 2010-07-14 2012-09-26 中国科学院半导体研究所 具有图像分割功能的脉冲耦合神经网络的实现电路
CN102456157B (zh) * 2010-10-20 2015-08-26 北京大学 神经元器件和神经网络
US9152779B2 (en) 2011-01-16 2015-10-06 Michael Stephen Fiske Protecting codes, keys and user credentials with identity and patterns
US10268843B2 (en) 2011-12-06 2019-04-23 AEMEA Inc. Non-deterministic secure active element machine
CN103078054B (zh) * 2013-01-04 2015-06-03 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
CN103312605B (zh) 2013-05-29 2017-06-20 华为技术有限公司 一种网关设备身份设置的方法及管理网关设备
JP5885719B2 (ja) * 2013-09-09 2016-03-15 株式会社東芝 識別装置および演算装置
KR101529655B1 (ko) * 2013-12-04 2015-06-19 포항공과대학교 산학협력단 가변저항층을 가지는 rram과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자
US10282660B2 (en) 2014-01-06 2019-05-07 Qualcomm Incorporated Simultaneous latency and rate coding for automatic error correction
US10643125B2 (en) 2016-03-03 2020-05-05 International Business Machines Corporation Methods and systems of neuron leaky integrate and fire circuits
WO2018100790A1 (ja) * 2016-11-30 2018-06-07 国立研究開発法人科学技術振興機構 ニューロン回路、システムおよびスイッチ回路
EP3680907A4 (en) * 2017-09-07 2020-10-28 Panasonic Corporation ARITHMETIC CIRCUIT OF A NEURONAL NETWORK USING A NON-VOLATILE SEMI-CONDUCTOR MEMORY
TWI641989B (zh) * 2017-11-20 2018-11-21 旺宏電子股份有限公司 類神經計算裝置
US10719296B2 (en) * 2018-01-17 2020-07-21 Macronix International Co., Ltd. Sum-of-products accelerator array
CN109670585B (zh) * 2018-12-29 2024-01-23 中国人民解放军陆军工程大学 神经元仿生电路和神经形态系统
US11587612B2 (en) * 2019-07-03 2023-02-21 Micron Technology, Inc. Neural network memory with an array of variable resistance memory cells
JP7398841B2 (ja) * 2020-06-19 2023-12-15 国立研究開発法人産業技術総合研究所 情報処理装置および情報処理装置の駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618985A (en) * 1982-06-24 1986-10-21 Pfeiffer J David Speech synthesizer
US4874963A (en) * 1988-02-11 1989-10-17 Bell Communications Research, Inc. Neuromorphic learning networks
JPH0621531A (ja) 1992-07-01 1994-01-28 Rohm Co Ltd ニューロ素子
KR0185756B1 (ko) * 1994-02-02 1999-05-15 정호선 비선형 회로와 이를 이용한 혼돈 신경망
US6002965A (en) * 1998-06-10 1999-12-14 Katz; Amiram Self applied device and method for prevention of deep vein thrombosis
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing

Also Published As

Publication number Publication date
CN1447457A (zh) 2003-10-08
TWI249133B (en) 2006-02-11
US20030183878A1 (en) 2003-10-02
EP1349110A2 (en) 2003-10-01
JP4248187B2 (ja) 2009-04-02
JP2003283003A (ja) 2003-10-03
TW200307220A (en) 2003-12-01
KR20030078020A (ko) 2003-10-04
US6956280B2 (en) 2005-10-18
CN100407471C (zh) 2008-07-30
EP1349110A3 (en) 2006-03-22

Similar Documents

Publication Publication Date Title
KR100599826B1 (ko) 집적회로장치 및 뉴로소자
US10275706B2 (en) Neuristor-based reservoir computing devices
US20240086697A1 (en) Counter based resistive processing unit for programmable and reconfigurable artificial-neural-networks
US9431099B2 (en) Neuromorphic device with excitatory and inhibitory functionalities
JP5659361B1 (ja) ニューラルネットワーク回路、およびその学習方法
US9208434B2 (en) Neuromorphic system exploiting the intrinsic characteristics of memory cells
Sage et al. An artificial neural network integrated circuit based on MNOS/CCD principles
EP0377908B1 (en) Neural network having an associative memory that learns by example
US20170033120A1 (en) Vertical neuromorphic devices stacked structure and array of the structure
Hajto et al. The Programmability of Amorphous Silicon Analogue Memory Elements
US11727977B2 (en) Non-volatile analog resistive memory cells implementing ferroelectric select transistors
JPH0621531A (ja) ニューロ素子
Kaneko et al. Neural network based on a three-terminal ferroelectric memristor to enable on-chip pattern recognition
US11043265B2 (en) Memory devices with volatile and non-volatile behavior
Mahalanabis et al. Demonstration of spike timing dependent plasticity in CBRAM devices with silicon neurons
KR20210022869A (ko) 뉴런 하나당 다수의 시냅스들을 갖는 3차원 뉴로모픽 소자
KR102499691B1 (ko) 단일 게이트의 피드백 전계효과 전자소자를 이용하는 축적 및 발화 뉴런회로
KR20190066400A (ko) 다중 레벨의 가중치 소자
KR102072090B1 (ko) 인공신경망 프로세서용 활성화 소자
KR100348999B1 (ko) 비휘발성 메모리 소자의 동작예측방법과 상기 소자를사용한 뉴로-디바이스의 적응형 학습회로
CN116325512A (zh) 忆阻逻辑门电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee