JP2003283003A - 集積回路装置及びニューロ素子 - Google Patents
集積回路装置及びニューロ素子Info
- Publication number
- JP2003283003A JP2003283003A JP2002089796A JP2002089796A JP2003283003A JP 2003283003 A JP2003283003 A JP 2003283003A JP 2002089796 A JP2002089796 A JP 2002089796A JP 2002089796 A JP2002089796 A JP 2002089796A JP 2003283003 A JP2003283003 A JP 2003283003A
- Authority
- JP
- Japan
- Prior art keywords
- pulse voltage
- mno
- neuro element
- input
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
Abstract
(57)【要約】
【課題】 パルス電圧の印加累積回数に応じて重み付け
係数を変化させることにより、人間の神経細胞により近
いニューロ素子を提供する。 【解決手段】 常温でパルス電圧の印加累積回数に応じ
て抵抗値を変化させ、この抵抗値を不揮発的に保持する
マンガンを含有するペロブスカイト構造の酸化物薄膜の
可変抵抗器11-1〜11-nによる重み付け手段により入力信
号を重み付けし、この重み付けされた信号を演算部１２
へ入力する。可変抵抗器11-1〜11-nとして使用される酸
化物薄膜は、入力パルスの累積印加回数に応じて抵抗値
が変化し、更に電源が遮断された後も抵抗値を不揮発的
に保持する。
係数を変化させることにより、人間の神経細胞により近
いニューロ素子を提供する。 【解決手段】 常温でパルス電圧の印加累積回数に応じ
て抵抗値を変化させ、この抵抗値を不揮発的に保持する
マンガンを含有するペロブスカイト構造の酸化物薄膜の
可変抵抗器11-1〜11-nによる重み付け手段により入力信
号を重み付けし、この重み付けされた信号を演算部１２
へ入力する。可変抵抗器11-1〜11-nとして使用される酸
化物薄膜は、入力パルスの累積印加回数に応じて抵抗値
が変化し、更に電源が遮断された後も抵抗値を不揮発的
に保持する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の入力端子か
ら入力された入力信号に対して個々に重み付けし、この
重み付けした後の各入力信号を演算部へ入力して演算を
行ない、演算結果が所定値を越えた場合に発火して所定
の出力信号を出力するという、人間の神経細胞を模擬し
たニューロ素子に関する。また、そのようなニューロ素
子を実現するための集積回路装置に関する。
ら入力された入力信号に対して個々に重み付けし、この
重み付けした後の各入力信号を演算部へ入力して演算を
行ない、演算結果が所定値を越えた場合に発火して所定
の出力信号を出力するという、人間の神経細胞を模擬し
たニューロ素子に関する。また、そのようなニューロ素
子を実現するための集積回路装置に関する。
【０００２】
【従来の技術】ニューロ素子とは、人間の脳、眼等のよ
うな組織を形成する神経細胞を電子回路で模擬したもの
であり、具体的には神経細胞を形成する１個の細胞体
と、１本の軸索と、複数の樹状突起及びシナプスとを同
等の電子部品または電子回路で置換することにより実現
される。
うな組織を形成する神経細胞を電子回路で模擬したもの
であり、具体的には神経細胞を形成する１個の細胞体
と、１本の軸索と、複数の樹状突起及びシナプスとを同
等の電子部品または電子回路で置換することにより実現
される。
【０００３】図１１はニューロ素子の概念を説明するた
めの模式図である。複数の入力端子Ｉ1 〜Ｉn から入力
されるそれぞれの電圧がＶ1 〜Ｖn である複数の入力信
号に対してそれぞれ重み付け係数Ｗ1 〜Ｗn による重み
付けが行なわれ、これらの重み付けされた後の入力信号
により演算、たとえば θ＝ΣＶi Ｗi ＝Ｖ1 Ｗ1 ＋Ｖ2 Ｗ2 ＋Ｖ3 Ｗ3 ＋…＋Ｖn Ｗn という加算演算が行なわれる。そして、この演算結果で
あるθの値が所定閾値THを越えた場合に所定の電圧Ｖ
out の出力信号が出力され、これが次段のニューロ素子
への入力信号となる。
めの模式図である。複数の入力端子Ｉ1 〜Ｉn から入力
されるそれぞれの電圧がＶ1 〜Ｖn である複数の入力信
号に対してそれぞれ重み付け係数Ｗ1 〜Ｗn による重み
付けが行なわれ、これらの重み付けされた後の入力信号
により演算、たとえば θ＝ΣＶi Ｗi ＝Ｖ1 Ｗ1 ＋Ｖ2 Ｗ2 ＋Ｖ3 Ｗ3 ＋…＋Ｖn Ｗn という加算演算が行なわれる。そして、この演算結果で
あるθの値が所定閾値THを越えた場合に所定の電圧Ｖ
out の出力信号が出力され、これが次段のニューロ素子
への入力信号となる。
【０００４】図１２は従来の一般的なニューロ素子の回
路図である。この例では、シナプスを複数の固定抵抗器
13-1〜13-nで、細胞体を演算回路12で、樹状突起及び軸
索をそれらの配線等でそれぞれ置換することにより、全
体として人の神経細胞を模擬している。複数の入力端子
Ｉ1 〜Ｉn からの入力信号（それぞれの電圧はＶ1 〜Ｖ
n ）に対する重み付けは各固定抵抗器13-1〜13-nの抵抗
値Ｒ1 〜Ｒn で行なわれる。従って、入力電圧Ｖ1 〜Ｖ
n はそれぞれＶ1 ／Ｒ1 ，Ｖ2 ／Ｒ2 ，Ｖ3 ／Ｒ3 ，
…，Ｖn ／Ｒn という大きさの電流に変換されて算術和
され、たとえば比較器等で構成された演算回路12へ入力
される。そして、演算回路12への入力電流の合計値が所
定閾値を越えた場合に演算回路12から所定電圧Ｖout の
出力信号が出力され、これが次段のニューロ素子へ入力
信号として与えられる。なお、演算回路12の具体的な構
成としては、図１２に示された回路構成以外にも種々の
回路が可能である。
路図である。この例では、シナプスを複数の固定抵抗器
13-1〜13-nで、細胞体を演算回路12で、樹状突起及び軸
索をそれらの配線等でそれぞれ置換することにより、全
体として人の神経細胞を模擬している。複数の入力端子
Ｉ1 〜Ｉn からの入力信号（それぞれの電圧はＶ1 〜Ｖ
n ）に対する重み付けは各固定抵抗器13-1〜13-nの抵抗
値Ｒ1 〜Ｒn で行なわれる。従って、入力電圧Ｖ1 〜Ｖ
n はそれぞれＶ1 ／Ｒ1 ，Ｖ2 ／Ｒ2 ，Ｖ3 ／Ｒ3 ，
…，Ｖn ／Ｒn という大きさの電流に変換されて算術和
され、たとえば比較器等で構成された演算回路12へ入力
される。そして、演算回路12への入力電流の合計値が所
定閾値を越えた場合に演算回路12から所定電圧Ｖout の
出力信号が出力され、これが次段のニューロ素子へ入力
信号として与えられる。なお、演算回路12の具体的な構
成としては、図１２に示された回路構成以外にも種々の
回路が可能である。
【０００５】ところで、上述のようなニューロ素子は複
数が組み合わされてたとえば文字認識、音声認識等のよ
うな通常のデジタルコンピュータが不得意とする分野に
使用される。しかし、たとえば人間の神経細胞に見られ
る特性、即ち同一の刺激を何度も反復して受けることに
より反応が次第に迅速化する、換言すれば敏感になると
いうような機能を模擬したニューロ素子を実現する場
合、人間が受ける刺激に相当する入力信号の入力（印
加）回数の累積値に応じて重み付け係数を段階的に変化
させ、しかもこの段階的に変化した重み付け係数を不揮
発的に保持することが必要になる。
数が組み合わされてたとえば文字認識、音声認識等のよ
うな通常のデジタルコンピュータが不得意とする分野に
使用される。しかし、たとえば人間の神経細胞に見られ
る特性、即ち同一の刺激を何度も反復して受けることに
より反応が次第に迅速化する、換言すれば敏感になると
いうような機能を模擬したニューロ素子を実現する場
合、人間が受ける刺激に相当する入力信号の入力（印
加）回数の累積値に応じて重み付け係数を段階的に変化
させ、しかもこの段階的に変化した重み付け係数を不揮
発的に保持することが必要になる。
【０００６】このような、重み付け係数を段階的に変化
させ、しかもこの段階的に変化した重み付け係数を不揮
発的に保持することが可能なニューロ素子として、図１
２の重み付け手段として機能する抵抗器をカルゴゲン化
合物を用いた可変抵抗器で構成した特開平６−２１５３
１号公報に開示された発明が知られている。
させ、しかもこの段階的に変化した重み付け係数を不揮
発的に保持することが可能なニューロ素子として、図１
２の重み付け手段として機能する抵抗器をカルゴゲン化
合物を用いた可変抵抗器で構成した特開平６−２１５３
１号公報に開示された発明が知られている。
【０００７】
【発明が解決しようとする課題】しかしながら、上述の
特開平６−２１５３１号公報に開示された発明のニュー
ロ素子では、重み付け手段（可変抵抗器）として使用さ
れているカルゴゲン化合物に印加されるパルス電圧の大
きさによって重み付け係数を変化させることはできる
が、パルス電圧の印加回数に応じて重み付け係数を変化
させることはできない。
特開平６−２１５３１号公報に開示された発明のニュー
ロ素子では、重み付け手段（可変抵抗器）として使用さ
れているカルゴゲン化合物に印加されるパルス電圧の大
きさによって重み付け係数を変化させることはできる
が、パルス電圧の印加回数に応じて重み付け係数を変化
させることはできない。
【０００８】その理由は、カルゴゲン化合物の抵抗値の
変化は、電流が発生させるジュール熱による結晶状態−
アモルファス状態間の相転移を利用しているため、印加
されたパルス電圧の振幅の大きさは形成される結晶領域
とアモルファス領域との間の占有比率に反映されて記憶
されるが、その直前までカルゴゲン化合物による重み付
け手段に記憶されていた前回の入力パルス電圧の情報
（前回の入力パルス電圧により形成された結晶領域とア
モルファス領域との間の占有比率）は新たに印加された
パルス電圧の情報で上書きされてしまうからである。即
ち、このカルゴゲン化合物による重み付け手段に記憶さ
れている情報は、最も近い過去に印加されたパルス電圧
に対応したもののみになるからである。
変化は、電流が発生させるジュール熱による結晶状態−
アモルファス状態間の相転移を利用しているため、印加
されたパルス電圧の振幅の大きさは形成される結晶領域
とアモルファス領域との間の占有比率に反映されて記憶
されるが、その直前までカルゴゲン化合物による重み付
け手段に記憶されていた前回の入力パルス電圧の情報
（前回の入力パルス電圧により形成された結晶領域とア
モルファス領域との間の占有比率）は新たに印加された
パルス電圧の情報で上書きされてしまうからである。即
ち、このカルゴゲン化合物による重み付け手段に記憶さ
れている情報は、最も近い過去に印加されたパルス電圧
に対応したもののみになるからである。
【０００９】このため、上述の特開平６−２１５３１号
公報に開示された発明のニューロ素子では、一つの入力
信号が印加された後のカルゴゲン化合物の抵抗値と、こ
の後に同一の入力信号が再度印加された場合の抵抗値と
では変化は無い。説明を簡単にするために、１入力のニ
ューロ素子について考える。たとえば、振幅３Ｖのパル
ス電圧が印加されることにより、カルゴゲン化合物の結
晶領域とアモルファス領域との間の占有比率は振幅３Ｖ
のパルス電圧が印加された場合の状態となって抵抗値が
１００ｋΩから１０ｋΩに変化したとする。この後に同
一の振幅３Ｖのパルス電圧が再度印加された場合、カル
ゴゲン化合物の結晶領域とアモルファス領域との間の占
有比率は振幅３Ｖのパルス電圧が印加された場合の状態
にしかならない。従って、振幅３Ｖのパルス電圧を何度
反復して印加したとしても、カルゴゲン化合物の抵抗値
は１０ｋΩのままで変化しない。
公報に開示された発明のニューロ素子では、一つの入力
信号が印加された後のカルゴゲン化合物の抵抗値と、こ
の後に同一の入力信号が再度印加された場合の抵抗値と
では変化は無い。説明を簡単にするために、１入力のニ
ューロ素子について考える。たとえば、振幅３Ｖのパル
ス電圧が印加されることにより、カルゴゲン化合物の結
晶領域とアモルファス領域との間の占有比率は振幅３Ｖ
のパルス電圧が印加された場合の状態となって抵抗値が
１００ｋΩから１０ｋΩに変化したとする。この後に同
一の振幅３Ｖのパルス電圧が再度印加された場合、カル
ゴゲン化合物の結晶領域とアモルファス領域との間の占
有比率は振幅３Ｖのパルス電圧が印加された場合の状態
にしかならない。従って、振幅３Ｖのパルス電圧を何度
反復して印加したとしても、カルゴゲン化合物の抵抗値
は１０ｋΩのままで変化しない。
【００１０】このように、特開平６−２１５３１号公報
に開示された発明のニューロ素子では、同一の入力信号
が反復して入力された場合には重み付け手段となるカル
ゴゲン化合物の抵抗値が変化しないため、ニューロ素子
を発火させるためには、ニューロ素子を発火させるに足
るより大きな振幅のパルス電圧を印加する必要がある。
従って、この従来のニューロ素子では、同一の入力信号
を印加し続けることにより発火するようになるというこ
とはあり得ない。以上のことから、特開平６−２１５３
１号公報に開示された発明のニューロ素子では、同一の
刺激を何度も反復して受けることにより反応が敏感にな
る、という人間の神経細胞の働きを模擬することはでき
ない。
に開示された発明のニューロ素子では、同一の入力信号
が反復して入力された場合には重み付け手段となるカル
ゴゲン化合物の抵抗値が変化しないため、ニューロ素子
を発火させるためには、ニューロ素子を発火させるに足
るより大きな振幅のパルス電圧を印加する必要がある。
従って、この従来のニューロ素子では、同一の入力信号
を印加し続けることにより発火するようになるというこ
とはあり得ない。以上のことから、特開平６−２１５３
１号公報に開示された発明のニューロ素子では、同一の
刺激を何度も反復して受けることにより反応が敏感にな
る、という人間の神経細胞の働きを模擬することはでき
ない。
【００１１】また、上述の特開平６−２１５３１号公報
には、複数のトランジスタと、これらのゲートに接続さ
れたたとえばＳＲＡＭセル、キャシタ、フローティング
ゲートを用いた重み付け手段とで構成されたニューロ素
子が記載されている（その公報の第２２図参照）。しか
し、このようなニューロ素子では、重み付け手段による
回路上での占有面積が大きくなると言う問題もあった。
には、複数のトランジスタと、これらのゲートに接続さ
れたたとえばＳＲＡＭセル、キャシタ、フローティング
ゲートを用いた重み付け手段とで構成されたニューロ素
子が記載されている（その公報の第２２図参照）。しか
し、このようなニューロ素子では、重み付け手段による
回路上での占有面積が大きくなると言う問題もあった。
【００１２】本発明は以上のような事情に鑑みてなされ
たものであり、たとえば人間の神経細胞に見られる特
性、即ち同一の刺激を何度も反復して受けることにより
反応が次第に迅速化する、換言すれば敏感になるという
ような機能を模擬させるために、入力信号の累積印加回
数に応じて重み付け係数が変化し、且つこの重み付け係
数を不揮発的に保持できるニューロ素子の提供を目的と
する。
たものであり、たとえば人間の神経細胞に見られる特
性、即ち同一の刺激を何度も反復して受けることにより
反応が次第に迅速化する、換言すれば敏感になるという
ような機能を模擬させるために、入力信号の累積印加回
数に応じて重み付け係数が変化し、且つこの重み付け係
数を不揮発的に保持できるニューロ素子の提供を目的と
する。
【００１３】また、このようなニューロ素子を実現する
ために、本発明は入力信号の累積印加回数に応じて抵抗
値が変化し、且つこの抵抗値を不揮発的に保持する可変
抵抗器を備えた集積回路装置の提供を目的とする。
ために、本発明は入力信号の累積印加回数に応じて抵抗
値が変化し、且つこの抵抗値を不揮発的に保持する可変
抵抗器を備えた集積回路装置の提供を目的とする。
【００１４】更に、重み付け手段による回路上での占有
面積を極力小さくしたニューロ素子の提供を目的とす
る。
面積を極力小さくしたニューロ素子の提供を目的とす
る。
【００１５】また、このようなニューロ素子を実現する
ために、本発明は入力信号の累積印加回数に応じて抵抗
値が変化し、且つこの抵抗値を不揮発的に保持する可変
抵抗器を備えた集積回路装置の提供を目的とする。
ために、本発明は入力信号の累積印加回数に応じて抵抗
値が変化し、且つこの抵抗値を不揮発的に保持する可変
抵抗器を備えた集積回路装置の提供を目的とする。
【００１６】
【課題を解決するための手段】本発明に係る集積回路化
装置は、パルス電圧の累積印加回数に応じて抵抗値を変
化させると共に、抵抗値を不揮発的に保持する物質にて
作成された可変抵抗器と、該可変抵抗器によって変換さ
れた入力信号に基づいて演算を行い、演算結果が所定値
を越えた場合に所定の出力信号を出力する演算手段とを
備えたことを特徴とする。
装置は、パルス電圧の累積印加回数に応じて抵抗値を変
化させると共に、抵抗値を不揮発的に保持する物質にて
作成された可変抵抗器と、該可変抵抗器によって変換さ
れた入力信号に基づいて演算を行い、演算結果が所定値
を越えた場合に所定の出力信号を出力する演算手段とを
備えたことを特徴とする。
【００１７】また本発明に係るニューロ素子は、パルス
電圧の累積印加回数に応じて重み付け係数を変化させる
と共に、重み付け係数を不揮発的に保持する物質にて形
成された可変抵抗器からなる重み付け手段と、該重み付
け手段によって重み付けされた入力信号に基づいて演算
を行い、演算結果が所定値を越えた場合に発火して所定
の出力信号を出力する演算手段とを備えたことを特徴と
する。
電圧の累積印加回数に応じて重み付け係数を変化させる
と共に、重み付け係数を不揮発的に保持する物質にて形
成された可変抵抗器からなる重み付け手段と、該重み付
け手段によって重み付けされた入力信号に基づいて演算
を行い、演算結果が所定値を越えた場合に発火して所定
の出力信号を出力する演算手段とを備えたことを特徴と
する。
【００１８】このような本発明の集積回路装置及びニュ
ーロ素子では、可変抵抗器（重み付け手段）がパルス電
圧の累積印加回数に応じて抵抗値（重み付け係数）を変
化させると共に、抵抗値（重み付け係数）を不揮発的に
保持するので、演算手段は各可変抵抗器（重み付け手
段）によって変換された入力信号に基づいて演算を行
い、演算結果が所定値を越えた場合に所定の出力信号を
出力すると共に、電源を遮断した後にも可変抵抗器（重
み付け手段）はその抵抗値を記憶している。
ーロ素子では、可変抵抗器（重み付け手段）がパルス電
圧の累積印加回数に応じて抵抗値（重み付け係数）を変
化させると共に、抵抗値（重み付け係数）を不揮発的に
保持するので、演算手段は各可変抵抗器（重み付け手
段）によって変換された入力信号に基づいて演算を行
い、演算結果が所定値を越えた場合に所定の出力信号を
出力すると共に、電源を遮断した後にも可変抵抗器（重
み付け手段）はその抵抗値を記憶している。
【００１９】また本発明に係る集積回路装置及びニュー
ロ素子は、前記物質は、少なくともマンガンを含有する
ペロブスカイト構造の酸化物であることを特徴とする。
ロ素子は、前記物質は、少なくともマンガンを含有する
ペロブスカイト構造の酸化物であることを特徴とする。
【００２０】このような本発明の集積回路装置及びニュ
ーロ素子では、少なくともマンガンを含有するペロブス
カイト構造の酸化物で構成された可変抵抗器（重み付け
手段）により、パルス電圧の累積印加回数に応じて抵抗
値（重み付け係数）を変化させると共に、抵抗値（重み
付け係数）を不揮発的に保持する。
ーロ素子では、少なくともマンガンを含有するペロブス
カイト構造の酸化物で構成された可変抵抗器（重み付け
手段）により、パルス電圧の累積印加回数に応じて抵抗
値（重み付け係数）を変化させると共に、抵抗値（重み
付け係数）を不揮発的に保持する。
【００２１】また本発明に係る集積回路装置及びニュー
ロ素子は、前記ペロブスカイト構造の酸化物は、Pr
(1-x) Cax MnO 3 、La(1-x) Cax MnO 3 、又はLa
(1-x-y) Cax Pb y MnO 3 （但し、ｘ＜１、ｙ＜１、ｘ＋
ｙ＜１）で表されるいずれかの物質であることを特徴と
する。
ロ素子は、前記ペロブスカイト構造の酸化物は、Pr
(1-x) Cax MnO 3 、La(1-x) Cax MnO 3 、又はLa
(1-x-y) Cax Pb y MnO 3 （但し、ｘ＜１、ｙ＜１、ｘ＋
ｙ＜１）で表されるいずれかの物質であることを特徴と
する。
【００２２】このような本発明の集積回路装置及びニュ
ーロ素子では、その分析値が、Pr(1 -x) Cax MnO 3 、La
(1-x) Cax MnO 3 、又はLa(1-x-y) Cax Pby MnO 3 （但
し、ｘ＜１、ｙ＜１、ｘ＋ｙ＜１）のいずれかで表され
る酸化物で構成された可変抵抗器（重み付け手段）によ
り、パルス電圧の累積印加回数に応じて抵抗値（重み付
け係数）を変化させると共に、抵抗値（重み付け係数）
を不揮発的に保持する。
ーロ素子では、その分析値が、Pr(1 -x) Cax MnO 3 、La
(1-x) Cax MnO 3 、又はLa(1-x-y) Cax Pby MnO 3 （但
し、ｘ＜１、ｙ＜１、ｘ＋ｙ＜１）のいずれかで表され
る酸化物で構成された可変抵抗器（重み付け手段）によ
り、パルス電圧の累積印加回数に応じて抵抗値（重み付
け係数）を変化させると共に、抵抗値（重み付け係数）
を不揮発的に保持する。
【００２３】また本発明に係る集積回路装置及びニュー
ロ素子は、前記ペロブスカイト構造の酸化物は、Pr0.7
Ca0.3 MnO 3 、La0.65Ca0.35MnO 3 、又はLa0.65Ca
0.175 Pb 0.175 MnO 3 のいずれかの物質であることを特
徴とする。
ロ素子は、前記ペロブスカイト構造の酸化物は、Pr0.7
Ca0.3 MnO 3 、La0.65Ca0.35MnO 3 、又はLa0.65Ca
0.175 Pb 0.175 MnO 3 のいずれかの物質であることを特
徴とする。
【００２４】このような本発明の集積回路装置及びニュ
ーロ素子では、Pr0.7 Ca0.3 MnO 3、La0.65Ca0.35MnO 3
、又はLa0.65Ca0.175 Pb0.175 MnO 3 のいずれかの物
質で構成された可変抵抗器（重み付け手段）により、パ
ルス電圧の累積印加回数に応じて抵抗値（重み付け係
数）を変化させると共に、抵抗値（重み付け係数）を不
揮発的に保持する。
ーロ素子では、Pr0.7 Ca0.3 MnO 3、La0.65Ca0.35MnO 3
、又はLa0.65Ca0.175 Pb0.175 MnO 3 のいずれかの物
質で構成された可変抵抗器（重み付け手段）により、パ
ルス電圧の累積印加回数に応じて抵抗値（重み付け係
数）を変化させると共に、抵抗値（重み付け係数）を不
揮発的に保持する。
【００２５】また本発明に係る集積回路装置は、前記可
変抵抗器が、１又は複数の入力端子それぞれと前記演算
手段との間に直列に接続されていることを特徴とする。
変抵抗器が、１又は複数の入力端子それぞれと前記演算
手段との間に直列に接続されていることを特徴とする。
【００２６】また本発明に係るニューロ素子は、前記重
み付け手段が、１又は複数の入力端子それぞれと前記演
算手段との間に直列に接続されていることを特徴とす
る。
み付け手段が、１又は複数の入力端子それぞれと前記演
算手段との間に直列に接続されていることを特徴とす
る。
【００２７】このような本発明の集積回路装置及びニュ
ーロ素子では、１又は複数の入力端子それぞれと演算手
段との間に可変抵抗器が直列に接続されているので、最
初に負極性のパルス電圧を可変抵抗器（重み付け手段）
にそれぞれ印加しておき、その後に最初の入力パルスと
同極性のパルス電圧を更に印加することにより予め抵抗
値（重み付け係数）を上げておけば、その後に正極性の
入力パルス電圧を反復して印加することにより、その累
積印加数に応じて可変抵抗器（重み付け手段）の抵抗値
が段階的に低下するため、各可変抵抗器の抵抗値の逆数
である重み付け係数の値は増加する。
ーロ素子では、１又は複数の入力端子それぞれと演算手
段との間に可変抵抗器が直列に接続されているので、最
初に負極性のパルス電圧を可変抵抗器（重み付け手段）
にそれぞれ印加しておき、その後に最初の入力パルスと
同極性のパルス電圧を更に印加することにより予め抵抗
値（重み付け係数）を上げておけば、その後に正極性の
入力パルス電圧を反復して印加することにより、その累
積印加数に応じて可変抵抗器（重み付け手段）の抵抗値
が段階的に低下するため、各可変抵抗器の抵抗値の逆数
である重み付け係数の値は増加する。
【００２８】また本発明に係る集積回路装置は、前記可
変抵抗器が、１又は複数の入力端子それぞれと接地電位
との間に直列に接続されており、更に、前記１又は複数
の入力端子それぞれと前記演算手段との間に直列に接続
された固定抵抗器を備えたことを特徴とする。
変抵抗器が、１又は複数の入力端子それぞれと接地電位
との間に直列に接続されており、更に、前記１又は複数
の入力端子それぞれと前記演算手段との間に直列に接続
された固定抵抗器を備えたことを特徴とする。
【００２９】また本発明に係るニューロ素子は、前記重
み付け手段が、１又は複数の入力端子と接地電位との間
に直列に接続されており、更に、前記１又は複数の入力
端子それぞれと前記演算手段との間に直列に接続された
固定抵抗器を備えたことを特徴とする。
み付け手段が、１又は複数の入力端子と接地電位との間
に直列に接続されており、更に、前記１又は複数の入力
端子それぞれと前記演算手段との間に直列に接続された
固定抵抗器を備えたことを特徴とする。
【００３０】このような本発明の集積回路装置及びニュ
ーロ素子では、１又は複数の入力端子それぞれと接地電
位との間に直列に可変抵抗器が接続されており、更に、
１又は複数の入力端子それぞれと演算手段との間に直列
に接続された固定抵抗器を備えているので、可変抵抗器
の抵抗値が増加するに伴って、各入力端子からの入力電
流は各固定抵抗器へより多く流れるようになり、結果的
にニューロ素子の演算手段へ流入する電流も増加する。
ーロ素子では、１又は複数の入力端子それぞれと接地電
位との間に直列に可変抵抗器が接続されており、更に、
１又は複数の入力端子それぞれと演算手段との間に直列
に接続された固定抵抗器を備えているので、可変抵抗器
の抵抗値が増加するに伴って、各入力端子からの入力電
流は各固定抵抗器へより多く流れるようになり、結果的
にニューロ素子の演算手段へ流入する電流も増加する。
【００３１】また本発明に係る集積回路装置は、前記可
変抵抗器は、初期状態において入力されたパルス電圧と
同極性のパルス電圧が印加されることにより抵抗値を増
加させ、初期状態において入力されたパルス電圧と逆極
性のパルス電圧が印加されることにより抵抗値を減少さ
せるようにしてあることを特徴とする。
変抵抗器は、初期状態において入力されたパルス電圧と
同極性のパルス電圧が印加されることにより抵抗値を増
加させ、初期状態において入力されたパルス電圧と逆極
性のパルス電圧が印加されることにより抵抗値を減少さ
せるようにしてあることを特徴とする。
【００３２】また本発明に係るニューロ素子は、前記重
み付け手段は、初期状態において入力されたパルス電圧
と同極性のパルス電圧が印加されることにより一方向へ
重み付け係数を変化させ、初期状態において入力された
パルス電圧と逆極性のパルス電圧が印加されることによ
り逆方向へ重み付け係数を変化させるようにしてあるこ
とを特徴とする。
み付け手段は、初期状態において入力されたパルス電圧
と同極性のパルス電圧が印加されることにより一方向へ
重み付け係数を変化させ、初期状態において入力された
パルス電圧と逆極性のパルス電圧が印加されることによ
り逆方向へ重み付け係数を変化させるようにしてあるこ
とを特徴とする。
【００３３】このような本発明の集積回路装置及びニュ
ーロ素子では、初期状態において入力されたパルス電圧
と同極性のパルス電圧が印加されることにより可変抵抗
器が抵抗値を増加させ、初期状態において入力されたパ
ルス電圧と逆極性のパルス電圧が印加されることにより
抵抗値を減少させる。
ーロ素子では、初期状態において入力されたパルス電圧
と同極性のパルス電圧が印加されることにより可変抵抗
器が抵抗値を増加させ、初期状態において入力されたパ
ルス電圧と逆極性のパルス電圧が印加されることにより
抵抗値を減少させる。
【００３４】
【発明の実施の形態】以下、本発明をその実施の形態を
示す図面に基づいて詳述する。
示す図面に基づいて詳述する。
【００３５】なお、本発明のニューロ素子の重み付け手
段、即ち集積回路装置の可変抵抗器としては、米国特許
ＵＳ６, ２０４, １３９Ｂ１に開示されているような、
常温でのパルス電圧印加により抵抗値が変化し、しかも
不揮発性、即ち電源が遮断された場合にもその時点の抵
抗値を保持し続けるという特性を有するマンガンを含有
するペロブスカイト構造の酸化物、たとえばPr0.7 Ca
0.3 MnO 3 薄膜（以下、ＰＣＭＯ膜という）等により構
成された可変抵抗器を使用する。
段、即ち集積回路装置の可変抵抗器としては、米国特許
ＵＳ６, ２０４, １３９Ｂ１に開示されているような、
常温でのパルス電圧印加により抵抗値が変化し、しかも
不揮発性、即ち電源が遮断された場合にもその時点の抵
抗値を保持し続けるという特性を有するマンガンを含有
するペロブスカイト構造の酸化物、たとえばPr0.7 Ca
0.3 MnO 3 薄膜（以下、ＰＣＭＯ膜という）等により構
成された可変抵抗器を使用する。
【００３６】なお、ペロブスカイト構造とは、ペロブス
キー石（Provskite:CaTiO 3 ）によって最初に解析され
た結晶構造であり、理想格子としての単純立方体構造の
ものを意味する。
キー石（Provskite:CaTiO 3 ）によって最初に解析され
た結晶構造であり、理想格子としての単純立方体構造の
ものを意味する。
【００３７】図３は 本発明で用いる酸化物薄膜（ＰＣ
ＭＯ膜）におけるパルス電圧印加により生じる抵抗値の
変化量を示すグラフである。上述のようなＰＣＭＯの薄
膜にパルス電圧を印加すると、最初はパルス電圧の極性
には拘わらず、パルス電圧の振幅のみに応じて指数関数
的に抵抗値が増加することが示されている。この場合の
抵抗値の変化は滑らかであるため、細かい重み付けの変
化を実現できる。また図３には示していないが、逆に、
最初に印加したパルス電圧とは逆極性のパルス電圧を印
加することによりＰＣＭＯ薄膜の抵抗値が減少する。
ＭＯ膜）におけるパルス電圧印加により生じる抵抗値の
変化量を示すグラフである。上述のようなＰＣＭＯの薄
膜にパルス電圧を印加すると、最初はパルス電圧の極性
には拘わらず、パルス電圧の振幅のみに応じて指数関数
的に抵抗値が増加することが示されている。この場合の
抵抗値の変化は滑らかであるため、細かい重み付けの変
化を実現できる。また図３には示していないが、逆に、
最初に印加したパルス電圧とは逆極性のパルス電圧を印
加することによりＰＣＭＯ薄膜の抵抗値が減少する。
【００３８】図４は本発明で用いる酸化物薄膜（ＰＣＭ
Ｏ膜）における短時間パルス電圧印加により生じる抵抗
値の変化を示すグラフで、(a) は正のパルス、(b) は負
のパルスを印加したときの抵抗値の変化を示している。
Ｏ膜）における短時間パルス電圧印加により生じる抵抗
値の変化を示すグラフで、(a) は正のパルス、(b) は負
のパルスを印加したときの抵抗値の変化を示している。
【００３９】具体的には、上述のようなＰＣＭＯ膜は短
いパルス幅（１０-9秒オーダー）を持つパルス電圧に対
しては図４のグラフに示すような抵抗値の変化を示す。
上述の図３のグラフに示されている特性によれば、パル
ス電圧の振幅に応じて抵抗値が増加するのに対し、図４
(a) のグラフに示されているように、最初に印加された
パルス電圧と同極性（正極性）のパルス電圧（＋３〜＋
５Ｖ）の累積印加回数に応じて抵抗値が増加することが
判る。
いパルス幅（１０-9秒オーダー）を持つパルス電圧に対
しては図４のグラフに示すような抵抗値の変化を示す。
上述の図３のグラフに示されている特性によれば、パル
ス電圧の振幅に応じて抵抗値が増加するのに対し、図４
(a) のグラフに示されているように、最初に印加された
パルス電圧と同極性（正極性）のパルス電圧（＋３〜＋
５Ｖ）の累積印加回数に応じて抵抗値が増加することが
判る。
【００４０】また、最初に印加されたパルス電圧と逆極
性（負極性）のパルス電圧（−３〜−５Ｖ）を印加した
場合は、図４(b) のグラフに示すようにＰＣＭＯ薄膜の
抵抗値はパルス電圧の累積印加回数に応じて減少する。
このパルス電圧の累積印加回数に応じた抵抗値の変化を
利用した可変抵抗器を重み付け手段として利用すること
により、同一の刺激を反復して受けることにより迅速に
反応する、換言すれば学習により敏感になるという人間
の神経細胞の働きを実現することが可能になる。
性（負極性）のパルス電圧（−３〜−５Ｖ）を印加した
場合は、図４(b) のグラフに示すようにＰＣＭＯ薄膜の
抵抗値はパルス電圧の累積印加回数に応じて減少する。
このパルス電圧の累積印加回数に応じた抵抗値の変化を
利用した可変抵抗器を重み付け手段として利用すること
により、同一の刺激を反復して受けることにより迅速に
反応する、換言すれば学習により敏感になるという人間
の神経細胞の働きを実現することが可能になる。
【００４１】以上のような特性に加えて、上述のような
ＰＣＭＯ等のようなマンガンを含有するペロブスカイト
構造の酸化物の薄膜が本来有している不揮発性により、
電源が遮断された後も抵抗値が保持される、即ち重み付
け手段の重み付け係数が電源遮断後も記憶される。ま
た、個々の重み付け手段が後述するように、上述のよう
な酸化物の薄膜の一つの可変抵抗器、またはこれと一つ
の固定抵抗器とで実現可能であるとうことにより、個々
の重み付け手段の占有面積を小さくすることができ、こ
のためにニューロ素子全体のの面積を大幅に縮小でき
る。
ＰＣＭＯ等のようなマンガンを含有するペロブスカイト
構造の酸化物の薄膜が本来有している不揮発性により、
電源が遮断された後も抵抗値が保持される、即ち重み付
け手段の重み付け係数が電源遮断後も記憶される。ま
た、個々の重み付け手段が後述するように、上述のよう
な酸化物の薄膜の一つの可変抵抗器、またはこれと一つ
の固定抵抗器とで実現可能であるとうことにより、個々
の重み付け手段の占有面積を小さくすることができ、こ
のためにニューロ素子全体のの面積を大幅に縮小でき
る。
【００４２】図５は上述のような酸化物の薄膜により構
成される不揮発性可変抵抗器の構造の一例を示す模式図
である。この図５に示されている不揮発性可変抵抗器の
製造方法は以下の如くである。
成される不揮発性可変抵抗器の構造の一例を示す模式図
である。この図５に示されている不揮発性可変抵抗器の
製造方法は以下の如くである。
【００４３】まず最初に、シリコンウェハ１上にSiO2膜
または単結晶絶縁物であるLaAlO 3膜の絶縁膜２を成膜
し、その上にPt、Ir、Tiまたは導電性酸化物YBaCu 3 O
7 を材料とした下部電極３を成膜し、更にその上に分析
値がPr(1-x) Cax MnO 3 、La (1-x) Cax MnO 3 、又はLa
(1-x-y) Cax Pby MnO 3 （但し、ｘ＜１、ｙ＜１、ｘ＋
ｙ＜１）で表されるいずれかの物質、たとえばPr0.7 Ca
0.3 MnO 3 、La0.65Ca 0.35MnO 3 、La0.65Ca0.175 Pb
0.175 MnO 3 等のマンガン酸化膜４をMOCVD 法、スピン
コーティング法、レーザアブレーション、スパッタリン
グ法等で成膜し、その上に上部電極５としてPtを蒸着さ
せる。配線とのコンタクトにはAu、Ag、PtまたはIrO 2
等の導電性酸化物を用いる。
または単結晶絶縁物であるLaAlO 3膜の絶縁膜２を成膜
し、その上にPt、Ir、Tiまたは導電性酸化物YBaCu 3 O
7 を材料とした下部電極３を成膜し、更にその上に分析
値がPr(1-x) Cax MnO 3 、La (1-x) Cax MnO 3 、又はLa
(1-x-y) Cax Pby MnO 3 （但し、ｘ＜１、ｙ＜１、ｘ＋
ｙ＜１）で表されるいずれかの物質、たとえばPr0.7 Ca
0.3 MnO 3 、La0.65Ca 0.35MnO 3 、La0.65Ca0.175 Pb
0.175 MnO 3 等のマンガン酸化膜４をMOCVD 法、スピン
コーティング法、レーザアブレーション、スパッタリン
グ法等で成膜し、その上に上部電極５としてPtを蒸着さ
せる。配線とのコンタクトにはAu、Ag、PtまたはIrO 2
等の導電性酸化物を用いる。
【００４４】なお、図５に示されている例では、絶縁膜
２としてはSiO2膜を、下部電極３としてはTiを下地とし
てPtを、マンガン酸化膜４としてはＰＣＭＯ（Pr0.7 Ca
0.3MnO 3 ）を、上部電極としてはPtをそれぞれ使用し
ている。また、この図５に示さされている不揮発性可変
抵抗器のサイズは、直径が約２００μｍの円形で、厚み
は約３０００Åであり、回路上での占有面積は極めて小
さい。
２としてはSiO2膜を、下部電極３としてはTiを下地とし
てPtを、マンガン酸化膜４としてはＰＣＭＯ（Pr0.7 Ca
0.3MnO 3 ）を、上部電極としてはPtをそれぞれ使用し
ている。また、この図５に示さされている不揮発性可変
抵抗器のサイズは、直径が約２００μｍの円形で、厚み
は約３０００Åであり、回路上での占有面積は極めて小
さい。
【００４５】次に、本発明の集積回路装置、即ちニュー
ロ素子の回路構成について、その基本構成の一例を示す
図１の回路図を参照して説明する。
ロ素子の回路構成について、その基本構成の一例を示す
図１の回路図を参照して説明する。
【００４６】不揮発性可変抵抗器11-1〜11-n（それぞれ
の抵抗値はＲ1 〜Ｒn ）は、米国特許ＵＳ６, ２０４,
１３９Ｂ１で開示されている、常温でのパルス電圧印加
により抵抗値の変化を示す物質、即ちマンガンを含有す
るペロブスカイト構造の酸化物、たとえばPr0.7 Ca0.3
MnO 3 （ＰＣＭＯ）等の薄膜を図５に示されているマン
ガン酸化膜４として使用した構造を有するように形成さ
れる。このような不揮発性抵抗器11-1〜11-nを用いるこ
とにより、印加されたパルス電圧の累積印加回数に応じ
てそれぞれの抵抗値Ｒ1 〜Ｒn を変化させることが可能
となる。
の抵抗値はＲ1 〜Ｒn ）は、米国特許ＵＳ６, ２０４,
１３９Ｂ１で開示されている、常温でのパルス電圧印加
により抵抗値の変化を示す物質、即ちマンガンを含有す
るペロブスカイト構造の酸化物、たとえばPr0.7 Ca0.3
MnO 3 （ＰＣＭＯ）等の薄膜を図５に示されているマン
ガン酸化膜４として使用した構造を有するように形成さ
れる。このような不揮発性抵抗器11-1〜11-nを用いるこ
とにより、印加されたパルス電圧の累積印加回数に応じ
てそれぞれの抵抗値Ｒ1 〜Ｒn を変化させることが可能
となる。
【００４７】図１において破線で囲繞された参照符号１
２で示された部分が演算部であり、神経細胞の細胞体に
相当する。この演算部１２の回路そのものは一例として
文献「アナログVLSIと神経システム」（Carver Mead
著、臼井支朗／米津宏雄訳、株式会社トッパン発行）に
掲載されているものを採用している。この演算部１２の
回路は具体的には、二つのキャパシタ14-1、14-2を含む
容量性分割回路、増幅器121 、二つのトランジスタMa、
Mbを含むリセット回路からなり、神経細胞において軸索
小丘が神経パルスを発生し、その後に元の状態に戻ると
いう機能を電子回路で実現している。演算部１２には入
力端子Ｉ1 〜Ｉn （それぞれへの入力信号の電圧値はＶ
1 〜Ｖn ）から不揮発性可変抵抗器11-1〜11-nを介して
他（前段）のニューロ素子の出力が入力信号として与え
られており、これらがシナプス及び他の神経細胞の軸索
に相当する。
２で示された部分が演算部であり、神経細胞の細胞体に
相当する。この演算部１２の回路そのものは一例として
文献「アナログVLSIと神経システム」（Carver Mead
著、臼井支朗／米津宏雄訳、株式会社トッパン発行）に
掲載されているものを採用している。この演算部１２の
回路は具体的には、二つのキャパシタ14-1、14-2を含む
容量性分割回路、増幅器121 、二つのトランジスタMa、
Mbを含むリセット回路からなり、神経細胞において軸索
小丘が神経パルスを発生し、その後に元の状態に戻ると
いう機能を電子回路で実現している。演算部１２には入
力端子Ｉ1 〜Ｉn （それぞれへの入力信号の電圧値はＶ
1 〜Ｖn ）から不揮発性可変抵抗器11-1〜11-nを介して
他（前段）のニューロ素子の出力が入力信号として与え
られており、これらがシナプス及び他の神経細胞の軸索
に相当する。
【００４８】図１に示す本発明のニューロ素子では、最
初に負極性のパルス電圧を重み付け手段である不揮発性
可変抵抗器11-1〜11-nにそれぞれ印加しておき、その後
に最初の入力パルスと同極性のパルス電圧を更に印加す
ることにより予め抵抗値を上げておく。その後の入力
で、正極性の入力電圧Ｖ1 〜Ｖn が入力端子Ｉ1 〜Ｉn
から不揮発性可変抵抗器11-1〜11-nにそれぞれ印加さ
れ、各不揮発性可変抵抗器11-1〜11-nを介して電流が算
術和されて演算部１２へ流入する。この際の電流値の総
量Ｉは Ｉ＝ΣＶi ／Ｒi ＝Ｖ1 ／Ｒ1 ＋Ｖ2 ／Ｒ2 ＋Ｖ3 ／Ｒ3 ＋…＋Ｖn ／Ｒ
n となる。
初に負極性のパルス電圧を重み付け手段である不揮発性
可変抵抗器11-1〜11-nにそれぞれ印加しておき、その後
に最初の入力パルスと同極性のパルス電圧を更に印加す
ることにより予め抵抗値を上げておく。その後の入力
で、正極性の入力電圧Ｖ1 〜Ｖn が入力端子Ｉ1 〜Ｉn
から不揮発性可変抵抗器11-1〜11-nにそれぞれ印加さ
れ、各不揮発性可変抵抗器11-1〜11-nを介して電流が算
術和されて演算部１２へ流入する。この際の電流値の総
量Ｉは Ｉ＝ΣＶi ／Ｒi ＝Ｖ1 ／Ｒ1 ＋Ｖ2 ／Ｒ2 ＋Ｖ3 ／Ｒ3 ＋…＋Ｖn ／Ｒ
n となる。
【００４９】但し、この例では正極性の入力パルス電圧
を反復して印加することにより、その累積印加数に応じ
て不揮発性可変抵抗器11-1〜11-nの抵抗値Ｒ1 〜Ｒn が
段階的に低下するため、各不揮発性可変抵抗器11-1〜11
-nの抵抗値Ｒ1 〜Ｒn の逆数である重み付け係数Ｗ1 〜
Ｗn の値は増加する。なお、前述の図１１における物理
量θには電流Ｉが、重み付け係数Ｗ1 〜Ｗn には１／Ｒ
1 〜１／Ｒn が関係しており、実質的にはこの図１に示
されている回路は従来技術として例示した図１１に示さ
れている回路と等価である。
を反復して印加することにより、その累積印加数に応じ
て不揮発性可変抵抗器11-1〜11-nの抵抗値Ｒ1 〜Ｒn が
段階的に低下するため、各不揮発性可変抵抗器11-1〜11
-nの抵抗値Ｒ1 〜Ｒn の逆数である重み付け係数Ｗ1 〜
Ｗn の値は増加する。なお、前述の図１１における物理
量θには電流Ｉが、重み付け係数Ｗ1 〜Ｗn には１／Ｒ
1 〜１／Ｒn が関係しており、実質的にはこの図１に示
されている回路は従来技術として例示した図１１に示さ
れている回路と等価である。
【００５０】ところで、各不揮発性可変抵抗器11-1〜11
-nを構成するＰＣＭＯには、最初にパルス電圧が印加さ
れた場合にその極性には拘わらず抵抗値が増加し、それ
以降はこの初期入力パルスと同極性のパルス電圧が印加
された場合には抵抗値が増加し、逆極性のパルス電圧が
印加された場合には抵抗値が減少するという特徴があ
る。更に、この不揮発性可変抵抗器11-1〜11-nは抵抗値
を減少させるよりも増加させる場合の方が制御が容易で
あるという特性がある。従って、不揮発性可変抵抗器11
-1〜11-nの数が増加するに伴って、制御を容易にすると
いう観点から、重み付け手段の重み付け係数を増加させ
ることにより入力電流を増加させるという回路設計を採
用すれば、非常に取り扱いが容易なニューロ素子を実現
することが可能になる。
-nを構成するＰＣＭＯには、最初にパルス電圧が印加さ
れた場合にその極性には拘わらず抵抗値が増加し、それ
以降はこの初期入力パルスと同極性のパルス電圧が印加
された場合には抵抗値が増加し、逆極性のパルス電圧が
印加された場合には抵抗値が減少するという特徴があ
る。更に、この不揮発性可変抵抗器11-1〜11-nは抵抗値
を減少させるよりも増加させる場合の方が制御が容易で
あるという特性がある。従って、不揮発性可変抵抗器11
-1〜11-nの数が増加するに伴って、制御を容易にすると
いう観点から、重み付け手段の重み付け係数を増加させ
ることにより入力電流を増加させるという回路設計を採
用すれば、非常に取り扱いが容易なニューロ素子を実現
することが可能になる。
【００５１】このような理由から、図２の回路図に示す
ように、各不揮発性可変抵抗器11-1〜11-nを各入力端子
Ｉ1 〜Ｉn と接地電位との間に直列に接続し、また各入
力端子Ｉ1 〜Ｉn と演算部１２との間に固定抵抗器13-1
〜13-nをそれぞれ直列に接続することにより、演算部１
２への入力パルス電圧を固定抵抗器13-1〜13-nを介して
入力させる構成が有効である。不揮発性可変抵抗器11-1
〜11-nの抵抗値Ｒ1 〜Ｒn が増加するに伴って、各入力
端子Ｉ1 〜Ｉn からの入力電流は各固定抵抗器13-1〜13
-nへより多く流れるようになり、結果的にニューロ素子
の演算部１２へ流入する電流も増加する。
ように、各不揮発性可変抵抗器11-1〜11-nを各入力端子
Ｉ1 〜Ｉn と接地電位との間に直列に接続し、また各入
力端子Ｉ1 〜Ｉn と演算部１２との間に固定抵抗器13-1
〜13-nをそれぞれ直列に接続することにより、演算部１
２への入力パルス電圧を固定抵抗器13-1〜13-nを介して
入力させる構成が有効である。不揮発性可変抵抗器11-1
〜11-nの抵抗値Ｒ1 〜Ｒn が増加するに伴って、各入力
端子Ｉ1 〜Ｉn からの入力電流は各固定抵抗器13-1〜13
-nへより多く流れるようになり、結果的にニューロ素子
の演算部１２へ流入する電流も増加する。
【００５２】以上のことから、図２に示すニューロ素子
では、図１に示すニューロ素子のように予め各不揮発性
可変抵抗器11-1〜11-nの抵抗値を上げておく必要がない
と共に、ニューロ素子の利用目的に合わせて予め各固定
抵抗器13-1〜13-nの抵抗値を固定的に設定しておくこと
ができるという利点もある。
では、図１に示すニューロ素子のように予め各不揮発性
可変抵抗器11-1〜11-nの抵抗値を上げておく必要がない
と共に、ニューロ素子の利用目的に合わせて予め各固定
抵抗器13-1〜13-nの抵抗値を固定的に設定しておくこと
ができるという利点もある。
【００５３】図１及び図２に示されているニューロ素子
の演算部１２の動作原理は以下の通りである。なお、演
算部１２は、各不揮発性可変抵抗器11-1〜11-nの出力端
が共通に、または各固定抵抗器13-1〜13-nの出力端が共
通にそれぞれ一端に接続され、接地電位が他端に接続さ
れたキャパシタ14-1（容量値はＣ1 ）と、このキャパシ
タ14-1の一端が入力端に接続された増幅器121 と、この
増幅器121 の出力端に一端が、増幅器121 の入力端に他
端がそれぞれ接続されてフィードバックループを形成す
るキャパシタ14-2（容量値はＣ2 ）と、増幅器121 の入
力端と接地電位との間に直列に接続されたトランジスタ
Ma、Mbとで構成されている。なお、トランジスタMaのゲ
ートには増幅器121 の出力端が、トランジスタMbのゲー
トには次段に接続されているニューロ素子の出力Ｖback
がそれぞれ接続されている。
の演算部１２の動作原理は以下の通りである。なお、演
算部１２は、各不揮発性可変抵抗器11-1〜11-nの出力端
が共通に、または各固定抵抗器13-1〜13-nの出力端が共
通にそれぞれ一端に接続され、接地電位が他端に接続さ
れたキャパシタ14-1（容量値はＣ1 ）と、このキャパシ
タ14-1の一端が入力端に接続された増幅器121 と、この
増幅器121 の出力端に一端が、増幅器121 の入力端に他
端がそれぞれ接続されてフィードバックループを形成す
るキャパシタ14-2（容量値はＣ2 ）と、増幅器121 の入
力端と接地電位との間に直列に接続されたトランジスタ
Ma、Mbとで構成されている。なお、トランジスタMaのゲ
ートには増幅器121 の出力端が、トランジスタMbのゲー
トには次段に接続されているニューロ素子の出力Ｖback
がそれぞれ接続されている。
【００５４】演算部１２への入力電流がキャパシタ14-1
に流入して電荷が蓄積してゆくと、これに伴なってキャ
パシタ14-1の一端（増幅器121 の入力端）の電位Ｖinが
上昇する。Ｖinが比較的低い間は、増幅器122 の利得が
１以下であるためにキャパシタ14-2を介した正のフィー
ドバックはほとんど機能せず、Ｖinの上昇は比較的緩や
かである。しかし、Ｖinがある値にまで上昇すると増幅
器122 の利得が急激に増加し、これに伴なって増幅器12
2 の出力端の電位Ｖout の増加分がキャパシタ14-2を介
した正のフィードバックによりＣ2 ／（Ｃ1 ＋Ｃ2 ）倍
分だけ増幅器121 の入力端へフィードバックされるた
め、増幅器121 の出力信号、即ち演算部12の出力信号の
電圧Ｖout は急激に電源電圧ＶDDまで上昇する。これが
神経細胞における発火に相当する。
に流入して電荷が蓄積してゆくと、これに伴なってキャ
パシタ14-1の一端（増幅器121 の入力端）の電位Ｖinが
上昇する。Ｖinが比較的低い間は、増幅器122 の利得が
１以下であるためにキャパシタ14-2を介した正のフィー
ドバックはほとんど機能せず、Ｖinの上昇は比較的緩や
かである。しかし、Ｖinがある値にまで上昇すると増幅
器122 の利得が急激に増加し、これに伴なって増幅器12
2 の出力端の電位Ｖout の増加分がキャパシタ14-2を介
した正のフィードバックによりＣ2 ／（Ｃ1 ＋Ｃ2 ）倍
分だけ増幅器121 の入力端へフィードバックされるた
め、増幅器121 の出力信号、即ち演算部12の出力信号の
電圧Ｖout は急激に電源電圧ＶDDまで上昇する。これが
神経細胞における発火に相当する。
【００５５】実際の神経細胞においては、軸索小丘にお
ける正のフィードバックは電圧に依存したナトリウムチ
ャネルによってなされており、細胞体内部の電位が上昇
することによりナトリウムチャネルが開いてナトリウム
電流が増加することにより、ナトリウムの反転電位（５
５ｍＶ）に向かって細胞質をより正にする。即ち、キャ
パシタ14-2による正のフィードバックは、神経細胞にお
けるナトリウムチャネルによる正のフィードバックの役
目を果たしていることになる。一方、キャパシタ14-1は
細胞膜の役目を担っている。
ける正のフィードバックは電圧に依存したナトリウムチ
ャネルによってなされており、細胞体内部の電位が上昇
することによりナトリウムチャネルが開いてナトリウム
電流が増加することにより、ナトリウムの反転電位（５
５ｍＶ）に向かって細胞質をより正にする。即ち、キャ
パシタ14-2による正のフィードバックは、神経細胞にお
けるナトリウムチャネルによる正のフィードバックの役
目を果たしていることになる。一方、キャパシタ14-1は
細胞膜の役目を担っている。
【００５６】リセット回路は、増幅器121 の出力端の電
位Ｖout と次段に接続されているニューロ素子の出力電
位Ｖbackとが共に十分高くなった場合にそれぞれをゲー
トへの入力としているトランジスタMa及びMbが共に導通
することにより、キャパシタ14-1に蓄積されていた電荷
が接地電位へ流出するため、演算部１２がリセットされ
るようになっている。従って、各ニューロ素子は、自身
の出力が安定し、更にこの出力が次段のニューロ素子を
発火させた後にリセットされることになる。
位Ｖout と次段に接続されているニューロ素子の出力電
位Ｖbackとが共に十分高くなった場合にそれぞれをゲー
トへの入力としているトランジスタMa及びMbが共に導通
することにより、キャパシタ14-1に蓄積されていた電荷
が接地電位へ流出するため、演算部１２がリセットされ
るようになっている。従って、各ニューロ素子は、自身
の出力が安定し、更にこの出力が次段のニューロ素子を
発火させた後にリセットされることになる。
【００５７】上述のようなニューロ素子のリセット動作
は神経細胞におけるカリウムチャネルの作用と同等であ
る。カリウムチャネルはナトリウムチャネルよりも数が
多いものの、細胞質電位を変化させる反応が鈍く、神経
細胞がナトリウムチャネルの作用で完全に脱分極した後
に徐々に開いたチャネルの数を増加させる共に、一方で
は開いたナトリウムチャネルはこのチャネル本来の不活
性のために減少してゆく。開いたカリウムチャネルが開
いたナトリウムチャネルよりも多くなると、細胞質はカ
リウムの反転電位（−９２ｍＶ）に向かって負になる。
細胞体が再分極すると、開いたナトリウムチャネルが急
速に減少し、ナトリウム電流も減少して細胞質電位を更
に低下させる。最終的にはカリウムチャネルも閉じ、細
胞体は再び発火可能な状態に戻る。
は神経細胞におけるカリウムチャネルの作用と同等であ
る。カリウムチャネルはナトリウムチャネルよりも数が
多いものの、細胞質電位を変化させる反応が鈍く、神経
細胞がナトリウムチャネルの作用で完全に脱分極した後
に徐々に開いたチャネルの数を増加させる共に、一方で
は開いたナトリウムチャネルはこのチャネル本来の不活
性のために減少してゆく。開いたカリウムチャネルが開
いたナトリウムチャネルよりも多くなると、細胞質はカ
リウムの反転電位（−９２ｍＶ）に向かって負になる。
細胞体が再分極すると、開いたナトリウムチャネルが急
速に減少し、ナトリウム電流も減少して細胞質電位を更
に低下させる。最終的にはカリウムチャネルも閉じ、細
胞体は再び発火可能な状態に戻る。
【００５８】現実の回路ではキャパシタ14-1にリークが
あるため、他のニューロ素子からの信号入力、即ち各入
力端子Ｉ1 〜Ｉn への入力信号が途絶えればいずれキャ
パシタ14-1の電荷は全てリークしてしまう。従って、上
述のようなリセット回路は必ずしも必要ではないが、キ
ャパシタ14-1の電荷が全てリークしてしまう以前に連続
してニューロ素子を発火させる必要がある場合には、キ
ャパシタ14-1の電荷を強制的にリークさせるために備え
ておくべきである。
あるため、他のニューロ素子からの信号入力、即ち各入
力端子Ｉ1 〜Ｉn への入力信号が途絶えればいずれキャ
パシタ14-1の電荷は全てリークしてしまう。従って、上
述のようなリセット回路は必ずしも必要ではないが、キ
ャパシタ14-1の電荷が全てリークしてしまう以前に連続
してニューロ素子を発火させる必要がある場合には、キ
ャパシタ14-1の電荷を強制的にリークさせるために備え
ておくべきである。
【００５９】図６は本発明の集積回路装置及びニューロ
素子の発火に至る時間を模式的に示すグラフである。具
体的には、図６は重み付け手段、即ち可変抵抗器を上述
のようなマンガンを含有するペロブスカイト構造の酸化
物とした本発明のニューロ素子の発火に至る時間を示す
グラフであり、本発明の集積回路装置及びニューロ素子
の可変抵抗器（重み付け手段）に一連のパルス電圧を反
復して印加する都度、抵抗値が変化する、換言すれば演
算部１２の増幅器１２１への流入電流の電圧（Ｖin）が
変化する様子を示している。
素子の発火に至る時間を模式的に示すグラフである。具
体的には、図６は重み付け手段、即ち可変抵抗器を上述
のようなマンガンを含有するペロブスカイト構造の酸化
物とした本発明のニューロ素子の発火に至る時間を示す
グラフであり、本発明の集積回路装置及びニューロ素子
の可変抵抗器（重み付け手段）に一連のパルス電圧を反
復して印加する都度、抵抗値が変化する、換言すれば演
算部１２の増幅器１２１への流入電流の電圧（Ｖin）が
変化する様子を示している。
【００６０】まず、１回目に一連のパルス電圧を反復し
て印加した場合の電圧Ｖinの上昇の程度は比較的緩やか
であり、タイミングｔ１において増幅器１２１の閾値電
圧ＴＨに達して発火する。この後演算部１２を一旦リセ
ットして２回目に一連のパルス電圧を反復して印加した
場合の電圧Ｖinの上昇の程度は１回目に比してやや急激
になる。これは、１回目の一連のパルス電圧の印加によ
って各不揮発性可変抵抗器11-1〜11-nの抵抗値が既に変
化しており、またそれが不揮発的に保持されているた
め、キャパシタ14-1への電荷の蓄積が１回目に比して迅
速に行なわれるためである。この結果、２回目に一連の
パルス電圧を反復して印加した場合の発火タイミングは
１回目のｔ１よりも短時間のｔ２となる。更に、上述同
様にして、３回目に一連のパルス電圧を反復して印加し
た場合の発火タイミングはｔ２よりも更に短時間のｔ３
となる。
て印加した場合の電圧Ｖinの上昇の程度は比較的緩やか
であり、タイミングｔ１において増幅器１２１の閾値電
圧ＴＨに達して発火する。この後演算部１２を一旦リセ
ットして２回目に一連のパルス電圧を反復して印加した
場合の電圧Ｖinの上昇の程度は１回目に比してやや急激
になる。これは、１回目の一連のパルス電圧の印加によ
って各不揮発性可変抵抗器11-1〜11-nの抵抗値が既に変
化しており、またそれが不揮発的に保持されているた
め、キャパシタ14-1への電荷の蓄積が１回目に比して迅
速に行なわれるためである。この結果、２回目に一連の
パルス電圧を反復して印加した場合の発火タイミングは
１回目のｔ１よりも短時間のｔ２となる。更に、上述同
様にして、３回目に一連のパルス電圧を反復して印加し
た場合の発火タイミングはｔ２よりも更に短時間のｔ３
となる。
【００６１】このように、発火するタイミングが次第に
迅速になるということは、同一の信号を多数回印加すれ
ばするほど本発明のニューロ素子が敏感に反応すること
を意味しており、人間の神経細胞により近いニューロ素
子が実現されることを意味している。
迅速になるということは、同一の信号を多数回印加すれ
ばするほど本発明のニューロ素子が敏感に反応すること
を意味しており、人間の神経細胞により近いニューロ素
子が実現されることを意味している。
【００６２】なお、従来のカルゴゲン化合物からなる可
変抵抗器を重み付け手段として用いた場合、同一の入力
信号を反復して印加しても可変抵抗器の抵抗値に変化が
生じないため、発火タイミングは不変である。また、従
来のカルゴゲン化合物からなる可変抵抗器を使用した重
み付け手段では、入力パルス電圧として少なくともｔ３
の期間以上のパルス幅を与えなければ発火しないが、本
発明では、入力パルス電圧として、ｔ３の期間未満のパ
ルス幅であっても反復して与え続ければ、いづれは発火
する。その理由は、パルス電圧を反復して与えることに
より、可変抵抗器の抵抗値が徐々に低下して必ず入力パ
ルスが発火するのに適応したパルス幅になるためであ
る。
変抵抗器を重み付け手段として用いた場合、同一の入力
信号を反復して印加しても可変抵抗器の抵抗値に変化が
生じないため、発火タイミングは不変である。また、従
来のカルゴゲン化合物からなる可変抵抗器を使用した重
み付け手段では、入力パルス電圧として少なくともｔ３
の期間以上のパルス幅を与えなければ発火しないが、本
発明では、入力パルス電圧として、ｔ３の期間未満のパ
ルス幅であっても反復して与え続ければ、いづれは発火
する。その理由は、パルス電圧を反復して与えることに
より、可変抵抗器の抵抗値が徐々に低下して必ず入力パ
ルスが発火するのに適応したパルス幅になるためであ
る。
【００６３】ところで、演算部１２、特に増幅器121 に
関しては種々の実施の形態が可能であるが、図７の回路
図に示すような２個のインバータ２２、２３を直列に接
続した構成が最も簡単である。但し、入力信号が生き残
っている状態でトランジスタMa、Mbからなるリセット回
路を活性化させてリセットした場合には出力が発振して
しまう虞がある。この問題は、現実の神経細胞では、電
子回路ほどには高速なクロックで動作しているわけでは
ないため、シナプスへの入力が衰えるまでの時間が十分
である場合が多く、それほど大きな問題にはならない。
しかし、半導体により実現される高速動作するニューロ
素子では出力信号の発振の問題に関しては十分考慮する
必要がある。
関しては種々の実施の形態が可能であるが、図７の回路
図に示すような２個のインバータ２２、２３を直列に接
続した構成が最も簡単である。但し、入力信号が生き残
っている状態でトランジスタMa、Mbからなるリセット回
路を活性化させてリセットした場合には出力が発振して
しまう虞がある。この問題は、現実の神経細胞では、電
子回路ほどには高速なクロックで動作しているわけでは
ないため、シナプスへの入力が衰えるまでの時間が十分
である場合が多く、それほど大きな問題にはならない。
しかし、半導体により実現される高速動作するニューロ
素子では出力信号の発振の問題に関しては十分考慮する
必要がある。
【００６４】このようなニューロ素子における出力信号
の発振を防止するためには、リセット回路のトランジス
タMbのゲートへの入力Ｖbackとして次段のニューロ素子
からではなく、十分先の段のニューロ素子の出力を接続
すること、リセット回路のトランジスタの駆動能力を十
分に高くすること、各ニューロ素子の出力端にパストラ
ンジスタを接続して次段への入力をクロック制御する、
等の対策をとればよいことになる。
の発振を防止するためには、リセット回路のトランジス
タMbのゲートへの入力Ｖbackとして次段のニューロ素子
からではなく、十分先の段のニューロ素子の出力を接続
すること、リセット回路のトランジスタの駆動能力を十
分に高くすること、各ニューロ素子の出力端にパストラ
ンジスタを接続して次段への入力をクロック制御する、
等の対策をとればよいことになる。
【００６５】増幅器121 の他の実施の形態としては、図
８の回路図に示すようなレベルシフタ24を使用してもよ
い。図７の回路図に示されているインバータを２つ直列
接続した構成に比して、図８の回路図に示されているレ
ベルシフタ24を使用した構成では発振を生じた場合の発
振周期が比較的長い。このため、高速動作中であれば万
一発振が発生してもその発振のピークに達する以前に前
段からの入力が衰えたり、またはリセット動作が完了し
ていたりする場合が多いので、回路の暴走を回避できる
可能性が高い。但し、図８にも示されているように、増
幅器121 としてのレベルシフタ24のトランジスタ数が６
個に増加するため、重み付け手段での占有面積の減少を
相殺してしまう虞がある。
８の回路図に示すようなレベルシフタ24を使用してもよ
い。図７の回路図に示されているインバータを２つ直列
接続した構成に比して、図８の回路図に示されているレ
ベルシフタ24を使用した構成では発振を生じた場合の発
振周期が比較的長い。このため、高速動作中であれば万
一発振が発生してもその発振のピークに達する以前に前
段からの入力が衰えたり、またはリセット動作が完了し
ていたりする場合が多いので、回路の暴走を回避できる
可能性が高い。但し、図８にも示されているように、増
幅器121 としてのレベルシフタ24のトランジスタ数が６
個に増加するため、重み付け手段での占有面積の減少を
相殺してしまう虞がある。
【００６６】一方、増幅器121 として図９の回路図に示
されているように、差動増幅器25を使用した場合には、
基準電位ＶREF を変更することによりニューロ素子の出
力の閾値を変更することができる。この場合、ＶREF を
高くするとニューロ素子の出力の閾値も上昇して出力が
出始めるまでに必要になる電流量が多くなるため、ニュ
ーロ素子自体が不活性な方向に進む。
されているように、差動増幅器25を使用した場合には、
基準電位ＶREF を変更することによりニューロ素子の出
力の閾値を変更することができる。この場合、ＶREF を
高くするとニューロ素子の出力の閾値も上昇して出力が
出始めるまでに必要になる電流量が多くなるため、ニュ
ーロ素子自体が不活性な方向に進む。
【００６７】厳密に同等ということではないが、ニュー
ロ素子を外から見た場合、上述の働きは神経細胞におい
て塩素チャネルの働きに非常に類似している。塩素チャ
ネルは細胞質電位を変えることなく膜のコンダクタンス
を上昇させる効果があるため、細胞膜に対するナトリウ
ム及びカリウムの影響を小さくする。この結果、シナプ
スからの入力に対する神経細胞の反応が鈍くなる。
ロ素子を外から見た場合、上述の働きは神経細胞におい
て塩素チャネルの働きに非常に類似している。塩素チャ
ネルは細胞質電位を変えることなく膜のコンダクタンス
を上昇させる効果があるため、細胞膜に対するナトリウ
ム及びカリウムの影響を小さくする。この結果、シナプ
スからの入力に対する神経細胞の反応が鈍くなる。
【００６８】図９の回路図に示す差動増幅器は増幅能力
が不十分な場合が多いため、図１０の回路図に示すよう
にインバータ26を介装することにより入出力特性を向上
させることができる。
が不十分な場合が多いため、図１０の回路図に示すよう
にインバータ26を介装することにより入出力特性を向上
させることができる。
【００６９】
【発明の効果】以上に詳述したように、本発明の集積回
路装置及びニューロ素子によれば、常温でパルス電圧の
印加回数の累積数に応じて抵抗値が変化し、しかもこの
抵抗値を不揮発的に保持する酸化物薄膜、具体的にはマ
ンガンを含有するペロブスカイト構造の酸化物の薄膜を
使用して可変抵抗器を形成することにより、従来のニュ
ーロ素子のようにパルス電圧の振幅に応じて重み付けを
変化させることもでき、なおかつ過去に入力されたパル
ス電圧の累積印加数に対して重み付けを変化させること
ができるため、人間の神経細胞により近いニューロ素子
を実現することができる。
路装置及びニューロ素子によれば、常温でパルス電圧の
印加回数の累積数に応じて抵抗値が変化し、しかもこの
抵抗値を不揮発的に保持する酸化物薄膜、具体的にはマ
ンガンを含有するペロブスカイト構造の酸化物の薄膜を
使用して可変抵抗器を形成することにより、従来のニュ
ーロ素子のようにパルス電圧の振幅に応じて重み付けを
変化させることもでき、なおかつ過去に入力されたパル
ス電圧の累積印加数に対して重み付けを変化させること
ができるため、人間の神経細胞により近いニューロ素子
を実現することができる。
【００７０】また図６のグラフに示されているように、
本発明のニューロ素子では、一連のパルス電圧を反復し
て印加する都度、演算部への流入電流の電圧（Ｖin）が
より迅速に高くなるため、発火タイミングが次第に迅速
になる。発火タイミングが早いということは、同一の信
号を多数回印加すればするほど敏感に反応することを意
味しており、人間の神経細胞により近いニューロ素子が
実現される。
本発明のニューロ素子では、一連のパルス電圧を反復し
て印加する都度、演算部への流入電流の電圧（Ｖin）が
より迅速に高くなるため、発火タイミングが次第に迅速
になる。発火タイミングが早いということは、同一の信
号を多数回印加すればするほど敏感に反応することを意
味しており、人間の神経細胞により近いニューロ素子が
実現される。
【００７１】また本発明の本発明の集積回路装置及びニ
ューロ素子によれば、重み付け手段に固定抵抗器と不揮
発性可変抵抗器を組み合わせたものを用いることによ
り、抵抗値を増加させる際の方が制御が容易であるとい
う不揮発性可変抵抗器の性質を利用できる上、不揮発性
可変抵抗器の抵抗値を予め上げておく必要もなくなるの
で、ニューロ素子回路の利用目的に合わせて固定抵抗器
の抵抗値を設定しておくこともできるようになる。
ューロ素子によれば、重み付け手段に固定抵抗器と不揮
発性可変抵抗器を組み合わせたものを用いることによ
り、抵抗値を増加させる際の方が制御が容易であるとい
う不揮発性可変抵抗器の性質を利用できる上、不揮発性
可変抵抗器の抵抗値を予め上げておく必要もなくなるの
で、ニューロ素子回路の利用目的に合わせて固定抵抗器
の抵抗値を設定しておくこともできるようになる。
【００７２】更に本発明の集積回路装置及びニューロ素
子によれば、重み付け手段が回路上で占有する面積を非
常に小さくすることが可能になる。
子によれば、重み付け手段が回路上で占有する面積を非
常に小さくすることが可能になる。
【図１】本発明の集積回路装置、即ちニューロ素子の回
路構成の基本構成の一例を示す回路図である。
路構成の基本構成の一例を示す回路図である。
【図２】本発明の集積回路装置、即ちニューロ素子の回
路構成の基本構成の他の例を示す回路図である。
路構成の基本構成の他の例を示す回路図である。
【図３】本発明で用いる酸化物薄膜（ＰＣＭＯ膜）にお
けるパルス電圧印加により生じる抵抗値の変化量を示す
グラフである。
けるパルス電圧印加により生じる抵抗値の変化量を示す
グラフである。
【図４】本発明で用いる酸化物薄膜（ＰＣＭＯ膜）にお
ける短時間パルス電圧印加により生じる抵抗値の変化を
示すグラフで、(a) は正のパルス、(b) は負のパルスを
印加したときの抵抗値の変化を示している。
ける短時間パルス電圧印加により生じる抵抗値の変化を
示すグラフで、(a) は正のパルス、(b) は負のパルスを
印加したときの抵抗値の変化を示している。
【図５】本発明の集積回路装置の酸化物薄膜（ＰＣＭＯ
膜）により構成される不揮発性可変抵抗器の構造の一例
を示す模式図である。
膜）により構成される不揮発性可変抵抗器の構造の一例
を示す模式図である。
【図６】本発明の集積回路装置及びニューロ素子の発火
に至る時間を模式的に示すグラフである。
に至る時間を模式的に示すグラフである。
【図７】本発明の実施形態の一例を示すニューロ素子の
演算部の回路図である。
演算部の回路図である。
【図８】本発明の実施形態の一例を示すニューロ素子の
演算部の回路図である。
演算部の回路図である。
【図９】本発明の実施形態の一例を示すニューロ素子の
演算部の回路図である。
演算部の回路図である。
【図１０】本発明の実施形態の一例を示すニューロ素子
の演算部の回路図である。
の演算部の回路図である。
【図１１】ニューロ素子の概念を説明するための模式図
である。
である。
【図１２】従来の一般的なニューロ素子の回路図であ
る。
る。
１２ 演算部
11-1〜11-n 可変抵抗器
13-1〜13-n 固定抵抗器
Claims (14)
- 【請求項１】 パルス電圧の累積印加回数に応じて抵抗
値を変化させると共に、抵抗値を不揮発的に保持する物
質にて作成された可変抵抗器と、 該可変抵抗器によって変換された入力信号に基づいて演
算を行い、演算結果が所定値を越えた場合に所定の出力
信号を出力する演算手段とを備えたことを特徴とする集
積回路装置。 - 【請求項２】 前記物質は、少なくともマンガンを含有
するペロブスカイト構造の酸化物であることを特徴とす
る請求項１に記載の集積回路装置。 - 【請求項３】 前記ペロブスカイト構造の酸化物は、Pr
(1-x) Cax MnO 3 、La(1-x) Cax MnO 3 、又はLa
(1-x-y) Cax Pby MnO 3 （但し、ｘ＜１、ｙ＜１、ｘ＋
ｙ＜１）で表されるいずれかの物質であることを特徴と
する請求項２に記載の集積回路装置。 - 【請求項４】 前記ペロブスカイト構造の酸化物は、Pr
0.7 Ca0.3 MnO 3 、La0.65Ca0.35MnO 3 、又はLa0.65Ca
0.175 Pb0.175 MnO 3 のいずれかの物質であることを特
徴とする請求項２に記載の集積回路装置。 - 【請求項５】 前記可変抵抗器が、１又は複数の入力端
子それぞれと前記演算手段との間に直列に接続されてい
ることを特徴とする請求項１乃至４のいずれかに記載の
集積回路装置。 - 【請求項６】 前記可変抵抗器が、１又は複数の入力端
子それぞれと接地電位との間に直列に接続されており、
更に、前記１又は複数の入力端子それぞれと前記演算手
段との間に直列に接続された固定抵抗器を備えたことを
特徴とする請求項１乃至４のいずれかに記載の集積回路
装置。 - 【請求項７】 前記可変抵抗器は、初期状態において入
力されたパルス電圧と同極性のパルス電圧が印加される
ことにより抵抗値を増加させ、初期状態において入力さ
れたパルス電圧と逆極性のパルス電圧が印加されること
により抵抗値を減少させるようにしてあることを特徴と
する請求項１乃至６のいずれかに記載の集積回路装置。 - 【請求項８】 パルス電圧の累積印加回数に応じて重み
付け係数を変化させると共に、重み付け係数を不揮発的
に保持する物質にて形成された可変抵抗器からなる重み
付け手段と、 該重み付け手段によって重み付けされた入力信号に基づ
いて演算を行い、演算結果が所定値を越えた場合に発火
して所定の出力信号を出力する演算手段とを備えたこと
を特徴とするニューロ素子。 - 【請求項９】 前記物質は、少なくともマンガンを含有
するペロブスカイト構造の酸化物であることを特徴とす
る請求項８に記載のニューロ素子。 - 【請求項１０】 前記ペロブスカイト構造の酸化物は、
Pr(1-x) Cax MnO 3、La(1-x) Cax MnO 3 、又はLa
(1-x-y) Cax Pby MnO 3 （但し、ｘ＜１、ｙ＜１、ｘ＋
ｙ＜１）で表されるいずれかの物質であることを特徴と
する請求項９に記載のニューロ素子。 - 【請求項１１】 前記ペロブスカイト構造の酸化物は、
Pr0.7 Ca0.3 MnO 3、La0.65Ca0.35MnO 3 、又はLa0.65C
a0.175 Pb0.175 MnO 3 のいずれかの物質であることを
特徴とする請求項９に記載のニューロ素子。 - 【請求項１２】 前記重み付け手段が、１又は複数の入
力端子それぞれと前記演算手段との間に直列に接続され
ていることを特徴とする請求項８乃至１１のいずれかに
記載のニューロ素子。 - 【請求項１３】 前記重み付け手段が、１又は複数の入
力端子と接地電位との間に直列に接続されており、 更に、前記１又は複数の入力端子それぞれと前記演算手
段との間に直列に接続された固定抵抗器を備えたことを
特徴とする請求項８乃至１１のいずれかに記載のニュー
ロ素子。 - 【請求項１４】 前記重み付け手段は、初期状態におい
て入力されたパルス電圧と同極性のパルス電圧が印加さ
れることにより一方向へ重み付け係数を変化させ、初期
状態において入力されたパルス電圧と逆極性のパルス電
圧が印加されることにより逆方向へ重み付け係数を変化
させるようにしてあることを特徴とする請求項８乃至１
３のいずれかに記載のニューロ素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089796A JP4248187B2 (ja) | 2002-03-27 | 2002-03-27 | 集積回路装置及びニューロ素子 |
| US10/397,090 US6956280B2 (en) | 2002-03-27 | 2003-03-25 | Integrated circuit apparatus and neuro element |
| KR1020030018841A KR100599826B1 (ko) | 2002-03-27 | 2003-03-26 | 집적회로장치 및 뉴로소자 |
| TW092106800A TWI249133B (en) | 2002-03-27 | 2003-03-26 | Integrated circuit apparatus and neuro element |
| CN031082920A CN100407471C (zh) | 2002-03-27 | 2003-03-27 | 集成电路装置及神经元 |
| EP03251920A EP1349110A3 (en) | 2002-03-27 | 2003-03-27 | Integrated circuit apparatus and neuro element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089796A JP4248187B2 (ja) | 2002-03-27 | 2002-03-27 | 集積回路装置及びニューロ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003283003A true JP2003283003A (ja) | 2003-10-03 |
| JP4248187B2 JP4248187B2 (ja) | 2009-04-02 |
Family
ID=27800497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002089796A Expired - Fee Related JP4248187B2 (ja) | 2002-03-27 | 2002-03-27 | 集積回路装置及びニューロ素子 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6956280B2 (ja) |
| EP (1) | EP1349110A3 (ja) |
| JP (1) | JP4248187B2 (ja) |
| KR (1) | KR100599826B1 (ja) |
| CN (1) | CN100407471C (ja) |
| TW (1) | TWI249133B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202411A (ja) * | 2005-01-20 | 2006-08-03 | Sharp Corp | 不揮発性半導体記憶装置及びその制御方法 |
| JP2010108594A (ja) * | 2003-12-18 | 2010-05-13 | Panasonic Corp | 抵抗変化材料を用いた記憶素子 |
| JP2015053008A (ja) * | 2013-09-09 | 2015-03-19 | 株式会社東芝 | 識別装置および演算装置 |
| WO2019049741A1 (ja) * | 2017-09-07 | 2019-03-14 | パナソニック株式会社 | 不揮発性半導体記憶素子を用いたニューラルネットワーク演算回路 |
| JPWO2021256197A1 (ja) * | 2020-06-19 | 2021-12-23 | ||
| JP2022539751A (ja) * | 2019-07-03 | 2022-09-13 | マイクロン テクノロジー，インク． | ニューラルネットワークメモリ |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8712942B2 (en) * | 2003-03-24 | 2014-04-29 | AEMEA Inc. | Active element machine computation |
| JP4792714B2 (ja) * | 2003-11-28 | 2011-10-12 | ソニー株式会社 | 記憶素子及び記憶装置 |
| US6949435B2 (en) * | 2003-12-08 | 2005-09-27 | Sharp Laboratories Of America, Inc. | Asymmetric-area memory cell |
| US7060586B2 (en) * | 2004-04-30 | 2006-06-13 | Sharp Laboratories Of America, Inc. | PCMO thin film with resistance random access memory (RRAM) characteristics |
| JP2006245280A (ja) * | 2005-03-03 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ及びその動作方法 |
| US8395199B2 (en) | 2006-03-25 | 2013-03-12 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| US7932548B2 (en) | 2006-07-14 | 2011-04-26 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| US8454810B2 (en) | 2006-07-14 | 2013-06-04 | 4D-S Pty Ltd. | Dual hexagonal shaped plasma source |
| US8308915B2 (en) | 2006-09-14 | 2012-11-13 | 4D-S Pty Ltd. | Systems and methods for magnetron deposition |
| WO2008126365A1 (ja) * | 2007-03-29 | 2008-10-23 | Panasonic Corporation | 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ |
| KR101438469B1 (ko) * | 2007-12-05 | 2014-09-05 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 하이브리드 마이크로스케일-나노스케일 뉴로모픽 집적 회로 |
| TWI356488B (en) * | 2008-03-26 | 2012-01-11 | Univ Nat Chiao Tung | Memory device and method of manufacturing the same |
| US9026768B2 (en) | 2009-09-14 | 2015-05-05 | AEMEA Inc. | Executing machine instructions comprising input/output pairs of execution nodes |
| US8527438B2 (en) * | 2009-12-22 | 2013-09-03 | International Business Machines Corporation | Producing spike-timing dependent plasticity in an ultra-dense synapse cross-bar array |
| CN101916393B (zh) * | 2010-07-14 | 2012-09-26 | 中国科学院半导体研究所 | 具有图像分割功能的脉冲耦合神经网络的实现电路 |
| CN102456157B (zh) * | 2010-10-20 | 2015-08-26 | 北京大学 | 神经元器件和神经网络 |
| US9152779B2 (en) | 2011-01-16 | 2015-10-06 | Michael Stephen Fiske | Protecting codes, keys and user credentials with identity and patterns |
| US10268843B2 (en) | 2011-12-06 | 2019-04-23 | AEMEA Inc. | Non-deterministic secure active element machine |
| CN103078054B (zh) * | 2013-01-04 | 2015-06-03 | 华中科技大学 | 一种模拟生物神经元和神经突触的单元、装置及方法 |
| CN103312605B (zh) | 2013-05-29 | 2017-06-20 | 华为技术有限公司 | 一种网关设备身份设置的方法及管理网关设备 |
| KR101529655B1 (ko) * | 2013-12-04 | 2015-06-19 | 포항공과대학교 산학협력단 | 가변저항층을 가지는 rram과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자 |
| US10282660B2 (en) | 2014-01-06 | 2019-05-07 | Qualcomm Incorporated | Simultaneous latency and rate coding for automatic error correction |
| US10643125B2 (en) | 2016-03-03 | 2020-05-05 | International Business Machines Corporation | Methods and systems of neuron leaky integrate and fire circuits |
| WO2018100790A1 (ja) * | 2016-11-30 | 2018-06-07 | 国立研究開発法人科学技術振興機構 | ニューロン回路、システムおよびスイッチ回路 |
| TWI641989B (zh) * | 2017-11-20 | 2018-11-21 | 旺宏電子股份有限公司 | 類神經計算裝置 |
| US10719296B2 (en) * | 2018-01-17 | 2020-07-21 | Macronix International Co., Ltd. | Sum-of-products accelerator array |
| CN109670585B (zh) * | 2018-12-29 | 2024-01-23 | 中国人民解放军陆军工程大学 | 神经元仿生电路和神经形态系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4618985A (en) * | 1982-06-24 | 1986-10-21 | Pfeiffer J David | Speech synthesizer |
| US4874963A (en) * | 1988-02-11 | 1989-10-17 | Bell Communications Research, Inc. | Neuromorphic learning networks |
| JPH0621531A (ja) | 1992-07-01 | 1994-01-28 | Rohm Co Ltd | ニューロ素子 |
| KR0185756B1 (ko) * | 1994-02-02 | 1999-05-15 | 정호선 | 비선형 회로와 이를 이용한 혼돈 신경망 |
| US6002965A (en) * | 1998-06-10 | 1999-12-14 | Katz; Amiram | Self applied device and method for prevention of deep vein thrombosis |
| US6204139B1 (en) * | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
| US6473332B1 (en) * | 2001-04-04 | 2002-10-29 | The University Of Houston System | Electrically variable multi-state resistance computing |
-
2002
- 2002-03-27 JP JP2002089796A patent/JP4248187B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-25 US US10/397,090 patent/US6956280B2/en not_active Expired - Lifetime
- 2003-03-26 TW TW092106800A patent/TWI249133B/zh not_active IP Right Cessation
- 2003-03-26 KR KR1020030018841A patent/KR100599826B1/ko not_active IP Right Cessation
- 2003-03-27 EP EP03251920A patent/EP1349110A3/en not_active Withdrawn
- 2003-03-27 CN CN031082920A patent/CN100407471C/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010108594A (ja) * | 2003-12-18 | 2010-05-13 | Panasonic Corp | 抵抗変化材料を用いた記憶素子 |
| JP2006202411A (ja) * | 2005-01-20 | 2006-08-03 | Sharp Corp | 不揮発性半導体記憶装置及びその制御方法 |
| JP4546842B2 (ja) * | 2005-01-20 | 2010-09-22 | シャープ株式会社 | 不揮発性半導体記憶装置及びその制御方法 |
| JP2015053008A (ja) * | 2013-09-09 | 2015-03-19 | 株式会社東芝 | 識別装置および演算装置 |
| WO2019049741A1 (ja) * | 2017-09-07 | 2019-03-14 | パナソニック株式会社 | 不揮発性半導体記憶素子を用いたニューラルネットワーク演算回路 |
| JPWO2019049741A1 (ja) * | 2017-09-07 | 2020-07-30 | パナソニック株式会社 | 不揮発性半導体記憶素子を用いたニューラルネットワーク演算回路 |
| JP2022539751A (ja) * | 2019-07-03 | 2022-09-13 | マイクロン テクノロジー，インク． | ニューラルネットワークメモリ |
| JPWO2021256197A1 (ja) * | 2020-06-19 | 2021-12-23 | ||
| WO2021256197A1 (ja) * | 2020-06-19 | 2021-12-23 | 国立研究開発法人産業技術総合研究所 | 情報処理装置および情報処理装置の駆動方法 |
| JP7398841B2 (ja) | 2020-06-19 | 2023-12-15 | 国立研究開発法人産業技術総合研究所 | 情報処理装置および情報処理装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030183878A1 (en) | 2003-10-02 |
| US6956280B2 (en) | 2005-10-18 |
| TW200307220A (en) | 2003-12-01 |
| TWI249133B (en) | 2006-02-11 |
| CN100407471C (zh) | 2008-07-30 |
| CN1447457A (zh) | 2003-10-08 |
| JP4248187B2 (ja) | 2009-04-02 |
| KR20030078020A (ko) | 2003-10-04 |
| KR100599826B1 (ko) | 2006-07-12 |
| EP1349110A3 (en) | 2006-03-22 |
| EP1349110A2 (en) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4248187B2 (ja) | 集積回路装置及びニューロ素子 | |
| CN110275694B (zh) | 用于产生积项和的装置及其操作方法 | |
| Li et al. | Ultrafast synaptic events in a chalcogenide memristor | |
| CN110289317B (zh) | 铁电石墨烯晶体管及基于它的互补型突触器件和调控方法 | |
| US5315131A (en) | Electrically reprogrammable nonvolatile memory device | |
| US5296835A (en) | Variable resistor and neuro device using the variable resistor for weighting | |
| US20130044534A1 (en) | Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device | |
| US10740672B2 (en) | Capacitative artificial neural networks | |
| JP2003068984A (ja) | 電気的にプログラム可能な抵抗特性を有するクロスポイントメモリ | |
| JPWO2008081742A1 (ja) | 抵抗変化型素子、抵抗変化型記憶装置、および抵抗変化型装置 | |
| Kaneko et al. | Neural network based on a three-terminal ferroelectric memristor to enable on-chip pattern recognition | |
| Rziga et al. | An efficient Verilog-A memristor model implementation: simulation and application | |
| Mahalanabis et al. | Demonstration of spike timing dependent plasticity in CBRAM devices with silicon neurons | |
| US11043265B2 (en) | Memory devices with volatile and non-volatile behavior | |
| García et al. | Current pulses to control the conductance in RRAM devices | |
| US11699721B2 (en) | Integrate-and-fire neuron circuit using single-gated feedback field-effect transistor | |
| CN110880501B (zh) | 转位反馈场效应电子器件及利用其的排列电路 | |
| CN111477739B (zh) | 可调电阻元件 | |
| CN217443887U (zh) | 三端忆阻神经元器件 | |
| KR102072090B1 (ko) | 인공신경망 프로세서용 활성화 소자 | |
| Vera-Tasama et al. | Memristors: A perspective and impact on the electronics industry | |
| US20240135157A1 (en) | Neural network circuit with delay line | |
| EP4002220A1 (en) | Synapse circuit for three-factor learning | |
| Reeder et al. | Application of analogue amorphous silicon memory devices to resistive synapses for neural networks | |
| Sun et al. | An Analytic Model of Electrochemical Metallization Memristor With a Cluster Spontaneous Decay |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4248187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |