CN110880501B - 转位反馈场效应电子器件及利用其的排列电路 - Google Patents

转位反馈场效应电子器件及利用其的排列电路 Download PDF

Info

Publication number
CN110880501B
CN110880501B CN201811315731.XA CN201811315731A CN110880501B CN 110880501 B CN110880501 B CN 110880501B CN 201811315731 A CN201811315731 A CN 201811315731A CN 110880501 B CN110880501 B CN 110880501B
Authority
CN
China
Prior art keywords
electronic device
feedback field
gate
voltage pulse
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811315731.XA
Other languages
English (en)
Other versions
CN110880501A (zh
Inventor
金相植
赵庚娥
赵鎭先
任斗赫
禹率娥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea University Research and Business Foundation
Original Assignee
Korea University Research and Business Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea University Research and Business Foundation filed Critical Korea University Research and Business Foundation
Publication of CN110880501A publication Critical patent/CN110880501A/zh
Application granted granted Critical
Publication of CN110880501B publication Critical patent/CN110880501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Neurology (AREA)
  • Ceramic Engineering (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开转位反馈场效应电子器件及利用其的排列电路。根据本发明的一实施例，本发明包括二极管结构体、多个栅极及多个接近电子器件，当上述二极管结构体通过上述多个栅极中的第一栅极和上述多个接近电子器件中的第一接近电子器件接收电压时执行第一方向接近，当通过上述多个栅极中的第二栅极和上述多个接近电子器件中的第二接近电子器件接收电压时执行第二方向接近。

Description

转位反馈场效应电子器件及利用其的排列电路
本申请要求于2018年09月05日提交且申请号为10-2018-0106112的韩国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本发明涉及转位且可作为突触排列器件使用的反馈场效应电子器件，更详细地，涉及通过向利用独立的两个栅极的反馈场效应(feedback field-effect)晶体管连接两个接近(access)晶体管来控制行(row)方向和列(column)方向接近的转位反馈场效应电子器件及利用其的排列电路。
背景技术
作为将人类的神经结构模仿成电子器件及电路的技术有仿神经(Neuromorphic)技术。
基于以往的冯诺依曼的计算机在顺序数学计算中呈现出快速动作速度，但呈现出同时计算多输入和输出的速度及电力消耗侧面的限界性。
多种神经形态技术中的尖峰神经网络(spiking neural network)技术模仿大脑神经网络及脑电波的作用来体现更加精致的思考能力。
为了体现这种尖峰神经网络的神经元和突触体现为电子器件，尤其，全世界进行通过电子器件体现担当大脑的记忆及学习的突触的研究。
突触模仿器件需要双方并列动作、突触可塑性、低电力、高集成化特性。
以往的存储器件无法进行双向并列动作，且很难体现突触可塑性，因此，进行着对于具有电阻随机存取存储器(ReRAM，resistive random-access memory)、相变存储器(PCM，phase change memory)、导电桥存储器(CBRAM，conductive bridge memory)等多种器件及结构的存储器件的存储器件。
但是，上述存储器件无法使用以往互补金属氧化物半导体(CMOS，ComplementaryMetal-Oxide-Semiconductor)工序，从而器件的均等性及稳定性降低，因复杂的工序过程而无法在实际生活使用。
对此，提出使用以往的互补金属氧化物半导体工序来体现双向并列动作及突出可塑性的8T-SRAM，为了在一个存储单元使用八个晶体管来体现突触可塑性而需要追加电路，因此呈现出集成度的限界性。
因此，需要开发满足基于互补金属氧化物半导体工序的双向并列动作、突触可塑性、低电力、高集成化特性的突出模仿器件的开发。
在通过反馈环(feedback loop)存储机制驱动的存储器件的情况下，可适用于基于硅通道来用于互补金属氧化物半导体工序，并呈现优秀的开关特性和低的动作电压特性。
但是，存在仅通过基于反馈环存储机制的存储器件无法体现双向并列动作和突出可塑性的限制性，当前，不存在基于反馈环存储机制的存储器件与接近晶体管相连接来体现双向并列动作的技术。
并且，只要在突出模仿器件单元内自身体现突出可塑性，可作为高集成化突触排列器件使用。
现有技术文献
专利文献
专利文献1：韩国公开专利第10-2017-0127645号，“具有垂直半导体柱的双门存储器件”
专利文献2：韩国授权专利第10-1857873号，“逻辑半导体器件”
专利文献3：韩国授权专利第10-1835231号，“半导体器件”
发明内容
本发明的目的在于，利用独立的两个栅极和两个接近晶体管来在排列电路中使得行方向和列方向接近实现转位(transposable)。
本发明的目的在于，提供同时提供双向并列动作、低电力、高集成化特性的反馈场效应电子器件。
本发明的目的在于，提供使用互补金属氧化物半导体工序来进行制造，可利用利用尖峰神经网络的反馈场效应电子器件。
本发明的目的在于，利用与基于反馈环(feedback loop)存储机制的存储器件相对应的反馈场效应电子器件来体现突触模仿器件，提高突触模仿器件的集成度。
本发明的目的在于，提供利用多个接近晶体管来体现双向并列动作，同时快速计算多输入值和输出值并减少电力消耗。
本发明的目的在于，提供与突出模仿器件相对应的反馈场效应电子器件内体现突出可塑性，由此减少计算延迟时间来执行超高速学习的反馈场效应电子器件。
本发明的目的在于，提供利用反馈环存储机制的磁滞现象的反馈场效应电子器件。
根据本发明的一实施例，反馈场效应电子器件包括二极管结构体、多个栅极及多个接近电子器件，当上述二极管结构体通过上述多个栅极中的第一栅极和上述多个接近电子器件中的第一接近电子器件接收电压时执行第一方向接近，当通过上述多个栅极中的第二栅极和上述多个接近电子器件中的第二接近电子器件接收电压时执行第二方向接近。
根据本发明的一实施例，上述二极管结构体包括第一导电型区域、第二导电型区域、内在区域及阻挡区域，上述内在区域配置于上述第一导电型区域与上述第二导电型区域之间，上述阻挡区域配置于上述内在区域与上述第二导电型区域之间，上述第一栅极配置于上述内在区域的周边，上述第二栅极与上述第一栅极电绝缘，以上述内在区域为基准，与上述第一栅极相向，上述第一导电型区域以控制上述第一方向接近的方式与上述第一接近电子器件的漏极相连接，以控制上述第二方向接近的方式与上述第二接近电子器件的漏极相连接。
根据本发明的一实施例，上述第一栅极与第一字线相连接，上述第二栅极与第二字线相连接，上述第一接近电子器件的栅极与第三字线相连接，上述第二接近电子器件的栅极与第四字线相连接。
根据本发明的一实施例，若通过上述第一字线及上述第三字线施加电压脉冲，则执行上述第一方向接近，若通过上述第二字线及上述第四字线施加电压脉冲，则执行上述第二方向接近。
根据本发明的一实施例，在通过上述第一字线及上述第三字线向上述第一栅极及上述第一接近电子器件的栅极同时施加电压脉冲的情况下，以通过上述第二导电型区域施加的位线电压的大小为基础来存储在第一逻辑状态或第二逻辑状态中的一个状态的数据。
根据本发明的一实施例，在上述第一接近电子器件通过上述第二导电型区域施加位线电压脉冲并通过上述第三字线向上述第一接近电子器件的栅极施加电压脉冲的情况下，从上述内在区域通过第一源线输出与上述内在区域的数据状态有关的电流。
根据本发明的一实施例，在上述第一导电型区域及上述阻挡区域掺杂n型杂质，在上述第二导电型区域掺杂p型杂质，上述第一方向接近以上述二极管结构体为基准来与行方向接近相应，上述第二方向接近以上述二极管结构体为基准来与列方向接近相应。
根据本发明的一实施例，反馈场效应电子器件还包括：第一栅极绝缘膜，配置于上述第一栅极与上述内在区域之间；以及第二栅极绝缘膜，配置于上述第二栅极与上述内在区域之间。
根据本发明的一实施例，排列电路包括：多个反馈场效应电子器件，分别包括二极管结构体、第一栅极及第二栅极、第一接近电子器件及第二接近电子器件；第一神经元器件，相对于上述多个反馈场效应电子器件，沿着第一方向连接；以及第二神经元器件，相对于上述多个反馈场效应电子器件，沿着第二方向连接，在上述第一神经元器件的第一燃烧时间快于上述第二神经元器件的第二燃烧时间的情况下，上述多个反馈场效应电子器件在上述第一燃烧时间与上述第二燃烧时间之间存储第一逻辑状态的数据，在上述第二燃烧时间快于上述第一燃烧时间的情况下，在上述第一燃烧时间与上述第二燃烧时间之间存储第二逻辑状态的数据。
根据本发明的一实施例，上述第一神经元器件的燃烧向上述二极管结构体施加位线电压脉冲，通过与上述第一接近电子器件的栅极相连接的第三字线施加第三电压脉冲，上述第二神经元器件的燃烧通过与上述第一栅极相连接的第一字线施加第一电压脉冲。
根据本发明的一实施例，上述第一电压脉冲和上述第三电压脉冲的脉宽相同，在施加上述第一电压脉冲之后，在施加上述第三电压脉冲的情况下，上述多个反馈场效应电子器件存储上述第二逻辑状态的数据，在施加上述第三电压脉冲之后，在施加上述第一电压脉冲的情况下，上述多个反馈场效应电子器件存储上述第一逻辑状态的数据。
根据本发明的一实施例，在上述多个反馈场效应电子器件中，第一反馈场效应电子器件沿着上述第一方向与第二反馈场效应电子器件相连接，随着上述第一神经元器件的燃烧，在接收上述第三电压脉冲之后接收上述第一电压脉冲来存储上述第一逻辑状态数据，上述第二反馈场效应电子器件随着上述第一神经元器件的燃烧，在接收上述第一电压脉冲之后，接收上述第三电压脉冲来存储上述第二逻辑状态数据。
根据本发明的一实施例，以通过与上述第一反馈场效应电子器件相连接的第一接近电子器件的第一源线输出的电流及通过与上述第二反馈场效应电子器件相连接的第一接近电子器件的第二源线输出的电流为基础来执行读取行方向数据的动作。
根据本发明的一实施例，上述第一神经元器件的燃烧向上述二极管结构体施加位线电压脉冲，通过与上述第二接近电子器件的栅极相连接的第四字线施加第四电压脉冲，上述第二神经元器件的燃烧通过与上述第二栅极相连接的第二字线施加第二电压脉冲。
根据本发明的一实施例，在上述多个反馈场效应电子器件中，第二反馈场效应电子器件沿着上述第二方向与第三反馈场效应电子器件相连接，随着上述第一神经元器件的燃烧，在接收上述第二电压脉冲之后，接收第四电压脉冲来存储上述第二逻辑状态数据，上述第三反馈场效应电子器件接收上述第四电压脉冲之后，接收上述第二电压脉冲来存储上述第一逻辑状态数据。
根据本发明的一实施例，以通过与上述第一反馈场效应电子器件相连接的第二接近电子器件的第三源线输出的电流及通过与上述第三反馈场效应电子器件相连接的第二接近电子器件的第四源线输出的电流为基础来执行读取列方向数据的动作。
本发明利用独立的两个栅极和两个接近晶体管来在排列电路中使得行方向和列方向接近实现转位。
本发明提供同时提供双向并列动作、低电力、高集成化特性的反馈场效应电子器件。
本发明提供使用互补金属氧化物半导体工序来进行制造，可利用利用尖峰神经网络的反馈场效应电子器件。
本发明利用与基于反馈环(feedback loop)存储机制的存储器件相对应的反馈场效应电子器件来体现突触模仿器件，提高突触模仿器件的集成度。
本发明提供利用多个接近晶体管来体现双向并列动作，同时快速计算多输入值和输出值并减少电力消耗。
本发明提供与突出模仿器件相对应的反馈场效应电子器件内体现突出可塑性，由此减少计算延迟时间来执行超高速学习的反馈场效应电子器件。
本发明提供利用反馈环存储机制的磁滞现象的反馈场效应电子器件。
附图说明
图1a至图1c为用于说明本发明一实施例的反馈场效应电子器件的二极管结构体的图。
图2a及图2b为用于说明本发明一实施例的反馈场效应电子器件的结构图的图。
图3为用于说明比较本发明一实施例的基于简单化的燃烧时间的可塑性学习机制和基于生物学燃烧时间的可塑性学习机制的图表的图。
图4为用于说明与用于体现本发明一实施例的基于简化的燃烧时间的可塑性的脉宽调制方法有关的图表的图。
图5为说明本发明一实施例的排列电路的图。
图6a及图6b为用于说明本发明一实施例的反馈场效应电子器件的行方向接近的图。
图7a及图7b为用于说明本发明一实施例的反馈场效应电子器件的列方向接近的图。
附图标记的说明
110：二极管结构体
112：第一导电型区域
114：内在区域
116：阻挡区域
118：第二导电型区域
120：第一栅极
121：第一栅极绝缘膜
130：第二栅极
131：第二栅极绝缘膜
200：反馈场效应电子器件
210：二极管结构体
220：第一栅极
230：第二栅极
240：第一接近电子器件
250：第二接近电子器件
具体实施方式
以下，参照附图，说明本发明的多个实施例。
实施例及在此使用的术语并非将在本说明书中记载的技术限定在特定实施形态，而是包括对应实施例的多种变更、等同技术方案和/或代替技术方法。
以下，在说明多种实施例的过程中，在判断为相关的功能或结构的具体说明使本发明的主旨不清楚的情况下，将省略对其的详细说明。
而且，后述的术语考虑到在多个实施例中的功能来定义的术语，这可根据使用人员、运营人员的意图或管理改变。因此，上述定义以本说明书整体内容来定义。
与图中的说明相关地，对类似的结构要素赋予类似的附图表记。
只要文脉上并未明确表示，单数的表现包括复数的表现。
在本说明书中，“A或B”或“A和/或B中的至少一个”等的表现可包括一同罗列的项目的所有可能的组合。
“第一”、“第二”、“第一”或“第二”等的表现与对应结构要素的顺序或重要度无关地修饰，仅用于区分两种结构要素，而并非用于限定对应结构要素。
当一个(例如，第一)结构要素与其他(例如，第二)结构要素“(功能或通信)连接”或“链接”时，上述一个结构要素与上述另一个结构要素直接连接或者通过其他结构要素(例如，第三结构要素)连接。
在本说明书中，例如，“以～方式构成(后设定的)”(configured to)可根据状况与硬件或软件“适合于”、“具有能力”、“以～方式变更的”、“以～方式形成的”、“可进行”、或“以～方式设计的”相互互换(interchangeably)使用。
在一个状况下，“以～方式构成的装置”的表现意味着上述装置与其他装置或部件一同“进行”。
例如，文句“以执行A、B及C的方式构成(或设定)的处理器”为用于执行对应动作的专用处理器(例如，嵌入式处理器)或执行存储于存储装置的一个以上的软件程序来执行对应动作的常用处理器(例如，CPU或应用处理器)。
并且，术语“或”意味着包括的或“inclusive or”，而并非意味着排他性或“exclusive or”。
即，只要并未明确表示或从一个文脉明确表示，“x利用a或b”的表现意味着包括性自然顺序(natural inclusive permutations)中的一种。
以下使用的“部”、“器”等的术语为处理至少一个功能或动作的单位，这可通过硬件或软件或硬件及软件的结合体现。
图1a至图1c为说明本发明一实施例的二极管结构体的图。
图1a例示根据本发明的一实施例配置独立的两个栅极的二极管结构体。例如，二极管结构体为在p-n-i-n晶体管、存储器件、半导体器件或存储器件中的一个。
参照图1a，二极管结构体110包括第一导电型区域112、内在区域114、阻挡区域116及第二导电型区域118，在内在区域114形成及配置第一栅极120及第二栅极130。
例如，第一栅极120及第二栅极130可通过选择性蚀刻形成。另一方面，选择性蚀刻为在半导体工序中广泛使用的技术，选择性去除不必要的部分。
根据本发明的一实施例，第一栅极120可配置于在内在区域114的一侧面或或周边中的一个。
并且，在第一栅极120和内在区域114之间形成第一栅极绝缘膜121，在第二栅极130于内在区域114之间形成第二栅极绝缘膜131。
作为一例，第二栅极130与第一栅极120电绝缘，以内在区域114为基准与第一栅极相向。
即，第一栅极120与第二栅极130呈相互对称结构，当二极管结构体110在反馈场效应电子器件中执行存储功能时，可支援存储功能的双向动作。
其中，双向动作当在二极管结构体110存储数据时包括存储第一逻辑状态的数据的动作和存储第二逻辑状态的数据的动作。
例如，第一逻辑状态的数据可以为“1”，第二逻辑状态的数据可以为“0”。另一方面，在上述说明中，第一逻辑状态的数据为“1”，第二逻辑状态的数据为“2”，根据存储的设定来灵活地变更。
另一方面，二极管结构体110为存储器，存储第一逻辑状态的数据的动作可以被称为编程(programming)。
并且，二极管结构体110为存储器，存储第二逻辑状态的数据的动作可被称为擦除(erasing)。
例如，将编程及擦除合并来称为更新动作。
即，本发明可体现同时提供双向并列动作、低电力、高集成化特性的反馈场效应电子器件。
图1b具体说明二极管结构体110的结构要素。
参照图1b，二极管结构体110可包括第一导电型区域112、第二导电型区域118、内在区域114及阻挡区域116，上述内在区域114配置于第一导电型区域112与第二导电型区域118之间，上述阻挡区域116配置于内在区域114与第二导电型区域118之间。
根据本发明的一实施例，二极管结构体110可在内在区域114的周边独立配置第一栅极120和第二栅极130。
并且，第一栅极120和第二栅极130与相互独立的电压施加线相连接，向二极管结构体110施加相互独立的电压脉冲。
作为一例，二极管结构体110以向第二导电型区域118施加的漏极电压和通过第一栅极120或第二栅极130中的一个施加的栅极电压为基础来以开关或易失性存储器的动作。
根据本发明的一实施例，二极管结构体110作为n通道半导体器件动作，呈现出除滞后特性之外为与MOSFET的n通道器件类似的特性。
并且，二极管结构体110中，第一导电型区域112作为源动作，第二导电型区域118作为漏极动作。
即，第一导电型区域112可被称为源区域，第二导电型区域118也可被称为漏极区域。
根据本发明的一实施例，二极管结构体110可在基板上垂直或水平形成，基板为单结晶硅基板，二极管结构体110为多结晶状态或单结晶状态的硅。
作为一例，二极管结构体110在基板上根据垂直位置以第一导电型或第二导电型掺杂。
其中，第一导电型为n型，第二导电型为p型。
根据本发明的一实施例，第一栅极绝缘膜121及第二栅极绝缘膜131仅可选择性包围内在区域114，并可同时包围阻挡区域116和内在区域114。
根据本发明的一实施例，第一栅极绝缘膜121及第二栅极绝缘膜131也可以被称为硅氧化膜(oxide)。
根据另一实施例，第一栅极绝缘膜121及第二栅极绝缘膜131可包围内在区域114。
作为一例，二极管结构体110可呈p+-n+-i-n+结构，可包括第一p-n接合111a、第二p-n接合111b及第三p-n接合111c。
其中，p+为p型杂质以高浓度掺杂的情况，n+为n型杂质以高浓度掺杂的情况。
例如，n通道以二极管结构体110的内在区域114为基准在两侧掺杂n型杂质。
另一方面，p通道以二极管结构体110的内在区域114为基准在两侧掺杂p型杂质。
因此，本发明具有p-n接合结构，使用互补金属氧化物半导体工序来制造，可利用反馈场效应电子器件来体现。
并且，本发明利用与基于反馈环(feedback loop)存储机制的存储器件相对应的反馈场效应电子器件来体现突触模仿器件，并可提高突触模仿器件的集成度。
图1c为与将图1a及图1b的二极管结构体110显示在电路上的情况下的记号相对应。
参照图1c，在二极管结构体可配置施加相互独立的栅极电压的第一栅极G1和第二栅极G2。
本发明一实施例的二极管结构体可根据第一栅极电压VG1和第二栅极电压VG2不同地工作。
即，二极管结构体以第一栅极电压VG1和第二栅极电压VG2为基础来呈现出对称的动作特性。
图2a为说明本发明一实施例的反馈场效应电子器件的结构图。
本发明一实施例的反馈场效应电子器件以进行转位的方式并列执行行(row)方向计算和列(column)方向计算。
因此，反馈场效应电子器件可以为转位反馈场效应电子器件或双向动作简单的反馈场效应电子器件。
参照图2a，反馈场效应电子器件200包括二极管结构体210、第一栅极220、第二栅极230、第一接近电子器件240及第二接近电子器件250。
作为一例，反馈场效应电子器件200在通过第一栅极220和第一接近电子器件240接收电压的情况下，可执行第一方向接近。其中，所施加的电压可以为第一栅极电压及第三栅极电压。
作为一例，反馈场效应电子器件200在通过第二栅极230和第二接近电子器件250接收电压的情况下，可执行第二方向接近。其中，所施加的电压也可以为第二栅极电压及第四栅极电压。
作为一例，反馈场效应电子器件200接收与第一栅极电压及第三栅极电压或第二栅极电压及第四栅极电压相应的字线电压来执行存储器件的动作。
例如，第一方向接近以二极管结构体210为基准来沿着行方向执行动作，第二方向接近以二极管结构体210为基准沿着列方向执行动作。
以下，利用图2b来具体说明反馈场效应电子器件的。
图2b为说明本发明一实施例的反馈场效应电子器件的结构图。
图2b例示包括在图1a至图1c中说明的二极管结构体的反馈场效应电子器件的构成及结构。
参照图2b，反馈场效应电子器件200二极管结构体210可包括第一栅极220、第二栅极230、第一接近电子器件240、第二接近电子器件250。
并且，反馈场效应电子器件200可以为前突触神经元260和后突触神经元270相连接。
例如，前突触神经元260可被称为第一神经元器件，后突触神经元270可被称为第二神经元器件。以下说明中，利用第一神经元器件及第二神经元器件名称。
第一神经元器件在每个与反馈场效应电子器件200相连接的行包括轴突。
第二神经元器件在每个与反馈场效应电子器件200相连接的列包括树突。
例如，在尖峰神经网络(spiking neural network)的观点，突触通过与反馈场效应电子器件的前端相连接的第一神经元器件的燃烧和与反馈场效应电子器件的后端相连接的第二神经元器件的燃烧来执行读取及写入动作。
其中，与反馈场效应电子器件200的前端相连接的第一神经元器件的燃烧在位线BL及第一字线WL1或第二字线WL1T中的一个同时施加电压，与反馈场效应电子器件200的后端相连接的第二神经元器件的燃烧向第三字线WL2或第四字线WL2T施加电压。
作为一例，二极管结构体210可包括第一导电型区域、第二导电型区域、配置于上述第一导电型区域与上述第二导电型区域之间的内在区域及配置于上述内在区域与上述第二导电型区域之间的阻挡区域。
根据本发明的一实施例，第一栅极220可配置于二极管结构体210的内在区域周边。
并且，第一栅极220与第一字线WL1相连接，并向二极管结构体210施加栅极电压。
根据本发明的一实施例，第二栅极230以二极管结构体210为基准，可配置于与第一栅极220对称的位置。
并且，第二栅极230与第二字线WL1T相连接，向二极管结构体210施加栅极电压。
作为一例，第一接近电子器件240与二极管结构体210的第一导电型区域相连接来控制第一方向接近。
另一方面，第二接近电子器件250与二极管结构体210的第一导电型区域相连接来控制第二方向接近。
例如，第一方向接近以二极管结构体210为基准来呈现行方向接近。
另一方面，第二方向接近以二极管结构体210为基准来呈现列方向接近。
另一方面，第一接近电子器件240的栅极与第三字线WL2相连接，第二接近电子器件250的栅极与第四字线WL2T相连接。
根据本发明的一实施例，若反馈场效应电子器件200通过第一字线WL1及上述第三字线WL2施加电压脉冲，则执行第一方向接近。
另一方面，若反馈场效应电子器件200通过第二字线WL1T及上述第四字线WL2T施加电压脉冲，则执行上述第二方向接近。
作为一例，二极管结构体210在通过第一字线WL1及上述第三字线WL2向第一栅极220及第一接近电子器件240的栅极同时施加电压脉冲的情况下，二极管结构体210以通过二极管结构体210的第二导电型区域施加的位线电压BL的大小为基础来存储在第一逻辑状态或第二逻辑状态中的一个状态的数据。
即，本发明一实施例的反馈场效应电子器件200利用在第一栅极220或第二栅极中的一个和第一接近电子器件240及第二接近电子器件250来执行双向动作。
本发明一实施例的反馈场效应电子器件200可在施加基于以下表1的位线电压、栅极电压的情况下，可执行双向动作。
表1
根据本发明的一实施例，反馈场效应电子器件200在行方向接近的的情况下，利用第一字线WL1和第三字线WL2来执行。
首先，当二极管结构体210通过第一字线WL1和第三字线WL2同时接收电压来作为存储器激活时，在所施加的电压大于1.2V的情况下，反馈场效应电子器件200存储第一逻辑状态。
即，反馈场效应电子器件200在所施加的位线电压为1.2V的情况下，可执行编程动作。
另一方面，反馈场效应电子器件200在所施加的位线电压小于1.2V的0.6V的情况下，存储第二逻辑状态。
即，反馈场效应电子器件200在所施加的位线电压为0.6V的情况下执行擦除动作。
另一方面，反馈场效应电子器件200在施加位线电压的状态下，通过第三字线WL2来施加电压脉冲并执行读取动作。
即，反馈场效应电子器件200在位线电压恒定维持的状态下执行读取动作。
并且，反馈场效应电子器件200在施加位线电压的状态下，在第一字线和第三字线并未施加图电压脉冲的情况下，可维持向当前第二导电型区域施加的电压。其中，维持所施加的电压的动作可被称为维持。
在列方向接近的的情况下，可通过第二字线WL1T和第四字线WL2T执行。
另一方面，反馈场效应电子器件200因第一栅极220与第二栅极230的结构性对称而在于行方向动作相同的动作电压条件下执行数据写入和读取动作。
作为一例，反馈场效应电子器件200为了执行待机动作而减少向两个接近晶体管施加的第二字线WL1T和向第四字线WL2T施加的电压来减少在二极管结构体210流动的电流，由此，突触排列器件消耗低的待机电力。
根据本发明的一实施例，反馈场效应电子器件200中，第一接近电子器件240通过二极管结构体210的第二导电型区域施加位线电压脉冲BL，在通过第三字线WL2向第一接近电子器件240的栅极施加电压脉冲的情况下，以位线电压BL的大小为基础，从二极管结构体210通过第一源线SL输出与二极管结构体的数据状态有关的电流。
图3为说明比较基于本发明一实施例的简单化的燃烧时间的可塑性学习机制和基于生物学燃烧时间的可塑性学习机制的图表。
参照图3，基于燃烧时间的可塑性(Spike-timing-dependent plasticity，STDP)可分为简单的基于燃烧时间的可塑性和生物学基于燃烧时间的可塑性。
图表的横轴为时间的变化，纵轴为数据的变化。
其中，时间的变化为在第一神经元器件燃烧的时间去除第二神经元器件燃烧的时间。
并且，时间的变化为在基于燃烧时间的可塑性学习机制中在与第一神经元器件和第二神经元器件相连接的燃烧发生的时间差异相对应的时间窗口。
本发明一实施例的反馈场效应电子器件可以为如简单的基于燃烧时间的可塑性的信号传递，生物学基于燃烧时间的可塑性为动物的大脑的突触器件中突触的连接强度变化的机制。
即，本发明一实施例的反馈场效应电子器件基于简单的基于燃烧时间的可塑性来体现突触可塑性。
本发明一实施例的反馈场效应电子器件在时间窗口内执行数据写入动过。
本发明一实施例的反馈场效应电子器件与生物学基于燃烧时间的可塑性机制相同地，若第一突触器件比第二突触器件优先燃烧，则如上升区间“1”记录。
另一方面，反馈场效应电子器件若第二突触器件比第一突触器件优先燃烧，则如下降区间301记录“0”。
时间窗口的值可随意设置，通常可利用10ms。
例如，上升区间300可以为长期增强(LTP，long-term potentiation)，下降区间301可以为长期下降(LTD，long-term depression)。
根据本发明的一实施例，多个反馈场效应电子器件在第一神经元器件的第一燃烧时间快于上述第二神经元器件的第二燃烧时间的情况下，在第一燃烧时间与第二燃烧时间之间存储第一逻辑状态的数据。
并且，多个反馈场效应电子器件在第二燃烧时间快于第一燃烧时间的情况下，在第一燃烧时间与第二燃烧时间之间存储第二逻辑状态的数据。
即，本发明利用接近晶体管来体现双向并列动作，同时快速计算多输入值和输出值并体现减少电力消耗的反馈场效应电子器件。
并且，本发明在与突触模仿器件相对应的反馈场效应电子器内体现突触可塑性，由此，由此，可体现减少计算延迟时间来执行超高速学习的反馈场效应电子器件。
图4为说明与用于体现本发明一实施例的基于简化的燃烧时间的可塑性的脉宽调制方法有关的图表。
参照图4，本发明一实施例的反馈场效应电子器件为了体现简单的基于燃烧时间的可塑性而进行位线电压BL、第一字线WL1、第三字线WL2的电压脉宽调制。以下，将简单化的基于燃烧时间的可塑性称为简单化的基于燃烧时间的可塑性来进行说明。
根据本发明的一实施例，在简单化的基于燃烧时间的可塑性中，反馈场效应电子器件将编程或擦除中的一个动作在第一神经元器件的燃烧时间与第二神经元器件的燃烧时间差异在时间窗口内发生的情况下执行。
根据本发明的一实施例，第一神经元器件的燃烧向二极管结构体施加位线BL的线电压脉冲，通过与第一接近电子器件的栅极相连接的第三字线WL2施加第三电压脉冲。
其中，第一神经元器件的燃烧为在图2b说明的前突触神经元的燃烧。
作为一例，第二神经元器件的燃烧通过与第一栅极相连接的第一字线WL1施加第一电压脉冲。
其中，第二神经元器件的燃烧为在图2b中的说明的后突触神经元的燃烧。
例如，时间窗口的大小在第三电压脉冲的脉宽或第一电压脉冲的脉宽中的至少一个。
并且，第三电压脉冲的脉宽和第一电压脉冲的脉宽可以相同，位电压脉冲相对小。
更具体地，在第三电压脉冲的脉宽和第一电压脉冲的脉宽为5ns的情况下，位电压脉冲为约小1ns的4ns，时间窗口的大小可以为5ns。
图4中示出时间区间410及时间区间411的1ns的脉宽差异。
更具体地，在时间区间410，第二神经元器件的燃烧先于第一神经元器件的燃烧发生，反馈场效应电子器件执行擦除动作来存储第二逻辑状态的数据。
在时间区间411中，第一神经元器件的燃烧先于第二神经元器件的燃烧发生，反馈场效应电子器件执行编程动作来存储第一逻辑状态的数据。
即，反馈场效应电子器件在时间窗口中，当发生第一电压脉冲与第三电压脉冲的时间差异时，基于第一电压脉冲和第三电压脉冲的施加顺序来执行编程动作或擦除动作。
例如，脉宽为施加第一状态的电压的时间或施加或第二状态的电压的时间。
以位电压为基础，第一状态的电压与1.2V相应，第二状态的电压与0.6V相应。
以图4为基准，位电压脉冲的脉宽为与施加第二状态的电压的时间相应。
另一方面，第一电压脉冲的第一状态电压为1V，第二状态电压为0.45V。
第一电压脉冲的脉宽为施加第一状态电压的时间。
另一方面，第三电压脉冲的第一状态电压为0.8V，第二状态电压与0V相应。
第二电压脉冲的脉宽与施加第一状态电压的时间。
图5为说明本发明一实施例的排列电路的图。
参照图5，排列电路可由第一至第四反馈场效应电子器件构成。即，第一至第四反馈场效应电子器件可构成2X2排列电路。
在排列电路中，第一反馈场效应电子器件与第二反馈场效应电子器件相互之间行连接，通过位线BL、第一字线WL1及第三字线WL2接收电压来执行行接近动作。
例如，排列电路在执行行接近动作的情况下，一次性对在行连接的多个反馈场效应电子器件存储的数据进行处理。
另一方面，在排列电路中，第一反馈场效应电子器件和第三反馈场效应电子器件相互列连接，通过位线BL、第二字线WL1T及第四字线WL2T接收电压来执行列接近动作。
例如，排列电路在执行列接近动作的情况下，一次性对在列连接的多个反馈场效应电子器件存储的数据进行处理。
图6a及图6b为用于说明本发明一实施例的反馈场效应电子器件的行方向接近的图。
参照图6a，多个反馈场效应电子器件构成排列电路。
根据本发明的一实施例，多个反馈场效应电子器件中的第一反馈场效应电子器件C00沿着第一方向与第二反馈场效应电子器件C01相连接，随着第一神经元器件的发话，接收第三电压脉冲(WL2<0>)之后，接收第一电压脉冲(WL1<0>)来存储第一逻辑状态数据。
作为一例，第二反馈场效应电子器件C01随着第一神经元器件的燃烧接收第一电压脉冲(WL1<1>)之后，接收第三电压脉冲(WL2<0>)来存储第二逻辑状态数据。
根据本发明的一实施例，排列电路以通过与第一反馈场效应电子器件相连接的第一接近电子器件的第一源线(SL<0>)输出的电流及通过与第二反馈场效应电子器件相连接的第一接近电子器件的第二源线(SL<1>)输出的电流来执行读取动作。
参照图6b，第一神经元器件的燃烧向位线电压BL及第三字线施加与WL2<0>相应的栅极电压，随着第二神经元器件的燃烧，向第一字线施加与WL1<0>和WL1<1>相应的栅极电压。
因此，排列电路在数据写入过程中，WL1<0>之后进行WL2<0>，因此，在第一反馈场效应电子器件C00发生长期增强并记录“1”，WL1<1>先进行WL2<0>，因此，在第二反馈场效应电子器件C01发生长期下降而记录“0”。
根据本发明的一实施例，排列电路可通过确认SL<0>和SL<1>电流来确认在第一行记录“10”。
另一方面，参照图表，第二个数据写入过程中，WL1<0>先进行WL2<0>，WL1<1>后进行WL2<0>，因此，在第一行记录“01”的过程通过连续执行读取动作来确认。
例如，位线BL的电压与0.6V至1.2V相应，第一字线WL1的电压与0V至0.8V相应，第二字线WL2的电压与0.45V至1V相应，第三字线WL1T的电压与0V至0.8V相应，第二字线WL2T的电压与0.45V至1V相应。
例如，通过源线测定的电流为0uA至10uA。
图7a及图7b为用于说明本发明一实施例的反馈场效应电子器件的列方向接近的图。
参照图7a，排列电路由多个反馈场效应电子器件构成，在多个反馈场效应电子器件中，第二反馈场效应电子器件C01沿着第二方向与第三反馈场效应电子器件C11相连接。
作为一例，第二反馈场效应电子器件C01根据第一神经元器件的燃烧接收第二电压脉冲WL1T之后，接收第四电压脉冲WL2T来存储第二逻辑状态数据。
根据本发明的一实施例，第三反馈场效应电子器件C11接收第四电压脉冲WL2T之后，接收上述第二电压脉冲WL1T来存储第一逻辑状态数据。
根据本发明的一实施例，排列电路以通过与第二反馈场效应电子器件C01相连接的第二接近电子器件的源线(SLT<0>)输出的电流及通过与第三反馈场效应电子器件C11相连接的第二接近电子器件的源线(SLT<1>)输出的电流来执行读取列方向数据的动作。
参照图7b，第一神经元器件的燃烧向位线电压BL及第四字线施加WL2T<1>相应的栅极电压，随着第二神经元器件的燃烧，向第二字线施加与WL1T<0>和WL1T<1>相应的栅极电压。
因此，排列电路在第一次数据写入过程中，WL1T<0>先进行WL2T<1>，因此，在第二反馈场效应电子器件C01发生LTD而记录“0”，WL1T<1>之后进行WL2T<1>，因此，在第三反馈场效应电子器件C11发生LTP而记录“1”。
根据本发明的一实施例，排列电路通过检测SLT<0>和SLT<1>来在第一行记录“01”。
另一方面，参照图表，在第二个数据写入过程中，WL1T<0>后进行WL2T<1>，WL1T<1>先进行WL2T<1>，因此，在第一行记录“10”的过程通过连续执行读取动作来确认。
根据上述图6a至图7b，本发明利用独立的两个栅极和两个接近晶体管来在排列电路中执行行和列方向接近。
并且，本发明可体现利用反馈环存储机制的磁滞现象(hysteresis)的反馈场效应电子器件。
本发明的发明要求保护范围或说明书中记载的实施例的方法可通过硬件、软件或硬件和软件的组合形态体现(implemented)。
这种软件可存储于计算机可读存储介质。计算机可读存储介质存储至少一个处理器(软件模块)及当在电子装置中，通过至少一个处理器执行时，包括电子装置实施本发明的方法的指令(instructions)的至少一个程序。
这种软件存储于以易失性(volatile)或如只读存储器(ROM，Read Only Memory)的非易失性(non-volatile)存储装置的形态或以随机存取存储器(RAM，random accessmemory)、存储芯片(memory chips)或如装置或集成电路(integrated circuits)的存储器的形态或光盘只读存储器(CD-ROM，Compact Disc-ROM)、数字多功能光盘(DVDs，DigitalVersatile Discs)、磁盘(magnetic disk)或磁带(magnetic tape)等的光学或磁读取介质。
存储装置及存储媒介为当执行使包括体现一实施例的指令的程序或适合存储程序的机械可读取单元的实施例。
在上述具体实施例中，在本发明中的结构要素根据揭示的具体实施例以单数或复数表现。
但是，以单数或复数表现以适合为了说明的便利而揭示的状况的方式选择，上述实施例并不局限于单数或复数结构要素，以复数表现的结构要素也能够以单数构成，以单数表现的结构要素也能够以复数构成。
另一方面，本发明的说明中对具体实施例进行了说明，在不超出多种实施例中的技术思想的范围的限度内可进行多种变形。
因此，奔放买那个的范围并不局限于说明的实施例，本发明的范围通过后述的发明要求保护范围和与上述发明要求保护范围等同的内容定义。

Claims (14)

1.一种反馈场效应电子器件，其特征在于，
包括二极管结构体、多个栅极及多个接近电子器件，
当上述二极管结构体通过上述多个栅极中的第一栅极和上述多个接近电子器件中的第一接近电子器件接收电压时执行第一方向接近，当通过上述多个栅极中的第二栅极和上述多个接近电子器件中的第二接近电子器件接收电压时执行第二方向接近，其中
上述二极管结构体包括第一导电型区域、第二导电型区域、内在区域及阻挡区域，上述内在区域配置于上述第一导电型区域与上述第二导电型区域之间，上述阻挡区域配置于上述内在区域与上述第二导电型区域之间，
上述第一栅极配置于上述内在区域的周边，
上述第二栅极与上述第一栅极电绝缘，以上述内在区域为基准，与上述第一栅极相向，
上述第一导电型区域以控制上述第一方向接近的方式与上述第一接近电子器件的漏极相连接，以控制上述第二方向接近的方式与上述第二接近电子器件的漏极相连接。
2.根据权利要求1所述的反馈场效应电子器件，其特征在于，上述第一栅极与第一字线相连接，上述第二栅极与第二字线相连接，上述第一接近电子器件的栅极与第三字线相连接，上述第二接近电子器件的栅极与第四字线相连接。
3.根据权利要求2所述的反馈场效应电子器件，其特征在于，
若通过上述第一字线及上述第三字线施加电压脉冲，则执行上述第一方向接近，
若通过上述第二字线及上述第四字线施加电压脉冲，则执行上述第二方向接近。
4.根据权利要求3所述的反馈场效应电子器件，其特征在于，在通过上述第一字线及上述第三字线向上述第一栅极及上述第一接近电子器件的栅极同时施加电压脉冲的情况下，以通过上述第二导电型区域施加的位线电压的大小为基础来存储在第一逻辑状态或第二逻辑状态中的一个状态的数据。
5.根据权利要求3所述的反馈场效应电子器件，其特征在于，在上述第一接近电子器件通过上述第二导电型区域施加位线电压脉冲并通过上述第三字线向上述第一接近电子器件的栅极施加电压脉冲的情况下，从上述内在区域通过第一源线输出与上述内在区域的数据状态有关的电流。
6.根据权利要求1所述的反馈场效应电子器件，其特征在于，
在上述第一导电型区域及上述阻挡区域掺杂n型杂质，在上述第二导电型区域掺杂p型杂质，
上述第一方向接近以上述二极管结构体为基准来与行方向接近相应，上述第二方向接近以上述二极管结构体为基准来与列方向接近相应。
7.根据权利要求1所述的反馈场效应电子器件，其特征在于，还包括：
第一栅极绝缘膜，配置于上述第一栅极与上述内在区域之间；以及
第二栅极绝缘膜，配置于上述第二栅极与上述内在区域之间。
8.一种排列电路，其特征在于，
包括：
多个反馈场效应电子器件，分别包括二极管结构体、第一栅极及第二栅极、第一接近电子器件及第二接近电子器件；
第一神经元器件，相对于上述多个反馈场效应电子器件，沿着第一方向连接；以及
第二神经元器件，相对于上述多个反馈场效应电子器件，沿着第二方向连接，
在上述第一神经元器件的第一燃烧时间快于上述第二神经元器件的第二燃烧时间的情况下，上述多个反馈场效应电子器件在上述第一燃烧时间与上述第二燃烧时间之间存储第一逻辑状态的数据，在上述第二燃烧时间快于上述第一燃烧时间的情况下，在上述第一燃烧时间与上述第二燃烧时间之间存储第二逻辑状态的数据，其中
上述第一神经元器件的燃烧向上述二极管结构体施加位线电压脉冲，通过与上述第一接近电子器件的栅极相连接的第三字线施加第三电压脉冲，
上述第二神经元器件的燃烧通过与上述第一栅极相连接的第一字线施加第一电压脉冲。
9.根据权利要求8所述的排列电路，其特征在于，
第一电压脉冲和第三电压脉冲的脉宽相同，
在施加上述第一电压脉冲之后，在施加上述第三电压脉冲的情况下，上述多个反馈场效应电子器件存储上述第二逻辑状态的数据，
在施加上述第三电压脉冲之后，在施加上述第一电压脉冲的情况下，上述多个反馈场效应电子器件存储上述第一逻辑状态的数据。
10.根据权利要求8所述的排列电路，其特征在于，
在上述多个反馈场效应电子器件中，第一反馈场效应电子器件沿着上述第一方向与第二反馈场效应电子器件相连接，随着上述第一神经元器件的燃烧，在接收上述第三电压脉冲之后接收上述第一电压脉冲来存储上述第一逻辑状态数据，
上述第二反馈场效应电子器件随着上述第一神经元器件的燃烧，在接收上述第一电压脉冲之后，接收上述第三电压脉冲来存储上述第二逻辑状态数据。
11.根据权利要求10所述的排列电路，其特征在于，以通过与上述第一反馈场效应电子器件相连接的第一接近电子器件的第一源线输出的电流及通过与上述第二反馈场效应电子器件相连接的第一接近电子器件的第二源线输出的电流为基础来执行读取行方向数据的动作。
12.根据权利要求8所述的排列电路，其特征在于，
上述第一神经元器件的燃烧向上述二极管结构体施加位线电压脉冲，通过与上述第二接近电子器件的栅极相连接的第四字线施加第四电压脉冲，
上述第二神经元器件的燃烧通过与上述第二栅极相连接的第二字线施加第二电压脉冲。
13.根据权利要求12所述的排列电路，其特征在于，
在上述多个反馈场效应电子器件中，第二反馈场效应电子器件沿着上述第二方向与第三反馈场效应电子器件相连接，随着上述第一神经元器件的燃烧，在接收上述第二电压脉冲之后，接收第四电压脉冲来存储上述第二逻辑状态数据，
上述第三反馈场效应电子器件接收上述第四电压脉冲之后，接收上述第二电压脉冲来存储上述第一逻辑状态数据。
14.根据权利要求13所述的排列电路，其特征在于，以通过与第一反馈场效应电子器件相连接的第二接近电子器件的第三源线输出的电流及通过与上述第三反馈场效应电子器件相连接的第二接近电子器件的第四源线输出的电流为基础来执行读取列方向数据的动作。
CN201811315731.XA 2018-09-05 2018-11-06 转位反馈场效应电子器件及利用其的排列电路 Active CN110880501B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180106112A KR102128718B1 (ko) 2018-09-05 2018-09-05 트랜스포져블 피드백 전계효과 전자소자 및 이를 이용한 배열 회로
KR10-2018-0106112 2018-09-05

Publications (2)

Publication Number Publication Date
CN110880501A CN110880501A (zh) 2020-03-13
CN110880501B true CN110880501B (zh) 2023-11-24

Family

ID=69641485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811315731.XA Active CN110880501B (zh) 2018-09-05 2018-11-06 转位反馈场效应电子器件及利用其的排列电路

Country Status (3)

Country Link
US (1) US10643690B2 (zh)
KR (1) KR102128718B1 (zh)
CN (1) CN110880501B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11054674B2 (en) * 2018-10-24 2021-07-06 Rockley Photonics Limited PN-junction phase modulator in a large silicon waveguide platform
CN111682077B (zh) * 2020-06-29 2021-07-06 上海大学 一种突触晶体管及其制备方法
KR102499699B1 (ko) * 2021-08-04 2023-02-14 고려대학교 산학협력단 실리콘 트랜지스터를 이용한 가변형 로직 인 메모리 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081106A (ja) * 2005-09-14 2007-03-29 Sharp Corp 不揮発性半導体記憶装置及びその製造方法
KR20130092930A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
WO2017175955A1 (ko) * 2016-04-06 2017-10-12 고려대학교 산학협력단 수직 반도체 컬럼을 구비한 메모리 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571403B (en) * 2001-06-22 2004-01-11 Matsushita Electric Ind Co Ltd Semiconductor device and the driving method
US7190018B2 (en) * 2003-04-07 2007-03-13 Silicon Storage Technology, Inc. Bi-directional read/program non-volatile floating gate memory cell with independent controllable control gates, and array thereof, and method of formation
US7978510B2 (en) * 2009-03-01 2011-07-12 International Businesss Machines Corporation Stochastic synapse memory element with spike-timing dependent plasticity (STDP)
US9269042B2 (en) * 2010-09-30 2016-02-23 International Business Machines Corporation Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices
KR101896759B1 (ko) * 2016-05-12 2018-09-07 고려대학교 산학협력단 수직 반도체 컬럼을 구비한 듀얼 게이트 메모리 소자
KR101857873B1 (ko) 2016-09-26 2018-06-19 고려대학교 산학협력단 로직 반도체 소자
KR101835231B1 (ko) * 2016-09-26 2018-03-08 고려대학교 산학협력단 반도체 소자
WO2018069785A1 (en) * 2016-10-12 2018-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and system using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081106A (ja) * 2005-09-14 2007-03-29 Sharp Corp 不揮発性半導体記憶装置及びその製造方法
KR20130092930A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
WO2017175955A1 (ko) * 2016-04-06 2017-10-12 고려대학교 산학협력단 수직 반도체 컬럼을 구비한 메모리 소자

Also Published As

Publication number Publication date
CN110880501A (zh) 2020-03-13
KR102128718B1 (ko) 2020-07-02
US10643690B2 (en) 2020-05-05
US20200075094A1 (en) 2020-03-05
KR20200027819A (ko) 2020-03-13

Similar Documents

Publication Publication Date Title
US10242737B1 (en) Device structure for neuromorphic computing system
CN110880501B (zh) 转位反馈场效应电子器件及利用其的排列电路
Covi et al. Ferroelectric-based synapses and neurons for neuromorphic computing
TWI699711B (zh) 記憶體裝置及其製造方法
US10056142B2 (en) Generating a representative logic indicator of grouped memristors
US20140104927A1 (en) Configuring resistive random access memory (rram) array for write operations
US20170271003A1 (en) Determining resistance states of memristors in a crossbar array
US11699721B2 (en) Integrate-and-fire neuron circuit using single-gated feedback field-effect transistor
Woo et al. Transposable 3T-SRAM synaptic array using independent double-gate feedback field-effect transistors
WO2023027903A1 (en) Bias temperature instability correction in memory arrays
US10424378B2 (en) Memristive control circuits with current control components
Gi et al. Fundamental issues of implementing hardware neural networks using memristor
US9805791B2 (en) Resistive memory structure for single or multi-bit data storage
US20230013081A1 (en) Driving method of synapse circuit
Tabassum et al. Low power high speed ternary content addressable memory design using MOSFET and memristors
JPH11176170A (ja) 連想メモリおよびその作動方法
Prabaharan et al. Memristor augmented ReRAM cell for cross-bar memory architecture
WO2024021365A1 (zh) 存储器单元、阵列电路结构及数据处理方法
TW201506955A (zh) 儲存裝置寫入脈衝控制技術
KR102565801B1 (ko) 인공신경망 연산 장치
TWI842064B (zh) 在記憶體陣列中的偏移溫度不穩定校正
US20240087619A1 (en) Matrix formation for performing computational operations in memory
TWI751048B (zh) 記憶體裝置及其操作方法
US20240029796A1 (en) Unipolar programming of memory cells
KR20240016128A (ko) 수직 낸드 플래시 타입 반도체 소자 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant