KR0185756B1 - 비선형 회로와 이를 이용한 혼돈 신경망 - Google Patents

비선형 회로와 이를 이용한 혼돈 신경망 Download PDF

Info

Publication number
KR0185756B1
KR0185756B1 KR1019940001916A KR19940001916A KR0185756B1 KR 0185756 B1 KR0185756 B1 KR 0185756B1 KR 1019940001916 A KR1019940001916 A KR 1019940001916A KR 19940001916 A KR19940001916 A KR 19940001916A KR 0185756 B1 KR0185756 B1 KR 0185756B1
Authority
KR
South Korea
Prior art keywords
output signal
output
signal
variable resistor
sample hold
Prior art date
Application number
KR1019940001916A
Other languages
English (en)
Other versions
KR950025559A (ko
Inventor
정호선
양일석
Original Assignee
정호선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정호선 filed Critical 정호선
Priority to KR1019940001916A priority Critical patent/KR0185756B1/ko
Priority to JP01538195A priority patent/JP3615816B2/ja
Priority to DE19503149A priority patent/DE19503149C2/de
Priority to FR9501169A priority patent/FR2716050B1/fr
Priority to US08/381,514 priority patent/US5517139A/en
Publication of KR950025559A publication Critical patent/KR950025559A/ko
Application granted granted Critical
Publication of KR0185756B1 publication Critical patent/KR0185756B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 비선형 회로를 이용한 혼돈 신경망을 공개한다. 그 회로는 제 1클럭신호에 응답하여 입력신호를 샘플링하기 위한 제1샘플홀드; 상기 제1샘플홀드의 출력신호에 대응하는 비선형 특성을 가진 출력신호를 발생하기 위한 비선형수단; 상기 비선형 수단의 출력신호와 외부 입력신호를 가산하기 위한 가산수단; 제2클럭신호에 응답하여 상기 가산수단의 출력신호를 샘플링하여 상기 제1샘플홀드의 입력단자로 출력하기 위한 제2샘플홀드; 상기 제1클럭신호와 제2클럭신호를 발생하기 위한 클럭 발생수단을 구비하며, 상기 비선형 수단은 상기 제1샘플홀드의 출력신호가 인가되는 일측을 가진 제1가변저항; 상기 제1가변저항의 타측에 연결된 네거티브 입력단자와 접지에 연결된 포지티브 입력단자를 가진 증폭기: 상기 증폭기의 네거티브 입력단자에 연결된 일측을 가진 제2가변저항; 상기 증폭기의 출력단자에 연결된 일측과 상기 제2가변저항의 타측에 연결된 타측을 가진 제3가변저항; 및 상기 제1 샘플홀드의 출력신호가 인가되는 일측과, 상기 제3가변저항의 타측 및 상기 가산수단의 입력단자에 공통 연결된 타측을 가진 제4가변저항을 구비한다. 따라서, 비선형 회로를 포함하는 혼돈 신경망의 구성이 간단해진다.

Description

비선형 회로를 이용한 혼돈 신경망
제1도는 종래의 비선형 회로의 회로도이다.
제2도는 제1도에 나타낸 회로의 전달 특성곡선이다.
제3도는 본 발명의 비선형 회로의 회로도이다.
제4도는 제3도에 나타낸 회로의 전달 특성곡선이다.
제5도는 본 발명의 비선형 회로를 이용한 일실시예의 혼돈 신경망의 블록도이다.
제6도는 제5도에 나타낸 클럭신호(CK1, CK2)의 타이밍도이다.
제7도는 본 발명의 비선형 회로를 이용한 다른 실시예의 혼돈 신경망의 블럭도이다.
제8도는 제7도에 나타낸 T-인버터의 회로도이다.
제9도는 제7도에 나타낸 클럭신호들(CK1, CK2, CK3, CK4, CK5)의 타이밍도이다.
제10도는 본 발명의 혼돈 신경망의 샘플홀드 회로의 회로도이다.
본 발명은 비성형 회로를 이용한 혼돈 신경망에 관한 것이다.
혼돈현상은 많은 분야에서 관측할 수 있다. 척체 물리학, 생물학, 화학, 공학, 지학, 수학, 의학, 기상학, 사회학 등을 포함한 과학의 전분야에 걸쳐 존재하며 많은 연구 결과가 보고되고 있다. 특히 바이오카오스에서 뇌신경 계에 관한 연구가 활발하게 진행되고 있다. 최근 뇌의 신경회로망의 구조 및 정보처리 매카니즘에서 힌트를 얻어서, 뇌가 갖는 우수한 정보처리 능력의 인공적 실현을 목표로 하는 신경-컴퓨터의 연구와 개발이 단순화하고 있다는 비판이 강한다. 종래의 단순한 뉴런 모델로는 기술할 수 없는 실제 뉴런의 특성의 하나로, 카오스 응답 특성이 있다. 아이하라(Aihira)교수 등은 카이니엘로(Caianiello) 및 나구모-사토(Nagumo-Sato)의 뉴런 모델을 약간 수정하여 혼돈 신경망을 제안하였고, 하드웨어로 구현하였다.
제1도는 종래의 야마카와 교수에 의해서 발표된 선형 혼돈 신경망의 블럭도이다.
제1도에 있어서, 선형 혼돈 신경망은 입력신호(xn)을 입력하는 일측을 가진 저항(R4), 입력신호(xn)을 입력하는 일측을 가진 저항(R6), 상기 저항(R4)의 타측에 연결된 일측을 가진 저항(R5), 상기 저항(R6)의 타측에 연결된 일측과 접지사이에 연결된 저항(R7), 상기 저항(R4)의 타측에 연결된 캐소우드를 가진 다이오우드(D1), 상기 저항(R4)의 타측에 연결된 애노우드를 가진 다이오우드(D2), 전압(V1)과 다이오우드(D1)의 애노우드사이에 연결된 가변저항(R1), 상기 다이오우드(D2)의 캐소우드와 전압(V2)사이에 연결된 가변저항(R2), 상기 저항(R5)의 타측에 연결된 네거티브 입력단자와 상기 저항(R7)의 일측에 연결된 포지티브 입력단자를 가진 증폭기(1), 상기 증폭기(1)의 네거티브 입력단자와 출력단자사이에 연결된 가변저항(R3)로 구성되어 있다.
제2도는 제1도에 나타낸 비선형 혼돈 신경망의 입력전압(xn)에 대한 출력전압(f(xn))의 관계 그래프이다. 여기서 꺾인 점의 값들, E1과 E2는 각각 4(V1-VD1)/3과 4(V2-VD2)/3으로 정의된다. 제2도에 나타낸 변수들(K1, K2, K3)은 제1도에 나타낸 회로의 저항값들에 의해서 결정되어 지는데 다음의 식으로 나타낼 수 있다.
단, R4=R5=R6=R7=R
상기 식에서 VD1, VD2로 나타낸 것은 다이오우드 D1, D2의 순방향 전압을 나타내는 것이다.
제2도에 나타낸 것과 같은 비선형 특성을 가지는 비선형 혼돈 신경망은 그 구성이 다소 복잡하다는 단점이 있었다.
따라서, 본 발명의 목적은 회로 구성이 간단한 비선형 회로를 제공하는데 있다.
본 발명의 다른 목적은 상기 비선형 회로를 이용한 혼돈 신경망을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 비선형 회로를 이용한 혼돈 신경망은 제1클럭신호에 응답하여 입력신호를 샘플링하기 위한 제1샘플홀드; 상기 제1샘플홀드의 출력신호에 대응하는 비선형 특성을 가진 출력신호를 발생하기 위한 비선형 수단; 상기 비선형 수단의 출력신호와 외부 입력신호를 가산하기 위한 가산수단; 제2클럭신호에 응답하여 상기 가산수단의 출력신호를 샘플링하여 상기 제1샘플홀드의 입력단자로 출력하기 위한 제2샘플홀드; 상기 제1클럭신호와 제2클럭신호를 발생하기 위한 클럭 발생수단을 구비하며, 상기 비선형수단은 상기 제1샘플홀드의 출력신호가 인가되는 일측을 가진 제1가변저항; 상기 제1가변저항의 타측에 연결된 네거티브 입력단자와 접지에 연결된 포지티브 입력단자를 가진 증폭기; 상기 증폭기의 네거티브 입력단자에 연결된 일측을 가진 제2가변저항; 상기 증폭기의 출력단자에 연결된 일측과 상기 제2가변저항의 타측에 연결된 타측을 가진 제3가변저항; 및 상기 제1샘플홀드의 출력신호가 인가되는 일측과, 상기 제3가변저항의 타측 및 상기 가산수단의 입력단자에 공통 연결된 타측을 가진 제4가변저항을 구비한 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 비선형 회로를 이용한 혼돈 신경망은 제1클럭신호에 응답하여 입력신호를 샘플링하기 위한 제1샘플홀드; 상기 제1샘플홀드의 출력신호에 대응하는 비선형 특성을 가진 출력신호를 발생하기 위한 비선형 수단; 상기 비선형 수단의 출력신호와 외부 입력신호를 가산하기 위한 가산수단; 상기 가산수단의 출력을 입력으로 하여 3가지 상태의 출력을 발생하기 위한 T 인버터; 제2클럭신호에 응답하여 상기 가산수단의 출력신호를 샘플링하여 상기 제1샘플홀드의 입력단자로 출력하기 위한 제2샘플홀드; 상기 제1, 2클럭신호와 제3, 4, 5클럭신호들을 발생하기 위한 클럭 발생수단; 및 상기 제3, 제4, 제 5클럭신호들을 각각 입력하고 상기 가산수단으로부터의 출력을 샘플링하여 제1, 제2, 제3출력신호를 출력하기 위한 제3, 제4, 제5샘플홀드 구비한 것을 특징으로 한다.
첨부된 도면은 참고로 하여 본 발명의 비선형 혼돈 신경망을 설명하면 다음과 같다.
제3도는 본 발명의 비선형 혼돈 신경망의 상세 회로도이다.
제3도에 있어서, 비선형 회로는 입력신호(X(n))을 입력하는 일측을 가진 가변저항(R10), 상기 가변저항(R10)의 타측에 연결된 네거티브 입력단자와 접지에 연결된 포지티브 입력단자를 가진 증폭기(10), 상기 증폭기(10)의 출력단자에 연결된 일측을 가진 가변저항(R12), 상기 증폭기(10)의 네거티브 입력단자와 가변저항(R12)의 타측에 연결된 가변저항(R11), 입력신호(x(n))이 인가되는 일측과 상기 가변저항(R12)타측에 연결된 타측을 가진 가변저항(R13)으로 구성되어 있다.
제4도는 제3도에 나타낸 비선형 회로의 입력전압에 대한 출력전압의 특성을 나타내는 그래프이다.
즉, 제4도에 나타낸 그래프를 3개의 선형화 영역으로 나누면 다음의 식으로 표현된다.
상기 식에서 y(t)는 시간 t에서의 혼돈회로의 응답이고, ps와 ns는 전달 특성곡선의 양기울기와 음기울기이고, E1과 -E1은 꺽인점이다. 제3도에 나타낸 비선형 회로를 해석하면 다음의 식을 얻을 수 있다.
상기 식을 정리하면,
기울기 ns, ps와 꺽인점 E1에 대한 식을 구해보면 다음과 같다.
여기서,
상기 식에서 V1은 다음의 세가지 값을 가질 수 있다. 또한, VCC는 제3도에 도시되어 있지 않으나, 증폭기(10)에 인가되는 공통전원을 나타낸다.
상기 식으로부터, 가변저항의 저항값을 조절하면 전달 특성곡선을 변화시킬 수 있다. 따라서, 본 발명은 종래의 야마카와 교수에 의해서 발명된 비선형 회로보다 그 구성이 간단하게 혼돈 신경망에 적용할 수 있는 비선형 특성을 얻을 수 있다.
제 5도는 본 발명의 비선형 회로를 이용한 일실시예의 혼돈 신경망의 블럭도이다.
제5도에 있어서, 클럭신호(CK1)에 응답하여 입력되는 신호를 샘플링하기 위한 샘플홀드 회로(20), 상기 샘플홀드 회로(20)의 출력신호를 입력하여 그 신호에 대응하는 비성형 특성을 가진 출력신호를 출력하기 위한 비선형 회로(21)상기 비선형 회로(21)의 출력신호와 외부 입력(24)으로 부터의 신호를 가산하기 위한 가산기(22), 클럭신호(CK2)에 응답하여 상기 가산기(22)의 출력신호를 샘플링하기 위한 제2샘플홀드 회로(23), 및 상기 클럭신호들(CK1, CK2)을 발생하기 위한 클럭 발생기(25)로 구성되어 있다.
제6도는 제5도에 나타난 클럭신호(CK1, CK2)의 타이밍도를 나타내는 것이다.
혼돈 신경망은 아래의 식과 같은 차분 방정식으로 나타낼 수 있다.
y(t+1)=f(y(t))+a
상기 식에서 y(t)는 시간 t에서의 혼돈회로의 응답이고 a는 회부입력이고 f는 비선형 회로를 나타낸다.
상기 클럭신호들(CK1, CK2)는 온 또는 오프되는 구간이 서로 겹치지 않도록 해야한다. 만일, ns가 매우 크면 비선형 회로의 전달특성 곡선은 하드 리미트 특성에 가까워지고 혼돈회로의 응답을 주기 영역에만 나타난다.
제7도는 본 발명의 비선형 회로를 이용한 다른 실시예의 혼돈 신경망의 블럭도이다.
제7도에 있어서, 혼돈 신경망은 클럭신호(CK1)에 응답하여 입력되는 신호를 샘플링하기 위한 샘플홀드 회로(30), 상기 샘플홀드 회로(30)의 출력신호에 대응하는 비선형 특성의 출력신호를 발생하기 위한 비선형 회로(31), 상기 비선형 회로(31)의 출력신호와 외부 입력(34)를 입력하여 가산하는 가산기(32), 클럭신호(CK2)에 응답하여 상기 가산기(32)의 출력신호를 입력하여 샘플링하는 샘플홀드 회로(33), 클럭신호(CK1,CK2)와, 클럭신호(CK2)를 3분주하여 클럭신호들(CK3, CK4, CK5)에 응답하여 샘플링하여 가산기(32)의 출력을 샘플링하여 출력신호들(출력1, 출력2, 출력3)을 출력하기 위한 샘플홀드 회로들(37, 38, 39)로 구성되어 있다. 제7도에서, T인버터(36)의 입력으로는 가산기(32)의 출력이 접속되어, 본 발명의 혼돈망을 다치논리회로의 제어용으로 적용할 수 있다.
제8도는 제7도의 블럭도에 나타낸 T-인버터의 회로를 나타내는 것이다.
제8도에 있어서, T-인버터는 입력신호가 인가되는 게이트와 제1전원전압이 인가되는 소오스를 가진 PMOS트랜지스터(PM), PMOS트랜지스터(PM)의 드레인 및 제1출력단자에 공통 연결된 일측을 가진 저항(R20), 상기 저항(R20)의 타측 및 제2출력단자에 공통 연결된 일측을 가진 저항(R21), 상기 저항(R21)의 타측 및 제3출력단자에 공통 연결된 드레인과 제2전원전압에 연결된 소오스와 입력신호가 인가되는 게이트를 가진 NMOS트랜지스터(NM)로 구성되어 있다.
제8도에 나타낸 T-인버터의 진리표는 다음과 같다.
T-인버터의 출력은 3개이다.
즉, 인버터의 출력은 STI(Simple Ternary Inverter), PTI(Positive Ternary Inverter), NTI(Negative Ternary Inverter)의 출력을 가진다.
제9도는 제7도에 나타낸 클럽신호들(CK1, CK2, CK3, CK4, CK5)의 타이밍도를 나타내는 것이다.
혼돈 회로의 응답은 클럭신호(CK2)에 일치하고 응답을 제어하기 위하여 클럭신호(CK2)를 3분주하였다. 클럭신호들(CK3, CK4, CK5)는 각각 클럭신호(CK2)의 3분주된 클럭신호이고 하이, 중간, 로우레벨을 각각 제어한다. 즉, 제7도에서, 클럭신호등(CK3, CK4, CK5)은 각 샘플홀드회로(37, 38, 39)의 출력 1, 2, 3을 제어한다.
제10도는 본 발명의 혼돈 신경망의 샘플홀드 회로의 회로도이다.
제10도에 있어서, 샘플홀드 회로는 클럭신호(CK)를 입력하여 반전하는 인버터(INV), 상기 클럭신호(CK)와 상기 인버터(INV)의 출력신호에 응답하여 입력신호를 전송하기 위한 CMOS전송 게이트, 상기 CMOS전송 게이트의 출력단자와 접지사이에 직렬 연결된 저항(R)과 캐패시터(C)로 구성되어 있다.
상기와 같은 구성을 가진 샘플홀드 회로는 로우레벨의 클럭신호(CK)에 응답하여 입력되는 신호를 출력하고 하이레벨의 클럭신호(CK)에 응답하여 입력되는 신호가 출력되지 못하도록 한다.
따라서, 본 발명의 혼돈 신경망은 간단한 비선형 회로를 이용함으로써 종래에 비하여 보다 혼돈 신경망의 구성이 간단해 지는 효과가 있다.

Claims (6)

  1. 제1클럭신호에 응답하여 입력신호를 샘플링하기 위한 제1샘플홀드; 상기 제1샘플홀드의 출력신호에 대응하는 비선형 특성을 가진 출력신호를 발생하기 위한 비선형 수단; 상기 비선형 수단의 출력신호와 외부 입력신호를 가산하기 위한 가산수단; 제2클럭신호에 응답하여 상기 가산수단의 출력신호를 샘플링하여 상기 제1샘플홀드의 입력단자로 출력하기 위한 제2샘플홀드; 상기 제1클럭신호와 제2클럭신호를 발생하기 위한 클럭 발생수단을 구비하며, 상기 비선형수단은 상기 제1샘플홀드의 출력신호가 인가되는 일측을 가진 제1가변저항; 상기 제1가변저항의 타측에 연결된 네거티브 입력단자와 접지에 연결된 포지티브 입력단자를 가진 증폭기; 상기 증폭기의 네거티브 입력단자에 연결된 일측을 가진 제2가변저항; 상기 증폭기의 출력단자에 연결된 일측과 상기 제2가변저항의 타측에 연결된 타측을 가진 제3가변저항; 및 상기 제1샘플홀드의 출력신호가 인가되는 일측과, 상기 제3가변저항의 타측 및 상기 가산수단의 입력단자에 공통 연결된 타측을 가진 제4가변저항을 구비한 것을 특징으로 하는 비선형 회로를 이용한 혼돈 신경망.
  2. 제1클럭신호에 응답하여 입력신호를 샘플링하기 위한 제1샘플홀드; 상기 제1샘플홀드의 출력신호에 대응하는 비선형 특성을 가진 출력신호를 발생하기 위한 비선형 수단; 상기 비선형 수단의 출력신호와 외부 입력신호를 가산하기 위한 가산수단; 상기 가산수단의 출력을 입력으로 하여 3가지 상태의 출력을 발생하기 위한 T 인버터; 제2클럭신호에 응답하여 상기 가산수단의 출력신호를 샘플링하여 상기 제1샘플홀드의 입력단자로 출력하기 위한 제2샘플홀드; 상기 제 1, 2클럭신호와 제3, 4, 5클럭신호들의 발생하기 위한 클럭 발생수단; 및 상기 제3, 제4, 제5클럭신호들을 각각 입력하고 상기 가산수단으로부터의 출력을 샘플링하여 제1, 제2, 제3출력신호를 출력하기 위한 제3, 제4, 제5샘플홀드를 구비한 것을 특징으로 하는 비선형 회로를 이용한 혼돈 신경망.
  3. 제2항에 있어서, 상기 비선형 수단은 상기 제1샘플홀드의 출력신호가 인가되는 일측을 가진 제1가변저항; 상기 제1가변저항의 타측에 연결된 네거티브 인력단자와 접지에 연결된 포지티브 입력단자를 가진 증폭기; 상기 증폭기의 네거티브 입력단자에 연결된 일측을 가진 제2가변저항; 상기 증폭기의 출력단자에 연결된 일측과 상기 제2가변저항의 타측에 연결된 타측을 가진 제3가변저항; 및 상기 제1샘플홀드의 출력신호가 인가되는 일측과, 상기 제3가변저항의 타측 및 상기 가산수단의 입력에 연결된 타측을 가진 제4가변저항을 구비한 것을 특징으로 하는 비선형 회로를 이용한 혼돈 신경망.
  4. 제2항에 있어서, 상기 T인버터는 상기 가산수단의 출력신호가 인가되는 게이트와 전원전압이 인가되는 소오스를 가진 PMOS 트랜지스터; 상기 PMOS트랜지스터의 드레인 및 제1출력단자 사이에 연결된 일측을 가진 제1저항; 상기 제1저항의 타측 및 제2출력단자 사이에 연결된 일측을 가진 제2저항; 상기 제2저항의 타측 및 제3출력단자에 고통 연결된 드레인과 접지에 연결된 소오스와 상기 가산수단의 출력이 인가되는 게이트를 가진 NMOS트랜지스터를 구비한 것을 특징으로 하는 비선형 회로를 이용한 혼돈 신경망.
  5. 제2항에 있어서, 상기 제1샘플홀드는 제1클럭신호를 입력하여 반전하는 제1인버터; 상기 제1클럭 신호와 상기 제1인버터의 출력신호에 응답하여 상기2샘플홀드 출력신호를 전송하기 위한 CMOS전송 게이트; 및 상기 CMOS전송 게이트의 출력단자와 접지 사이에 직렬 연결된 저항과 캐패시터로 구성된 것을 특징으로 하는 비선형 회로를 이용한 혼돈 신경망.
  6. 제2항에 있어서, 상기 제2샘플홀드, 제3샘플홀드, 제4샘플홀드 및 제5샘플홀드 각각은 클럭신호를 입력하여 반전하는 인버터; 상기 클럭신호와 상기 인버터의 출력신호에 응답하여 상기 가산수단의 출력신호를 전송하기 위한 CMOS전송 게이트; 및 상기 CMOS전송 게이트의 출력단자와 접지사이에 직렬 연결된 저항과 캐패시터로 구성된 것을 특징으로 하는 비선형 회로를 이용한 혼돈 신경망.
KR1019940001916A 1994-02-02 1994-02-02 비선형 회로와 이를 이용한 혼돈 신경망 KR0185756B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940001916A KR0185756B1 (ko) 1994-02-02 1994-02-02 비선형 회로와 이를 이용한 혼돈 신경망
JP01538195A JP3615816B2 (ja) 1994-02-02 1995-02-01 非線形回路とこれを利用した混沌神経回路
DE19503149A DE19503149C2 (de) 1994-02-02 1995-02-01 Nichtlineare Schaltung und diese verwendende Chaos-Neuronen-Schaltung
FR9501169A FR2716050B1 (fr) 1994-02-02 1995-02-01 Circuit non linéaire et circuit neuronal chaotique utilisant celui-ci.
US08/381,514 US5517139A (en) 1994-02-02 1995-02-01 Non-linear circuit and chaotic neuron circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940001916A KR0185756B1 (ko) 1994-02-02 1994-02-02 비선형 회로와 이를 이용한 혼돈 신경망

Publications (2)

Publication Number Publication Date
KR950025559A KR950025559A (ko) 1995-09-18
KR0185756B1 true KR0185756B1 (ko) 1999-05-15

Family

ID=19376669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001916A KR0185756B1 (ko) 1994-02-02 1994-02-02 비선형 회로와 이를 이용한 혼돈 신경망

Country Status (5)

Country Link
US (1) US5517139A (ko)
JP (1) JP3615816B2 (ko)
KR (1) KR0185756B1 (ko)
DE (1) DE19503149C2 (ko)
FR (1) FR2716050B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981038A1 (en) * 1998-08-19 2000-02-23 Horia-Nicolai Teodorescu Method for measuring at least one parameter and device for carrying out this method
US6215337B1 (en) * 1999-01-12 2001-04-10 Qualcomm Incorporated Linear sampling switch
DE60107529D1 (de) * 2001-01-12 2005-01-05 St Microelectronics Srl Chaotische Signale verwendendes Kommunikationsverfahren
JP4248187B2 (ja) * 2002-03-27 2009-04-02 シャープ株式会社 集積回路装置及びニューロ素子
CN102742159B (zh) 2009-10-14 2016-04-27 科欧罗基克斯有限公司 具有可变电路拓扑的高利用率通用逻辑阵列和利用恒定功率特征实现各种逻辑门的逻辑映射电路
US8266085B1 (en) 2012-02-06 2012-09-11 The United States Of America As Represented By The Secretary Of The Army Apparatus and method for using analog circuits to embody non-lipschitz mathematics and properties using attractor and repulsion modes

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5417393B2 (ko) * 1973-04-25 1979-06-29
US3838346A (en) * 1973-11-01 1974-09-24 Bell Telephone Labor Inc Bipolar sample and hold circuit with low-pass filtering
US4194165A (en) * 1978-06-28 1980-03-18 Skulski Peter J Miniature guitar amplifier
US4350964A (en) * 1979-06-04 1982-09-21 Tellabs, Inc. Impedance generator circuit
US4350959A (en) * 1980-04-14 1982-09-21 The United States Of America As Represented By The Secretary Of The Navy Feedback signal amplifier
US5126846A (en) * 1988-08-08 1992-06-30 Kabushiki Kaisha Toshiba Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same
JPH03113667A (ja) * 1989-09-28 1991-05-15 Ezel Inc データ処理装置
US5061865A (en) * 1990-07-23 1991-10-29 Grumman Aerospace Corporation Non-linear transimpedance amplifier
US5111072A (en) * 1990-08-29 1992-05-05 Ncr Corporation Sample-and-hold switch with low on resistance and reduced charge injection
EP0522578A3 (en) * 1991-07-12 1993-06-16 Pioneer Electronic Corporation Noise removing circuit
JP2897795B2 (ja) * 1991-10-31 1999-05-31 日本電気株式会社 サンプルホールド型位相比較回路

Also Published As

Publication number Publication date
JP3615816B2 (ja) 2005-02-02
FR2716050B1 (fr) 1997-01-03
FR2716050A1 (fr) 1995-08-11
KR950025559A (ko) 1995-09-18
DE19503149A1 (de) 1995-08-03
DE19503149C2 (de) 2003-08-07
JPH07282164A (ja) 1995-10-27
US5517139A (en) 1996-05-14

Similar Documents

Publication Publication Date Title
CN108880529B (zh) 基于隧穿场效应晶体管的脉冲神经元电路
US4808854A (en) Trinary inverter
KR0185754B1 (ko) 맵핑회로와 이를 이용한 혼돈 신경망
KR0185756B1 (ko) 비선형 회로와 이를 이용한 혼돈 신경망
US5331322A (en) Current cell for digital-to-analog converter
Hernandez et al. Analog realization of arbitrary one-dimensional maps
Huang et al. Modular current-mode multiple input minimum circuit for fuzzy logic controllers
KR19990022761A (ko) 제 1 뉴런 ｍｏｓｆｅｔ 및 기준 소오스에 의해 제공되는 2개의 전기값을 비교하기 위한 회로
KR930024259A (ko) 아날로그-디지탈변환기
RU2553071C1 (ru) Многозначный логический элемент обратного циклического сдвига
Rosselló et al. A simple CMOS chaotic integrated circuit
US20020105362A1 (en) Generator of neuron transfer function and its derivative
Pan et al. A VLSI implementation of mixed-signal mode bipolar neuron circuitry
JPH07120905B2 (ja) バイアス電圧発生器
JP3361626B2 (ja) 一次元写像回路およびカオス発生装置
US5519813A (en) Neuron unit for processing digital information
JP2006067497A (ja) 信号制御回路及びそれを搭載した装置
VOS Proposal for an implementation of reversible gates in c-MOS
Shibata et al. A self-learning neural-network LSI using neuron MOSFETs
RU2729887C1 (ru) Токовый пороговый троичный элемент
DeBenedictis et al. Quiet 2-Level Adiabatic Logic
Moon et al. Analysis and operation of a neural-type cell (NTC)
JP2853726B2 (ja) Ｄ型フリップフロップ回路
KR0141710B1 (ko) 멀티 레벨 발생 회로
SU902222A1 (ru) Генератор пр моугольных импульсов

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee