KR950025559A - 비선형 회로와 이를 이용한 혼든 신경망 - Google Patents

비선형 회로와 이를 이용한 혼든 신경망 Download PDF

Info

Publication number
KR950025559A
KR950025559A KR1019940001916A KR19940001916A KR950025559A KR 950025559 A KR950025559 A KR 950025559A KR 1019940001916 A KR1019940001916 A KR 1019940001916A KR 19940001916 A KR19940001916 A KR 19940001916A KR 950025559 A KR950025559 A KR 950025559A
Authority
KR
South Korea
Prior art keywords
signal
variable resistor
inverter
sample
hold
Prior art date
Application number
KR1019940001916A
Other languages
English (en)
Other versions
KR0185756B1 (ko
Inventor
정호선
양일석
Original Assignee
정호선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정호선 filed Critical 정호선
Priority to KR1019940001916A priority Critical patent/KR0185756B1/ko
Priority to US08/381,514 priority patent/US5517139A/en
Priority to JP01538195A priority patent/JP3615816B2/ja
Priority to FR9501169A priority patent/FR2716050B1/fr
Priority to DE19503149A priority patent/DE19503149C2/de
Publication of KR950025559A publication Critical patent/KR950025559A/ko
Application granted granted Critical
Publication of KR0185756B1 publication Critical patent/KR0185756B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 비선형 회로와 이를 이용한 혼돈 신경망을 공개한다. 그 회로는 입력신호가 인가되는 일측은 가진 제1가변저항, 상기 제1가변저항의 타측에 연결된 네거티브 입력단자와 접지에 연결된 포지티브 입력단자를 가진 증폭기, 상기 증폭기의 네거티브 입려단자에 연결된 일측을 가진 제2가변저항, 상기 증폭기의 출력단자에 연결된 일측과 상기 제2가변저항의 타측에 연결된 타측을 가진 제3가변저항, 및 입력신호가 인가되는 일측과 상기 제3가변저항의 타측에 연결된 타측을 가진 제4가변저항을 구비하여 구성되어 있다. 이를 이용한 혼돈 신경망은 제1클럭 신호에 응답하여 입력신호를 샘풀링하기 위한 제1샘플＆홀드, 상기 제 1샘플＆홀드의 출력 신호에 대응하는 비선형 특성을 가진 출력신호를 발생하기 위한 비선형 수단, 상기 비선형 수단의 출력신호와 외부 입력신호를 가산하기 위한 가산수단, 제2클럭신호에 응답하여 상기 가산수단의 출력신호를 샘플링하여 상기 제1샘플＆홀드의 입력단자로 출력하기 위한 제2샘플＆홀드, 상기 제1클럭신호와 제2클럭신호를 발생하기 위한 클럭 발생수단을 구비하여 구성되어 있다.따라서, 비선형 회로의 구성이 간단해지고 또한, 이를 이용한 혼돈 신경망의 구성도 간단해진다.

Description

비선형 회로와 이를 이용한 혼든 신경망
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발멍의 비선형 회로의 회로도이다,
제4도는 제3도에 나타낸 회로의 전달 특성곡선이다,
제5도는 본 발명의 비선형 회로를 이용한 일실시예의 혼돈 신경망의 블럭도이다.

Claims (13)

  1. 입력신호가 인가되는 일측을 가진 제1가변저항; 상기 제1가변저항의 타측에 네거티브 입력단자와 접지에 연결된 포지티브 입력단자를 가진 증폭기; 상기 증폭기의 네거티브 입력단자에 연결된 일측을 가진 제2가변저항; 상기 증폭기의 출력단자에 연결된 일측과 상기 제2가변저항의 타측에 연결된 타측을 가진 제3가변저항; 및 입력 신호가 인가되는 일측과 상기 제3가변저항의 타측에 연결된 타측을 가진 제4가변저항을 구비한 것을 특징으로 하는 비선형 회로.
  2. 제1클럭신호에 응답하여 입력신호를 샘플링하기 위한 제1샘플＆홀드, 상기 제1샘플＆홀드의 출력신호에 대응하는 비선형 특성을 가진 출력신호를 발생하기 위한 비선형 수단; 상기 비선형 수단의 출력신호와 외부 입력신호를 가산하기 위한 가산수단; 제2클럭신호에 응답하여 상기 가산수단의 출력신호를 샘플링하여 상기 제1샘플＆홀드의 입력단자로 출력하기 위한 제2샘플＆홀드; 상기 제1클럭신호와 제2클럭신호를 발생하기 위한 클럭 발생수단을 구비한 혼돈 신경망에 있어서, 상기 비선형수단은 상기 제1샘플＆홀드의 출력신호가 인가되는 일측을 가진 제1가변저항 ; 상기 제1가변저항의 타측에 연결된 네거티브 입력단자와 접지에 연결된 포지티브 입력단자를 가진 증폭기; 상기 증폭기의 네거티브 입력단자에 연결된 일측을 가진 제2가변저항; 상기 증폭기의 출력단자에 연결된 일측과 상기 제2가변저항의 타측에 연결된 타측을 가진 제3가변저항 ; 및 입력신호가 인가되는 일측과 상기 제3가변저항의 타측과 상기 가산수단의 입력단자에 공통 연결된 타측을 가진 제4가변저항을 구비한 것을 특징으로 하는 혼돈 신경망.
  3. 제2항에 있어서, 상기 제 1샘플＆홀드는 제1클럭신호를 입력하여 반전하는 인버터; 상기 제1클럭신호와 상기 인버터의 출력신호에 응답하여 입력신호를 전송하기 위한 CMOS전송 게이트; 상기 CMOS전송 게이트의 출력단자와 접지사이에 직렬 연결된 저항과 캐패시터로 구성된 것을 특징으로 하는 혼돈 신경망.
  4. 제2항에 있어서, 상기 제2샘플＆홀드는 제2클럭신호를 입력하여 반전하는 인버터; 상기 제2클럭신호와 상기 인버터의 출력신호에 응답하여 입력신호를 전송하기 위한 CMOS전송 게이트; 상기 CMOS전송 게이트의 출력단자와 접지사이에 직렬 연결된 저항과 캐패시터로 구성된 것을 특징으로 하는 혼돈 신경망.
  5. 제2항에 있어서, 상기 제1, 제2클럭신호들은 서로 겹치지 않는 것을 특징으로 하는 혼돈 신경망.
  6. 제1클럭신호에 응답하여 입력신호를 샘플링하기 위한 제1샘플＆홀드; 상기 제1샘플＆홀드의 출력신호에 대응하는 비선형 특성을 가진 출력신호를 발생하기 위한 비선형 수단; 3가지 상태의 출력을 발생하기 위한 T 인버터; 상기 비선형 수단의 출력신호와 외부 입력신호와 상기 T인버터의 출력신호들을 가산하기 위한 가산수단; 제2클럭신호에 응답하여 상기 가산수단의 출력신호를 샘플링하여 상기 제1샘플＆홀드의 입력단자로 출력하기 위한 제2샘플＆홀드; 상기 제1, 제2클럭신호와 제3, 4, 5클럭신호들을 발생하기 위한 클럭 발생수단; 상기 제3, 제4, 제5클럭신호들을 각각 입력하여 샘플링하여 제1, 제2, 제3출력신호를 출력하기 위한 제3, 제4, 제5샘플＆홀드를 구비한 것을 특징으로 하는 혼돈 신경망.
  7. 제6항에 있어서, 상기 비선형 수단은 상기 제1샘플＆홀드의 출력신호가 인가되는 일측을 가진 제1가변저항; 상기 제1가변저항의 타측에 연결된 네거티브 입려단자와 접지에 연결된 포지티브 입력단자를 가진 증폭기; 상기 증폭기의 네거티브 입력단자에 연결된 일측을 가진 제2가변저항; 상기 증폭기의 출력단자에 연결된 일측과 상기 제2가변저항의 타측에 연결된 타측을 가진 제3가변저항; 및 입력신호가 인가되는 일측과 상기 제3가변저항의 타측에 연결된 타측을 가진 제4가변저항을 구비한 것을 특징으로 하는 비선형 회로.
  8. 제6항에 있어서, 상기 T인버터는 입력신호가 인가되는 게이트 전극과 전원전압이 인가되는 소오스 전극을 가진 PMOS트랜지스터; 상기 PMOS트랜지스터의 드레인 전극에 연결된 일측과 제1출력단자에 연결된 가진 PMOS트랜지스터 ; 상기 PMOS트랜지스터의 드레인 전극에 연결된 일측과 제1출력단자에 연결된 타측을 가진 제1저항; 상기 제1저항의 타측에 연결된 일측과 제2출력단자사이에 연결된 타측을 가진 제2저항; 상기 제2저항의 타측과 제3출력단자에 공통 연결된 드레인 전극과 접지에 연결된 소오스 전극과 입력신호가 인가되는 게이트 전극을 가진 NMOS트랜지스터를 구비한 것을 특징으로 하는 혼돈 신경망.
  9. 제6항에 있어서, 상기 제1샘플＆홀드는 제1클럭신호를 입력하여 반전하는 인버터; 상기 제1클럭신호와 상기 인버터의 출력신호에 응답하여 입력신호를 전송하기 위한 CMOS전송 게이트; 상기 CMOS전송 게이트의 출력단자와 접지사이에 직렬 연결된 저항과 캐패시터로 구성된 것을 특징으로 하는 혼돈 신경망.
  10. 제6항에 있어서, 상기 제2샘플＆홀드는 제2클럭신호를 입력하여 반전하는 인버터; 상기 제2클럭신호와 상기 인버터의 출력신호에 응답하여 입력신호를 전송하기 위한 CMOS전송 게이트; 상기 CMOS전송 게이트의 출력단자와 접지사이에 직렬 연결된 저항과 캐패시터로 구성된 것을 특징으로 하는 혼돈 신경망.
  11. 제6항에 있어서, 상기 제3샘플＆홀드는 제3클럭신호를 입력하여 반전하는 인버터; 상기 제3클럭신호와 상기 인버터의 출력신호에 응답하여 입력신호를 전송하기 위한 CMOS전송 게이트; 상기 CMOS전송 게이트의 출력 단자와 접지사이에 직렬 연결된 저항과 캐패시터로 구성된 것을 특징으로 하는 혼돈 신경망.
  12. 제6항에 있어서, 상기 제4샘플＆홀드는 제4클럭신호를 입력하여 반전하는 인버터; 상기 제4클럭신호와 상기 인버터의 출력신호에 응답하여 입력신호를 전송하기 위한 CMOS전송 게이트; 상기 CMOS전송 게이트의 출력 단자와 접지사이에 직렬 연결된 저항과 캐패시터로 구성된 것을 특징으로 하는 혼돈 신경망.
  13. 제6항에 있어서, 상기 제5샘플＆홀드는 제5클럭신호를 입력하여 반전하는 인버터; 상기 제5클럭신호와 상기 인버터의 출력신호에 응답하여 입력신호를 전송하기 위한 CMOS전송 게이트; 상기 CMOS전송 게이트의 출력 단자와 접지사이에 직렬 연결된 저항과 캐패시터로 구성된 것을 특징으로 하는 혼돈 신경망.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940001916A 1994-02-02 1994-02-02 비선형 회로와 이를 이용한 혼돈 신경망 KR0185756B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940001916A KR0185756B1 (ko) 1994-02-02 1994-02-02 비선형 회로와 이를 이용한 혼돈 신경망
US08/381,514 US5517139A (en) 1994-02-02 1995-02-01 Non-linear circuit and chaotic neuron circuit using the same
JP01538195A JP3615816B2 (ja) 1994-02-02 1995-02-01 非線形回路とこれを利用した混沌神経回路
FR9501169A FR2716050B1 (fr) 1994-02-02 1995-02-01 Circuit non linéaire et circuit neuronal chaotique utilisant celui-ci.
DE19503149A DE19503149C2 (de) 1994-02-02 1995-02-01 Nichtlineare Schaltung und diese verwendende Chaos-Neuronen-Schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940001916A KR0185756B1 (ko) 1994-02-02 1994-02-02 비선형 회로와 이를 이용한 혼돈 신경망

Publications (2)

Publication Number Publication Date
KR950025559A true KR950025559A (ko) 1995-09-18
KR0185756B1 KR0185756B1 (ko) 1999-05-15

Family

ID=19376669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001916A KR0185756B1 (ko) 1994-02-02 1994-02-02 비선형 회로와 이를 이용한 혼돈 신경망

Country Status (5)

Country Link
US (1) US5517139A (ko)
JP (1) JP3615816B2 (ko)
KR (1) KR0185756B1 (ko)
DE (1) DE19503149C2 (ko)
FR (1) FR2716050B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981038A1 (en) * 1998-08-19 2000-02-23 Horia-Nicolai Teodorescu Method for measuring at least one parameter and device for carrying out this method
US6215337B1 (en) * 1999-01-12 2001-04-10 Qualcomm Incorporated Linear sampling switch
DE60107529D1 (de) * 2001-01-12 2005-01-05 St Microelectronics Srl Chaotische Signale verwendendes Kommunikationsverfahren
JP4248187B2 (ja) * 2002-03-27 2009-04-02 シャープ株式会社 集積回路装置及びニューロ素子
US8330493B2 (en) * 2009-10-14 2012-12-11 Chaologix, Inc. High utilization universal logic array with variable circuit topology and logistic map circuit to realize a variety of logic gates with constant power signatures
US8266085B1 (en) 2012-02-06 2012-09-11 The United States Of America As Represented By The Secretary Of The Army Apparatus and method for using analog circuits to embody non-lipschitz mathematics and properties using attractor and repulsion modes

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5417393B2 (ko) * 1973-04-25 1979-06-29
US3838346A (en) * 1973-11-01 1974-09-24 Bell Telephone Labor Inc Bipolar sample and hold circuit with low-pass filtering
US4194165A (en) * 1978-06-28 1980-03-18 Skulski Peter J Miniature guitar amplifier
US4350964A (en) * 1979-06-04 1982-09-21 Tellabs, Inc. Impedance generator circuit
US4350959A (en) * 1980-04-14 1982-09-21 The United States Of America As Represented By The Secretary Of The Navy Feedback signal amplifier
US5126846A (en) * 1988-08-08 1992-06-30 Kabushiki Kaisha Toshiba Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same
JPH03113667A (ja) * 1989-09-28 1991-05-15 Ezel Inc データ処理装置
US5061865A (en) * 1990-07-23 1991-10-29 Grumman Aerospace Corporation Non-linear transimpedance amplifier
US5111072A (en) * 1990-08-29 1992-05-05 Ncr Corporation Sample-and-hold switch with low on resistance and reduced charge injection
US5311087A (en) * 1991-07-12 1994-05-10 Pioneer Electronic Corporation Noise removing circuit
JP2897795B2 (ja) * 1991-10-31 1999-05-31 日本電気株式会社 サンプルホールド型位相比較回路

Also Published As

Publication number Publication date
DE19503149C2 (de) 2003-08-07
FR2716050B1 (fr) 1997-01-03
JP3615816B2 (ja) 2005-02-02
DE19503149A1 (de) 1995-08-03
FR2716050A1 (fr) 1995-08-11
JPH07282164A (ja) 1995-10-27
US5517139A (en) 1996-05-14
KR0185756B1 (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR940004973A (ko) 반도체 소자의 모스(mos) 발진기
KR950004709A (ko) 모스(mos) 차동 전압-전류 변환 회로
KR950025558A (ko) 맵핑회로와 이를 이용한 혼돈 신경망
KR880001108A (ko) Cmos 입력회로
TW353247B (en) Output buffer device
KR940010529A (ko) 입력 버퍼
KR970008894A (ko) 입력버퍼회로
KR930005037A (ko) 반도체 메모리 장치의 자동 스트레스 모드 테스트장치
KR950025559A (ko) 비선형 회로와 이를 이용한 혼든 신경망
KR890013769A (ko) 중간전위생성회로
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR960035284A (ko) 메모리의 데이타 전송장치
KR960027254A (ko) 선형성이 양호한 오퍼레이션널 트랜스콘덕턴스 증폭기
KR960019978A (ko) 펄스 발생기
KR970060248A (ko) 신호 발생기
KR970019085A (ko) Cmos 인버터(cmos inverter)
KR970078007A (ko) 극성 자동전환 회로
KR970012732A (ko) 반도체 소자의 지연회로
KR930022728A (ko) D 플립플롭 회로
KR970019082A (ko) 배타적 논리합 연산장치
KR970013747A (ko) 래치회로
KR960027323A (ko) 펄스 신호 전달 회로
KR980006900A (ko) 고속 전압 변환 회로
KR970017605A (ko) 가변논리회로와 그것을 사용한 반도체집적회로장치
KR950002216A (ko) 계단식 가변 임피던스를 갖는 차동 부하단 및, 그런 부하단을 포함하는 클럭화된 비교기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee