KR930005037A - 반도체 메모리 장치의 자동 스트레스 모드 테스트장치 - Google Patents
반도체 메모리 장치의 자동 스트레스 모드 테스트장치 Download PDFInfo
- Publication number
- KR930005037A KR930005037A KR1019910014663A KR910014663A KR930005037A KR 930005037 A KR930005037 A KR 930005037A KR 1019910014663 A KR1019910014663 A KR 1019910014663A KR 910014663 A KR910014663 A KR 910014663A KR 930005037 A KR930005037 A KR 930005037A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- voltage
- node
- mode test
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Credit Cards Or The Like (AREA)
- Read Only Memory (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 블럭 다이어그램,
제3도는 제2도의 일실시예를 보여주는 회로도.
Claims (6)
- 외부 전원전압과 내부 전원전압을 사용하는 반도체 메모리 장치의 스트레스 모드 테스트 회로에 있어서, 상기 내부 전원전압에 따르는 제1전압노드와, 상기 외부 전압에 따르는 제2전압노드와, 상기 제1 및 제2전압노드의 전위를 각각 입력하고 하나의 출력노드를 가지는 차동증폭기와, 상기 차동증폭기의 출력노드에 게이트가 접속된 절연게이트 전계효과 트랜지스터와, 상기 절연게이트 전계효과 트랜지스터의 채널의 일단에 접속되고 상기 외부 전원전압에 따르는 충전노드와, 상기 절연게이트 전계효과 트랜지스터의 채널의 타단에 접속된 트리거 노드를 구비함을 특징으로 하는 스트레스 모드 테스트회로.
- 제1항에 있어서, 상기 제1전압노드가 상기 내부 전원전압과 접지 전압단 사이에 직렬 연결된 분압수단을 구비함을 특징으로 하는 스트레스 모드 테스트회로.
- 제1항에 있어서, 상기 제2전압노드가 상기 외부 전원전압과 접지 전압단 사이에 직렬 연결된 분압수단을 구비함을 특징으로 하는 스트레스 모드 테스트회로.
- 제1항에 있어서, 상기 트리거 노드에 입력이 연결된 바이어스 회로와, 상기 바이어스 회로의 출력에 게이트가 접속되고 상기 외부 전원전압과 상기 내부 전원전압 사이에 채널이 연결된 절연게이트 전계효과 트랜지스터를 더 구비함을 특징으로 하는 스트레스 모드 테스트회로.
- 외부 전원전압과 내부 전원전압을 사용하는 반도체 메모리 장치의 스트레스 모드 테스트 회로에 있어서, 상기 외부 전원전압과 내부 전원전압을 입력하는 차동증폭기와, 상기 차동증폭기의 출력을 입력하는 레벨 트리거와, 상기 레벨 트리거의 출력을 입력하는 바이어스 회로와, 상기 바이어스 회로의 출력에 게이트가 접속되고 상기 외부 전원전압과 내부 전원전압 사이에 채널이 연결된 구동용 절연게이트 전계효과 트랜지스터로 구성됨을 특징을 하는 스트레스 모드 테스트회로.
- 제5항에 있어서, 상기 레벨 트리거가 상기 차동증폭기의 출력에 게이트가 접속되고 상기 외부 전원전압에 채널의 일단이 접속된 절연게이트 전계효과 트랜지스터와, 상기 절연게이트 전계효과 트랜지스터의 채널의 타단에 접속되고 상기 바이어스 회로의 입력에 연결된 트리거 노드를 구비함을 특징으로 하는 스트레스 모드 테스트회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910014663A KR940004408B1 (ko) | 1991-08-23 | 1991-08-23 | 반도체 메모리 장치의 자동 스트레스 모드 테스트장치 |
TW080109831A TW218050B (ko) | 1991-08-23 | 1991-12-16 | |
FR9115634A FR2680596B1 (fr) | 1991-08-23 | 1991-12-17 | Appareil pour tester automatiquement un mode surcharge d'un dispositif de memoire a semiconducteurs. |
DE4201516A DE4201516C2 (de) | 1991-08-23 | 1992-01-21 | Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung |
US07/825,947 US5367491A (en) | 1991-08-23 | 1992-01-27 | Apparatus for automatically initiating a stress mode of a semiconductor memory device |
ITMI920155A IT1260463B (it) | 1991-08-23 | 1992-01-28 | Apparecchiatura per provare automaticamente un modo di sollecitazione di un dispositivo di memoria a semiconduttore |
NL9200168A NL9200168A (nl) | 1991-08-23 | 1992-01-30 | Toestel voor het automatisch testen van een belastingmode van een halfgeleidergeheugeninrichting. |
CN 92100721 CN1069821A (zh) | 1991-08-23 | 1992-01-31 | 半导体存储器件应力状态的自动测试设备 |
JP4016168A JPH0581900A (ja) | 1991-08-23 | 1992-01-31 | 半導体メモリー装置のストレスモード感知装置 |
GB9202099A GB2258924A (en) | 1991-08-23 | 1992-01-31 | Testing stress mode of a semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910014663A KR940004408B1 (ko) | 1991-08-23 | 1991-08-23 | 반도체 메모리 장치의 자동 스트레스 모드 테스트장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930005037A true KR930005037A (ko) | 1993-03-23 |
KR940004408B1 KR940004408B1 (ko) | 1994-05-25 |
Family
ID=19319041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910014663A KR940004408B1 (ko) | 1991-08-23 | 1991-08-23 | 반도체 메모리 장치의 자동 스트레스 모드 테스트장치 |
Country Status (10)
Country | Link |
---|---|
US (1) | US5367491A (ko) |
JP (1) | JPH0581900A (ko) |
KR (1) | KR940004408B1 (ko) |
CN (1) | CN1069821A (ko) |
DE (1) | DE4201516C2 (ko) |
FR (1) | FR2680596B1 (ko) |
GB (1) | GB2258924A (ko) |
IT (1) | IT1260463B (ko) |
NL (1) | NL9200168A (ko) |
TW (1) | TW218050B (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5532618A (en) * | 1992-11-30 | 1996-07-02 | United Memories, Inc. | Stress mode circuit for an integrated circuit with on-chip voltage down converter |
US5497348A (en) * | 1994-05-31 | 1996-03-05 | Texas Instruments Incorporated | Burn-in detection circuit |
US5610363A (en) * | 1995-02-15 | 1997-03-11 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Enhanced whipple shield |
KR0179820B1 (ko) * | 1996-02-01 | 1999-04-15 | 문정환 | 반도체 메모리의 번인 감지 회로 |
US5974577A (en) * | 1996-04-24 | 1999-10-26 | Micron Technology, Inc. | Integrated circuit with voltage over-stress indicating circuit |
US5841714A (en) * | 1996-10-21 | 1998-11-24 | Micron Technology, Inc. | Supervoltage circuit |
EP1515345A1 (en) * | 1999-02-02 | 2005-03-16 | Fujitsu Limited | Test method and test circuit for electronic device |
US6392472B1 (en) * | 1999-06-18 | 2002-05-21 | Mitsubishi Denki Kabushiki Kaisha | Constant internal voltage generation circuit |
DE10058779A1 (de) * | 2000-11-27 | 2002-06-13 | Infineon Technologies Ag | Vorrichtung zum Stressen einer integrierten ferroelektrischen Halbleiterspeicherschaltung |
KR100385959B1 (ko) * | 2001-05-31 | 2003-06-02 | 삼성전자주식회사 | 반도체 메모리장치의 내부전압 발생회로 및 내부전압발생방법 |
KR100452334B1 (ko) * | 2002-10-30 | 2004-10-12 | 삼성전자주식회사 | 반도체 메모리 장치의 모드진입 제어회로 및 모드진입 방법 |
US7619459B2 (en) * | 2006-03-17 | 2009-11-17 | Aeroflex Colorado Springs Inc. | High speed voltage translator circuit |
US7583108B2 (en) | 2006-03-17 | 2009-09-01 | Aeroflex Colorado Springs Inc. | Current comparator using wide swing current mirrors |
KR100904962B1 (ko) * | 2007-05-31 | 2009-06-26 | 삼성전자주식회사 | 스트레스 검출 회로, 이를 포함하는 반도체 칩 및 스트레스검출 방법 |
EP2775371B1 (en) * | 2013-03-04 | 2021-01-27 | Dialog Semiconductor GmbH | Current control for output device biasing stage |
CN104101763B (zh) * | 2013-04-03 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片上传感器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2201535B (en) * | 1987-02-25 | 1990-11-28 | Motorola Inc | Cmos analog multiplying circuit |
JPS6455857A (en) * | 1987-08-26 | 1989-03-02 | Nec Corp | Semiconductor integrated device |
FR2628217B1 (fr) * | 1988-03-07 | 1990-07-27 | Sgs Thomson Microelectronics | Circuit de mesure d'un courant |
JP2854305B2 (ja) * | 1988-10-07 | 1999-02-03 | 株式会社日立製作所 | 半導体記憶装置と半導体記憶装置の動作方法 |
JPH02177194A (ja) * | 1988-12-28 | 1990-07-10 | Mitsubishi Electric Corp | ダイナミックランダムアクセスメモリ装置 |
JPH07105160B2 (ja) * | 1989-05-20 | 1995-11-13 | 東芝マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
US5087834A (en) * | 1990-03-12 | 1992-02-11 | Texas Instruments Incorporated | Buffer circuit including comparison of voltage-shifted references |
US5134587A (en) * | 1990-08-17 | 1992-07-28 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with automatic test mode exit on chip enable |
US5132560A (en) * | 1990-09-28 | 1992-07-21 | Siemens Corporate Research, Inc. | Voltage comparator with automatic output-level adjustment |
-
1991
- 1991-08-23 KR KR1019910014663A patent/KR940004408B1/ko not_active IP Right Cessation
- 1991-12-16 TW TW080109831A patent/TW218050B/zh active
- 1991-12-17 FR FR9115634A patent/FR2680596B1/fr not_active Expired - Fee Related
-
1992
- 1992-01-21 DE DE4201516A patent/DE4201516C2/de not_active Expired - Fee Related
- 1992-01-27 US US07/825,947 patent/US5367491A/en not_active Expired - Lifetime
- 1992-01-28 IT ITMI920155A patent/IT1260463B/it active IP Right Grant
- 1992-01-30 NL NL9200168A patent/NL9200168A/nl not_active Application Discontinuation
- 1992-01-31 CN CN 92100721 patent/CN1069821A/zh active Pending
- 1992-01-31 GB GB9202099A patent/GB2258924A/en not_active Withdrawn
- 1992-01-31 JP JP4016168A patent/JPH0581900A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE4201516A1 (de) | 1993-02-25 |
FR2680596A1 (fr) | 1993-02-26 |
GB9202099D0 (en) | 1992-03-18 |
JPH0581900A (ja) | 1993-04-02 |
KR940004408B1 (ko) | 1994-05-25 |
ITMI920155A1 (it) | 1993-02-24 |
US5367491A (en) | 1994-11-22 |
FR2680596B1 (fr) | 1993-11-19 |
IT1260463B (it) | 1996-04-09 |
ITMI920155A0 (it) | 1992-01-28 |
NL9200168A (nl) | 1993-03-16 |
TW218050B (ko) | 1993-12-21 |
DE4201516C2 (de) | 1994-04-14 |
GB2258924A (en) | 1993-02-24 |
CN1069821A (zh) | 1993-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930005037A (ko) | 반도체 메모리 장치의 자동 스트레스 모드 테스트장치 | |
KR960030546A (ko) | 스위치회로 및 복합스위치회로 | |
KR880014568A (ko) | 기준 전위 발생회로 | |
KR920010633A (ko) | 반도체 메모리 장치의 기준전압 발생회로 | |
KR900000968A (ko) | 반도체 시간 지연소자 | |
KR930001574A (ko) | 내부 전원전압 발생회로 | |
KR920022678A (ko) | 반도체 메모리 장치의 데이타 입력버퍼 | |
KR950020014A (ko) | 기준 전류 발생 회로 | |
KR880012008A (ko) | 전원절환회로 | |
KR900002558A (ko) | 출력회로 | |
KR910008863A (ko) | 반도체 집적회로 | |
KR890013769A (ko) | 중간전위생성회로 | |
KR890011216A (ko) | Mos형 집적회로의 전원 재공급회로 | |
US3995175A (en) | High impedance voltage probe | |
KR950016002A (ko) | 3치 입력 버퍼 회로 | |
KR940020669A (ko) | 바이어스 회로(bias circuit) | |
KR870011703A (ko) | 집적 회로 | |
KR970007378A (ko) | 반도체 메모리 장치의 전원 전압 검출 회로 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
KR930008854A (ko) | 반도체 메모리의 내부전압공급장치 | |
KR930011274A (ko) | 입력회로 | |
KR880005743A (ko) | 비교기 | |
KR950012703A (ko) | 반도체 메모리 장치의 데이타 입력 버퍼 | |
KR890004498A (ko) | 논리회로 | |
KR940027164A (ko) | 3개의 전원 공급선을 갖는 출력 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080502 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |