KR950002216A - 계단식 가변 임피던스를 갖는 차동 부하단 및, 그런 부하단을 포함하는 클럭화된 비교기 - Google Patents

계단식 가변 임피던스를 갖는 차동 부하단 및, 그런 부하단을 포함하는 클럭화된 비교기 Download PDF

Info

Publication number
KR950002216A
KR950002216A KR1019940013691A KR19940013691A KR950002216A KR 950002216 A KR950002216 A KR 950002216A KR 1019940013691 A KR1019940013691 A KR 1019940013691A KR 19940013691 A KR19940013691 A KR 19940013691A KR 950002216 A KR950002216 A KR 950002216A
Authority
KR
South Korea
Prior art keywords
transistor
terminal
coupled
current path
source
Prior art date
Application number
KR1019940013691A
Other languages
English (en)
Other versions
KR100306348B1 (ko
Inventor
코르넬리아 반 렌스 안토니아
Original Assignee
프레데릭 얀 스미트
필립스 일렉트로닉스 엔. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 필립스 일렉트로닉스 엔. 브이. filed Critical 프레데릭 얀 스미트
Publication of KR950002216A publication Critical patent/KR950002216A/ko
Application granted granted Critical
Publication of KR100306348B1 publication Critical patent/KR100306348B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

부하단은 제 1 단자(2)와 제 1노드(8) 사이에 접속된 채널을 가진 제 1 트랜지스터(M1)와, 제 2 단자(4)와 제 2 노드(10) 사이에 접속된 채널을 가진 제 2 트랜지스터(M2)와, 제 1 노드(8)와 제 3 단자(6) 사이에 접속된 채널을 가진 제 3 트랜지스터(M3)와, 제 2 노드(10)와 제 3 단자(6) 사이에 접속된 채널을 가진 제 4 트랜지스터(M4) 및, 상기 제 1 단자(8)와 제 2 단자(10) 사이의 스위치(12)을 포함한다. 상기 제1(M1) 및 제4(M4) 트랜지스터의 게이트들이 상기 제 1 단자(2)에 접속된다. 상기 제2(M2) 및 제3(M3) 트랜지스터의 게이트들은 상기 제 2 단자(4)에 접속된다. 상기 스위치(12)가 닫힐때, 상기 제1(M1) 및 제2(M2) 트랜지스터는 상기 제 1 단자(2)와 제 2 단자(4) 사이에 정 차동 임피던스를 형성한다. 상기 스위치(12)가 개방될때, 상기 교차- 결합된 제3(M3) 및 제4(M4) 트랜지스터는 상기 제 1 단자(2)와 제 2 단자(4) 사이에 부 차동 임피던스를 형성한다.

Description

계단식 가변 임피던스를 갖는 차동 부하단 및, 그런 부하단을 포함하는 클럭화된 비교기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 부하단(load stage)의 제 1 실시예도, 제 2 도는 본 발명에 따른 부하단의 제 2 실시예도, 제 3 도는 제 1도에 도시된 제 1 실시예의 동작 설명도이다.

Claims (3)

  1. 제 1 단자(2), 제 2 단자(4) 및, 제 3 단자(6)와; 상기 제 1 단자(2)에 결합된 게이트, 소스, 드레인 및, 상기 제 1 단자(2)와 상기 제 3 단자(6) 사이의 전류 경로에 포함되는 상기 소스와 상기 드레인 사이의 주 전류 경로를 구비하는 제 1 트랜지스터(M1)와; 상기 제 2 단자(4)에 결합된 게이트, 소스, 드레인 및, 상기 제 2 단자(4)와 상기 제 3 단자(6) 사이의 전류 경로에 포함되는 상기 소스와 상기 드레인 사이의 주 전류 경로를 구비하는 제 2 트랜지스터(M2)와; 상기 제 2 단자(4)에 결합된 게이트, 소스, 드레인 및, 상기 제 1 단자(2)와 상기 제 3 단자(6) 사이의 전류 경로에 포함되는 상기 소스와 상기 드레인 사이의 주 전류 경로를 구비하는 제 3 트랜지스터(M3)와; 상기 제 1 단자(2)에 결합된 게이트, 소스, 드레인 및, 상기 제 2 단자(4)와 상기 제 3 단자(6) 상이의 전류 경로에 표함되는 상기 소스와 상기 드레인 사이의 주 전류 경로를 구비하는 제4 트랜지스터(M4) alc ; 상기 제 1 트랜지스터(M1)의 주 전류 경로와 상기 제 3 트랜지스터(M3)의 주전류 경로를 상기 제 1 단자(2)와 상기 제 3 단자(6) 사이에 선택적으로 접속시키고, 상기 제 2 트랜지스터(M2)의 주 전류 경로 및 상기 제 4 트랜지스터(M4)의 주 전류 경로를 상기 제 2 단자(4)와 상기 제 3 단자(6)사이에 선택적으로 접속시키는 스위칭 수단을 포함하는 부하단에 있어서, 상기 제 1 트랜지스터(M1)의 주 전류 경로 및 상기 제 3 트랜지스터(M3)의 주 전류경로가 제 1 노드(8)에 서로 결합되고 상기 제1(2)과 상기 제3(6)단자 사이에 직렬로 배열되며; 상기 제 2 트랜지스터(M2)의 주 전류 경로 및 상기 4 트랜지스터(M4)의 주 전류 경로가 제 2 노드(10)에 서로 결합되고 상기 제 2 단자(4)와 상기 3단자(6) 사이에 직렬로 배열되며; 상기 스위칭 수단이 제 1 노드(8)와 제 2 노드(10)간에 접속된 스위치(12)를 포함하는 것을 특징으로 하는 부하단.
  2. 제 1 항에 있어서, 제1(M1) 및 제2(M2) 트랜지스터에 의해 형성된 제 1 세트(M1,M2)와 제3(M3) 및 제4(M4) 트랜지스터에 의해 형성된 제 2 세트(M3,M4)중 적어도 한 세트(M3,M4)에서, 또다른 트랜지스터(M3,M4A)의 주 전류 경로가 상기 적어도 한 세트(M3,M4)의 각각의 트랜지스터들(M3,M4)의 각각의 주전류 경로에 직렬로 포함되고 각각의 노드(18,20)에 결합되는데, 상기 또다른 트랜지스터는 자신과 직렬로 배열된 각각의 트랜지스터(M3,M4)의 게이트에 접속된 게이트를 구비하고, 또다른 스위치(14)가 상기 적어도 한 세트(M3,M4)에서 상기 각각의 노드(18,20)사이에 접속되는 것을 특징으로 하는 부하단.
  3. 클럭 신호의 제 1 상태동안 클럭화된 비교기의 제1(46)과 제2(6)입력 단자 사이에 나타나는 입력 전압(V1)을 상기 클럭 신호의 제 2상태 동안 상기 클럭화된 비교기의 제1(2)과 제2(4) 출력 단자 사이에 나타나는 출력 전압으로 변환시키는 클럭화된 비교기에 있어서, 상기 클럭화된 비교기는 제1(44)및 제 2(52) 입력을 구비하고, 상기 제1(2) 및 제2(4) 출력 단자에 각기 결합된 제1 및 제 2출력을 구비한 입력 차동 증폭기(30)와; 상기 클럭 신호의 제 1 상태동안 상기 입력 전압을 상기 차동 증폭기(30)의 제1(44) 및 제2(52)입력에 결합시키는 제1 스위칭 수단(S1)과; 제 1 캐패시터(62)에 결합된 제1 입력(60) 및 제 2 캐패시터(58)에 결합된 제 2 입력(56)을 구비한 차동 증폭기(T3,T4) 및 상기 클럭 신호의 제1상태 동안 상기 차동 증폭기 (T3,T4)의 제1(60) 및 제2(56) 입력은 상기 제2(4) 및 제1(2) 출력 단자에 결합시키는 제2(S2)및 제3(S3)스위칭 수단을 포함하는 샘플-및-홀드 회로(34)와; 상기 클럭 신호의 제 1 상태 이후와, 상기 클럭 신호의 제 2상태 이전에 발생하는 상기 클럭 신호의 제 3 상태 동안 기준 전압(Vref)을 상기 차동 증폭기(30)의 제1(44) 및 제2(52) 입력 둘다에 결합시키는 제 4 스위칭 수단(S4) 및; 게이트와, 소스 및, 드레인을 각각 구비한 제1(M1), 제2(M2), 제3(M3), 제4(M4), 제5(M3A),및 제6(M4A), 트랜지스터를 포함하는 부하단(32)을 포함하는데, 상기 부하단은 제 1 스위치(12) 및 제 2 스위치(14)와; 상기 제 1 트랜지스터(M1)의 드레인 및 상기 제 1출력 단자(2)에 결합되어진 상기 제2(M2), 제3(M3) 및 , 제5(M3A) 트랜지스터의 게이트들과 상기 제 2 트랜지스터(M2)의 드레인 및 상기 제 2출력 단자(4)에 결합되어진 상기 제1(M1), 제4(M4), 및 제6(M4A)트랜지스터의 게이트와, 상기 제 3 트랜지스터(M3)의 드레인에 결합되어진 상기 제 1 트랜지스터(M1)의 소스와 상기 제 4 트랜지스터(M4)의 드레인에 결합되어진 상기 제 2트랜지스터(M2)의 소스와, 상기 제 5 트랜지스터(M3A)의 드레인에 결합되어진 상기 제 3 트랜지스터(M3)의 소스 및, 상기 제 6 트랜지스터(M4A) 의 드레인에 결합되어진 상기 제 4 트랜지스터(M4) 의 소스를 포함하며; 고정된 전위의 점(6)에 결합되어진 제5(M3A) 및 제6(M4A) 트랜지스터의 소스를 포함하는데, 상기 제 1 스위치(12)가 상기 제1(M1)과 제2(M2)트랜지스터의 소스 사이에 접속되어지고, 상기 제 2 스위치(14)가 상기 제3(M3) 과 제4(M4) 트랜지스터의 소스 사이에 접속되어지며, 상기 제1 스위치(12)는 상기 클럭 신호의 제 2 상태에서 닫히고, 상기 제 2 스위치(14)는 상기 클럭 신호의 제 1 상태에서 닫히고 상기 클럭 신호의 제 3 상태에서 개방된다는 것을 특징으로 하는 클럭화된 비교기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940013691A 1993-06-17 1994-06-17 계단식가변임피던스를갖는차동부하단및,그런부하단을포함하는클럭화된비교기 KR100306348B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
BE9300619A BE1007225A3 (nl) 1993-06-17 1993-06-17 Differentiele belastingtrap met stapsgewijs variabele impedantie.
BE09300619 1993-06-17

Publications (2)

Publication Number Publication Date
KR950002216A true KR950002216A (ko) 1995-01-04
KR100306348B1 KR100306348B1 (ko) 2001-11-30

Family

ID=3887110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013691A KR100306348B1 (ko) 1993-06-17 1994-06-17 계단식가변임피던스를갖는차동부하단및,그런부하단을포함하는클럭화된비교기

Country Status (5)

Country Link
EP (1) EP0630107B1 (ko)
JP (1) JPH0738393A (ko)
KR (1) KR100306348B1 (ko)
BE (1) BE1007225A3 (ko)
DE (1) DE69403559T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150126557A (ko) * 2014-05-01 2015-11-12 삼성디스플레이 주식회사 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PT102423A (pt) 2000-02-25 2001-08-31 Univ Do Minho Sistema para medir topografia de ambas as superficies corneanas e a espessura da cornea

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0509585A1 (en) * 1991-04-15 1992-10-21 Koninklijke Philips Electronics N.V. Clocked comparator with offset-voltage compensation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150126557A (ko) * 2014-05-01 2015-11-12 삼성디스플레이 주식회사 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이

Also Published As

Publication number Publication date
KR100306348B1 (ko) 2001-11-30
DE69403559T2 (de) 1997-12-18
EP0630107B1 (en) 1997-06-04
JPH0738393A (ja) 1995-02-07
EP0630107A1 (en) 1994-12-21
DE69403559D1 (de) 1997-07-10
BE1007225A3 (nl) 1995-04-25

Similar Documents

Publication Publication Date Title
KR910015122A (ko) 푸시풀 캐스코드 논리회로
KR950004709A (ko) 모스(mos) 차동 전압-전류 변환 회로
KR970071829A (ko) 반도체집적회로
KR940027615A (ko) 신호전환용 스위치
KR920013884A (ko) 증폭회로
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
KR920022287A (ko) 전류 메모리 셀
KR950007285A (ko) 플립플롭형 증폭 회로
KR920020832A (ko) 비교기 회로
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR950022092A (ko) 비교기 회로
US6414552B1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate
KR910002127A (ko) 전원절환회로
KR850005045A (ko) 비교기 회로
KR850700191A (ko) 제곱회로
KR860009428A (ko) 셈플 및 홀드 회로 장치
US5614853A (en) Differential load stage with stepwise variable impedance, and clocked comparator comprising such a load stage
KR940010532A (ko) 인터페이스회로
KR950002216A (ko) 계단식 가변 임피던스를 갖는 차동 부하단 및, 그런 부하단을 포함하는 클럭화된 비교기
US5675289A (en) Differential amplifier
EP0403174A3 (en) Differential amplifying circuit operable at high speed
EP0019279B1 (en) Voltage comparator circuit
GB2140639A (en) An integrated circuit
US6496066B2 (en) Fully differential operational amplifier of the folded cascode type
JPS5823010B2 (ja) 差動増幅装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee