JPH0621531A - ニューロ素子 - Google Patents
ニューロ素子Info
- Publication number
- JPH0621531A JPH0621531A JP4174558A JP17455892A JPH0621531A JP H0621531 A JPH0621531 A JP H0621531A JP 4174558 A JP4174558 A JP 4174558A JP 17455892 A JP17455892 A JP 17455892A JP H0621531 A JPH0621531 A JP H0621531A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- variable resistor
- resistor
- neuro element
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Abstract
(57)【要約】
【目的】 微小面積で、不揮発性を有し、信頼性の高い
ニューロ素子を提供する。 【構成】 入力電圧Ｖ1 〜Ｖn が何れの入力端子Ｉ1 〜
Ｉn により送信されてきたかに応じて、各入力電圧Ｖ1
〜Ｖn に対してそれぞれ異なる値を重み付けする重み付
け手段として、電極間に印加される印加電圧の変化に応
じて、半導体物質のアモルファス状態となる領域と、結
晶状態となる領域との占有割合が変化するよう構成され
た可変抵抗器Ｒ1 〜Ｒn を使用し、可変抵抗器Ｒ1 〜Ｒ
n によって重み付けされた入力信号に基づいて、演算回
路１００が演算を行い、演算値が所定の値に達したとき
に、出力端子を介して出力電圧Ｖを出力するよう構成し
た。
ニューロ素子を提供する。 【構成】 入力電圧Ｖ1 〜Ｖn が何れの入力端子Ｉ1 〜
Ｉn により送信されてきたかに応じて、各入力電圧Ｖ1
〜Ｖn に対してそれぞれ異なる値を重み付けする重み付
け手段として、電極間に印加される印加電圧の変化に応
じて、半導体物質のアモルファス状態となる領域と、結
晶状態となる領域との占有割合が変化するよう構成され
た可変抵抗器Ｒ1 〜Ｒn を使用し、可変抵抗器Ｒ1 〜Ｒ
n によって重み付けされた入力信号に基づいて、演算回
路１００が演算を行い、演算値が所定の値に達したとき
に、出力端子を介して出力電圧Ｖを出力するよう構成し
た。
Description
【０００１】
【産業上の利用分野】本発明は、複数の重み付け手段に
よって、入力信号が何れの入力手段により送信されてき
たかに応じて、各入力信号に対してそれぞれ異なる値を
重み付けした後、演算手段によって、入力信号に基づい
て演算を行い、演算値が所定の値に達したときに出力を
行うことにより、人間の脳あるいは眼等を構成する神経
細胞と同様に機能するニューロ素子に関し、特にその重
み付け手段に係る。
よって、入力信号が何れの入力手段により送信されてき
たかに応じて、各入力信号に対してそれぞれ異なる値を
重み付けした後、演算手段によって、入力信号に基づい
て演算を行い、演算値が所定の値に達したときに出力を
行うことにより、人間の脳あるいは眼等を構成する神経
細胞と同様に機能するニューロ素子に関し、特にその重
み付け手段に係る。
【０００２】
【従来の技術】ニューロ素子とは、人間の脳あるいは眼
等を構成する神経細胞、すなわちニューロンを電気回路
で表現したものである。ニューロンの構成は、１個の細
胞体と、軸索と、複数の樹状突起と、シナプスとに分か
れる。図１９に、ニューロンを模式的に示す。
等を構成する神経細胞、すなわちニューロンを電気回路
で表現したものである。ニューロンの構成は、１個の細
胞体と、軸索と、複数の樹状突起と、シナプスとに分か
れる。図１９に、ニューロンを模式的に示す。
【０００３】図１９において、１はシナプスおよび樹状
突起に当たる部分で、電気回路では、入出力インターフ
ェイスおよび入力線に相当する。２は細胞体で、電気回
路では、アンプに相当する。３は軸索で、電気回路では
出力線に相当する。この１つのニューロンの働きを簡単
に説明する。信号Ｖ1 〜Ｖ3 はシナプス１から入力され
る。このとき、信号Ｖ1 〜Ｖ3 がそれぞれどこの神経細
胞より送られてきたのかにより、重みＷ1 ，Ｗ2 ，Ｗ3
が付与される。そうすると、信号Ｖ 1 〜Ｖ4 は、それぞ
れ重み付けされてＶ1 ・Ｗ1 ，Ｖ2 ・Ｗ2 ，Ｖ3 ・Ｗ3
という大きさになり、細胞体２に入る。そして、細胞体
２によって、重み付けされた信号が加算され、θ＝Ｖ1
・Ｗ1 ＋Ｖ2 ・Ｗ2 ＋Ｖ3 ・Ｗ3 となる。このθがある
一定の値を越えると、軸索３を通して次の細胞へＶとい
う信号を出力する。
突起に当たる部分で、電気回路では、入出力インターフ
ェイスおよび入力線に相当する。２は細胞体で、電気回
路では、アンプに相当する。３は軸索で、電気回路では
出力線に相当する。この１つのニューロンの働きを簡単
に説明する。信号Ｖ1 〜Ｖ3 はシナプス１から入力され
る。このとき、信号Ｖ1 〜Ｖ3 がそれぞれどこの神経細
胞より送られてきたのかにより、重みＷ1 ，Ｗ2 ，Ｗ3
が付与される。そうすると、信号Ｖ 1 〜Ｖ4 は、それぞ
れ重み付けされてＶ1 ・Ｗ1 ，Ｖ2 ・Ｗ2 ，Ｖ3 ・Ｗ3
という大きさになり、細胞体２に入る。そして、細胞体
２によって、重み付けされた信号が加算され、θ＝Ｖ1
・Ｗ1 ＋Ｖ2 ・Ｗ2 ＋Ｖ3 ・Ｗ3 となる。このθがある
一定の値を越えると、軸索３を通して次の細胞へＶとい
う信号を出力する。
【０００４】ニューロ素子は、これらの機能を電気回路
で表現し、複数の神経細胞を集積したＬＳＩで、シナプ
スを抵抗、細胞体をアンプ、樹状突起や軸索を配線等で
置き換えている。図２０に、代表的なニューロ素子の電
気回路を示す。図２０に示したニューロ素子において、
入力端子Ｉ1 〜Ｉn に入力電圧Ｖ1 〜Ｖn が入力される
と、抵抗Ｒ1 〜Ｒn によって重み付けされ、それぞれＶ
1 ／Ｒ 1 ，Ｖ2 ／Ｒ2 ，Ｖ3 ／Ｒ3 ・・・Ｖn ／Ｒn と
いう大きさの電流になり、演算手段１００に入力され
る。そして、入力電流の合計値がある一定以上の電流に
なると、出力電圧Ｖが出力端子Ｏを介して次のニューロ
素子に出力される。
で表現し、複数の神経細胞を集積したＬＳＩで、シナプ
スを抵抗、細胞体をアンプ、樹状突起や軸索を配線等で
置き換えている。図２０に、代表的なニューロ素子の電
気回路を示す。図２０に示したニューロ素子において、
入力端子Ｉ1 〜Ｉn に入力電圧Ｖ1 〜Ｖn が入力される
と、抵抗Ｒ1 〜Ｒn によって重み付けされ、それぞれＶ
1 ／Ｒ 1 ，Ｖ2 ／Ｒ2 ，Ｖ3 ／Ｒ3 ・・・Ｖn ／Ｒn と
いう大きさの電流になり、演算手段１００に入力され
る。そして、入力電流の合計値がある一定以上の電流に
なると、出力電圧Ｖが出力端子Ｏを介して次のニューロ
素子に出力される。
【０００５】図２０のニューロ素子では抵抗Ｒ1 〜Ｒn
によって重み付けされる値が固定されるため、１つの処
理パターンしか構成できない。そこで、入力信号に対す
る重みを変化させるには、図２１のように、抵抗Ｒ1 〜
Ｒn を可変抵抗にする必要がある。可変抵抗にすること
により、複数の処理パターンが同一構成のニューロ素子
でができる。また、必要に応じて重み付けを途中で変化
させて、異なる処理パターンのニューロ素子とすること
ができる。
によって重み付けされる値が固定されるため、１つの処
理パターンしか構成できない。そこで、入力信号に対す
る重みを変化させるには、図２１のように、抵抗Ｒ1 〜
Ｒn を可変抵抗にする必要がある。可変抵抗にすること
により、複数の処理パターンが同一構成のニューロ素子
でができる。また、必要に応じて重み付けを途中で変化
させて、異なる処理パターンのニューロ素子とすること
ができる。
【０００６】従来、この可変抵抗部を図２２のようにし
たものが、ニューロ素子の主流となっている。図２２の
ニューロ素子は、可変抵抗部が、ＭＯＳ型のＦＥＴ(fei
ld effect transistor) Ｔｒ1 〜Ｔｒn と、各ＭＯＳ型
ＦＥＴＴｒ1 〜Ｔｒn のゲートに接続された重み付け手
段Ｗ1 〜Ｗn とから構成されている。この重み付け手段
Ｗ1 〜Ｗn に、ＳＲＡＭセルを用いたり、キャパシタあ
るいはフローティングゲートを用いたりして、各ＭＯＳ
型ＦＥＴＴｒ1 〜Ｔｒn のゲート電圧を抑制している。
たものが、ニューロ素子の主流となっている。図２２の
ニューロ素子は、可変抵抗部が、ＭＯＳ型のＦＥＴ(fei
ld effect transistor) Ｔｒ1 〜Ｔｒn と、各ＭＯＳ型
ＦＥＴＴｒ1 〜Ｔｒn のゲートに接続された重み付け手
段Ｗ1 〜Ｗn とから構成されている。この重み付け手段
Ｗ1 〜Ｗn に、ＳＲＡＭセルを用いたり、キャパシタあ
るいはフローティングゲートを用いたりして、各ＭＯＳ
型ＦＥＴＴｒ1 〜Ｔｒn のゲート電圧を抑制している。
【０００７】すなわち、このニューロ素子は、各重み付
け手段Ｗ1 〜Ｗn でその重みに対応した電圧が各ＭＯＳ
型ＦＥＴＴｒ1 〜Ｔｒn にかかるようになっており、そ
の電圧により、各ＭＯＳ型ＦＥＴＴｒ1 〜Ｔｒn のＯＮ
抵抗値を変化させることにより可変抵抗部を構成してい
る。
け手段Ｗ1 〜Ｗn でその重みに対応した電圧が各ＭＯＳ
型ＦＥＴＴｒ1 〜Ｔｒn にかかるようになっており、そ
の電圧により、各ＭＯＳ型ＦＥＴＴｒ1 〜Ｔｒn のＯＮ
抵抗値を変化させることにより可変抵抗部を構成してい
る。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
ようなＭＯＳ型ＦＥＴのＯＮ抵抗の変化を利用した可変
抵抗器は、ＦＥＴのＯＮ抵抗を変化させるために、ソー
ス領域およびドレイン領域の不純物濃度を変化させなけ
ればならないが、不純物拡散は、温度変化等の影響を受
けやすいため、微妙な不純物拡散技術が要求されてい
る。そのため、所望のＯＮ抵抗を得るように不純物濃度
を調整するのが非常に困難となっていた。
ようなＭＯＳ型ＦＥＴのＯＮ抵抗の変化を利用した可変
抵抗器は、ＦＥＴのＯＮ抵抗を変化させるために、ソー
ス領域およびドレイン領域の不純物濃度を変化させなけ
ればならないが、不純物拡散は、温度変化等の影響を受
けやすいため、微妙な不純物拡散技術が要求されてい
る。そのため、所望のＯＮ抵抗を得るように不純物濃度
を調整するのが非常に困難となっていた。
【０００９】また、重み付け手段にＳＲＡＭセルまたは
キャパシタを用いた場合、素子面積が大きくなるばかり
か、ＳＲＡＭセルを使う方式では、ニューロン間をつな
ぐＭＯＳ型ＦＥＴのＯＮ／ＯＦＦ、すなわち１ビット分
に制御しかできず、キャパシタを使う方式では、重みを
何段階にも変えられるものの、リークによって失われる
電荷を補充するため、リフレッシュ動作が不可欠とな
る。
キャパシタを用いた場合、素子面積が大きくなるばかり
か、ＳＲＡＭセルを使う方式では、ニューロン間をつな
ぐＭＯＳ型ＦＥＴのＯＮ／ＯＦＦ、すなわち１ビット分
に制御しかできず、キャパシタを使う方式では、重みを
何段階にも変えられるものの、リークによって失われる
電荷を補充するため、リフレッシュ動作が不可欠とな
る。
【００１０】一方、重み付け部にフローティングゲート
を使用する方式では、容量を使う方式に必要なリフレッ
シュ動作は必要とせず、フローティングゲートに注入さ
れた電荷量の重みに対応付け、ＭＯＳ型ＦＥＴのゲート
を制御することができるが、注入した電荷量によってフ
ローティングゲートの電位が変わり、常に一定量の電荷
を蓄積することは難しく、精度があまりよくなかった。
を使用する方式では、容量を使う方式に必要なリフレッ
シュ動作は必要とせず、フローティングゲートに注入さ
れた電荷量の重みに対応付け、ＭＯＳ型ＦＥＴのゲート
を制御することができるが、注入した電荷量によってフ
ローティングゲートの電位が変わり、常に一定量の電荷
を蓄積することは難しく、精度があまりよくなかった。
【００１１】本発明は、上記に鑑み、微小面積で、不揮
発性を有し、信頼性の高い可変抵抗器を有するニューロ
素子の提供を目的とする。
発性を有し、信頼性の高い可変抵抗器を有するニューロ
素子の提供を目的とする。
【００１２】
【課題を解決するための手段】本発明請求項１による課
題解決手段は、入力信号が何れの入力手段により送信さ
れてきたかに応じて、各入力信号に対してそれぞれ異な
る値を重み付けする複数の重み付け手段と、これら複数
の重み付け手段によって重み付けされた入力信号が入力
されるとともに、入力された入力信号に基づいて演算を
行い、演算値が所定の値に達したときに出力を行う演算
手段とを備え、上記重み付け手段は、第１電極と、第１
電極に対して所定間隔をあけて対向して配置された第２
電極と、両電極の間に充たされ、アモルファス状態にお
いて高抵抗を有し、結晶状態において低抵抗を有し、か
つ電気信号により、アモルファス状態および結晶状態の
２状態間の転移を可逆的に切り換え可能な半導体物質と
を備え、上記両電極間に印加される印加電圧の変化に応
じて、上記半導体物質のアモルファス状態となる領域
と、結晶状態となる領域との占有割合が変化するよう構
成された可変抵抗器を含むものである。
題解決手段は、入力信号が何れの入力手段により送信さ
れてきたかに応じて、各入力信号に対してそれぞれ異な
る値を重み付けする複数の重み付け手段と、これら複数
の重み付け手段によって重み付けされた入力信号が入力
されるとともに、入力された入力信号に基づいて演算を
行い、演算値が所定の値に達したときに出力を行う演算
手段とを備え、上記重み付け手段は、第１電極と、第１
電極に対して所定間隔をあけて対向して配置された第２
電極と、両電極の間に充たされ、アモルファス状態にお
いて高抵抗を有し、結晶状態において低抵抗を有し、か
つ電気信号により、アモルファス状態および結晶状態の
２状態間の転移を可逆的に切り換え可能な半導体物質と
を備え、上記両電極間に印加される印加電圧の変化に応
じて、上記半導体物質のアモルファス状態となる領域
と、結晶状態となる領域との占有割合が変化するよう構
成された可変抵抗器を含むものである。
【００１３】請求項２による課題解決手段は、請求項１
記載のニューロ素子において、可変抵抗器の第１電極と
第２電極との間隔は、対向位置に応じて連続的または段
階的に順次変化されているものである。請求項３による
課題解決手段は、請求項１記載のニューロ素子におい
て、可変抵抗器の第１電極または第２電極の少なくとも
一方は、抵抗体またはキャパシタが接続され、抵抗体ま
たはキャパシタは、第１電極および第２電極間に電圧が
印加されるとき、対向位置に応じて連続的または段階的
に電極間電圧が順次変化するよう形成されているもので
ある。
記載のニューロ素子において、可変抵抗器の第１電極と
第２電極との間隔は、対向位置に応じて連続的または段
階的に順次変化されているものである。請求項３による
課題解決手段は、請求項１記載のニューロ素子におい
て、可変抵抗器の第１電極または第２電極の少なくとも
一方は、抵抗体またはキャパシタが接続され、抵抗体ま
たはキャパシタは、第１電極および第２電極間に電圧が
印加されるとき、対向位置に応じて連続的または段階的
に電極間電圧が順次変化するよう形成されているもので
ある。
【００１４】請求項４による課題解決手段は、請求項２
記載のニューロ素子において、可変抵抗器の第１電極お
よび第２電極が面状電極であり、第１電極と第２電極と
は、その一部同士が対向するよう配置されているもので
ある。請求項５による課題解決手段は、請求項２記載の
ニューロ素子において、可変抵抗器の第１電極と第２電
極とが同一平面上に並置されており、第１電極の対向端
辺と第２電極のの対向端辺との間隔が連続的または段階
的に順次変化されているものである。
記載のニューロ素子において、可変抵抗器の第１電極お
よび第２電極が面状電極であり、第１電極と第２電極と
は、その一部同士が対向するよう配置されているもので
ある。請求項５による課題解決手段は、請求項２記載の
ニューロ素子において、可変抵抗器の第１電極と第２電
極とが同一平面上に並置されており、第１電極の対向端
辺と第２電極のの対向端辺との間隔が連続的または段階
的に順次変化されているものである。
【００１５】請求項６による課題解決手段は、請求項３
記載のニューロ素子において、可変抵抗器の抵抗体また
はキャパシタが接続される電極は、複数の小電極部に区
画されており、区画された複数の小電極部に、それぞれ
互いに抵抗値または容量の異なる抵抗体またはキャパシ
タが接続されているものである。
記載のニューロ素子において、可変抵抗器の抵抗体また
はキャパシタが接続される電極は、複数の小電極部に区
画されており、区画された複数の小電極部に、それぞれ
互いに抵抗値または容量の異なる抵抗体またはキャパシ
タが接続されているものである。
【００１６】請求項７による課題解決手段は、請求項６
記載のニューロ素子において、可変抵抗器の各小電極部
に接続された抵抗体またはキャパシタは、それぞれ小電
極部と一体的に形成されているものである。
記載のニューロ素子において、可変抵抗器の各小電極部
に接続された抵抗体またはキャパシタは、それぞれ小電
極部と一体的に形成されているものである。
【００１７】
【作用】上記請求項１ないし７による課題解決手段にお
いて、各重み付け手段に入力信号が入力されると、入力
信号が何れの入力手段により送信されてきたかに応じ
て、各入力信号に対してそれぞれ異なる値を重み付けす
る。そして、重み付け手段によって重み付けされた入力
信号が演算手段に入力されると、演算手段は、入力信号
に基づいて演算を行い、演算値が所定の値に達したとき
に出力を行う。
いて、各重み付け手段に入力信号が入力されると、入力
信号が何れの入力手段により送信されてきたかに応じ
て、各入力信号に対してそれぞれ異なる値を重み付けす
る。そして、重み付け手段によって重み付けされた入力
信号が演算手段に入力されると、演算手段は、入力信号
に基づいて演算を行い、演算値が所定の値に達したとき
に出力を行う。
【００１８】この際、重み付け手段は、アモルファス状
態において高抵抗を有し、結晶状態において低抵抗を有
し、かつ電気信号により、アモルファス状態および結晶
状態の２状態間の転移を可逆的に切り換え可能な半導体
物質を使用した可変抵抗器を含んでおり、この可変抵抗
器は、両電極間に印加される印加電圧の大きさを変える
ことにより、半導体物質が結晶化する範囲を自由に変化
させることができるから、電気信号のみで何段階でも重
み付けする値を可変できる。また、印加電圧が除去され
ても、半導体物質は結晶状態を持続するので、可変され
た重み付けする値を保持することができる。
態において高抵抗を有し、結晶状態において低抵抗を有
し、かつ電気信号により、アモルファス状態および結晶
状態の２状態間の転移を可逆的に切り換え可能な半導体
物質を使用した可変抵抗器を含んでおり、この可変抵抗
器は、両電極間に印加される印加電圧の大きさを変える
ことにより、半導体物質が結晶化する範囲を自由に変化
させることができるから、電気信号のみで何段階でも重
み付けする値を可変できる。また、印加電圧が除去され
ても、半導体物質は結晶状態を持続するので、可変され
た重み付けする値を保持することができる。
【００１９】よって、微小面積で、不揮発性を有し、信
頼性の高いニューロ素子を提供することができる。
頼性の高いニューロ素子を提供することができる。
【００２０】
【実施例】以下、本発明に係る可変抵抗器を図１ないし
図１８に基づき詳述する。Ｓ、Ｓｅ、ＴｅのようなＶＩ
族元素をベースとしたカルゴゲン化合物３０は、アモル
ファス状態において高抵抗を有し、結晶状態において低
抵抗を有しており、このカルゴゲン化合物３０を、図１
８の如く、グランドに接地される第１電極１０および所
定の印加電圧パルスが印加される第２電極２０で挟み、
両電極１０，２０間に電気信号を与えることにより、カ
ルゴゲン化合物３０のアモルファス状態および結晶状態
の２状態間の転移を可逆的に切り換え可能なことが知ら
れている。
図１８に基づき詳述する。Ｓ、Ｓｅ、ＴｅのようなＶＩ
族元素をベースとしたカルゴゲン化合物３０は、アモル
ファス状態において高抵抗を有し、結晶状態において低
抵抗を有しており、このカルゴゲン化合物３０を、図１
８の如く、グランドに接地される第１電極１０および所
定の印加電圧パルスが印加される第２電極２０で挟み、
両電極１０，２０間に電気信号を与えることにより、カ
ルゴゲン化合物３０のアモルファス状態および結晶状態
の２状態間の転移を可逆的に切り換え可能なことが知ら
れている。
【００２１】図１８はカルゴゲン化合物のアモルファス
状態および結晶状態の２状態間の転移動作を示す図であ
る。上記カルゴゲン化合物の一連の動作について、図１
８を参照して詳しく説明する。図１８（ａ）のように、
初期状態において、カルゴゲン化合物３０はアモルファ
ス状態となっており、抵抗値ＲA は大となり、電極１
０，２０間は高抵抗状態となっている。そして、図１８
（ｂ）のように、電極１０，２０間に与えられたしきい
値ＶTH以上の電圧パルスＶ１（＞ＶTH＞０）を印加する
と、カルゴゲン化合物３０に、比較的低抵抗なフィラメ
ント結晶経路が発生し、カルゴゲン化合物３０は結晶状
態に転移する。そのため、カルゴゲン化合物３０の抵抗
値ＲB は小となり、電極１０，２０間は低抵抗状態とな
る。この状態で、図１８（ｃ）のように、印加電圧Ｖ１
が除去されても、カルゴゲン化合物３０は結晶状態を持
続し、電極１０，２０間の低抵抗状態は保持されたまま
となる。その後、図１８（ｄ）のように、適当な時期に
リセット電圧パルスＶr （＜０）を印加することによ
り、高抵抗のアモルファス状態に戻る。
状態および結晶状態の２状態間の転移動作を示す図であ
る。上記カルゴゲン化合物の一連の動作について、図１
８を参照して詳しく説明する。図１８（ａ）のように、
初期状態において、カルゴゲン化合物３０はアモルファ
ス状態となっており、抵抗値ＲA は大となり、電極１
０，２０間は高抵抗状態となっている。そして、図１８
（ｂ）のように、電極１０，２０間に与えられたしきい
値ＶTH以上の電圧パルスＶ１（＞ＶTH＞０）を印加する
と、カルゴゲン化合物３０に、比較的低抵抗なフィラメ
ント結晶経路が発生し、カルゴゲン化合物３０は結晶状
態に転移する。そのため、カルゴゲン化合物３０の抵抗
値ＲB は小となり、電極１０，２０間は低抵抗状態とな
る。この状態で、図１８（ｃ）のように、印加電圧Ｖ１
が除去されても、カルゴゲン化合物３０は結晶状態を持
続し、電極１０，２０間の低抵抗状態は保持されたまま
となる。その後、図１８（ｄ）のように、適当な時期に
リセット電圧パルスＶr （＜０）を印加することによ
り、高抵抗のアモルファス状態に戻る。
【００２２】上記電極１０，２０間が高抵抗となるカル
ゴゲン化合物３０のアモルファス状態から電極１０，２
０間が低抵抗となるカルゴゲン化合物３０の結晶状態へ
の転移に必要なしきい値電圧ＶTH（以下、「書込電圧」
という）は、カルゴゲン化合物３０の厚みを変化させる
ことにより、１Ｖ以下の低電圧から２５Ｖ以上の高電圧
まで任意に設定することができる。また、リセット電圧
パルスＶr は、書込電圧ＶTHより低い値で、大きな電流
を短時間かける。
ゴゲン化合物３０のアモルファス状態から電極１０，２
０間が低抵抗となるカルゴゲン化合物３０の結晶状態へ
の転移に必要なしきい値電圧ＶTH（以下、「書込電圧」
という）は、カルゴゲン化合物３０の厚みを変化させる
ことにより、１Ｖ以下の低電圧から２５Ｖ以上の高電圧
まで任意に設定することができる。また、リセット電圧
パルスＶr は、書込電圧ＶTHより低い値で、大きな電流
を短時間かける。
【００２３】適当なカルゴゲン化合物３０としては、
Ｓ、Ｓｅ、Ｔｅのような単体でも効果を示すが、より安
定した効果を得るには、Ｇｅ、Ａｓ等との化合物である
ＧｅXＴｅ1-X やＡｓx Ｓ1-X またはさらにＳｂ等を添
加したＧｅ24Ｔｅ72Ｓｂ2 Ｓ2のようなＧｅA ＴｅB Ｘ
C ＹD という形の化合物にするのが好ましい。とういう
のは、これらの化合物は、成分元素の種類や配合比を変
化することにより、抵抗値、書込電圧等が変化するた
め、用途に合ったものを選択することができる。
Ｓ、Ｓｅ、Ｔｅのような単体でも効果を示すが、より安
定した効果を得るには、Ｇｅ、Ａｓ等との化合物である
ＧｅXＴｅ1-X やＡｓx Ｓ1-X またはさらにＳｂ等を添
加したＧｅ24Ｔｅ72Ｓｂ2 Ｓ2のようなＧｅA ＴｅB Ｘ
C ＹD という形の化合物にするのが好ましい。とういう
のは、これらの化合物は、成分元素の種類や配合比を変
化することにより、抵抗値、書込電圧等が変化するた
め、用途に合ったものを選択することができる。
【００２４】すなわち、カルゴゲン化合物３０を用いた
可変抵抗器は、一旦電気信号により、アモルファス状態
から結晶状態に転移して、所定の抵抗値となると、電源
を切っても所定の抵抗値を保持する特性を有する抵抗体
となる。本発明は、上記カルゴゲン化合物３０を用い
て、電気的に抵抗値が可変可能でかつ不揮発性を有する
可変抵抗器Ｒ1 ，Ｒ2 ，Ｒ3 ・・・Ｒn を、図１のよう
に、重み付け手段としたニューロ素子を提供するもので
ある。
可変抵抗器は、一旦電気信号により、アモルファス状態
から結晶状態に転移して、所定の抵抗値となると、電源
を切っても所定の抵抗値を保持する特性を有する抵抗体
となる。本発明は、上記カルゴゲン化合物３０を用い
て、電気的に抵抗値が可変可能でかつ不揮発性を有する
可変抵抗器Ｒ1 ，Ｒ2 ，Ｒ3 ・・・Ｒn を、図１のよう
に、重み付け手段としたニューロ素子を提供するもので
ある。
【００２５】図１に示す本発明に係るニューロ素子は、
人間の脳あるいは眼等を構成する神経細胞と同様に機能
するものであって、入力電圧Ｖ1 ，Ｖ2 ，Ｖ3 ・・・Ｖ
n が何れの入力端子Ｉ1 ，Ｉ2 ，Ｉ3 ・・・Ｉn により
送信されてきたかに応じて、各入力電圧Ｖ1 ，Ｖ2 ，Ｖ
3 ・・・Ｖn に対してそれぞれ異なる値を重み付けする
複数の可変抵抗器Ｒ1 ，Ｒ2 ，Ｒ3 ・・・Ｒn と、これ
ら複数の可変抵抗器Ｒ 1 ，Ｒ2 ，Ｒ3 ・・・Ｒn によっ
て重み付けされた入力信号が入力されるとともに、入力
された入力信号の含み値所定の値に達したときに出力端
子Ｏから出力電圧Ｖを出力する演算回路１００とを備え
ている。
人間の脳あるいは眼等を構成する神経細胞と同様に機能
するものであって、入力電圧Ｖ1 ，Ｖ2 ，Ｖ3 ・・・Ｖ
n が何れの入力端子Ｉ1 ，Ｉ2 ，Ｉ3 ・・・Ｉn により
送信されてきたかに応じて、各入力電圧Ｖ1 ，Ｖ2 ，Ｖ
3 ・・・Ｖn に対してそれぞれ異なる値を重み付けする
複数の可変抵抗器Ｒ1 ，Ｒ2 ，Ｒ3 ・・・Ｒn と、これ
ら複数の可変抵抗器Ｒ 1 ，Ｒ2 ，Ｒ3 ・・・Ｒn によっ
て重み付けされた入力信号が入力されるとともに、入力
された入力信号の含み値所定の値に達したときに出力端
子Ｏから出力電圧Ｖを出力する演算回路１００とを備え
ている。
【００２６】各可変抵抗器Ｒ1 ，Ｒ2 ，Ｒ3 ・・・Ｒn
の構成については、各実施例に応じて後述する。演算回
路１００は、各可変抵抗器Ｒ1 〜Ｒn に接続された第１
アンプ１１０と、第１アンプ１１０に接続されて第２ア
ンプ１２０とから構成されている。第１アンプ１１０
は、比較器１１１、負帰還抵抗１１２および基準電圧１
１３からなる。そして、比較器１１１の負論理側入力端
子は、各可変抵抗器Ｒ1 ，Ｒ 2 ，Ｒ3 ・・・Ｒn を介し
て入力端子Ｉ1 ，Ｉ2 ，Ｉ3 ・・・Ｉn にそれぞれ接続
されており、正論理側入力端子には、所定の基準電圧１
１３が与えられている。また、比較器１１１の出力と、
負論理側入力端子とは、負帰還抵抗１１２で接続されて
いる。
の構成については、各実施例に応じて後述する。演算回
路１００は、各可変抵抗器Ｒ1 〜Ｒn に接続された第１
アンプ１１０と、第１アンプ１１０に接続されて第２ア
ンプ１２０とから構成されている。第１アンプ１１０
は、比較器１１１、負帰還抵抗１１２および基準電圧１
１３からなる。そして、比較器１１１の負論理側入力端
子は、各可変抵抗器Ｒ1 ，Ｒ 2 ，Ｒ3 ・・・Ｒn を介し
て入力端子Ｉ1 ，Ｉ2 ，Ｉ3 ・・・Ｉn にそれぞれ接続
されており、正論理側入力端子には、所定の基準電圧１
１３が与えられている。また、比較器１１１の出力と、
負論理側入力端子とは、負帰還抵抗１１２で接続されて
いる。
【００２７】第２アンプ１２０は、比較器１２１、負帰
還抵抗１２２および基準電圧１２３からなる。そして、
比較器１２１の負論理側入力端子は、第１アンプ１１０
の比較器１１１の出力端子に接続され、正論理側入力端
子は、所定の基準電圧１２３が与えられている。また、
比較器１２１の出力と、負論理側入力端子とは、負帰還
抵抗１２２で接続されている。
還抵抗１２２および基準電圧１２３からなる。そして、
比較器１２１の負論理側入力端子は、第１アンプ１１０
の比較器１１１の出力端子に接続され、正論理側入力端
子は、所定の基準電圧１２３が与えられている。また、
比較器１２１の出力と、負論理側入力端子とは、負帰還
抵抗１２２で接続されている。
【００２８】上記構成において、入力端子Ｉ1 ，Ｉ2 ，
Ｉ3 ・・・Ｉn に入力電圧Ｖ1 ，Ｖ 2 ，Ｖ3 ・・・Ｖn
が入力されると、可変抵抗器Ｒ1 ，Ｒ2 ，Ｒ3 ・・・Ｒ
n によって重み付けされ、それぞれＶ1 ／Ｒ1 ，Ｖ2 ／
Ｒ2 ，Ｖ3 ／Ｒ3 ・・・Ｖn／Ｒn という大きさの電流
になり、演算回路１００に入力される。そして、演算回
路１００にある一定以上の電流が入力されると、出力電
圧Ｖが出力端子Ｏを介して次のニューロ素子に出力され
る。
Ｉ3 ・・・Ｉn に入力電圧Ｖ1 ，Ｖ 2 ，Ｖ3 ・・・Ｖn
が入力されると、可変抵抗器Ｒ1 ，Ｒ2 ，Ｒ3 ・・・Ｒ
n によって重み付けされ、それぞれＶ1 ／Ｒ1 ，Ｖ2 ／
Ｒ2 ，Ｖ3 ／Ｒ3 ・・・Ｖn／Ｒn という大きさの電流
になり、演算回路１００に入力される。そして、演算回
路１００にある一定以上の電流が入力されると、出力電
圧Ｖが出力端子Ｏを介して次のニューロ素子に出力され
る。
【００２９】ここで、上記可変抵抗器Ｒ1 ，Ｒ2 ，Ｒ3
・・・Ｒn の基本的な原理について、図２を参照しつつ
説明する。図２においては、電極１０，２０間の距離ｄ
１，ｄ２（ｄ１＞ｄ２）を異ならせた抵抗体４０Ａ，４
０Ｂを並列に接続して可変抵抗器を構成している。すな
わち、抵抗体４０Ｂの抵抗の長さが抵抗体４０Ａの抵抗
の長さよりも短くなっている。
・・・Ｒn の基本的な原理について、図２を参照しつつ
説明する。図２においては、電極１０，２０間の距離ｄ
１，ｄ２（ｄ１＞ｄ２）を異ならせた抵抗体４０Ａ，４
０Ｂを並列に接続して可変抵抗器を構成している。すな
わち、抵抗体４０Ｂの抵抗の長さが抵抗体４０Ａの抵抗
の長さよりも短くなっている。
【００３０】今、両方の抵抗体４０Ａ，４０Ｂのカルゴ
ゲン化合物３０がアモルファス状態（高抵抗状態）にな
っているとする。この状態で、各抵抗体４０Ａ，４０Ｂ
に電圧Ｖ２を印加すると、各抵抗体４０Ａ，４０Ｂの電
極１０，２０間にそれぞれ電圧Ｖ２がかかるので、単位
体積当たりの電圧の大きさ（電界強度）は、電極１０，
２０間の距離が長い抵抗体４０Ａの方が、電極１０，２
０間の距離が短い抵抗体４０Ｂよりも小さくなる。
ゲン化合物３０がアモルファス状態（高抵抗状態）にな
っているとする。この状態で、各抵抗体４０Ａ，４０Ｂ
に電圧Ｖ２を印加すると、各抵抗体４０Ａ，４０Ｂの電
極１０，２０間にそれぞれ電圧Ｖ２がかかるので、単位
体積当たりの電圧の大きさ（電界強度）は、電極１０，
２０間の距離が長い抵抗体４０Ａの方が、電極１０，２
０間の距離が短い抵抗体４０Ｂよりも小さくなる。
【００３１】ここで、抵抗体４０Ａのアモルファス→結
晶転移電圧をＶT1、抵抗体４０Ｂのアモルファス→結晶
転移電圧をＶT2とし、ＶT1＞Ｖ２＞ＶT2＞０という条件
下で、各抵抗体４０Ａ，４０Ｂに電圧Ｖ2 すると、電極
１０，２０間の距離が短い抵抗体４０Ｂの方が、電極１
０，２０間の距離が長い抵抗体４０Ａよりも電界強度が
大きいので、図２のように、抵抗体４０Ｂのカルゴゲン
化合物３０のみがアモルファス状態から結晶状態への転
移を起こし、低抵抗状態ＲB2となり、抵抗体４０Ａのカ
ルゴゲン化合物３０は結晶状態に転移せず、高抵抗状態
ＲA1を保持する。
晶転移電圧をＶT1、抵抗体４０Ｂのアモルファス→結晶
転移電圧をＶT2とし、ＶT1＞Ｖ２＞ＶT2＞０という条件
下で、各抵抗体４０Ａ，４０Ｂに電圧Ｖ2 すると、電極
１０，２０間の距離が短い抵抗体４０Ｂの方が、電極１
０，２０間の距離が長い抵抗体４０Ａよりも電界強度が
大きいので、図２のように、抵抗体４０Ｂのカルゴゲン
化合物３０のみがアモルファス状態から結晶状態への転
移を起こし、低抵抗状態ＲB2となり、抵抗体４０Ａのカ
ルゴゲン化合物３０は結晶状態に転移せず、高抵抗状態
ＲA1を保持する。
【００３２】したがって、上記可変抵抗器の全抵抗値Ｒ
１は、下記（１）式で表される。
１は、下記（１）式で表される。
【００３３】
【数１】
【００３４】また、Ｖ２＞ＶT1＞ＶT2＞０という条件下
で、各抵抗体４０Ａ，４０Ｂに電圧Ｖ2 した場合、両抵
抗体４０Ａ，４０Ｂのカルゴゲン化合物３０は、アモル
ファス状態から結晶状態に転移し、低抵抗状態ＲB1，Ｒ
B2となり、全抵抗値Ｒ２は、下記（２）式で表される。
で、各抵抗体４０Ａ，４０Ｂに電圧Ｖ2 した場合、両抵
抗体４０Ａ，４０Ｂのカルゴゲン化合物３０は、アモル
ファス状態から結晶状態に転移し、低抵抗状態ＲB1，Ｒ
B2となり、全抵抗値Ｒ２は、下記（２）式で表される。
【００３５】
【数２】
【００３６】さらに、ＶT1＞ＶT2＞Ｖ２＞０という条件
下で、各抵抗体４０Ａ，４０Ｂに電圧Ｖ2 した場合、両
抵抗体４０Ａ，４０Ｂのカルゴゲン化合物３０は、アモ
ルファス状態から結晶状態に転移せず、高低抵抗状態Ｒ
A1，ＲA2となり、全抵抗値Ｒ３は、下記（３）式で表さ
れる。
下で、各抵抗体４０Ａ，４０Ｂに電圧Ｖ2 した場合、両
抵抗体４０Ａ，４０Ｂのカルゴゲン化合物３０は、アモ
ルファス状態から結晶状態に転移せず、高低抵抗状態Ｒ
A1，ＲA2となり、全抵抗値Ｒ３は、下記（３）式で表さ
れる。
【００３７】
【数３】
【００３８】すなわち、印加電圧Ｖ２の大きさを変化さ
せることにより、可変抵抗器の全抵抗値は、上記（１）
（２）（３）式で示されるＲ１，Ｒ２，Ｒ３という三値
のいずれかを選択することができる。これに基づき、こ
の実施例においては、入力信号に対して重み付けする可
変抵抗器を、電極１０，２０間に印加される印加電圧の
変化に応じて、カルゴゲン化合物３０がアモルファス状
態となる領域と、結晶状態となる領域との占有割合が変
化するよう構成したものである。以下、第１ないし第３
実施例に係るニューロ素子の可変抵抗器を具体的に説明
する。
せることにより、可変抵抗器の全抵抗値は、上記（１）
（２）（３）式で示されるＲ１，Ｒ２，Ｒ３という三値
のいずれかを選択することができる。これに基づき、こ
の実施例においては、入力信号に対して重み付けする可
変抵抗器を、電極１０，２０間に印加される印加電圧の
変化に応じて、カルゴゲン化合物３０がアモルファス状
態となる領域と、結晶状態となる領域との占有割合が変
化するよう構成したものである。以下、第１ないし第３
実施例に係るニューロ素子の可変抵抗器を具体的に説明
する。
【００３９】まず、第１実施例に係るニューロ素子の可
変抵抗器を図３ないし図７に基づいて説明する。図３は
本発明第１実施例に係る可変抵抗器の構成を示す図であ
る。図３を参照して、本実施例の可変抵抗器の構成を説
明する。本実施例の可変抵抗器は、図３の如く、厚みを
連続的に順次変化させたカルゴゲン化合物３０を、導電
体からなる一対の第１電極１０および第２電極４０で挟
持し、対向位置に応じて電極１０，２０間の距離を連続
的に順次変化させ、印加電圧の大きさにより、カルゴゲ
ン化合物３０の結晶化する範囲、すなわち結晶化する長
さｓが変化するよう構成されている。
変抵抗器を図３ないし図７に基づいて説明する。図３は
本発明第１実施例に係る可変抵抗器の構成を示す図であ
る。図３を参照して、本実施例の可変抵抗器の構成を説
明する。本実施例の可変抵抗器は、図３の如く、厚みを
連続的に順次変化させたカルゴゲン化合物３０を、導電
体からなる一対の第１電極１０および第２電極４０で挟
持し、対向位置に応じて電極１０，２０間の距離を連続
的に順次変化させ、印加電圧の大きさにより、カルゴゲ
ン化合物３０の結晶化する範囲、すなわち結晶化する長
さｓが変化するよう構成されている。
【００４０】今、図３に示すように、カルゴゲン化合物
３０の設計条件を、幅ｗ、長さｓ1、傾斜角θ1 、最小
電極間距離（最小厚さ）ｘ0 、最大電極間距離（最大厚
み）ｘ1 としたとき、電極１０，２０間の距離がｘとな
る領域ｓまでカルゴゲン化合物３０がアモルファス状態
から結晶状態に転移するように、電極１０，２０間に電
圧を印加したとする。
３０の設計条件を、幅ｗ、長さｓ1、傾斜角θ1 、最小
電極間距離（最小厚さ）ｘ0 、最大電極間距離（最大厚
み）ｘ1 としたとき、電極１０，２０間の距離がｘとな
る領域ｓまでカルゴゲン化合物３０がアモルファス状態
から結晶状態に転移するように、電極１０，２０間に電
圧を印加したとする。
【００４１】このときの、図において左側の結晶状態領
域（低抵抗状態領域）の抵抗値ＲB、右側のアモルファ
ス状態領域（高抵抗状態領域）の抵抗値ＲA は、下記
（４）（５）式で表される。なお、式中、ＲB0は、図４
に示したカルゴゲン化合物３０の幅、長さ、高さをそれ
ぞれｅとする単位体積あたりの低抵抗状態領域の抵抗
値、ＲA0は同じく単位体積あたりの高抵抗状態領域の抵
抗値である。
域（低抵抗状態領域）の抵抗値ＲB、右側のアモルファ
ス状態領域（高抵抗状態領域）の抵抗値ＲA は、下記
（４）（５）式で表される。なお、式中、ＲB0は、図４
に示したカルゴゲン化合物３０の幅、長さ、高さをそれ
ぞれｅとする単位体積あたりの低抵抗状態領域の抵抗
値、ＲA0は同じく単位体積あたりの高抵抗状態領域の抵
抗値である。
【００４２】
【数４】
【００４３】故に、可変抵抗器の全抵抗値Ｒは、上記
（４）（５）式より、下記（６）式で表される。
（４）（５）式より、下記（６）式で表される。
【００４４】
【数５】
【００４５】上記（６）式において、ＲA ／ＲB ＝１０
4 、θ1 ≒１１度としたとき、カルゴゲン化合物３０の
結晶化領域の長さｌを変化させたときの抵抗値の変化を
図５に示す。図５において、横軸はｓ／ｓ1 、縦軸は抵
抗値（任意単位）をそれぞれ示している。図５から明ら
かなように、ｓ／ｓ1 、すなわちカルゴゲン化合物３０
の結晶状態領域およびアモルファス状態領域の占有割合
を変化させれば、可変抵抗器の全抵抗値が変化すること
がわかる。
4 、θ1 ≒１１度としたとき、カルゴゲン化合物３０の
結晶化領域の長さｌを変化させたときの抵抗値の変化を
図５に示す。図５において、横軸はｓ／ｓ1 、縦軸は抵
抗値（任意単位）をそれぞれ示している。図５から明ら
かなように、ｓ／ｓ1 、すなわちカルゴゲン化合物３０
の結晶状態領域およびアモルファス状態領域の占有割合
を変化させれば、可変抵抗器の全抵抗値が変化すること
がわかる。
【００４６】このように、本実施例においては、厚みを
連続的に順次変化させたカルゴゲン化合物３０を、第１
電極１０および第２電極４０で挟持して、対向位置に応
じて電極１０，２０間の距離を連続的に順次変化させて
いる。そのため、１つの可変抵抗器において、電極１
０，２０の対向位置に応じて、電界強度が連続的に順次
変化することになる。
連続的に順次変化させたカルゴゲン化合物３０を、第１
電極１０および第２電極４０で挟持して、対向位置に応
じて電極１０，２０間の距離を連続的に順次変化させて
いる。そのため、１つの可変抵抗器において、電極１
０，２０の対向位置に応じて、電界強度が連続的に順次
変化することになる。
【００４７】したがって、電極１０，２０間に印加され
る印加電圧の大きさを変えることにより、カルゴゲン化
合物３０が結晶化する範囲、すなわち結晶化する長さｌ
を自由に変化させることができ、電気信号のみで抵抗値
の可変が可能となる。また、上述したように、印加電圧
が除去されても、カルゴゲン化合物３０は結晶状態を持
続するといった不揮発性を有しているので、可変された
抵抗値を保持することができ、信頼性が高いものとな
る。
る印加電圧の大きさを変えることにより、カルゴゲン化
合物３０が結晶化する範囲、すなわち結晶化する長さｌ
を自由に変化させることができ、電気信号のみで抵抗値
の可変が可能となる。また、上述したように、印加電圧
が除去されても、カルゴゲン化合物３０は結晶状態を持
続するといった不揮発性を有しているので、可変された
抵抗値を保持することができ、信頼性が高いものとな
る。
【００４８】よって、上記可変抵抗器を利用したニュー
ロ素子にあっては、電気信号のみで何段階にも重み付け
する値を可変でき、しかも微小面積で、不揮発性を有
し、信頼性の高いものとなる。本実施例の可変抵抗器
は、図６の断面図に示すように、シリコン基板５０上
に、ＳｉＯ2 等からなる酸化絶縁膜５１を介して設けら
れている。
ロ素子にあっては、電気信号のみで何段階にも重み付け
する値を可変でき、しかも微小面積で、不揮発性を有
し、信頼性の高いものとなる。本実施例の可変抵抗器
は、図６の断面図に示すように、シリコン基板５０上
に、ＳｉＯ2 等からなる酸化絶縁膜５１を介して設けら
れている。
【００４９】図７はこの可変抵抗器の製造方法を工程順
に示す断面図である。図７を参照しつつ、上記可変抵抗
器の製造方法について説明する。まず、図７（ａ）のよ
うに、熱酸化により、シリコン基板５０上にＳｉＯ2 等
からなる酸化絶縁膜５１を形成する。そして、図７
（ｂ）のように、スパッタリング等により、酸化シリコ
ン膜５１上に白金等の導電体膜を蒸着した後、エッチン
グにより、所定箇所を残して導電体膜の一部を除去して
第１電極１０を形成する。
に示す断面図である。図７を参照しつつ、上記可変抵抗
器の製造方法について説明する。まず、図７（ａ）のよ
うに、熱酸化により、シリコン基板５０上にＳｉＯ2 等
からなる酸化絶縁膜５１を形成する。そして、図７
（ｂ）のように、スパッタリング等により、酸化シリコ
ン膜５１上に白金等の導電体膜を蒸着した後、エッチン
グにより、所定箇所を残して導電体膜の一部を除去して
第１電極１０を形成する。
【００５０】次に、図７（ｃ）のように、蒸着法、スパ
ッタリング法等の従来公知の半導体プロセスにおける成
膜装置により、カルゴゲン化合物３０を、第１電極１０
を覆うかたちで積層させた後、図７（ｄ）のように、カ
ルゴゲン化合物３０上にポジ型レジスト６０を塗布す
る。その後、図７（ｅ）のように、厚さが段階的に順次
変化するクロムマスク６１を用いて、ポジ型レジスト６
０の露光を行う。そうすると、クロムマスク６１の厚さ
が段階的に順次変化しているため、クロムマスク６１を
透過する光量が段階的に変化し、ポジ型レジスト６０に
はその露光量に段階的な変化が生じる。したがって、露
光後、現像を行うと、図７（ｆ）のように、クロムマス
ク６１の厚さが薄く、十分に露光された領域ではポジ型
レジスト６０が多く除去され、一方クロムマスク６１の
厚さが厚く、十分に露光さない領域ではポジ型レジスト
６０があまり除去されないので、厚さが連続的に変化す
るポジ型レジスト６０が得られる。
ッタリング法等の従来公知の半導体プロセスにおける成
膜装置により、カルゴゲン化合物３０を、第１電極１０
を覆うかたちで積層させた後、図７（ｄ）のように、カ
ルゴゲン化合物３０上にポジ型レジスト６０を塗布す
る。その後、図７（ｅ）のように、厚さが段階的に順次
変化するクロムマスク６１を用いて、ポジ型レジスト６
０の露光を行う。そうすると、クロムマスク６１の厚さ
が段階的に順次変化しているため、クロムマスク６１を
透過する光量が段階的に変化し、ポジ型レジスト６０に
はその露光量に段階的な変化が生じる。したがって、露
光後、現像を行うと、図７（ｆ）のように、クロムマス
ク６１の厚さが薄く、十分に露光された領域ではポジ型
レジスト６０が多く除去され、一方クロムマスク６１の
厚さが厚く、十分に露光さない領域ではポジ型レジスト
６０があまり除去されないので、厚さが連続的に変化す
るポジ型レジスト６０が得られる。
【００５１】そして、図７（ｆ）の状態でポジ型レジス
ト６０のエッチングを行う。そうすると、ポジ型レジス
ト６０の厚さが薄い領域では、ポジ型レジスト６０のエ
ッチングすべき深さが浅いので、エッチング液がカルゴ
ゲン化合物３０まで浸透し、カルゴゲン化合物３０が多
く除去され、一方ポジ型レジスト６０の厚さが厚い領域
では、ポジ型レジスト６０のエッチングすべき深さが深
いので、エッチング液がカルゴゲン化合物３０まであま
り浸透せず、カルゴゲン化合物３０があまり除去されな
いので、図７（ｇ）のように、厚さが連続的に変化する
カルゴゲン化合物３０が得られる。
ト６０のエッチングを行う。そうすると、ポジ型レジス
ト６０の厚さが薄い領域では、ポジ型レジスト６０のエ
ッチングすべき深さが浅いので、エッチング液がカルゴ
ゲン化合物３０まで浸透し、カルゴゲン化合物３０が多
く除去され、一方ポジ型レジスト６０の厚さが厚い領域
では、ポジ型レジスト６０のエッチングすべき深さが深
いので、エッチング液がカルゴゲン化合物３０まであま
り浸透せず、カルゴゲン化合物３０があまり除去されな
いので、図７（ｇ）のように、厚さが連続的に変化する
カルゴゲン化合物３０が得られる。
【００５２】その後、図７（ｈ）のように、スパッタリ
ング等により、カルゴゲン化合物３０上に白金等の導電
体膜を蒸着した後、エッチングにより、所定箇所を残し
て導電体膜の一部を除去して第２電極２０を形成する。
次に、本発明の第２実施例に係るニューロ素子の可変抵
抗器を図８に基づいて説明する。図８は本発明第２実施
例に係る可変抵抗器を示す図である。
ング等により、カルゴゲン化合物３０上に白金等の導電
体膜を蒸着した後、エッチングにより、所定箇所を残し
て導電体膜の一部を除去して第２電極２０を形成する。
次に、本発明の第２実施例に係るニューロ素子の可変抵
抗器を図８に基づいて説明する。図８は本発明第２実施
例に係る可変抵抗器を示す図である。
【００５３】本実施例においては、図８の如く、カルゴ
ゲン化合物３０の厚みを一定とし、カルゴゲン化合物３
０を挟んで、第１電極１０および第２電極２０の一部分
同士が重なり合うよう、両電極１０，２０を対向して配
置することで、電極１０，２０間の距離を対向位置に応
じて連続的に変化させている。上記構成においても、１
つの可変抵抗器において、電極１０，２０の対向位置に
応じて、電界強度が連続的に順次変化させることができ
るので、第１実施例と同様の可変抵抗器を得ることがで
きる。
ゲン化合物３０の厚みを一定とし、カルゴゲン化合物３
０を挟んで、第１電極１０および第２電極２０の一部分
同士が重なり合うよう、両電極１０，２０を対向して配
置することで、電極１０，２０間の距離を対向位置に応
じて連続的に変化させている。上記構成においても、１
つの可変抵抗器において、電極１０，２０の対向位置に
応じて、電界強度が連続的に順次変化させることができ
るので、第１実施例と同様の可変抵抗器を得ることがで
きる。
【００５４】さらに、本発明の第３実施例に係るニュー
ロ素子の可変抵抗器を図９に基づいて説明する。図９は
本発明第３実施例に係る可変抵抗器を示しており、同図
（ａ）は正面図、同図（ｂ）は同図（ａ）のＡ−Ａ断面
図である。本実施例においては、図９の如く、第１電極
１０と、第１電極１０との対向面を連続的に順次変化さ
せた第２電極２０とを、同一平面上でかつ所定間隔をあ
けて対向配置し、両電極１０，２０をカルゴゲン化合物
３０で覆うことで、両電極１０，２０間の距離を対向位
置に応じて連続的に順次変化させているので、第１実施
例と同様の可変抵抗器を得ることができる。
ロ素子の可変抵抗器を図９に基づいて説明する。図９は
本発明第３実施例に係る可変抵抗器を示しており、同図
（ａ）は正面図、同図（ｂ）は同図（ａ）のＡ−Ａ断面
図である。本実施例においては、図９の如く、第１電極
１０と、第１電極１０との対向面を連続的に順次変化さ
せた第２電極２０とを、同一平面上でかつ所定間隔をあ
けて対向配置し、両電極１０，２０をカルゴゲン化合物
３０で覆うことで、両電極１０，２０間の距離を対向位
置に応じて連続的に順次変化させているので、第１実施
例と同様の可変抵抗器を得ることができる。
【００５５】以上は、カルゴゲン化合物３０の主として
厚みを変化させることで、一定電圧を印加したとき、部
分毎の単位体積あたりの電界強度が変わり、カルゴゲン
化合物３０の結晶化する割合が変化する可変抵抗器を示
した。しかし、このような構成に変え、外部抵抗によ
り、カルゴゲン化合物３０に印加する電圧を変化させた
可変抵抗器とすることができる。
厚みを変化させることで、一定電圧を印加したとき、部
分毎の単位体積あたりの電界強度が変わり、カルゴゲン
化合物３０の結晶化する割合が変化する可変抵抗器を示
した。しかし、このような構成に変え、外部抵抗によ
り、カルゴゲン化合物３０に印加する電圧を変化させた
可変抵抗器とすることができる。
【００５６】次に、第４ないし第６実施例に係るニュー
ロ素子の可変抵抗器としてそのような可変抵抗器の基本
的な原理について、図１０を参照しつつ説明する。図１
０においては、電極１０，２０間の距離が同一とされた
抵抗体４０Ａ，４０Ｂを用い、各抵抗体４０Ａ，４０Ｂ
の第２電極２０にそれぞれ抵抗値の異なる抵抗Ｒ1 ，Ｒ
2 （Ｒ1 ＜Ｒ2 ）を直列に接続し、これら直列接続体を
並列に接続して可変抵抗器を構成している。
ロ素子の可変抵抗器としてそのような可変抵抗器の基本
的な原理について、図１０を参照しつつ説明する。図１
０においては、電極１０，２０間の距離が同一とされた
抵抗体４０Ａ，４０Ｂを用い、各抵抗体４０Ａ，４０Ｂ
の第２電極２０にそれぞれ抵抗値の異なる抵抗Ｒ1 ，Ｒ
2 （Ｒ1 ＜Ｒ2 ）を直列に接続し、これら直列接続体を
並列に接続して可変抵抗器を構成している。
【００５７】今、両方の抵抗体４０Ａ，４０Ｂのカルゴ
ゲン化合物３０がアモルファス状態（高抵抗状態）にな
っているとする。この状態で、各抵抗体４０Ａ，４０Ｂ
に電圧Ｖ３を印加すると、各抵抗体４０Ａ，４０Ｂのカ
ルゴゲン化合物３０にかかる電圧が異なる。すなわち、
抵抗値の小さい抵抗Ｒ1 が接続されている抵抗体４０Ａ
のカルゴゲン化合物３０にかかる電圧の方が、抵抗値の
大きい抵抗Ｒ2 が接続されている抵抗体４０Ｂのカルゴ
ゲン化合物３０にかかる電圧よりも大きくなる。
ゲン化合物３０がアモルファス状態（高抵抗状態）にな
っているとする。この状態で、各抵抗体４０Ａ，４０Ｂ
に電圧Ｖ３を印加すると、各抵抗体４０Ａ，４０Ｂのカ
ルゴゲン化合物３０にかかる電圧が異なる。すなわち、
抵抗値の小さい抵抗Ｒ1 が接続されている抵抗体４０Ａ
のカルゴゲン化合物３０にかかる電圧の方が、抵抗値の
大きい抵抗Ｒ2 が接続されている抵抗体４０Ｂのカルゴ
ゲン化合物３０にかかる電圧よりも大きくなる。
【００５８】そこで、上記印加電圧Ｖ３を、抵抗体４０
Ａのカルゴゲン化合物３０に書込電圧ＶTH以上、抵抗体
４０Ｂのカルゴゲン化合物３０に書込電圧ＶTH以下の電
圧がかかるように設定すると、図１のように、抵抗体４
０Ａのカルゴゲン化合物３０のみアモルファス状態から
結晶状態に転移し、低抵抗状態ＲB となり、抵抗体４０
Ｂのカルゴゲン化合物３０は、結晶状態に転移せず、高
抵抗状態ＲA を保持する。このときの全抵抗値Ｒ１は、
下記（７）式で表される。
Ａのカルゴゲン化合物３０に書込電圧ＶTH以上、抵抗体
４０Ｂのカルゴゲン化合物３０に書込電圧ＶTH以下の電
圧がかかるように設定すると、図１のように、抵抗体４
０Ａのカルゴゲン化合物３０のみアモルファス状態から
結晶状態に転移し、低抵抗状態ＲB となり、抵抗体４０
Ｂのカルゴゲン化合物３０は、結晶状態に転移せず、高
抵抗状態ＲA を保持する。このときの全抵抗値Ｒ１は、
下記（７）式で表される。
【００５９】
【数６】
【００６０】また、印加電圧Ｖ３を、両抵抗体４０Ａ，
４０Ｂのカルゴゲン化合物３０に書込電圧ＶTH以上がか
るように設定すると、両抵抗体４０Ａ，４０Ｂのカルゴ
ゲン化合物３０がアモルファス状態から結晶状態に転移
し、低抵抗状態ＲB1，ＲB2となる。このときの全抵抗値
Ｒ２は、下記（８）式で表される。
４０Ｂのカルゴゲン化合物３０に書込電圧ＶTH以上がか
るように設定すると、両抵抗体４０Ａ，４０Ｂのカルゴ
ゲン化合物３０がアモルファス状態から結晶状態に転移
し、低抵抗状態ＲB1，ＲB2となる。このときの全抵抗値
Ｒ２は、下記（８）式で表される。
【００６１】
【数７】
【００６２】さらに、印加電圧Ｖ３を、両抵抗体４０
Ａ，４０Ｂのカルゴゲン化合物３０に書込電圧ＶTH以下
がかるように設定すると、両抵抗体４０Ａ，４０Ｂのカ
ルゴゲン化合物３０がアモルファス状態から結晶状態に
転移せず、高抵抗状態ＲA1，Ｒ A2となる。このときの全
抵抗値Ｒ３は、下記（９）式で表される。
Ａ，４０Ｂのカルゴゲン化合物３０に書込電圧ＶTH以下
がかるように設定すると、両抵抗体４０Ａ，４０Ｂのカ
ルゴゲン化合物３０がアモルファス状態から結晶状態に
転移せず、高抵抗状態ＲA1，Ｒ A2となる。このときの全
抵抗値Ｒ３は、下記（９）式で表される。
【００６３】
【数８】
【００６４】すなわち、印加電圧Ｖ３の大きさを変化さ
せることにより、可変抵抗器の全抵抗値Ｒは、上記
（７）（８）（９）式で示されるＲ１，Ｒ２，Ｒ３とい
う三値のいずれかを選択することができる。これに基づ
き、第４ないし第６実施例においては、入力信号に対し
て重み付けする可変抵抗器を、電極１０，２０間に印加
される印加電圧の変化に応じて、カルゴゲン化合物３０
がアモルファス状態となる領域と、結晶状態となる領域
との占有割合が変化するよう構成したものである。以
下、第４ないし第６実施例に係る可変抵抗器を具体的に
説明する。
せることにより、可変抵抗器の全抵抗値Ｒは、上記
（７）（８）（９）式で示されるＲ１，Ｒ２，Ｒ３とい
う三値のいずれかを選択することができる。これに基づ
き、第４ないし第６実施例においては、入力信号に対し
て重み付けする可変抵抗器を、電極１０，２０間に印加
される印加電圧の変化に応じて、カルゴゲン化合物３０
がアモルファス状態となる領域と、結晶状態となる領域
との占有割合が変化するよう構成したものである。以
下、第４ないし第６実施例に係る可変抵抗器を具体的に
説明する。
【００６５】まず、第４実施例に係るニューロ素子の可
変抵抗器を図１１ないし図１５に基づいて説明する。図
１１は本発明第４実施例に係る可変抵抗器の構成を示す
図である。図１１を参照して、本実施例の可変抵抗器の
構成を説明する。本実施例の可変抵抗器は、図１１の如
く、板状の第１電極１０と、第１電極１０上に設けられ
た均一な厚みのカルゴゲン化合物３０と、カルゴゲン化
合物３０の上に設けられた第２電極２０と、第２電極２
０に接続された抵抗体７０とから構成されている。
変抵抗器を図１１ないし図１５に基づいて説明する。図
１１は本発明第４実施例に係る可変抵抗器の構成を示す
図である。図１１を参照して、本実施例の可変抵抗器の
構成を説明する。本実施例の可変抵抗器は、図１１の如
く、板状の第１電極１０と、第１電極１０上に設けられ
た均一な厚みのカルゴゲン化合物３０と、カルゴゲン化
合物３０の上に設けられた第２電極２０と、第２電極２
０に接続された抵抗体７０とから構成されている。
【００６６】抵抗体７０は、その厚みが連続的に順次変
化され、電極１０，２０間に印加される印加電圧が対向
位置に応じて変化するようにされている。そして、その
結果、カルゴゲン化合物３０が結晶化する範囲、すなわ
ち結晶化する長さｓを変化させるよう構成されている。
今、図１１に示すように、カルゴゲン化合物３０および
抵抗体７０の幅ｗ、長さｓ1 、カルゴゲン化合物３０の
厚みｘ0 ，抵抗体７０の傾斜角θ1 、抵抗体７０の最小
厚みｙ0 、最大厚みｙ1 としたとき、抵抗体７０の厚み
がｙとなる領域ｓまでカルゴゲン化合物３０がアモルフ
ァス状態から結晶状態に転移するように、電極１０，２
０間に印加電圧を印加したとする。
化され、電極１０，２０間に印加される印加電圧が対向
位置に応じて変化するようにされている。そして、その
結果、カルゴゲン化合物３０が結晶化する範囲、すなわ
ち結晶化する長さｓを変化させるよう構成されている。
今、図１１に示すように、カルゴゲン化合物３０および
抵抗体７０の幅ｗ、長さｓ1 、カルゴゲン化合物３０の
厚みｘ0 ，抵抗体７０の傾斜角θ1 、抵抗体７０の最小
厚みｙ0 、最大厚みｙ1 としたとき、抵抗体７０の厚み
がｙとなる領域ｓまでカルゴゲン化合物３０がアモルフ
ァス状態から結晶状態に転移するように、電極１０，２
０間に印加電圧を印加したとする。
【００６７】このときの、図において左側の結晶状態領
域（低抵抗状態領域）の抵抗値ＲB、右側のアモルファ
ス状態領域（高抵抗状態領域）の抵抗値ＲA は、下記
（１０）（１１）式で表される。なお、式中、Ｒr0は、
図１２に示した抵抗体７０の幅、長さ、高さをそれぞれ
ｅとする単位体積あたりの抵抗値である。
域（低抵抗状態領域）の抵抗値ＲB、右側のアモルファ
ス状態領域（高抵抗状態領域）の抵抗値ＲA は、下記
（１０）（１１）式で表される。なお、式中、Ｒr0は、
図１２に示した抵抗体７０の幅、長さ、高さをそれぞれ
ｅとする単位体積あたりの抵抗値である。
【００６８】
【数９】
【００６９】故に、可変抵抗器の全抵抗値Ｒは、上記
（１０）（１１）式より、下記（１２）式で表される。
（１０）（１１）式より、下記（１２）式で表される。
【００７０】
【数１０】
【００７１】上記（１２）式において、ＲA ／ＲB ＝１
０4 、θ1 ≒１１度としたとき、カルゴゲン化合物３０
の結晶化領域の長さｌを変化させたときの抵抗値の変化
を図１３に示す。図１３において、横軸はｓ／ｓ1 、縦
軸は抵抗値（任意単位）をそれぞれ示している。図１３
から明らかなように、ｓ／ｓ1 、すなわちカルゴゲン化
合物３０の結晶状態領域およびアモルファス状態領域の
占有割合を変化させれば、可変抵抗器の全抵抗値が変化
することがわかる。
０4 、θ1 ≒１１度としたとき、カルゴゲン化合物３０
の結晶化領域の長さｌを変化させたときの抵抗値の変化
を図１３に示す。図１３において、横軸はｓ／ｓ1 、縦
軸は抵抗値（任意単位）をそれぞれ示している。図１３
から明らかなように、ｓ／ｓ1 、すなわちカルゴゲン化
合物３０の結晶状態領域およびアモルファス状態領域の
占有割合を変化させれば、可変抵抗器の全抵抗値が変化
することがわかる。
【００７２】このように、本実施例の可変抵抗器は、第
１電極１０と、第１電極１０に対して所定間隔をあけて
対向して配置された第２電極２０と、両電極１０，２０
の間に充たされたカルゴゲン化合物３０と、第２電極２
０に接続された抵抗体７０とを備え、抵抗体７０の厚み
を連続的に順次変化させているので、両電極１０，２０
間に電圧が印加されたとき、対向位置に応じて連続的ま
たは段階的に電極間電圧が順次変化する。
１電極１０と、第１電極１０に対して所定間隔をあけて
対向して配置された第２電極２０と、両電極１０，２０
の間に充たされたカルゴゲン化合物３０と、第２電極２
０に接続された抵抗体７０とを備え、抵抗体７０の厚み
を連続的に順次変化させているので、両電極１０，２０
間に電圧が印加されたとき、対向位置に応じて連続的ま
たは段階的に電極間電圧が順次変化する。
【００７３】したがって、電極１０，２０間に印加され
る印加電圧の大きさに応じて、カルゴゲン化合物３０を
結晶化させる範囲、すなわち結晶化する長さｓを自由に
変化させることができ、電気信号のみで抵抗値の可変が
可能となる。また、上述したように、印加電圧が除去さ
れても、カルゴゲン化合物３０は結晶状態を持続するの
で、可変された抵抗値を保持することができるから、信
頼性が高いものとなる。
る印加電圧の大きさに応じて、カルゴゲン化合物３０を
結晶化させる範囲、すなわち結晶化する長さｓを自由に
変化させることができ、電気信号のみで抵抗値の可変が
可能となる。また、上述したように、印加電圧が除去さ
れても、カルゴゲン化合物３０は結晶状態を持続するの
で、可変された抵抗値を保持することができるから、信
頼性が高いものとなる。
【００７４】よって、上記可変抵抗器を利用したニュー
ロ素子にあっては、電気信号のみで何段階にも重み付け
する値を可変でき、しかも微小面積で、不揮発性を有
し、信頼性の高いものとなる。本実施例の可変抵抗器
は、図１４の断面図に示すように、シリコン基板５０上
に、ＳｉＯ2 等からなる酸化絶縁膜５１を介して設けら
れている。
ロ素子にあっては、電気信号のみで何段階にも重み付け
する値を可変でき、しかも微小面積で、不揮発性を有
し、信頼性の高いものとなる。本実施例の可変抵抗器
は、図１４の断面図に示すように、シリコン基板５０上
に、ＳｉＯ2 等からなる酸化絶縁膜５１を介して設けら
れている。
【００７５】図１５は可変抵抗器の製造方法を工程順に
示す断面図である。図１５を参照しつつ、上記可変抵抗
器の製造方法について説明する。まず、図１５（ａ）の
ように、熱酸化により、シリコン基板５０上にＳｉＯ2
等からなる酸化絶縁膜５１を形成した後、図１５（ｂ）
のように、スパッタリング等により、酸化シリコン膜５
１上に白金等の導電体膜を蒸着し、エッチングにより、
所定箇所を残して導電体膜の一部を除去して第１電極１
０を形成する。
示す断面図である。図１５を参照しつつ、上記可変抵抗
器の製造方法について説明する。まず、図１５（ａ）の
ように、熱酸化により、シリコン基板５０上にＳｉＯ2
等からなる酸化絶縁膜５１を形成した後、図１５（ｂ）
のように、スパッタリング等により、酸化シリコン膜５
１上に白金等の導電体膜を蒸着し、エッチングにより、
所定箇所を残して導電体膜の一部を除去して第１電極１
０を形成する。
【００７６】次に、図１５（ｃ）（ｄ）のように、蒸着
法、スパッタリング法等の従来公知の半導体プロセスに
おける成膜装置により、カルゴゲン化合物３０および抵
抗体７０を、第１電極１０を覆うかたちで順次積層させ
た後、図１５（ｅ）のように、抵抗体７０上にポジ型レ
ジスト６０を塗布する。その後、図１５（ｆ）のよう
に、厚さが段階的に順次変化するクロムマスク６１を用
いて、ポジ型レジスト６０の露光を行う。そうすると、
クロムマスク６１の厚さが段階的に順次変化しているた
め、クロムマスク６１を透過する光量が段階的に変化
し、ポジ型レジスト６０にはその露光量に段階的な変化
が生じる。したがって、露光後、現像を行うと、図１５
（ｇ）のように、クロムマスク６１の厚さが薄く、十分
に露光された領域ではポジ型レジスト６０が多く除去さ
れ、一方クロムマスク６１の厚さが厚く、十分に露光さ
ない領域ではポジ型レジスト６０があまり除去されない
ので、厚さが連続的に変化するポジ型レジスト６０が得
られる。
法、スパッタリング法等の従来公知の半導体プロセスに
おける成膜装置により、カルゴゲン化合物３０および抵
抗体７０を、第１電極１０を覆うかたちで順次積層させ
た後、図１５（ｅ）のように、抵抗体７０上にポジ型レ
ジスト６０を塗布する。その後、図１５（ｆ）のよう
に、厚さが段階的に順次変化するクロムマスク６１を用
いて、ポジ型レジスト６０の露光を行う。そうすると、
クロムマスク６１の厚さが段階的に順次変化しているた
め、クロムマスク６１を透過する光量が段階的に変化
し、ポジ型レジスト６０にはその露光量に段階的な変化
が生じる。したがって、露光後、現像を行うと、図１５
（ｇ）のように、クロムマスク６１の厚さが薄く、十分
に露光された領域ではポジ型レジスト６０が多く除去さ
れ、一方クロムマスク６１の厚さが厚く、十分に露光さ
ない領域ではポジ型レジスト６０があまり除去されない
ので、厚さが連続的に変化するポジ型レジスト６０が得
られる。
【００７７】そして、図１５（ｇ）の状態でポジ型レジ
スト６０のエッチングを行う。そうすると、ポジ型レジ
スト６０の厚さが薄い領域では、ポジ型レジスト６０の
エッチングすべき深さが浅いので、エッチング液が抵抗
体７０まで浸透し、抵抗体７０が多く除去され、一方ポ
ジ型レジスト６０の厚さが厚い領域では、ポジ型レジス
ト６０のエッチングすべき深さが深いので、エッチング
液が抵抗体７０まであまり浸透せず、カルゴゲン化合物
３０があまり除去されないので、図１５（ｈ）のよう
に、厚さが連続的に変化する抵抗体７０が得られる。
スト６０のエッチングを行う。そうすると、ポジ型レジ
スト６０の厚さが薄い領域では、ポジ型レジスト６０の
エッチングすべき深さが浅いので、エッチング液が抵抗
体７０まで浸透し、抵抗体７０が多く除去され、一方ポ
ジ型レジスト６０の厚さが厚い領域では、ポジ型レジス
ト６０のエッチングすべき深さが深いので、エッチング
液が抵抗体７０まであまり浸透せず、カルゴゲン化合物
３０があまり除去されないので、図１５（ｈ）のよう
に、厚さが連続的に変化する抵抗体７０が得られる。
【００７８】その後、図１５（ｉ）のように、スパッタ
リング等により、抵抗体７０上に白金等の導電体膜を蒸
着した後、エッチングにより、所定箇所を残して導電体
膜の一部を除去して第２電極２０を形成する。次に、本
発明の第５実施例に係るニューロ素子の可変抵抗器を図
１６に基づいて説明する。図１６は本発明第５実施例に
係る可変抵抗器を示しており、同図（ａ）は平面図、同
図（ｂ）は同図（ａ）のＢ−Ｂ断面図である。
リング等により、抵抗体７０上に白金等の導電体膜を蒸
着した後、エッチングにより、所定箇所を残して導電体
膜の一部を除去して第２電極２０を形成する。次に、本
発明の第５実施例に係るニューロ素子の可変抵抗器を図
１６に基づいて説明する。図１６は本発明第５実施例に
係る可変抵抗器を示しており、同図（ａ）は平面図、同
図（ｂ）は同図（ａ）のＢ−Ｂ断面図である。
【００７９】本実施例においては、図１６の如く、一定
した厚みを有するカルゴゲン化合物３０を、第１電極１
０と、共通部２０ｘから枝分かれして、その先端が等間
隔で区画された複数の小電極部２０ａ，２０ｂ，２０
ｃ，２０ｄ，２０ｅを有する櫛形の第２電極２０とで挟
持されている。区画された複数の小電極部２０ａ，２０
ｂ，２０ｃ，２０ｄ，２０ｅは、カルゴゲン化合物３０
と接しない枝分かれした部分の長さが互いに異なるの
で、複数の小電極部２０ａ，２０ｂ，２０ｃ，２０ｄ，
２０ｅと、第１電極１０との間の印加電圧が互いに異な
る。
した厚みを有するカルゴゲン化合物３０を、第１電極１
０と、共通部２０ｘから枝分かれして、その先端が等間
隔で区画された複数の小電極部２０ａ，２０ｂ，２０
ｃ，２０ｄ，２０ｅを有する櫛形の第２電極２０とで挟
持されている。区画された複数の小電極部２０ａ，２０
ｂ，２０ｃ，２０ｄ，２０ｅは、カルゴゲン化合物３０
と接しない枝分かれした部分の長さが互いに異なるの
で、複数の小電極部２０ａ，２０ｂ，２０ｃ，２０ｄ，
２０ｅと、第１電極１０との間の印加電圧が互いに異な
る。
【００８０】つまり、各小電極部２０ａ，２０ｂ，２０
ｃ，２０ｄ，２０ｅの長さを段階的に変化させているか
ら、小電極部２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ
と第１電極１０との対向位置に応じて、カルゴゲン化合
物３０に印加される電圧の大きさを段階的に変化させる
ことができる。よって、第４実施例と同様の可変抵抗器
が得られる。
ｃ，２０ｄ，２０ｅの長さを段階的に変化させているか
ら、小電極部２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ
と第１電極１０との対向位置に応じて、カルゴゲン化合
物３０に印加される電圧の大きさを段階的に変化させる
ことができる。よって、第４実施例と同様の可変抵抗器
が得られる。
【００８１】さらに、本発明の第６実施例に係るニュー
ロ素子の可変抵抗器を図１７に基づいて説明する。図１
７は本発明第６実施例に係る可変抵抗器を示しており、
同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＣ−Ｃ
断面図である。本実施例においては、第５実施例の変形
例であり、図１７の如く、第２電極２０の各小電極部２
０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅに、それぞれ長
さの異なる抵抗体Ａ，Ｂ，Ｃ，Ｄ，Ｅを接続して、全体
として長さの揃った櫛形の第２電極２０が形成されてい
る。
ロ素子の可変抵抗器を図１７に基づいて説明する。図１
７は本発明第６実施例に係る可変抵抗器を示しており、
同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＣ−Ｃ
断面図である。本実施例においては、第５実施例の変形
例であり、図１７の如く、第２電極２０の各小電極部２
０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅに、それぞれ長
さの異なる抵抗体Ａ，Ｂ，Ｃ，Ｄ，Ｅを接続して、全体
として長さの揃った櫛形の第２電極２０が形成されてい
る。
【００８２】例えば、第２電極２０をポリシリコンで形
成する場合は、抵抗体Ａ，Ｂ，Ｃ，Ｄ，Ｅは、不純物を
注入することにより、一体的に形成できるというメリッ
トがある。その他の構成は、第５実施例と同様である。
上記構成においては、小電極部２０ａ，２０ｂ，２０
ｃ，２０ｄ，２０ｅと第１電極１０との対向位置に応じ
て、カルゴゲン化合物３０に印加される電圧の大きさを
連続的に変化させることができるので、第４実施例と同
様の可変抵抗器が得られる。
成する場合は、抵抗体Ａ，Ｂ，Ｃ，Ｄ，Ｅは、不純物を
注入することにより、一体的に形成できるというメリッ
トがある。その他の構成は、第５実施例と同様である。
上記構成においては、小電極部２０ａ，２０ｂ，２０
ｃ，２０ｄ，２０ｅと第１電極１０との対向位置に応じ
て、カルゴゲン化合物３０に印加される電圧の大きさを
連続的に変化させることができるので、第４実施例と同
様の可変抵抗器が得られる。
【００８３】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で多くの変更または修正
を加え得ることは勿論である。例えば、上記第１実施例
において、カルゴゲン化合物３０の厚みを段階的に順次
変化させることにより、両電極１０，２０間の距離を段
階的に順次変化させてもよい。この場合、電極１０，２
０の対向位置に応じて、電界強度が段階的に順次変化さ
せることができる。
ものではなく、本発明の範囲内で多くの変更または修正
を加え得ることは勿論である。例えば、上記第１実施例
において、カルゴゲン化合物３０の厚みを段階的に順次
変化させることにより、両電極１０，２０間の距離を段
階的に順次変化させてもよい。この場合、電極１０，２
０の対向位置に応じて、電界強度が段階的に順次変化さ
せることができる。
【００８４】また、第３実施例において、第２電極２０
の第１電極１０との対向面を段階的に順次変化させても
よく、あるいは両電極１０，２０の対向面を連続的また
は段階的に順次変化させる構成としてもよい。さらに、
第１、第３実施例において、第１電極１０または第２電
極２０の少なくとも一方を、区画された小電極部を有す
る構成としてもよい。
の第１電極１０との対向面を段階的に順次変化させても
よく、あるいは両電極１０，２０の対向面を連続的また
は段階的に順次変化させる構成としてもよい。さらに、
第１、第３実施例において、第１電極１０または第２電
極２０の少なくとも一方を、区画された小電極部を有す
る構成としてもよい。
【００８５】上記第４実施例において、抵抗体７０の厚
みを段階的に順次変化させてもよく、第５実施例におい
て、区画された複数の小電極部２０ａ，２０ｂ，２０
ｃ，２０ｄ，２０ｅの面積が連続的に順次変化させても
よく、第６実施例において、小電極部２０ａ，２０ｂ，
２０ｃ，２０ｄ，２０ｅの予め定める領域Ａ，Ｂ，Ｃ，
Ｄ，Ｅの不純物の注入量を段階的に順次変化させてもよ
い。
みを段階的に順次変化させてもよく、第５実施例におい
て、区画された複数の小電極部２０ａ，２０ｂ，２０
ｃ，２０ｄ，２０ｅの面積が連続的に順次変化させても
よく、第６実施例において、小電極部２０ａ，２０ｂ，
２０ｃ，２０ｄ，２０ｅの予め定める領域Ａ，Ｂ，Ｃ，
Ｄ，Ｅの不純物の注入量を段階的に順次変化させてもよ
い。
【００８６】また、上記第４ないし第６実施例におい
て、抵抗体に変えてキャパシタとなる誘電体を使用して
も、同様の効果を得ることができる。
て、抵抗体に変えてキャパシタとなる誘電体を使用して
も、同様の効果を得ることができる。
【００８７】
【発明の効果】以上の説明から明らかな通り、本発明請
求項１ないし７によると、重み付け手段は、アモルファ
ス状態において高抵抗を有し、結晶状態において低抵抗
を有し、かつ電気信号により、アモルファス状態および
結晶状態の２状態間の転移を可逆的に切り換え可能な半
導体物質を使用した可変抵抗器を含んでおり、この可変
抵抗器は、両電極間に印加される印加電圧の大きさを変
えることにより、半導体物質が結晶化する範囲を自由に
変化させることができるから、電気信号のみで何段階で
も重み付けする値を可変できる。また、印加電圧が除去
されても、半導体物質は結晶状態を持続するので、可変
された重み付けする値を保持することができる。
求項１ないし７によると、重み付け手段は、アモルファ
ス状態において高抵抗を有し、結晶状態において低抵抗
を有し、かつ電気信号により、アモルファス状態および
結晶状態の２状態間の転移を可逆的に切り換え可能な半
導体物質を使用した可変抵抗器を含んでおり、この可変
抵抗器は、両電極間に印加される印加電圧の大きさを変
えることにより、半導体物質が結晶化する範囲を自由に
変化させることができるから、電気信号のみで何段階で
も重み付けする値を可変できる。また、印加電圧が除去
されても、半導体物質は結晶状態を持続するので、可変
された重み付けする値を保持することができる。
【００８８】よって、微小面積で、不揮発性を有し、信
頼性の高いニューロ素子を提供することができるといっ
た優れた効果がある。
頼性の高いニューロ素子を提供することができるといっ
た優れた効果がある。
【図１】本発明に係るニューロ素子の電気回路図であ
る。
る。
【図２】本発明第１ないし第３実施例に係るニューロ素
子の可変抵抗器の基本的な原理を示す図である。
子の可変抵抗器の基本的な原理を示す図である。
【図３】本発明第１実施例に係るニューロ素子の可変抵
抗器の構成を示す図である。
抗器の構成を示す図である。
【図４】カルゴゲン化合物の単位体積当たりの抵抗値を
示す図である。
示す図である。
【図５】カルゴゲン化合物の結晶化領域の長さを変化さ
せたときの抵抗値の変化を示す図である。
せたときの抵抗値の変化を示す図である。
【図６】可変抵抗器をシリコン基板上に設けた状態を示
す断面図である。
す断面図である。
【図７】可変抵抗器の製造方法を工程順に示す断面図で
ある。
ある。
【図８】本発明第２実施例に係るニューロ素子の可変抵
抗器を示す図である。
抗器を示す図である。
【図９】本発明第３実施例に係るニューロ素子の可変抵
抗器を示す図である。
抗器を示す図である。
【図１０】本発明第４ないし第６実施例に係るニューロ
素子の可変抵抗器の基本的な原理を示す図である。
素子の可変抵抗器の基本的な原理を示す図である。
【図１１】本発明第４実施例に係るニューロ素子の可変
抵抗器の構成を示す図である。
抵抗器の構成を示す図である。
【図１２】抵抗体の単位体積当たりの抵抗値を示す図で
ある。
ある。
【図１３】カルゴゲン化合物の結晶化領域の長さを変化
させたときの抵抗値の変化を示す図である。
させたときの抵抗値の変化を示す図である。
【図１４】可変抵抗器をシリコン基板上に設けた状態を
示す断面図である。
示す断面図である。
【図１５】可変抵抗器の製造方法を工程順に示す断面図
である。
である。
【図１６】本発明第５実施例に係るニューロ素子の可変
抵抗器を示す図である。
抵抗器を示す図である。
【図１７】本発明第６実施例に係るニューロ素子の可変
抵抗器を示す図である。
抵抗器を示す図である。
【図１８】カルゴゲン化合物のアモルファス状態および
結晶状態の２状態間の転移動作を示す図である。
結晶状態の２状態間の転移動作を示す図である。
【図１９】ニューロンを模式的に示す図である。
【図２０】代表的なニューロ素子の電気回路図である。
【図２１】図２０に示す抵抗を可変抵抗としたニューロ
素子の電気回路図である。
素子の電気回路図である。
【図２２】従来より主流となっている可変抵抗部を備え
たニューロ素子の電気回路図である。
たニューロ素子の電気回路図である。
１０ 第１電極 ２０ 第２電極 ３０ カルゴゲン化合物 ２０ａ〜２０ｅ 小電極部 ７０，Ａ，Ｂ，Ｃ，Ｄ 抵抗体 １００ 演算回路 Ｒ1 〜Ｒn 可変抵抗器 Ｉ1 〜Ｉn 入力端子 Ｏ 出力端子 Ｖ1 〜Ｖn 入力電圧 Ｖ 出力電圧
Claims (7)
- 【請求項１】入力信号が何れの入力手段により送信され
てきたかに応じて、各入力信号に対してそれぞれ異なる
値を重み付けする複数の重み付け手段と、 これら複数の重み付け手段によって重み付けされた入力
信号が入力されるとともに、入力された入力信号に基づ
いて演算を行い、演算値が所定の値に達したときに出力
を行う演算手段とを備え、 上記重み付け手段は、 第１電極と、 第１電極に対して所定間隔をあけて対向して配置された
第２電極と、 両電極の間に充たされ、アモルファス状態において高抵
抗を有し、結晶状態において低抵抗を有し、かつ電気信
号により、アモルファス状態および結晶状態の２状態間
の転移を可逆的に切り換え可能な半導体物質とを備え、 上記両電極間に印加される印加電圧の変化に応じて、上
記半導体物質のアモルファス状態となる領域と、結晶状
態となる領域との占有割合が変化するよう構成された可
変抵抗器を含むことを特徴とするニューロ素子。 - 【請求項２】請求項１記載のニューロ素子において、 可変抵抗器の第１電極と第２電極との間隔は、対向位置
に応じて連続的または段階的に順次変化されていること
を特徴とするニューロ素子。 - 【請求項３】請求項１記載のニューロ素子において、 可変抵抗器の第１電極または第２電極の少なくとも一方
は、抵抗体またはキャパシタが接続され、 抵抗体またはキャパシタは、第１電極および第２電極間
に電圧が印加されるとき、対向位置に応じて連続的また
は段階的に電極間電圧が順次変化するよう形成されてい
ることを特徴とするニューロ素子。 - 【請求項４】請求項２記載のニューロ素子において、 可変抵抗器の第１電極および第２電極が面状電極であ
り、第１電極と第２電極とは、その一部同士が対向する
よう配置されていることを特徴とするニューロ素子。 - 【請求項５】請求項２記載のニューロ素子において、 可変抵抗器の第１電極と第２電極とが同一平面上に並置
されており、 第１電極の対向端辺と第２電極のの対向端辺との間隔が
連続的または段階的に順次変化されていることを特徴と
するニューロ素子。 - 【請求項６】請求項３記載のニューロ素子において、 可変抵抗器の抵抗体またはキャパシタが接続される電極
は、複数の小電極部に区画されており、 区画された複数の小電極部に、それぞれ互いに抵抗値ま
たは容量の異なる抵抗体またはキャパシタが接続されて
いることを特徴とするニューロ素子。 - 【請求項７】請求項６記載のニューロ素子において、 可変抵抗器の各小電極部に接続された抵抗体またはキャ
パシタは、それぞれ小電極部と一体的に形成されている
ことを特徴とするニューロ素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4174558A JPH0621531A (ja) | 1992-07-01 | 1992-07-01 | ニューロ素子 |
| US08/083,570 US5296835A (en) | 1992-07-01 | 1993-06-30 | Variable resistor and neuro device using the variable resistor for weighting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4174558A JPH0621531A (ja) | 1992-07-01 | 1992-07-01 | ニューロ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621531A true JPH0621531A (ja) | 1994-01-28 |
Family
ID=15980661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4174558A Pending JPH0621531A (ja) | 1992-07-01 | 1992-07-01 | ニューロ素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5296835A (ja) |
| JP (1) | JPH0621531A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956280B2 (en) | 2002-03-27 | 2005-10-18 | Sharp Kabushiki Kaisha | Integrated circuit apparatus and neuro element |
| JP2007004514A (ja) * | 2005-06-24 | 2007-01-11 | Elpida Memory Inc | 人工神経回路 |
| KR101036975B1 (ko) * | 2005-02-14 | 2011-05-25 | 삼성전자주식회사 | 스위칭 윈도우를 조정하는 저항부를 포함하는 저항 변화형메모리 소자 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761115A (en) * | 1996-05-30 | 1998-06-02 | Axon Technologies Corporation | Programmable metallization cell structure and method of making same |
| US6418049B1 (en) | 1997-12-04 | 2002-07-09 | Arizona Board Of Regents | Programmable sub-surface aggregating metallization structure and method of making same |
| US6487106B1 (en) | 1999-01-12 | 2002-11-26 | Arizona Board Of Regents | Programmable microelectronic devices and method of forming and programming same |
| US7190251B2 (en) * | 1999-05-25 | 2007-03-13 | Varatouch Technology Incorporated | Variable resistance devices and methods |
| US7728322B2 (en) * | 2000-02-11 | 2010-06-01 | Axon Technologies Corporation | Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same |
| US8134140B2 (en) * | 2000-02-11 | 2012-03-13 | Axon Technologies Corporation | Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same |
| US7385219B2 (en) * | 2000-02-11 | 2008-06-10 | A{umlaut over (x)}on Technologies Corporation | Optimized solid electrolyte for programmable metallization cell devices and structures |
| US6448576B1 (en) * | 2001-08-30 | 2002-09-10 | Bae Systems Information And Electronic Systems Integration, Inc. | Programmable chalcogenide fuse within a semiconductor device |
| JP4123957B2 (ja) * | 2003-02-10 | 2008-07-23 | 株式会社村田製作所 | 電圧依存性抵抗器 |
| US7474772B2 (en) * | 2003-06-25 | 2009-01-06 | Atrua Technologies, Inc. | System and method for a miniature user input device |
| US7587072B2 (en) | 2003-08-22 | 2009-09-08 | Authentec, Inc. | System for and method of generating rotational inputs |
| US6949435B2 (en) | 2003-12-08 | 2005-09-27 | Sharp Laboratories Of America, Inc. | Asymmetric-area memory cell |
| WO2005079413A2 (en) * | 2004-02-12 | 2005-09-01 | Atrua Technologies, Inc. | System and method of emulating mouse operations using finger image sensors |
| US7378895B2 (en) * | 2004-11-23 | 2008-05-27 | International Business Machines Corporation | On-chip electrically alterable resistor |
| US7656696B2 (en) * | 2005-02-14 | 2010-02-02 | Samsung Electronics Co., Ltd. | Resistive memory device having resistor part for controlling switching window |
| US7233177B2 (en) | 2005-04-04 | 2007-06-19 | International Business Machines Corporation | Precision tuning of a phase-change resistive element |
| US20070061126A1 (en) * | 2005-09-01 | 2007-03-15 | Anthony Russo | System for and method of emulating electronic input devices |
| JP2007087548A (ja) * | 2005-09-26 | 2007-04-05 | Nec Lcd Technologies Ltd | メモリ回路 |
| CN101336490B (zh) * | 2006-02-09 | 2011-08-17 | 株式会社日立制作所 | 半导体器件及其制造方法 |
| WO2007097979A2 (en) * | 2006-02-10 | 2007-08-30 | Atrua Technologies, Inc. | Systems using variable resistance zones and stops for generating inputs to an electronic device |
| US9235274B1 (en) | 2006-07-25 | 2016-01-12 | Apple Inc. | Low-profile or ultra-thin navigation pointing or haptic feedback device |
| US8866347B2 (en) | 2010-01-15 | 2014-10-21 | Idex Asa | Biometric image sensing |
| US8421890B2 (en) | 2010-01-15 | 2013-04-16 | Picofield Technologies, Inc. | Electronic imager using an impedance sensor grid array and method of making |
| US8791792B2 (en) | 2010-01-15 | 2014-07-29 | Idex Asa | Electronic imager using an impedance sensor grid array mounted on or about a switch and method of making |
| CN102456157B (zh) | 2010-10-20 | 2015-08-26 | 北京大学 | 神经元器件和神经网络 |
| KR102245293B1 (ko) | 2012-04-10 | 2021-04-28 | 이덱스 바이오메트릭스 아사 | 생체정보의 감지 |
| DE102014202107A1 (de) * | 2014-02-05 | 2015-08-06 | Martin Salinga | Vorrichtung zur Auswertung eines Zeitintervalls zwischen zwei Anregungen |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3659149A (en) * | 1970-11-18 | 1972-04-25 | Energy Conversion Devices Inc | Information display panel using amorphous semiconductor layer adjacent optical display material |
| JPH0394479A (ja) * | 1989-06-30 | 1991-04-19 | Hitachi Ltd | 感光性を有する半導体装置 |
| US5070385A (en) * | 1989-10-20 | 1991-12-03 | Radiant Technologies | Ferroelectric non-volatile variable resistive element |
-
1992
- 1992-07-01 JP JP4174558A patent/JPH0621531A/ja active Pending
-
1993
- 1993-06-30 US US08/083,570 patent/US5296835A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956280B2 (en) | 2002-03-27 | 2005-10-18 | Sharp Kabushiki Kaisha | Integrated circuit apparatus and neuro element |
| CN100407471C (zh) * | 2002-03-27 | 2008-07-30 | 夏普株式会社 | 集成电路装置及神经元 |
| KR101036975B1 (ko) * | 2005-02-14 | 2011-05-25 | 삼성전자주식회사 | 스위칭 윈도우를 조정하는 저항부를 포함하는 저항 변화형메모리 소자 |
| JP2007004514A (ja) * | 2005-06-24 | 2007-01-11 | Elpida Memory Inc | 人工神経回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5296835A (en) | 1994-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0621531A (ja) | ニューロ素子 | |
| US5315131A (en) | Electrically reprogrammable nonvolatile memory device | |
| US4782460A (en) | Computing apparatus comprising a programmable resistor | |
| DE3922423C2 (de) | Ferroelektrischer Speicher | |
| JP4248187B2 (ja) | 集積回路装置及びニューロ素子 | |
| US7763880B2 (en) | Multi-terminal electrically actuated switch | |
| EP1331671B1 (en) | Point contact array and electronic circuit comprising the same | |
| US4839700A (en) | Solid-state non-volatile electronically programmable reversible variable resistance device | |
| US9379319B2 (en) | Nonvolatile memory transistor and device including the same | |
| EP0610278B1 (en) | Resistive memory element | |
| US20180293487A1 (en) | Architecture for an electrochemical artificial neural network | |
| Hajto et al. | The Programmability of Amorphous Silicon Analogue Memory Elements | |
| US11043265B2 (en) | Memory devices with volatile and non-volatile behavior | |
| US6990008B2 (en) | Switchable capacitance and nonvolatile memory device using the same | |
| EP2774153A1 (en) | Decoder circuits having metal-insulator-metal threshold switches | |
| JPH02154389A (ja) | 強誘電体メモリ | |
| KR20220047583A (ko) | 재구성가능한 finfet-기반 인공 뉴런 및 시냅스 디바이스들 | |
| JPH0621350A (ja) | アモルファス半導体素子 | |
| JPH0621349A (ja) | アモルファス半導体素子 | |
| Nune et al. | TaO x based memristor model and its emulator design for future neuromorphic computing | |
| Terabe et al. | Atomic Switches |